JP2005500706A - ナノスケール製品、及びナノスケール製品または原子スケール製品の製造方法 - Google Patents
ナノスケール製品、及びナノスケール製品または原子スケール製品の製造方法 Download PDFInfo
- Publication number
- JP2005500706A JP2005500706A JP2003523137A JP2003523137A JP2005500706A JP 2005500706 A JP2005500706 A JP 2005500706A JP 2003523137 A JP2003523137 A JP 2003523137A JP 2003523137 A JP2003523137 A JP 2003523137A JP 2005500706 A JP2005500706 A JP 2005500706A
- Authority
- JP
- Japan
- Prior art keywords
- product
- nanoscale
- silicon
- producing
- atomic scale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 85
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 133
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 130
- 239000010703 silicon Substances 0.000 claims abstract description 124
- 125000004429 atom Chemical group 0.000 claims abstract description 110
- 238000000137 annealing Methods 0.000 claims abstract description 73
- 239000010410 layer Substances 0.000 claims abstract description 49
- 239000013078 crystal Substances 0.000 claims abstract description 39
- 239000011241 protective layer Substances 0.000 claims abstract description 31
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 30
- 239000001257 hydrogen Substances 0.000 claims abstract description 30
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 239000000047 product Substances 0.000 claims description 153
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 30
- 229910052698 phosphorus Inorganic materials 0.000 claims description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 21
- 239000011574 phosphorus Substances 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 13
- 238000003491 array Methods 0.000 claims description 12
- 210000004027 cell Anatomy 0.000 claims description 11
- 238000010894 electron beam technology Methods 0.000 claims description 11
- NTQGILPNLZZOJH-UHFFFAOYSA-N disilicon Chemical compound [Si]#[Si] NTQGILPNLZZOJH-UHFFFAOYSA-N 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 10
- 239000000833 heterodimer Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000013067 intermediate product Substances 0.000 claims description 6
- 230000005855 radiation Effects 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 2
- 238000006467 substitution reaction Methods 0.000 claims 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 abstract description 57
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 abstract description 39
- 125000004437 phosphorous atom Chemical group 0.000 abstract description 27
- 239000007789 gas Substances 0.000 abstract description 12
- 239000002096 quantum dot Substances 0.000 abstract description 3
- 239000007787 solid Substances 0.000 abstract description 2
- 239000000539 dimer Substances 0.000 description 63
- 230000007547 defect Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 34
- 239000000523 sample Substances 0.000 description 25
- 239000000758 substrate Substances 0.000 description 11
- 229910006367 Si—P Inorganic materials 0.000 description 9
- 238000003795 desorption Methods 0.000 description 9
- 229910000096 monohydride Inorganic materials 0.000 description 9
- 238000001179 sorption measurement Methods 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 230000003993 interaction Effects 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 238000010494 dissociation reaction Methods 0.000 description 5
- 230000005593 dissociations Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 229910008045 Si-Si Inorganic materials 0.000 description 4
- 229910006411 Si—Si Inorganic materials 0.000 description 4
- 238000004574 scanning tunneling microscopy Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009684 ion beam mixing Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 150000003017 phosphorus Chemical class 0.000 description 2
- -1 phosphorus ion Chemical class 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000002416 scanning tunnelling spectroscopy Methods 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000003775 Density Functional Theory Methods 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 150000004683 dihydrates Chemical class 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001819 mass spectrum Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000003003 phosphines Chemical class 0.000 description 1
- HWLDNSXPUQTBOD-UHFFFAOYSA-N platinum-iridium alloy Chemical compound [Ir].[Pt] HWLDNSXPUQTBOD-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Analysis (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Artificial Intelligence (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Power Engineering (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
電気的に活性なドナー原子のパターンが形成されたレイヤーが、アニールまたは熱処理によって、シリコン結晶の表面上に結合される。このレイヤーは、シリコンのエピタキシャル成長により、カプセル化されるであろう。パターンが形成されたレイヤーは、リン原子を有しており、リン原子は、選択的に脱離された水素の保護レイヤーをホスフィンガスに曝露することにより形成される。このドナー原子は、固体量子コンピュータ内のキュービットとして用いられるであろう。
Description
【技術分野】
【０００１】
本発明は、ナノメートルの精度で加工された電子デバイスなどのナノスケール製品、及び原子スケール製品に関する。我々は、これらナノスケール製品及び原子スケールの製品を意図して、ナノスケールの用語を用いる。このような製品は、量子コンピュータの製造において中間製品となり得るが、多様な用途に用いることが出来る。本発明の別の点は、このような製品の製造方法及び量子コンピュータに関する。
【背景技術】
【０００２】
Ｋａｎｅ１、２は、シリコンに基づく量子コンピュータを提案している。この量子コンピュータでは、リン原子核（Ｉ＝１／２）の核スピンが、純粋な２８Ｓｉ（Ｉ＝０）同位体に埋め込まれたキュービットして用いられている。低温下では、リンの原子核に結び付けられて、ドナー電子が残る。表面の「Ａ」ゲートで、これら原子核スピンと電子スピンとの間で超微細の相互作用を、表面の「Ａ」ゲートで制御し、２つの分極を可能にする。この２つのリンのドナーは、隣接したドナー電子の波動関数が重なるように、〜２０ｎｍ、離す必要がある。隣接したドナー電子間では、表面で離れた「Ｊ」ゲートを用いて、カップリングすることが出来、キュービット間の相互作用を電子に媒介させることが出来る。図１は、この提案された構造を示している。
【０００３】
このような従来のデバイスの構成に、多数の特許出願と論文が関連しており、後述する文献を引用した。
【０００４】
現在のところ、ホスフィンなどのドーパント源による、シリコンへの単一のリンイオンの結合に関して、ＳＴＭの研究はされていない。
【０００５】
本発明では、Ｋａｎｅが提案した量子コンピュータなどの、シリコンをベースにした原子スケールのデバイスを生産するのに必要な、多数の中間製品及び工程を初めて示している。
【発明の開示】
【０００６】
本発明の第１の点は、量子コンピュータなどの原子スケールデバイスの製造工程における中間製品である、ナノスケール製品において、
シリコン結晶の表面のシリコン原子がドナー原子に置換されて、互いに１００ｎｍ以下の間隔で配置されたドナー原子のアレイが形成されており、かつドナー原子が電気的に活性である、シリコン結晶を有する、
ナノスケール製品である。
【０００７】
後述する本発明の最良の形態では、このようなシリコン表面におけるアレイの形成を初めて明らかにしている。
【０００８】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であってもよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【０００９】
ドナーは、リンでもよく、またこのドナー原子を、５０ｎｍ、２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００１０】
本発明の第２の点は、量子コンピュータなどの原子スケールデバイスの製造工程における中間製品である、ナノスケール製品において、
シリコン結晶内のシリコン原子をドナー原子に置換したレイヤーがカプセル化され、かつ実質的に全てのドナー原子が電気的に活性である、シリコン結晶を有する、
ナノスケール製品である。
【００１１】
後述する本発明の最良の形態では、０．１モノレイヤー（monolayer）以上の濃度で、電気的に完全に活性なリン原子がカプセル化された、レイヤーの生成を初めて明らかにしている。
【００１２】
カプセル化されたレイヤーは、ドナー原子のレイヤー上でエピタキシャル成長させてもよく、またこのレイヤーを、５ｎｍないし５０ｎｍの間の厚さにしてもよい。
【００１３】
シリコン結晶の表面は、（１００）の配向であり、その表面は、シリコン原子と置換されてドナー−シリコンのへテロダイマーを形成するドナー原子を覆っていてもよい。
【００１４】
ドナーは、リンであってもよく、またこのドナー原子を、アレイ状に配置してもよい。
【００１５】
本発明の第３の点は、ナノスケール製品または原子スケールの製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）表面に水素原子で保護レイヤーを生成する工程、
（ｃ）走査型トンネル顕微鏡（ＳＴＭ）のチップを用いて、生成された保護レイヤーの表面から単一の水素原子を選択的に脱離させて、水素の保護レイヤーに、露出された領域のパターンを、互いに１００ｎｍ以下の間隔で形成する工程、
（ｄ）パターンが形成された表面をドナー分子に晒して、露出された領域内において単一のドナー原子を持つ分子でアレイを形成する工程、
（ｅ）アレイが形成された表面を、約３００℃ないし約６５０℃の間でアニールして、電気的に活性なドナー原子をシリコンに結合させる工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法である。
【００１６】
後述する本発明の最良の形態では、シリコンに結合されたドナー原子からなる、アレイを予め選択した形で形成する製造方法を、初めて明らかにしている。これは、アニール工程（ｅ）を用いることにより達成される。この工程では、シリコン表面から水素が脱離しないように、アニールの温度範囲を、約３００℃または３５０℃から５３０℃の範囲としてもよい。またこの水素を、ＳＴＭまたは走査型電子顕微鏡（ＳＥＭ）の電子ビームや、紫外（ＵＶ）線を用いて脱離してもよい。これらの工程は、更に、ＳＴＭを用いてシリコン表面上のドナー原子を見て、ドナー原子がシリコンの格子点で置換された形で電気的に活性であることを確認する工程（ｆ）を有してもよい。
【００１７】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向（Ｓｉ（１００）表面）であってよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【００１８】
ドナーは、リンでもよく、またこのドナー原子を、５０ｎｍ、２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００１９】
本発明の第４の点は、ナノスケール製品または原子スケール製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）表面に水素原子で保護レイヤーを生成する工程、
（ｃ）水素の保護レイヤーがＳＴＭのチップを用いて脱離されて、リソグラフィ的に規定された領域のシリコン内に、ドナー原子を注入する工程、
（ｄ）表面を約５００℃ないし約６５０℃の間で短時間加熱することにより、または電子ビームを用いることにより、または紫外（ＵＶ）線を用いることにより、ドープされた表面から、保護レイヤーとして生成された水素原子を脱離させる工程、
（ｅ）約０℃ないし約４００℃の間で、表面上のシリコンを成長させ、ドナー原子の拡散を防ぎ、かつ電気的に活性なドナー原子を表面でカプセル化する工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法である。
【００２０】
後述する本発明の最良の形態では、我々は、保護レイヤーとして生成された水素を脱離させた後に、表面上でのシリコンの成長によりカプセル化した製造方法を選択出来ることを、明らかにしている。工程（ｅ）においてシリコンを、０℃ないし２５０℃の間の温度、例えば室温で成長させてもよい。
【００２１】
この製造方法は、原子レベルで表面が滑らかになるように、この表面をアニールする工程（ｆ）を有してもよい。
【００２２】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向（Ｓｉ（１００）表面）であってもよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【００２３】
ドナーは、リンでもよく、またこのドナー原子を、１００ｎｍ、５０ｎｍ、または２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００２４】
本発明の第５の点は、ナノスケール製品または原子スケール製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）シリコンの表面上にドナー原子が吸着するように、表面をドナー分子に晒す工程、
（ｃ）電気的に活性なドナー原子をシリコンに結合させるために、アレイが形成された表面を、約３００℃ないし約６５０℃の間でアニールする工程、
（ｄ）ＳＴＭを用いてシリコン表面上のドナー原子を見て、ドナー原子がシリコンの格子点で置換された形で電気的に活性であることを確認する工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法である。
【００２５】
後述する本発明の最良の形態では、ナノスケールデバイスを製造する際に、シリコンの表面中またはその表面下で、ドナー原子が見えるように、ＳＴＭを用いる製造方法を初めて明らかにしている。
【００２６】
アニールの温度範囲を、シリコン表面から水素が脱離しないように、３００℃または３５０℃から５３０℃の範囲としてもよい。またこの水素を、ＳＴＭまたは走査型電子顕微鏡（ＳＥＭ）の電子ビームや、紫外（ＵＶ）線を用いて脱離してもよい。これに代えて、ドナー原子を結合させると共に、単一のステップ内の水素を脱離させるために、アニールの温度範囲を、５３０℃ないし６５０℃の間の温度にしてもよい。
【００２７】
この製造方法は、約０℃ないし４００℃の間で、または約０℃ないし２５０℃の間で、または室温で、表面上のシリコンを成長させて、ドナー原子が拡散することを防ぎ、かつ電気的に活性なドナー原子を表面でカプセル化する工程（ｅ）を有してもよい。
【００２８】
この製造方法は、表面が原子レベルで滑らかになるように、表面をアニールする工程（ｆ）を有してもよい。
【００２９】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であってもよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【００３０】
ドナーは、リンでもよく、またこのドナー原子を、１００ｎｍ、５０ｎｍ、または２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００３１】
本発明の第６の点は、ナノスケール製品または原子スケール製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）ドナーのレイヤーを形成するべきシリコンの表面上に、ドナー原子が吸着するように、表面をドナー分子に晒す工程、
（ｃ）表面を約３００℃ないし約６５０℃でアニールして、ドナー原子をシリコンの表面に結合させる工程、
（ｄ）約０℃ないし約４００℃の間で、表面上のシリコンを成長させて、ドナー原子が拡散することを防ぎ、かつ電気的に活性なドナー原子を表面でカプセル化する工程、
（ｅ）ドープされたレイヤーの電気的な活性を測定する工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法である。
【００３２】
後述する本発明の最良の形態では、ナノデバイスの製造において、０．１モノレイヤーより大きい濃度で、リン原子が電気的に完全に活性であることを測定した製造方法を初めて明らかにしている。
【００３３】
アニールの温度範囲を、シリコン表面から水素が脱離しないように、３００℃または３５０℃から５３０℃の範囲としてもよい。またこの水素を、ＳＴＭまたは走査型電子顕微鏡（ＳＥＭ）の電子ビームや、紫外（ＵＶ）線を用いて脱離してもよい。これに代えて、ドナー原子を結合させると共に、単一のステップ内の水素を脱離させるために、アニールの温度範囲を、５３０℃ないし６５０℃の間の温度にしてもよい。
【００３４】
約０℃ないし２５０℃の間で、または室温で、シリコンを成長させて、ドナー原子が拡散することを防ぎ、かつ電気的に活性なドナー原子を表面でカプセル化してもよい。
【００３５】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であってもよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【００３６】
ドナーは、リンでもよく、またこのドナー原子を、１００ｎｍ、５０ｎｍ、または２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００３７】
清浄なシリコン表面は、以下の工程により、超真空環境下で加工してもよい。
（ｉ）
（ｉｉ）サンプルに直流電流を直接流すことにより、〜１２００℃で１分間、加熱する工程、
（ｉｉｉ）サンプルの温度を〜９５０℃に冷却し、〜９５０℃から室温まで徐冷する工程、
【００３８】
同一の超真空環境下で、水素原子で終端する保護レイヤーを表面に生成するために、真空システム全体の圧力をモニターして供給量を制御し、それぞれのシリコン原子に１個の水素原子を結合させた（モノハイドライドダイマーが生成された）、水素のモノレイヤーを生成してもよい。
【００３９】
同一の超真空環境下でＳＴＭのチップを用いて、そのチップに１ｍｓオーダの短時間、電圧及びトンネル電流が共に大きいパルスを加え、保護レイヤーの表面からＨ原子を選択的に脱離させて、保護（水素）レイヤーのパターンを形成してもよい。
【００４０】
同一の超真空環境下で、表面をドナー分子に晒して、例えば、表面が露出されたパターンにドナー分子を結合させてもよい。
【００４１】
リンのドナー原子を供給するために、ドナー分子は、ホスフィンであってもよい。
【００４２】
特に、これらの工程は、量子コンピュータに基づくシリコンに対して分離を制御することで、シリコン中のリン原子で構成された原子アレイを形成する工程の一部を構成してもよい。このような固体量子コンピュータでは、純粋な２８Ｓｉ（Ｉ＝０）同位体内に埋め込まれたキュービットとして、電子スピン３またはリン原子核（Ｉ＝１／２）の核スピンを用いてもよい。
【００４３】
本発明の第７の点は、上述したいずれかの製造方法で製造された量子コンピュータである。
【発明を実施するための最良の形態】
【００４４】
［製造アプローチ］
まず、図２を参照するように、これら図には、製造戦略のための、個々のプロセス工程の概略が示されている。超高真空（ＵＨＶ）中で、Ｓｉ（シリコン）の融点近くまで加熱することにより、清浄なＳｉ（１００）２×１の表面構造が形成される。この表面は、２×１ユニットセルを有しており、σ結合のＳｉダイマー（二量体）列で構成されている。Ｓｉダイマーには、それぞれのＳｉ原子上にダングリングボンドが残されており、またこのＳｉ原子は、ダイマーの他のＳｉ原子と間で弱いπ結合を有している。
【００４５】
この表面にＨ（水素）原子を晒すと、弱いπ結合でＳｉを切断することが出来、Ｈ原子がＳｉのダングリングボンドに結合される。制御された条件下では、それぞれのＳｉ原子に１個のＨ原子を結合させた、Ｈの単原子レイヤーを生成することが出来、図２ａ（ａ）に示すように、反応性のダングリングボンドを飽和させる形で、表面に効果的な保護レイヤーが生成される。
【００４６】
次いで、適当な電圧及びトンネル電流を加えることで、保護レイヤーが生成された表面から、Ｈ原子を選択的に脱離させるために、ＳＴＭ（走査型トンネル電子顕微鏡）のチップ（先端部）が用いられ、図２ａ（ｂ）に示すように、Ｈレジストにパターンを形成する。このようにして、露出した反応性のＳｉ原子の領域を晒した形で、このＳｉ表面に、後述する反応種を直接吸着させる。
【００４７】
特別に設計されたホスフィン（ＰＨ３）の微量導入システムに接続されたリークバルブを介して、ＰＨ３ガスが、真空システムに導入される。ＰＨ３分子は、図２ａ（ｃ）に示すように、Ｈレジストの穴を通って、露出したＳｉ（１００）２×１表面に強く結合する。
【００４８】
ＳＴＭでパターンが形成された表面を、結晶成長のために加熱（後述）することにより、ＰＨ３分子が解離され、図２ａ（ｄ）に示すように、Ｐ（リン）がＳｉの最上レイヤーに結合する。従って、要求されるＰのアレイを形成するには、ＳＴＭでパターンが形成されたＨの保護レイヤーをＰＨ３に晒せばよい。
【００４９】
次いで、図２ａ（ｅ）に示すようにＨが脱離すると、図２ｂ（ｆ）に示すように、Ｓｉが室温で過剰に成長する。これまで見捨てられてきた代案としては、図２ｂ（ｇ）に示すように、Ｈレイヤーを介して、Ｓｉを直接成長させることである。
【００５０】
次の工程は、図２ｂ（ｈ）に示すように急速な表面のアニールである。
【００５１】
Ｓｉは、図２ｂ（ｉ）に示すように昇温下では表面上で更に成長する。次いで、バリアが、図２ｂ（ｊ）に示すように成長する。最後に、導電性のゲートが、図２ｂ（ｋ）に示すように表面に配列される。
【００５２】
この製造計画に見合うように、数多くの挑戦がなされてきた。上記概要を述べた全てのプロセスにおいて、電荷及び不純物スピンを導入することが、量子コンピュータが機能することを決定付けるであろう。このために、Ｐのアレイが形成されるＳｉ（１００）２×１表面に、欠陥のない広い領域を準備することが必要である。また、所望の領域のみにＰＨ３が吸着されるように、Ｈの脱離を制御して、Ｓｉ表面をＨで完全に覆うことも極めて重要である。これらの各挑戦を如何に上手く処理したか、以下に詳細を述べる。
【００５３】
［低い欠陥密度の表面の準備］
（１００）表面は、Ｓｉの成長に最適な特徴を有しているので、Ｋａｎｅ量子コンピュータの製造のために、Ｐのアレイを原子スケールの精度で配置する場合に、この表面を最適な候補として選択した。
【００５４】
この作業に用いられるシステムは、３チャンバーのオミクロン（Ｏｍｉｃｒｏｎ）社製、ＵＨＶ温度可変（ＶＴ）ＳＴＭマルチプローブＲＭシステムである。保護レイヤーを生成させるステージとして、Ｈ原子源が分析チャンバーに備え付けられており、分析チャンバーは、Ｗ（タングステン）フィラメント、水冷ヒートシュラウド、及びリークバルブから構成されている。ＰＨ３ガスは、ＵＨＶリークバルブ及びニ重封入ガス管を介して、チャンバーに導入される。
【００５５】
同一の真空環境で分離されているチャンバーには、シリコン堆積セルが収容されている。この装置により、１つのＵＨＶ環境で、表面の準備、Ｐアレイの配置、及び後述する過剰なＳｉ成長を行うことが出来る。
【００５６】
オミクロン社製、ダイレクトヒーティングＳＴＭサンプルホルダーを用いるために、ｎ型Ｓｉウェハーから、２×１０ｍｍ２寸法のＳｉサンプルを切り出した。このＳｉウェハーは、市販されているＰドープのｎ型半導体であり、抵抗率が１〜１０Ωｃｍである。以下の工程からなる、標準的な温度調整手順により、ＵＨＶ条件下でサンプルの表面を準備した。（ｉ）サンプルホルダーの後方にマウントされた抵抗ヒーティングエレメントを用いて、間接的に加熱することにより、サンプルを、〜６００℃で６時間、脱ガスした。そして、電流ヒーティングにより、６００℃以下で３ないし６時間、脱ガスした。（ｉｉ）サンプルに直流電流を直接流すことにより、サンプルを、〜１２００℃で３０ないし６０秒間、加熱した。この工程により、表面から生来の酸化層が除去されて、表面のＳｉ原子が移動することが出来るようになる。（ｉｉｉ）サンプルの温度を、〜９５０℃に冷却し、９５０℃から室温まで除冷する。以前に報告されているように４、表面の欠陥密度が、最後の冷却速度に強く依存することが判明した。上記手順の初めから終わりまで、赤外線高温計を用いて、サンプルの温度をモニターした。初めの脱ガス処理の後（１、２００℃に加熱している間を含めて）、真空チャンバーは、１０−１０ｍｂａｒより低い圧力に保たれる。
【００５７】
図３ａは、上述した手順に従って準備された、低い欠陥密度のＳｉ（１００）２×１表面を示す、代表的なＳＴＭ画像である。平坦な（１００）表面に２つのテラス領域３２、３３が形成されたことで、１つの単原子ステップ３１を見ることが出来る。上位テラス３２は、明瞭に見える一方で、下位テラス３３は、不明瞭であるが、２つのダイマー列３４が、互いに直角に伸びていることを見ることが出来る。このようなステップは、平坦な表面が（１００）の結晶方向に対して僅かに誤った方向に向いたために存在する。全く欠陥のない表面５を作製することは不可能であるが、図３ａに示す表面の欠陥密度は、約１％であり、これは、論文（例えば、参考文献５を参照）で報告された表面の最も低い欠陥密度に一致している。この画像は、サンプルに負バイアスを掛けることにより得られ、個々のダイマーが充満状態（filled state）にある画像である。ダイマーのπ結合からポテンシャル障壁を通り抜けるために、これらダイマーは、豆形状の突出部３５のように現れている。
【００５８】
図３ｂは、３次元で示したＳｉ結晶の構造である。
【００５９】
［Ｈレジスト］
製造手順の次のステージは、Ｓｉ（１００）２×１表面にＨで保護レイヤーを生成することである。これを行うために、我々は原子水素源（ＡＨＳ）を用いた。ＡＨＳフィラメントは、〜１、５００℃に加熱され、９９．９９９％の純粋なＨ分子源からのガスが、ＡＨＳを通過して、リークバルブを介してＵＨＶチャンバーに流される。ＡＨＳは、Ｈ分子の重要な一部をＨ原子に変え、そのＨ原子をサンプルの表面に反応させて、保護レイヤーを生成する。Ｈの供給量は、ＵＨＶチャンバー内全体の圧力をモニターすることにより制御されている。チャンバーに導入されるガスの純度は、質量分析装置を用いてモニターされる。
【００６０】
Ｓｉダイマーのπ結合が、非常弱い性質であるために、Ｓｉ（１００）２×１表面は、反応性が非常に高い。Ｓｉ（１００）２×１表面に衝突するＨ原子は、ダイマーの弱いπ結合７を切断し、Ｈ原子が吸着することの出来る反応性の表面領域を、２つ生成する。吸着したＨ原子を１個だけ持つダイマーは、ヘミハイドライド（半水化物）ダイマーと呼ばれる。このダイマーのＳｉ原子は、２個目のＨ原子が吸着することの出来る、Ｈで終端していないダングリングボンドを有している。Ｓｉダイマーは、２個のＨ原子で完全な保護レイヤーが生成されると、モノハイドライド（一水化物）ダイマーと呼ばれる。
【００６１】
モノハイドライドのレイヤーを均一化させるために、Ｈの供給条件を最適化させて、いくつかの実験を行った。図４ａは、保護レイヤー表面４１のＳＴＭ画像を示している。この保護レイヤー表面４１は、サンプルの温度が３００〜４００℃、チャンバーの圧力が１０−７ｍｂａｒの条件で、３０分掛けて生成された。サンプルにＨを供給する間、その表面を、ＡＨＳ ＵＨＶの入口の前から、〜１０ｃｍの距離を介して配置した。その結果、ほぼ均一なモノハイドライド４２のレイヤーが生成されたが、ジハイドライド（二水化物）４３及び、これら２つの相のコンビネーション（トリハイドライド）４４も生成された。このコンビネーション４４は、Ｈ：（３×１）相として知られている。
【００６２】
図４ｂは、モノハイドライド４２の構造を示しており、モノハイドライド４２は、Ｈで終端するダイマーの２個のＳｉ原子を有している。
【００６３】
図４ｃは、ジハイドライド４３の構造を示しており、ジハイドライド４３は、Ｈ原子がそれぞれ結合されたＳｉ原子を有している。この特徴は、図４ａに示す暗いスポットで示されている。
【００６４】
図４ｄは、これら２つの相のコンビネーション４４の構造を示しており、２つの相は、表面上で同一ものと認められる。
【００６５】
図４では、Ｓｉ（１００）表面にＨを制御した形で供給して、その結果生じた表面の核種を確認出来たことを明らかにした。しかしながら、更に、Ｈが結合された清浄な表面の特性を明らかにするために、走査型トンネル分光法（ＳＴＳ）による多くの実験２２を行った。我々は、（ＳＴＭのチップのフィードバック機構を外すことにより）表面から所定距離を介した、固定された位置にＳＴＭのチップを保持し、トンネル電流を測定しながら、チップに−２Ｖないし２Ｖのバイアスを加えた。図４ｅは、清浄な表面（図３ａ）及びＨで終端された（図４ａ）表面に対して行った、ＳＴＳによる実験結果を示している。清浄な表面（実線）では、分光器が、π結合及びπ＊反結合の両ピークを示している。Ｈで終端された表面（破線）では、分光器が、Ｓｉバルクの状態密度についてのブロードなショルダーと、Ｓｉ−Ｈの反結合についての顕著なピークとを示している。こられ両方の結果は、従来の研究８と一致している。
【００６６】
［ＨリソグラフィとＰアレイ］
Ｓｉ表面上にＨの単原子レイヤーを生成することに続いて、次の工程は、ＳＴＭのチップを用いて、Ｈレジストの領域を選択的に脱離することである。これにより、Ｐ原子の配置が制御されるように、Ｓｉ表面の領域が露出されるであろう。
【００６７】
高い精度で原子を脱離させるには、ＳＴＭのチップについて厳しい要求を満たす必要がある。ＳＴＭのチップに大きなバイアスを加えることで、脱離を制御することも出来るが、画像を表示する際に、意に反してＨが脱離されてしまう可能性がある。我々は、このような障害を克服し、Ｋａｎｅ量子コンピュータの製造に適したアレイから、繰り返し制御された形でＨを脱離出来たことを、明らかにする。
【００６８】
高い精度で原子を脱離６させるためには、大きな円錐角で、非常に鋭利なＷのチップが必要とされる９。この要求を満たすために、我々は、市販のチップエッチングデバイス（オミクロン社製、W-Tek Semi-Automatic Tip Etching system）を用いた。（半径＝０．３８ｍｍの）Ｗワイヤを、ステンレス鋼の陰極リングを中心に、〜２ｍｍの長さだけ、ＮａＯＨ（水酸化ナトリウム）溶液に浸漬した。電極間に〜５−１０Ｖを印加すると、溶液の表面で優先的に進む電子化学反応が発生する。小さい半径のチップを残して、〜１０分間、ワイヤを完全にエッチングする。フッ化水素酸では、２分間のエッチングで、いずれの酸化層も除去される。チップの形状を評価するために、光学顕微鏡で検査し、満足なものであれば、酸化物の形成を防ぐために、ＵＨＶシステムに３０分間放置する。他のチップの材料としては、ＰｔＩｒ（白金イリジウム）を用いることも出来、上述と同様の準備が必要とされる。
【００６９】
このＳＴＭのチップは、Ｈを表面から脱離するために、チップとサンプルとの間に制御した電圧パルスを印加した形で用いられる。Ｗチップの形状の入念な最適化と、電圧パルスの制御（サンプルバイアス〜６Ｖ、トンネル電流〜１ｎＡを〜１ｍｓ）とを行うことにより、高い精度で原子を脱離させることが出来る。１個のＰＨ３分子、即ち１個のＰ原子を、所定の領域に吸着させるためには、適当なＰＨ３の曝露で、その領域で脱離させる必要があり、こうすることによって、Ｐ原子をその領域に吸着させることが出来る。
【００７０】
図５ａは、（ＰＨ３の曝露前の）Ｓｉダイマー列に沿った２つの脱離領域を示すＳＴＭ画像である。画像中の明るい丸部５１は、ダイマー列に沿って配列された、２つのダングリングボンドである。露出されたダングリングボンドの表面状態によって、その表面から電子密度が増大した結果、脱離領域が明るい突出部として現れている。それぞれのＳｉダイマー上に残ったＨは、過渡的１１なものと知られており、我々は、一方のダイマーから他方のダイマーに、Ｈが拡散することを観察した。次の工程は、Ｐアレイを形成することである。Ｓｉ（１００）２×１表面の小さな領域を露出するための、ＳＴＭリソグラフィに続いて、個々のＰ原子を持つ分子がＳｉ表面上に吸着するように、リークバルブを制御して、ＰＨ３ガスをチャンバー内に供給する。
【００７１】
ＰＨ３ガスを高い純度で供給するために、ＰＨ３のマイクロ供給システムと、それに接続され、電解研磨されたガス管を内部で使用する、ＵＨＶ ＳＴＭを、クリーンルームの環境下に組み立てた。チャンバー内で１０−８ｍｂａｒの圧力に晒している間に測定した質量スペクトルは、いずれの核種の分圧について、顕著な増加を示していない。清浄なＳｉ表面上でのＰＨ３の付着計数は「１」１２である。
【００７２】
図５ｄは、２つのダングリングボンド領域に吸着されたＰＨ３分子のＳＴＭ画像を示しており、このダングリングボンド領域は、ダングリングボンド毎に１個の分子が吸着されて露出されている（図５ｅ）。図５ｃは、ダングリングボンドの１つを通過した形で、図５ａのダイマー列を横切ったラインプロファイルであり、０．１２ｎｍの典型的な高さを示している。図５ｆは、０．１７ｎｍの典型的な高さで、ＰＨ３分子が結合したダングリングボンドの１つを通過した、ラインプロファイルを示している。
【００７３】
図６ａないし図６ｄは、図５ａ〜ｄと同様の画像を示しているが、ダイマー列の方向と直角な３つのダングリングボンド領域を示している。
【００７４】
図５ａ及び図６ａのＳＴＭ画像は、領域同士が一定の狭い間隔で配置されており、高い精度で原子を脱離出来たことを強調している。領域同士の間隔は、キュービットに要求される間隔の２０ｎｍまでに、容易に広げることが出来、我々は、単一の原子の脱離領域を＞１００ｎｍの長さで１列にする、リソグラフィの制御を行うことが出来る。この画像は、それぞれの脱離に１個のＰＨ３分子を結合出来ることを明らかにするのに、十分な画像である。
【００７５】
これら全ての画像の条件は、サンプルバイアスが−１．８Ｖ、及びトンネル電流が０．４ｎＡである。
【００７６】
図５ｄ及び図６ｄは、室温でＰＨ３ガスを曝露した後の、図５ａ及び図６ａと同一の領域を示している。
【００７７】
Ｈが脱離していない領域では、ＰＨ３を曝露した後でもＨが均一に被覆されていることから、Ｈレジストについて、ＰＨ３の吸着に対するバリアとしての有効性が明らかとされる。ＰＨ３で晒した後、何らかの変化を観察するために、我々は、比較的大きい脱離領域よりはむしろ、領域同士が非常に狭い間隔で配置された画像を高い解像度で示す、単一のＨ原子の脱離領域を特別に選択した。
【００７８】
図５ｆ及び図６ｆのラインプロファイル分析結果は、ＰＨ３を供給すると、〜０．０５ｎｍだけ高さが増大する、突出部の特徴を示している。このような相違は、走査間の画像条件の僅かな変更により頻繁に起き、その結果、ＳＴＭのチップが、ダイマー列間のギャップ内まで挿入されてしまうことがあるが、ＰＨ３吸着による高さの相違は、ダイマー列の上部から突起部の上部までを測定するので、これにより何ら影響を受けない。
【００７９】
ラインプロファイルにおける、〜０．０５ｎｍの高さの増大は、いくつかの画像に渡って全ての吸着で見ることが出来た。この増大した高さにより、ＰＨ３の曝露前後の両方で、同一の表面（図示せず）上において原子ステップのエッジに対して、較正を行った。このような増大が再現されたことで、ＰＨ３分子が吸着したことを確認出来ると共に、再現された増大が、露出したＳｉダングリングボンドと吸着したＰＨ３との相違に対応していることを確認することが出来る。Ｓｉダイマー上のＨ原子が、過渡的な性質を有していることから、最後の画像において、一方のＰＨ３分子が、ダイマー(上方)の左方のＳｉと結合し、他方のＰＨ３分子が、ダイマー(下方)の右方のＳｉと結合した結果、非対称になっている。
【００８０】
ＰＨ３と清浄なＳｉ（００１）２×１表面との相互作用の研究１０、１３、１４では、ＰＨ３分子がＳｉダイマーの一端に吸着した後、近くに利用することの出来るＳｉのダングリングボンドが存在する場合、解離したＨを再吸着させるために、ＰＨ３をＰＨ２にして、Ｈを解離させることが出来ることが述べられている。このような解離プロセスは、Ｈで終端する表面上に、利用可能なダングリングボンドの領域がない場合は、行われない。Ｓｉ（００１）２×１表面上にＮＨ３ １５とＡｓＨ３ １６を吸着させた場合、同様の解離プロセスで、Ｓｉ−ＸＨ２構造になることが分かっている。これらのＮ（窒素）及びＡｓ（ヒ素）は、Ｐと同じ電子数である。
【００８１】
上述した結果は、次に示す理由から重要である。我々は、ＰＨ３の吸着に対するバリアとしての、Ｈレジストの有効性を初めて明らかにすると共に、単一のＰ原子を持つ分子をＳｉ表面上に配置制御する技術を初めて用いたからである。この技術は、Ｓｉベースの量子コンピュータの製造で中心的な工程である。このプロセスは、間隔が密接したドーピングについて示したが、比較的広い間隔（〜２０ｎｍ）でも達成出来、広範囲に渡ってＰのキュービットアレイを高い精度で配置することが出来る。この製造プロセスは、原子やドーパントが配列されたアレイを利用する可能性のある、他のマイクロスケールまたはナノスケールの電子デバイスの製造にも適用することが出来る。
【００８２】
［Ｓｉ（１００）表面上のＰＨＸの検出］
ＰＨ３ガスによるＰ原子のＳｉ（１００）表面への結合を理解するためには、Ｓｉ表面上の核種としてＰを確認出来ること、及びこれらの核種を、Ｓｉ（１００）表面上の他の特徴部と識別出来ることが必要である。図７（ａ）は、多数の欠陥を示すＳｉ（１００）のＳＴＭ画像である。これらの欠陥はいくつかの形態で生じており、その特徴としてダイマー列が暗く見える。このような欠陥は、図７（ｂ）ないし（ｅ）の画像が示すように４種類あり、充満状態（filled state）または空状態（empty state）で、特徴付けられている。充満状態及び空状態の両方で欠陥が特徴的な外観を示している事実により、それぞれの特徴部に対して特有な「指紋」を得ることが出来るので、１つの特徴部を他のものから識別する手法を想像することが出来る。
【００８３】
図７（ｂ）ないし（ｅ）に示す画像は、充満状態または空状態の欠陥を示している。（ｂ）欠損ダイマーの欠陥（missing dimmer defect）、（ｃ）複合的な欠損ダイマーの欠陥（multiple missing dimmer defect）、（ｄ）Ｃ欠陥（C-defect）、（ｅ）分割されたダイマーの欠陥（split-off dimmer defect）。
【００８４】
全ての画像の条件は、トンネル電流が０．１ｎＡで、バイアス電圧が、（ｂｉ）−１．８Ｖ、（ｃｉ）＋１．６Ｖ、（ｄｉ）−１．８Ｖ、（ｅｉ）＋１．２Ｖ、（ｂｉｉ）−１．８Ｖ、（ｃｉｉ）＋１．２Ｖ、（ｄｉｉ）−１．３Ｖ、（ｅｉｉ）＋１．２Ｖである。
【００８５】
図８は、Ｓｉ（１００）表面の２５×２５ｎｍ２の領域であって、（ａ）は少量のＰＨ３に晒す前の表面、（ｂ）は少量のＰＨ３に晒した後の表面を示している。ＰＨ３を曝露する前では（図８（ａ））、表面に僅かの欠陥が存在しており、ＰＨ３を曝露した後でも、丸で囲む８１の符号を付した、複合的な欠損ダイマーの欠陥のｖａｃａｎｃｙ領域が現れている。しかしながら、曝露した後では（図８（ｂ））、欠陥のほとんどが外観上変化しており、表面上における特徴部の個数が顕著に増大していることを見ることが出来る。例えば、明るい突出部８２が現れている。こうした表面上における外観上の変化は、ＰＨ３分子の吸着と、ＰＨ３の部分的な解離とによって形成される、核種を原因として生じる。
【００８６】
この画像の条件は、（ａ）−１．６Ｖ、０．２ｎＡ、及び（ｂ）−１．６Ｖ、０．２ｎＡである。
【００８７】
図９ａは、少量のＰＨ３を曝露したＳｉ（１００）表面の５０×５０ｎｍ２の領域であって、充満状態のＳＴＭ画像を示している。清浄なＳｉ（１００）表面では見えなかった画像に、いくつかの特徴部を見ることが出来る。ＰＨ３を曝露した後に形成された核種の吸着を特徴付けるためには、我々は、表面を曝露したＰＨ３の充満状態及び空状態を、高い解像度の画像で表示した。特徴部について、充満状態及び空状態の特有な外観と、充満状態の顕著な高さとを研究することで（図９ｂないし図９ｅ参照）、我々は、４種類の新しい核種が存在することを見つけた。図９ｂ及び図９ｃは、Ｐを含む分子（Ｘ＝２、３のＰＨＸ）図９ｄは、へミハイドライド、即ち、一方がＨ原子で飽和したダングリングボンドと、他方が反応性でないダングリングボンドとを有した、Ｓｉダイマーである。図９（ｂｉｉｉ）、（ｃｉｉｉ）、（ｄｉｉｉ）、（ｅｉｉｉ）は、空状態の特徴部を示している。図９（ｂｉｉ）、（ｃｉｉ）、（ｄｉｉ）、（ｅｉｉ）は、上述した充満状態の特徴部の高さプロファイルを示している（クリス：札？）。
【００８８】
全ての画像の条件は、トンネル電流が０．１ｎＡであり、充満（空）状態の画像は、−１．８Ｖ（＋１．２Ｖ）である。
【００８９】
［表面とのＰの結合−図２ａ（ｄ）］
図１０（ａ）は、図９ａと同様に、少量のＰＨ３を曝露したＳｉ（１００）２×１表面である。図１０（ｂ）は、その後３５０℃でアニールした表面、図１０（ｃ）は、４７５℃でアニールした表面、図１０（ｄ）は、７００℃でアニールした表面を示している。
【００９０】
図１０（ａ）の表面に示された特徴部は、ＰＨ３を供給した後における、図９ａに示す特徴部である。
【００９１】
３５０℃でアニールすると、ＰＨ３の分子として知られる明るい点が消滅した。図１０（ｅ）及び（ｆ）に示す充満状態及び空状態の画像を表示させることにより、ダイマー列と直角をなす大きく明るい線１０１が、詳細に調査された。この鎖は、Ｓｉ−Ｐヘテロダイマーを形成するためにＰ原子がＳｉに結合した際に、表面から放出されたＳｉ原子（Ｓｉ鎖）で構成されている。図１０（ｅ）及び（ｆ）の画像の条件は、それぞれ−１．６Ｖ及び＋１．６Ｖのサンプルバイアスである。
【００９２】
暗い線１０２は、モノハイドライドであり、図１０（ｇ）が示す（図１０（ａ）の）拡大で容易に見ることが出来る。この構造を図１０（ｈ）の模式図で示す。
【００９３】
ジグザグパターン１０３は、Ｓｉ−Ｐヘテロダイマーであり、図１０（ｇ）で同様に容易に見ることが出来る。この構造を図１０（ｉ）の模式図で示す。
【００９４】
４７５℃でアニールすると、図１０（ｃ）に示すようにＳｉ鎖１０１が消滅し、７００℃でアニールすると、図１０（ｄ）に示すようにモノハイドライド１０２及びＳｉ−Ｐヘテロダイマー１０３は、もはや表面上から消滅する。
【００９５】
図１０に示したこれらの画像は、Ｓｉ表面でどのような反応が起きているかについて、詳細な分析結果を提示している。即ち、室温ではＰＨ３が表面に吸着し、ＰＨ３のほとんどは直ちにＰＨ２及びＨに解離する。この表面を３５０℃に加熱すると、Ｐ−Ｓｉへテロダイマーが形成する形で、ＰＨＸの解離が見られ、それに伴い、Ｐ原子が表面に結合する。また、１次元状のＳｉ鎖が形成する形で、表面からＳｉが放出される。そしてＰＨＸが解離すると、Ｈがモノハイドライドの相として表面に吸着するに至る。この表面を４７５℃に加熱すると、Ｓｉ鎖が表面から消滅するように、Ｓｉ鎖のＳｉ原子に対して、ステップのエッジに拡散するのに十分なエネルギーが供給される。表面の温度を７００℃まで上げると、モノハイドライド及びＰ原子が、Ｈ２及びＰ２としてそれぞれ表面から脱離する。
【００９６】
図１１は、清浄なＳｉ（１００）表面の最上レイヤーにＰを結合させることが可能であることを明らかにしている。図１１ａは、図１１ｂのＳＴＭ画像が示す充満状態について、即ち、露出されたＳｉ（１００）表面に吸着した後のＰのペアを含む分子について説明している。このことは、図１１ｃのラインプロファイルで確認される。
【００９７】
これに対して、図１１ｄは、図１１ｅに示すＳＴＭ画像について説明している。即ち、ＰＨ３を曝露した表面を４００℃でアニールした結果、この表面にＰのペアを含む分子が結合する。図１１ｃと比較すると、図１１ｆのラインプロファイルは、Ｐが結合するかしないかで、表面からの高さに〜０．０６ｎｍの特有の差があることを示している。この高さの差は、Ｐの配位構造を２つ示す、図１１ａ及び図１１ｂの模式化した構造図から明らかである。
【００９８】
図１２ａは、少量のＰＨ３を曝露して３５０℃に加熱した、表面のＳＴＭ画像であり、図１０（ｂ）と同一の特徴部を示している。図１２ｂは、上記と同様の画像であるが、ＰＨ３を曝露した時間を６倍にした。その結果、Ｓｉ鎖１２１は、その長さが伸びると共に、その個数も増大した。従って、放出されたＳｉ鎖は、表面に結合されたＰの存在に関係していることが確認された。
【００９９】
アニールした後に、表面の所定領域にＰが存在することを確認するために、我々は、化学的な特殊技術である、オージェ電子分光装置（ＡＥＳ）を用いて、表面に曝露されたＰを分析した。１２０ｅＶにおけるＰ特有のＡＥＳピークは、図１２ｃの実線に示すように、曝露を継続する間、ピーク強度が飽和するまでモニターされた。次いで、表面を５９０℃でアニールした。５９０℃とは、Ｐ結合のために用いられる、温度範囲のほぼ上限値である。もう１つのＡＥＳスペクトルが、図１２ｃの破線に示すように測定された。１２０ｅＶにおけるＰのピーク強度は、（室温では、）物理吸着したＰＨ３が若干脱離するために、（５９０℃にアニールした場合に比べて）〜４０％ほど少ないが、その強度は、表面の所定領域に大量のＰが存在することを推論するのに、十分大きい値である。
【０１００】
［リソグラフィで定めた領域へのＰの結合］
図１３は、ＰＨ３の吸着を空間的に制御するために、Ｓｉ（１００）上におけるＨの保護レイヤーをレジストとして用いた、ＳＴＭに基づくリソグラフィを示している。ＳＴＭのチップでＨを脱離した結果、図１３ａに示すように、表面に生成されたＨの保護レイヤー上で、２００×５０ｎｍ２のパッチ１３１と、長さ〜１００ｎｍの２つの長いライン１３２、１３３との位置で、Ｓｉが露出される。
【０１０１】
ＰＨ３を表面に曝露して、〜３７５℃でアニールすると、図１３ｂを参照するように、Ｓｉダイマー鎖１３４が現れたことから、Ｈが脱離したパッチ内でＰ原子が結合したことが推定される。しかしながら、その周りのＨで終端する表面では、ＰＨ３による効果は見られなかった。
【０１０２】
図１３ｃ及び図１３ｄは、図１３ｂの枠内を示しており、曝露及びアニールが行われた高解像度のパッチである。また図１３ｃ及び図１３ｄはそれぞれ、充満状態及び空状態を示している。図１３ｂの空状態を示す画像は、放出されたＳｉ−Ｓｉダイマー鎖がＳｉ−Ｓｉダイマーに分裂する特性を示している。
【０１０３】
図１４は、リソグラフィによる（ＳＴＭで形成された）ラインに沿った、Ｐドーパント原子の結合を明らかにしている。図１４ａは、幅〜１ｎｍのライン１４１を示しており、このライン１４１により、Ｈで終端するＳｉ（１００）表面が露出されている。０．３ラングミュア（Langmuir）のＰＨ３に晒すと、図１４ｂに示すように、ＰＨＸの核種及びＨが吸着する。そして３７５℃でアニールすると、ＰＨＸの核種はその多くが解離する。こうして、Ｈの吸着、Ｐの結合、及びＳｉの放出が進行していく。図１４ｃが比較的暗く見えるように、一部のＨにより、Ｓｉ表面上に再び保護レイヤーが生成する。図１４ｄ及び図１４ｅはそれぞれ、ＰＨ３が曝露された後にアニールされたラインの、充満状態及び空状態を示している。それぞれラインの領域で、Ｓｉダイマー鎖１４２が現れたことが確認される。空状態の画像（図１４ｅ）では、サブストレートにおいて、Ｈで終端するダイマー列の分裂する特性が観察される。充満状態及び空状態の両方の画像（図１４ｄ及び図１４ｅ）では、単一のダングリングボンド１４４の一部が、単一の明るい突出部として現れている。表面に露出したＳｉ−Ｓｉダイマーにより存在する、一部のダングリングボンドペア１４５も、同様である。
【０１０４】
放出された単一のダイマー鎖１４２は、画像の中央近くに見ることが出来る。この鎖は、サブストレートのダイマー列に対して直角な方向に向いていること、及び空状態の突出部のペアに分離されていることから、ダイマー鎖として特定される。ダイマー鎖は、図１３のＳｉが露出したダイマー鎖と異なり、Ｈで終端している。このことは、鎖の強度が周囲のダングリングボンドと同等であることによって証明される。― 露出したＳｉ−Ｓｉダイマー鎖は、表面のダングリングボンドよりもずっと明るく見えるであろう。この終端を生成するためのＨは、ＰＨ３分子の解離で生成される。図１４ｆは、曝露された後にアニールされたラインの、充満状態を高い解像度で示している。このラインは、表面のダングリングボンドが非常に明るいことから暗くなってしまうので、表面の特徴が目立つようにコントラストを強くしている。図１４ｆ中の矢印は、Ｐ−Ｓｉ−Ｈヘテロダイマーを指しており、このＰ−Ｓｉ−Ｈヘテロダイマーの一部は、リソグラフィによるラインの長さに沿って形成されている。
【０１０５】
図１４ｈでは、図１４ｇに示すＸ及びＸ’間で得られたラインプロファイルを示しており、図１４ｇは、ラインプロファイルを得た表面の一部の構造を示している。ラインプロファイルでは、Ｐ−Ｓｉ−Ｈヘテロダイマーで、最も大きいピークが現れている。この結果は、ＳＴＭを用いてＳｉ（１００）表面上で特定した領域に、サブナノメータの（ナノメータ以下の）精度で、Ｐドーパント原子を注入出来ることを示している。
【０１０６】
［高い純度のＳｉによる、結合されたＰのカプセル化］
図１５ないし図２４はいずれも、Ｓｉによるカプセル化のプロセスに関するものである。このプロセスとは、埋め込められたＳｉ−Ｐヘテロダイマーを画像に示すと共に、Ｓｉ−Ｐヘテロダイマーをアレイから確実に動かないように、レイヤーを原子スケールで滑らかにする最適な方法である。
【０１０７】
［Ｓｉの成長−図２（ｆ）及び（ｇ）］
図１５は、Ｐの存在なしで、Ｓｉを成長させる２つの方法を示している。図１５ａないし図１５ｄは、室温から温度を上昇させた場合のカプセル化に関する。図１５ｅないし図１５ｈは、室温から後述のアニールを行った場合のカプセル化に関する。図１５ｉないし図１５ｋは、温度に依存するＳｉのエピタキシャル成長モデルを示す模式図である。
【０１０８】
図１５ａは、Ｓｉのエピタキシャルレイヤーを示しており、このエピタキシャルレイヤーは、Ｓｉ（１００）２×１サブストレート上で、室温で堆積され、その厚さは、約１２モノレイヤー（ML:MonolLayer）である。サブストレートの温度が低いと、サブストレート上のＳｉ吸着原子の移動度が、強く制限される。従って、Ｓｉ吸着原子は、ガス相から堆積されて形成された３次元状のＳｉの島（island）の近くから動かなくなる。このプロセスは、図１５ｋの模式図で説明しており、この図では、表面粗さが大きいことから、ランダムな成長を見ることが出来る。
【０１０９】
サブストレートの温度を上昇させると、表面上のＳｉ吸着原子の移動度が増大し、Ｓｉの島が伸長した形で成長する。一部のレイヤーが、サブストレートの温度に従って、同時に成長する。
【０１１０】
２２０℃になると、図１５ｂに示すように、３つのレイヤーが同時に成長する。このメカニズムは、図１５ｊで説明している。
【０１１１】
４２０℃になると、図１５ｃに示すように、レイヤーが２つのみとなって、同時に成長する。
【０１１２】
サブストレートの温度が、図１５ｄに示すように５９０℃になると、ＳｉがＳｔｅｐ−ｆｌｏｗモード（テラス上の島がステップに吸収された形で成長するモード）で成長してゆく。このメカニズムは、図１５ｉで説明している。Ｓｉ吸着原子の移動度は、テラスで拡散してＳｉ結晶に結合するステップのエッジに到達するのに十分大きい。この結果、表面は、短時間加熱して表面をＳｉ（１００）２×１に再構成させた方法と同じ方法で、滑らかな結晶となる。
【０１１３】
図１５ｅないし図１５ｈは、図１５ａないし図１５ｄに代わるカプセル化の手順を示している。図１５ｅは、図１５ａと同一であるが、図１５ｆ及び図１５ｇはそれぞれ、３３５℃で１分間、及びこれに９分を追加した時間、アニールした効果を示している。図１５ｈは、その後６６０℃で１分間、アニールした効果を示している。
【０１１４】
全体として、アニールの温度及び時間を増大させることで、表面粗さ及び欠陥密度が低減することを見ることが出来る。このように、成長を進行させること、またはアニール温度を上昇上させることで、エピタキシャルレイヤーの構造的な品質を向上させることが出来る。図１５のＳＴＭ画像は、２つの異なる方法でも、同様の表面形態の形成が可能であることを示している。
【０１１５】
図１６は、Ｓｉの５モノレイヤーを２５０℃で成長させ、異なる温度及び時間でアニールした、詳細な研究結果を示している。
【０１１６】
図１６ａは、模式化した構造図であり、図１６（ｅ）は、Ｓｉが成長する前における、Ｓｉ（１００）表面の充満状態に類似したＳＴＭ画像を示している。
【０１１７】
図１６ｂは、模式化した構造図であり、図１６（ｆ）は、２５０℃で５モノレイヤーが成長した後における、Ｓｉ（１００）表面の充満状態に類似したＳＴＭ画像を示している。サブストレートの温度が２５０℃では、Ｓｉが、Ｌａｙｅｒ−ｂｙ−Ｌａｙｅｒモード（原子が一層ずつ配列して成長するモード）で成長する。
【０１１８】
図１６の残りの画像は、多様なアニール条件の結果を示している。粗い表面構造は、３２８℃でアニールした後でもまだ良く見える。３６３℃及び４０７℃でアニールすると、テラス構造の配列が、清浄なＳｉ表面の構造に似てくる。しかしながら、テラスは、小さいＳｉの島、ｖａｃａｎｃｙ領域、及び逆位相境界を有している。この構造では、欠損ダイマーの欠陥が高い密度を示している。これに加えて４５６℃及び４９０℃でアニールすると、移動する単一の欠損ダイマーは、複合的な欠損ダイマーの欠陥を形成する。更に５４８℃及び６０５℃でアニールすると、Ｓｉの島やホールがなくとも、Ｓｉ（１００）表面の初期のテラス構造が回復される。しかしながら、欠損ダイマーの欠陥密度は、短時間加熱した後における、初期の清浄なＳｉ表面よりも大きくなる。これらのＳＴＭ画像のサイズは、５０×５０ｎｍ２である。
【０１１９】
図１７は、同様の研究結果を示しているが、Ｓｉが成長する前にＨの保護レイヤーが表面上に生成されている。
【０１２０】
図１７ａは、模式化した構造図であり、図１７（ｅ）は、清浄なＳｉ（１００）表面における、充満状態に類似したＳＴＭ画像を示している。
【０１２１】
図１７（ｆ）は、Ｈで終端したＳｉ（１００）表面における充満状態のＳＴＭ画像を示している。モノハイドライドで終端した表面は、ＳＴＭ画像に明るい突起部として現れ、低い密度のＳｉダングリングボンドを示している。
【０１２２】
図１７ｂは、模式化した構造図であり、図１７（ｇ）は、Ｈで終端した表面上に５モノレイヤー（ＭＬ）のＳｉを２５０℃で成長させた後における、充満状態に類似したＳＴＭ画像を示している。Ｈで終端した表面上のＳｉ原子が拡散すると、Ｈの存在によりその拡散が強く抑制され、清浄なＳｉ（１００）表面上における２５０℃でのｌａｙｅｒ−ｂｙ−ｌａｙｅｒモードの成長（図１６（ｆ）参照）とは対称的に、ｉｓｌａｎｄ ｇｒｏｗモード（原子が島状に離れて成長するモード）で、Ｓｉが成長する。
【０１２３】
図１７ｃ及び図１７ｄは、模式化した構造図であり、図１７の残りは、多様なアニール条件における充満状態のＳＴＭ画像である。島の構造は、３１５℃、３４５℃、３５０℃、及び４００℃でアニールした後でも残っている。
【０１２４】
しかしながら、更に４０１℃で５５秒間、アニールすると、表面形態が変化する。島は平坦になると共に、ダイマー列はその構造を伸長させていく。このダイマー列は、単一の欠損ダイマーの欠陥と同様に、暗い領域で示される。これらの暗い特徴部は、いまだＳｉ表面に吸着しているように見える。次の工程として４５６℃で５秒間、アニールすると、表面上における暗い特徴部の密度が低くなる。このことは、アニールする間にＨが脱離したことを示している。表面でＨの密度が減少すると、Ｓｉの拡散率が大きくなり、表面の形態が変化することになる。５０８℃で５秒間、アニールすると、テラスからＳｉ原子が再配列される。しかしながら、テラスには、逆位相境界と同様の小さいＳｉの島及びホールが現れており、このテラス上での欠損ダイマーの欠陥密度が大きい。更に、５０７℃、５６１℃、及び５６０℃、アニールすると、ダイマー列と直角をなす欠陥に対して配列された、テラス上での欠損ダイマーの欠陥の密度は、大きい値を示す。この欠陥密度は、成長前における初期の清浄な表面上よりも非常に大きく、また、その後にアニールした場合よりも大きい。成長後にテラス構造からＳｉ原子を再配列するためには、５６１℃で５秒間の、アニール工程が必要である。この条件は、４５６℃でテラス構造が既に形成された、清浄なＳｉ表面上での成長条件より、約１００℃高い。これらのＳＴＭ画像のサイズは、５０×５０ｎｍ２である。
【０１２５】
図１８ａは、図１６（Ｈで終端）と、図１７（Ｈで終端せず）とを示すＳＴＭ画像における、Ｓｉの表面粗さのＲＭＳ（二乗平均）を示している。約５００℃以下のアニールでは、図１８ａに示すように、表面粗さは、Ｈで終端しない清浄な表面上での成長に比べて、Ｈで終端する表面上での成長の方が大きい。約４００℃以下でサンプルをアニールしても、表面粗さはほとんど変化しない。また、約５５０℃以上でアニール（短時間で加熱）しても、これらのサンプルの表面粗さは、清浄なＳｉ表面と同様である。これらの（図中の）線は、判断の指針となる。
【０１２６】
図１８ｂは、欠損ダイマーの欠陥密度を示しており、これら欠陥密度は、Ｓｉ（１００）の清浄な表面上で成長した場合と、Ｈで終端する表面で成長した場合とのＳＴＭ画像で測定された。同一の熱処理では、即ち２５０℃で成長させた後にアニールする工程では、清浄なＳｉ（１００）表面での成長より、Ｈで終端する表面で、２５０℃で成長させた方が、Ｓｉ表面の欠陥密度が非常に大きいことを示している。欠陥密度が大きくなる主な理由により、清浄なＳｉ（１００）表面上でのｌａｙｅｒ−ｂｙ−ｌａｙｅｒモードとは対称的な、ｉｓｌａｎｄ ｇｒｏｗモードが現れる。密度が大きい初期の島について粗くするプロセスが行うと、逆位相境界及びｖａｃａｎｃｙ領域がテラスに配列されることになる。しかしながら、たとえ６００℃以上で１分間アニールしても、Ｈの終端に関係なく、清浄なＳｉ表面を短時間、加熱した場合（図中矩形枠で図示）に比べて、大きい欠陥密度を示している。これらの（図中の）線は、判断の指針でなる。
【０１２７】
これらの結果は、滑らかな表面を得るためには、まず初めにＨを除去することが最善であることを明らかにしている。これにより、表面を原子スケールで平坦にすることが出来ると共に、欠陥の個数を減少させることが出来る。
【０１２８】
［ドープされた表面上でのＳｉの成長 図２ｂ（ｆ）及び（ｈ）（室温での成長、及び急速なアニール）］
図１９ないし図２１は、表面にＰ原子を偏析及び拡散させる場合において、Ｓｉによりカプセル化した後のアニールについて、異なる成長温度の効果を示している。
【０１２９】
図１９は、表面にドープされたＰ原子を室温でカプセル化した後に、アニールした場合を示している。
【０１３０】
図１９ａ（ｉ）は、模式化した構造図であり、図１９ａ（ｉｉ）は、清浄なＳｉ（１００）が再構成された表面における、ＳＴＭ画像の充満状態を示している。
【０１３１】
図１９ｂ（ｉ）は、模式化した構造図であり、図１９ｂ（ｉｉ）は、１×１０−９ｍｂａｒのチャンバー内で曝露させるＰＨ３を飽和させ、Ｐ原子を結合させるように６００℃でアニールし、Ｈを脱離させた後における充満状態のＳＴＭ画像を示している。
【０１３２】
図１９ｃ（ｉ）は、模式化した構造図であり、図１９ｃ（ｉｉ）は、室温（ＲＴ）でＳｉの５モノレイヤーをエピタキシャル成長させた後における、充満状態のＳＴＭ画像を示している。
【０１３３】
図１９ｄ（ｉ）は、模式化した構造図であり、図１９ｄ（ｉｉ）、（ｉｉｉ）、（ｉｖ）、（ｖ）は、サンプルをそれぞれ３２５℃、４５０℃、６００℃、及び７５０℃で１分間、アニールした後の表面における、充満状態のＳＴＭ画像を示している。エピタキシャル成長した表面は、Ｓｉの３次元状の島で覆われており、その後のアニール工程の間、平坦である。３２５℃ないし６００℃のアニール工程では、表面上の明るいジグザグな特徴部の密度が増大している。これらの特徴部は、Ｓｉ（１００）表面上のＳｉ−Ｐヘテロダイマーに関連している。このことから、エピタキシャル成長したＳｉのレイヤー下で、多量にドープされたＰのレイヤーから、Ｐ原子が拡散するために、表面上のＰ原子の密度が増大したことが明らかにされている。
【０１３４】
図１９ｅ（ｉ）は、模式化した構造図であり、図１９ｅ（ｉｉ）は、サンプルを９００℃で１分間、アニールした後の表面における、充満状態のＳＴＭ画像を示している。この最後のアニール工程により、表面のＰ原子が脱離した後、初期の清浄なＳｉ表面に回復する。
【０１３５】
図２０は、２６０℃で表面にドープされたＰがカプセル化された後に、アニールした場合を示している。
【０１３６】
図２０ａ（ｉ）は、模式化した構造図であり、図２０ａ（ｉｉ）は、再構成された清浄なＳｉ（１００）表面における、充満状態のＳＴＭ画像を示している。
【０１３７】
図２０ｂ（ｉ）は、模式化した構造図であり、図２０ｂ（ｉｉ）は、室温でＰＨ３を曝露し、Ｓｉ表面にＰ原子をＳｉ−Ｐヘテロダイマーとして結合させるように、６００℃で６０秒間、アニールした後の表面における、充満状態のＳＴＭ画像を示している。Ｓｉ−Ｐヘテロダイマーは、ダイマー列に沿った、明るいジグザグの特徴部として見える。
【０１３８】
図２０ｃ（ｉ）は、模式化した構造図であり、図２０ｃ（ｉｉ）は、Ｓｉの５モノレイヤー（ＭＬ）が２００℃で成長した後の表面における、充満状態のＳＴＭ画像を示している。これらは、ｌａｙｅｒ−ｂｙ−ｌａｙｅｒモードで成長する。
【０１３９】
図２０（ｉ）は、模式化した構造図であり、図２０（ｉｉ）、（ｉｉｉ）、（ｉｖ）、（ｖ）、（ｖｉ）、（ｖｉｉ）は、それぞれ３５０℃、３９９℃、４５４℃、５００℃、５５２℃、及び６０９℃で５秒間、アニールした後の表面における、充満状態のＳＴＭ画像を示している。成長後のＳｉ表面は、単一のダイマー列と、ダイマー列における明るいジグザグな特徴部の低い密度と同様な、伸長したダイマー列の島とを示している。これらのジグザグな特徴部は、Ｓｉ−Ｐヘテロダイマーとして同一視される。明るいジグザグの特徴の密度は、アニール温度の上昇と共に増大している。アニールにより、清浄なＳｉ（１００）表面の成長（図１６）と同様に、表面の形態が変化する。４５４℃で５秒間、アニールすると、テラス構造が消滅するが、５００℃でアニールした後であっても、小さい島がまだ表面上に存在している。
【０１４０】
上記図１９及び図２０は、ドーパントの偏析及び拡散を評価するために、ＳＴＭ画像を初めて用いたことを示している。
【０１４１】
図２１は、Ｓｉ表面に室温（ＲＴ）及び２６０℃でそれぞれＳｉエピタキシャルレイヤーを過剰に成長させ、ＰＨ３の曝露及びＰの結合後にアニールした、Ｓｉ表面におけるＰの原子密度を、初期の密度と比較した形で示すグラフを示している。Ｐの原子密度は、２６０℃での成長及びアニールの後、図２０が示すＳＴＭ画像で分析された。表面上におけるＰの原子密度は、いずれのアニール工程でも、成長の途中でＰが偏析するために、２６０℃で成長させた方が、室温（ＲＴ）で成長させた場合より非常に大きい。このことから、Ｓｉを室温で成長させた後にアニールする方が、温度上昇させてアニールする場合に比べて、表面でのＰ原子の偏析及び拡散を少なくすることが出来る。
【０１４２】
オージェ電子分光装置によるＰの原子密度の測定は、Ｓｉが成長した後に実行され、この測定結果は、いずれのアニール工程において、ＳＴＭ画像の分析結果と一致している。
【０１４３】
［Ｐのデルタドーピング］
Ｓｉにより過剰にエピタキシャル成長された、Ｐ原子の電気的な活性を測定するために、図２３ａに示すように、Ｐがデルタドーピングされたレイヤーを成長させて、ｖａｎ ｄｅｒ Ｐａｕｗ法によるデバイス構造を形成する。図２２は、このようなデバイスの製造工程の概要を示している。
【０１４４】
図２２ａ（ｉ）は、模式化した構造図であり、図２２ａ（ｉｉ）は、清浄な（１００）２×１のＳｉ表面を示すＳＴＭ画像を示している。
【０１４５】
図２２ｂ（ｉ）は、模式化した構造図であり、図２２ｂ（ｉｉ）は、室温で曝露したＰＨ３を飽和した後の表面を示す、ＳＴＭ画像及びその拡大を示している。
【０１４６】
図２２ｃ（ｉ）は、模式化した構造図であり、図２２ｃ（ｉｉ）は、Ｐ原子がＰ−Ｓｉダイマーとして表面に結合するように、５５０℃でアニールした後の表面における、ＳＴＭ画像を示している。
【０１４７】
図２２ｄ（ｉ）は、模式化した構造図であり、図２２ｄ（ｉｉ）は、２４ｎｍのエピタキシャルＳｉを２５０℃で成長させた後の表面における、ＳＴＭ画像を示している。
【０１４８】
図２３ａは、ｖａｎ ｄｅｒ Ｐａｕｗ法により、デバイス構造内のオーミック接触を配列させた後のデバイスを示している。図２３ｂは、４Ｋ（絶対温度）のサンプル温度で、面抵抗ρｘｘを磁界Ｂの関数として示している。この結果は、Ｂ＝０でピークを示しており、電子の弱い局在性を特徴付けている。弱い局在性の抑制を除去して、（図２３ｃから）ホールスロープ（Hall slope）を計算することにより、２次元状のレイヤーにおける移動度を、１３０．３ｃｍ２Ｖ−１ｓ−１と見積もることが出来る。
【０１４９】
図２３ｃは、Ｐがデルタドーピングされたレイヤーのホール低効率（Hall resistivity）により、キャリア密度が１．９９×１０１４ｃｍ−２になることを示している。この密度は、２次元状のドーパント密度に完全に一致している。このことは、Ｓｉ結晶に結合されたＰのドーパントが、測定誤差の範囲で、電気的に活性であることを明らかにしている。この結果は、電子デバイス構造の製造において非常に重要である。なぜなら、これらの工程を用いて結合されたＰ原子が、大きいドーピング密度で、電気的に活性になることを明らかにしているからである。
【０１５０】
我々は、デルタドープされたレイヤー内のＰ原子が封じ込められた範囲を測定するために、このデルタドープされたサンプルについて、二次電子質量分析装置（ＳＩＭＳ）の測定を行った。図２４は、ＰがデルタドープされたＳｉ内のレイヤーにおける、質量３１のデプスプロファイルを示している。これは、ＡＴＯＭＩＫＡ社製のＳＩＭＳを用いて、５．５ｋｅＶのＣＳ＋（セシウム）一次イオンで測定された。質量の相違が僅かである３０ＳｉＨと３１Ｐとを分離するには、ＡＴＯＭＩＫＡシステムの質量判別では不十分であるため、質量３１の信号は、３０ＳｉＨと、３１Ｐの両方を示している。しかしながら、ＣＡＭＥＣＡ社製のシステムを用いて、高い質量分解能のＳＩＭＳの測定結果を比較することにより（図２４に挿入）、表面近くのピークは、Ｈが表面に吸着した３０ＳｉＨピーク、及び深さ〜２４ｎｍの深さのＰピークであることを明らかにすることが出来る。このＰピークは、Ｓｉのエピタキシャルレイヤーと、Ｓｉのサブストレートとの間の境界に位置しており、このことは、エピタキシャルレイヤーの厚さが〜２４ｎｍであることを明らかにしている。いわゆるイオンビームミキシングのために、Ｐの信号は、サブストレートに向かって徐々に減少していく。これは、Ｓｉマトリックス内のＰ原子が、ＣＳ＋一次イオンと衝突して、Ｓｉウェハー内に押し込まれることを意味し、このためＰピークは幅広くなっている。そのため、イオンビームミキシングによる一次イオンエネルギーで、Ｐピークの半値幅（ＦＷＨＭ）が増大している。一次イオンエネルギーが２ｋｅＶの場合、〜５ｎｍが、最小の半値幅であることが分かっていることから、イオンビームミキシングを考慮に入れると、Ｐがデルタドープされたレイヤーの幅は、＜５ｎｍである。
【０１５１】
最後に、ここで明らかにした製造戦略が、量子コンピュータのアーキテクチャー１に基づく他のＳｉにも直接、適用出来ることに注目すべきである。
【０１５２】
当技術分野の技術者は、広く記載された本発明の趣旨及び範囲から逸脱することなく、具体的な実施形態に示すように、多数の変更及び／または修正が可能であることを正確に認識すべきであろう。従って、本実施形態は、一例として考慮されるべきであり、これに限定されることはない。
【０１５３】
上記明細書で参照した文献は、以下のものである。
１．Kane, B. E. A silicon-based nuclear spin quantum computer. Nature 393, 133 (1998).
２．Kane, B. E. Patent Application PCT / AU98 / 00778.
３．Vrijen, R., Yablonovitch, L., Kang Wang, Hong Wen Jiang, Balandin, A., Roychowdhury, V., Mor, T., DiVincenzo, D. Electrin-spin-resonance transistors for quantum computing in silicon-germanium heterostructures. Phys. Rev. A 62, 012306/1-10 (2000).
４．Swartzentruber, B. S., Mo, Y. W., Webb, M. B. & Lagally, M. G. Scanning tunneling microscopy studies of structural disorder and steps on Si surfaces. J. Vac. Sci. Tech. A7, 2901 (1989).
５．Hata, K., Kimura, T., Ozawa, S. and Miyamoto, N. How to fabricate a defect free surface. J. Vac. Sci. Technol. A 18, 1933 (2000).
６．Hata, K., Yasuda, S. and Shigekawa, H. Reinterpretation of the scanning tunneling microscopy images of the Si(100)2×1 dimers. Phys. Rev.B. 60, 8164 (1999).
７．Oura, K., Lifshits, V. G., Saranin, A. A., Zotov, A.V. & Katayama, M. Hydrogen interaction with clean and modified silicon surfaces. Surf. Sci. Rep.35, 1 (1999).
８．Hamers, R. J., Avouris, Ph. & Bozso, F. Imaging of chemical-bond formation with the scanning tunneling microscope. NH3 dissociation on Si(100) Phys. Rev. Lett. 59, 2071 (1987).
９．Thirstup, C., private communication
１０．Wang, Y., Bronikowski, M. J. & Hamers, R. J. An atomically-resolved STM study of the interaction of phosphine(PH3) with the silicon (001) surface. J. Phys. Chem. 98, 5966 (1994).
１１．Hill, E., Freelon, B., Ganz, E. Diffusion of hydrogen on the Si(001) surface investigated by STM atom tracking. Phys. Rev. B 60, 15896 (1999).
１２．Lin, D. S., Ku, T. S., and Chen, R. P. Interaction of phosphine with Si(100) from core-level photoemission and real-time scanning tunneling microscopy Phys. Rev. B 61, 2799 (2000).
１４．Wang, Y., Chen, X. and Hamers, R. J., Atomic-resolution study of overlayer formation and interfacial mixing in the interaction of phosphorus with Si(001) Phys. Rev. B 50, 4534 (1994).
１５．Zhi-Heng Loh, Knag, H. C. Chemisorption of NH3 on Si(100) 2×1: A study by first-principles ab intio and density functional theory. J. Chem. Phys. 112, 2444-2451 (2000).
１６．Northrup, J. E. Theoretical studies of arsine adsorption on Si(100). Phys. Rev. B 51, 2218-2222 (1995).
【図面の簡単な説明】
【０１５４】
【図１】図１は、Ｋａｎｅが提案する量子コンピュータに基づくシリコンの概略構成図である。
【図２】図２ａ（ａ）ないし（ｅ）及び図２ｂ（ｆ）ないし（ｋ）は、ナノスケール製品製造のための発明に関する１１工程である。
【図３】図３ａ及び図３ｂは、シリコン結晶の（１００）２×１表面を示す、ＳＴＭ画像及び模式化された構造図である。
【図４】図４ａないし図４ｅは、保護レイヤーのＳＴＭ画像、模式化された構造図、及び走査型トンネル分光法の結果である。
【図５】図５ａないし図５ｅは、ホスフィンを曝露する前におけるシリコン結晶表面上、及びホスフィンを曝露してＰＨ３／ＰＨ２分子を吸着させたシリコン結晶表面上のダイマー列に沿って配列された２つのダングリングボンドを示す、ＳＴＭ画像、模式化された構造図、及びラインプロファイルである。
【図６】図６ａないし図６ｆは、ホスフィンを曝露する前におけるシリコン結晶表面上、及びホスフィンを曝露してＰＨ３／ＰＨ２分子を吸着させたシリコン結晶表面上のダイマー列に渡って配列されたダングリングボンドを示す、ＳＴＭ画像、模式化された構造図、及びラインプロファイルである。
【図７】図７（ａ）ないし（ｅ）は、多数の欠陥を示すシリコン（１００）表面のＳＴＭ画像である。
【図８】図８は、ホスフィンの曝露前後における、シリコン（１００）表面のＳＴＭ画像である。
【図９】図９ａないし図９ｅは、ホスフィンを曝露した後における、シリコン（１００）表面のＳＴＭ画像である。
【図１０】図１０（ａ）ないし（ｉ）は、ホスフィンを曝露した後のシリコン表面、及びその表面を加熱した効果を示す、一連のＳＴＭ画像及び模式化された構造図である。
【図１１】図１１ａないし図１１ｆは、シリコン格子の表面上における、その格子に結合されたホスフィン分子を示す、一連の模式化された構造図、ＳＴＭ画像、及びラインプロファイルである。
【図１２】図１２ａないし図１２ｃは、適度なホスフィンを曝露して加熱した後の、シリコン表面における一連のＳＴＭ画像、及び飽和したホスフィンを曝露して加熱した後の、シリコン表面を示すオージェ電子の分光結果である。
【図１３】図１３は、水素で終端したシリコン表面のＳＴＭ画像で、図１３ａは、水素が脱離したパッチ、図１３ｂないし図１３ｄは、３５０℃でアニールした後のパッチである。
【図１４】図１４ａないし図１４ｈは、リソグラフィによるラインに沿ったシリコン格子にリン原子が結合するように、ホスフィンを曝露してアニールした効果を示す、一連のＳＴＭ画像、及びラインプロファイルである。
【図１５】図１５ａないし図１５ｄは、異なる温度でのシリコン成長の効果を示す一連のＳＴＭ画像、図１５ｅないし図１５ｈは、室温で成長させた後に異なる温度でアニールした、シリコン表面を示す一連のＳＴＭ画像、図１５ｉないし図１５ｋは、異なる温度に依存する成長モードを説明する一連の模式化された構造図である。
【図１６】図１６は、２５０℃で成長させた後に多様な温度でアニールする前後における、シリコン表面を示す一連の模式化された構造図、及びＳＴＭ画像である。
【図１７】図１７は、水素の保護レイヤー表面上において２５０℃で成長させた後にアニールする前後における、シリコン表面を示す一連の模式化された構造図、及びＳＴＭ画像である。
【図１８】図１８は、清浄でかつ水素で終端した表面上で成長させるために、異なる温度でアニールした後で、図１８ａはシリコンの表面粗さを示すグラフ、図１８ｂは欠陥密度を示すグラフである。
【図１９】図１９ａないし図１９ｅは、ホスフィンを曝露した後にアニールしたシリコン表面における、室温でのリンのカプセル化を示す、一連の模式化された構造図及びＳＴＭ画像である。
【図２０】図２０は、ホスフィンを曝露した後に２６０℃でアニールしたシリコン表面における、リンのカプセル化を示す、一連の模式化された構造図及びＳＴＭ画像である。
【図２１】図２１は、シリコンの５モノレイヤー（ＭＬ）が室温及び２６０℃でそれぞれ過剰に成長した表面に、ホスフィンを曝露してアニールした後における、Ｐの相対的な原子密度である。
【図２２】図２２ａないし図２２ｄは、リンがデルタドープされたシリコンのレイヤーを製造するために、シリコン表面をホスフィンで飽和させてアニールし、シリコン成長によりカプセル化した工程を示す、一連の模式化された構造図及びＳＴＭ画像である。
【図２３】図２３は、オーミック接触でホール効果を測定するために、リンがデルタドープされたシリコンサンプルで、（ａ）は模式化された構造図、（ｂ）及び（ｃ）はホール効果の測定結果である。
【図２４】図２４は、二次イオン質量分析装置を用いて測定された、リンがシリコンにデルタドープされたレイヤーにおける、質量３１のデプスプロファイルを示すグラフである。
【０００１】
本発明は、ナノメートルの精度で加工された電子デバイスなどのナノスケール製品、及び原子スケール製品に関する。我々は、これらナノスケール製品及び原子スケールの製品を意図して、ナノスケールの用語を用いる。このような製品は、量子コンピュータの製造において中間製品となり得るが、多様な用途に用いることが出来る。本発明の別の点は、このような製品の製造方法及び量子コンピュータに関する。
【背景技術】
【０００２】
Ｋａｎｅ１、２は、シリコンに基づく量子コンピュータを提案している。この量子コンピュータでは、リン原子核（Ｉ＝１／２）の核スピンが、純粋な２８Ｓｉ（Ｉ＝０）同位体に埋め込まれたキュービットして用いられている。低温下では、リンの原子核に結び付けられて、ドナー電子が残る。表面の「Ａ」ゲートで、これら原子核スピンと電子スピンとの間で超微細の相互作用を、表面の「Ａ」ゲートで制御し、２つの分極を可能にする。この２つのリンのドナーは、隣接したドナー電子の波動関数が重なるように、〜２０ｎｍ、離す必要がある。隣接したドナー電子間では、表面で離れた「Ｊ」ゲートを用いて、カップリングすることが出来、キュービット間の相互作用を電子に媒介させることが出来る。図１は、この提案された構造を示している。
【０００３】
このような従来のデバイスの構成に、多数の特許出願と論文が関連しており、後述する文献を引用した。
【０００４】
現在のところ、ホスフィンなどのドーパント源による、シリコンへの単一のリンイオンの結合に関して、ＳＴＭの研究はされていない。
【０００５】
本発明では、Ｋａｎｅが提案した量子コンピュータなどの、シリコンをベースにした原子スケールのデバイスを生産するのに必要な、多数の中間製品及び工程を初めて示している。
【発明の開示】
【０００６】
本発明の第１の点は、量子コンピュータなどの原子スケールデバイスの製造工程における中間製品である、ナノスケール製品において、
シリコン結晶の表面のシリコン原子がドナー原子に置換されて、互いに１００ｎｍ以下の間隔で配置されたドナー原子のアレイが形成されており、かつドナー原子が電気的に活性である、シリコン結晶を有する、
ナノスケール製品である。
【０００７】
後述する本発明の最良の形態では、このようなシリコン表面におけるアレイの形成を初めて明らかにしている。
【０００８】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であってもよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【０００９】
ドナーは、リンでもよく、またこのドナー原子を、５０ｎｍ、２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００１０】
本発明の第２の点は、量子コンピュータなどの原子スケールデバイスの製造工程における中間製品である、ナノスケール製品において、
シリコン結晶内のシリコン原子をドナー原子に置換したレイヤーがカプセル化され、かつ実質的に全てのドナー原子が電気的に活性である、シリコン結晶を有する、
ナノスケール製品である。
【００１１】
後述する本発明の最良の形態では、０．１モノレイヤー（monolayer）以上の濃度で、電気的に完全に活性なリン原子がカプセル化された、レイヤーの生成を初めて明らかにしている。
【００１２】
カプセル化されたレイヤーは、ドナー原子のレイヤー上でエピタキシャル成長させてもよく、またこのレイヤーを、５ｎｍないし５０ｎｍの間の厚さにしてもよい。
【００１３】
シリコン結晶の表面は、（１００）の配向であり、その表面は、シリコン原子と置換されてドナー−シリコンのへテロダイマーを形成するドナー原子を覆っていてもよい。
【００１４】
ドナーは、リンであってもよく、またこのドナー原子を、アレイ状に配置してもよい。
【００１５】
本発明の第３の点は、ナノスケール製品または原子スケールの製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）表面に水素原子で保護レイヤーを生成する工程、
（ｃ）走査型トンネル顕微鏡（ＳＴＭ）のチップを用いて、生成された保護レイヤーの表面から単一の水素原子を選択的に脱離させて、水素の保護レイヤーに、露出された領域のパターンを、互いに１００ｎｍ以下の間隔で形成する工程、
（ｄ）パターンが形成された表面をドナー分子に晒して、露出された領域内において単一のドナー原子を持つ分子でアレイを形成する工程、
（ｅ）アレイが形成された表面を、約３００℃ないし約６５０℃の間でアニールして、電気的に活性なドナー原子をシリコンに結合させる工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法である。
【００１６】
後述する本発明の最良の形態では、シリコンに結合されたドナー原子からなる、アレイを予め選択した形で形成する製造方法を、初めて明らかにしている。これは、アニール工程（ｅ）を用いることにより達成される。この工程では、シリコン表面から水素が脱離しないように、アニールの温度範囲を、約３００℃または３５０℃から５３０℃の範囲としてもよい。またこの水素を、ＳＴＭまたは走査型電子顕微鏡（ＳＥＭ）の電子ビームや、紫外（ＵＶ）線を用いて脱離してもよい。これらの工程は、更に、ＳＴＭを用いてシリコン表面上のドナー原子を見て、ドナー原子がシリコンの格子点で置換された形で電気的に活性であることを確認する工程（ｆ）を有してもよい。
【００１７】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向（Ｓｉ（１００）表面）であってよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【００１８】
ドナーは、リンでもよく、またこのドナー原子を、５０ｎｍ、２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００１９】
本発明の第４の点は、ナノスケール製品または原子スケール製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）表面に水素原子で保護レイヤーを生成する工程、
（ｃ）水素の保護レイヤーがＳＴＭのチップを用いて脱離されて、リソグラフィ的に規定された領域のシリコン内に、ドナー原子を注入する工程、
（ｄ）表面を約５００℃ないし約６５０℃の間で短時間加熱することにより、または電子ビームを用いることにより、または紫外（ＵＶ）線を用いることにより、ドープされた表面から、保護レイヤーとして生成された水素原子を脱離させる工程、
（ｅ）約０℃ないし約４００℃の間で、表面上のシリコンを成長させ、ドナー原子の拡散を防ぎ、かつ電気的に活性なドナー原子を表面でカプセル化する工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法である。
【００２０】
後述する本発明の最良の形態では、我々は、保護レイヤーとして生成された水素を脱離させた後に、表面上でのシリコンの成長によりカプセル化した製造方法を選択出来ることを、明らかにしている。工程（ｅ）においてシリコンを、０℃ないし２５０℃の間の温度、例えば室温で成長させてもよい。
【００２１】
この製造方法は、原子レベルで表面が滑らかになるように、この表面をアニールする工程（ｆ）を有してもよい。
【００２２】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向（Ｓｉ（１００）表面）であってもよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【００２３】
ドナーは、リンでもよく、またこのドナー原子を、１００ｎｍ、５０ｎｍ、または２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００２４】
本発明の第５の点は、ナノスケール製品または原子スケール製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）シリコンの表面上にドナー原子が吸着するように、表面をドナー分子に晒す工程、
（ｃ）電気的に活性なドナー原子をシリコンに結合させるために、アレイが形成された表面を、約３００℃ないし約６５０℃の間でアニールする工程、
（ｄ）ＳＴＭを用いてシリコン表面上のドナー原子を見て、ドナー原子がシリコンの格子点で置換された形で電気的に活性であることを確認する工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法である。
【００２５】
後述する本発明の最良の形態では、ナノスケールデバイスを製造する際に、シリコンの表面中またはその表面下で、ドナー原子が見えるように、ＳＴＭを用いる製造方法を初めて明らかにしている。
【００２６】
アニールの温度範囲を、シリコン表面から水素が脱離しないように、３００℃または３５０℃から５３０℃の範囲としてもよい。またこの水素を、ＳＴＭまたは走査型電子顕微鏡（ＳＥＭ）の電子ビームや、紫外（ＵＶ）線を用いて脱離してもよい。これに代えて、ドナー原子を結合させると共に、単一のステップ内の水素を脱離させるために、アニールの温度範囲を、５３０℃ないし６５０℃の間の温度にしてもよい。
【００２７】
この製造方法は、約０℃ないし４００℃の間で、または約０℃ないし２５０℃の間で、または室温で、表面上のシリコンを成長させて、ドナー原子が拡散することを防ぎ、かつ電気的に活性なドナー原子を表面でカプセル化する工程（ｅ）を有してもよい。
【００２８】
この製造方法は、表面が原子レベルで滑らかになるように、表面をアニールする工程（ｆ）を有してもよい。
【００２９】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であってもよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【００３０】
ドナーは、リンでもよく、またこのドナー原子を、１００ｎｍ、５０ｎｍ、または２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００３１】
本発明の第６の点は、ナノスケール製品または原子スケール製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）ドナーのレイヤーを形成するべきシリコンの表面上に、ドナー原子が吸着するように、表面をドナー分子に晒す工程、
（ｃ）表面を約３００℃ないし約６５０℃でアニールして、ドナー原子をシリコンの表面に結合させる工程、
（ｄ）約０℃ないし約４００℃の間で、表面上のシリコンを成長させて、ドナー原子が拡散することを防ぎ、かつ電気的に活性なドナー原子を表面でカプセル化する工程、
（ｅ）ドープされたレイヤーの電気的な活性を測定する工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法である。
【００３２】
後述する本発明の最良の形態では、ナノデバイスの製造において、０．１モノレイヤーより大きい濃度で、リン原子が電気的に完全に活性であることを測定した製造方法を初めて明らかにしている。
【００３３】
アニールの温度範囲を、シリコン表面から水素が脱離しないように、３００℃または３５０℃から５３０℃の範囲としてもよい。またこの水素を、ＳＴＭまたは走査型電子顕微鏡（ＳＥＭ）の電子ビームや、紫外（ＵＶ）線を用いて脱離してもよい。これに代えて、ドナー原子を結合させると共に、単一のステップ内の水素を脱離させるために、アニールの温度範囲を、５３０℃ないし６５０℃の間の温度にしてもよい。
【００３４】
約０℃ないし２５０℃の間で、または室温で、シリコンを成長させて、ドナー原子が拡散することを防ぎ、かつ電気的に活性なドナー原子を表面でカプセル化してもよい。
【００３５】
シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であってもよい。この場合、ドナー原子は、表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する。
【００３６】
ドナーは、リンでもよく、またこのドナー原子を、１００ｎｍ、５０ｎｍ、または２０ｎｍなどの間隔を介した高い精度で配置してもよい。
【００３７】
清浄なシリコン表面は、以下の工程により、超真空環境下で加工してもよい。
（ｉ）
（ｉｉ）サンプルに直流電流を直接流すことにより、〜１２００℃で１分間、加熱する工程、
（ｉｉｉ）サンプルの温度を〜９５０℃に冷却し、〜９５０℃から室温まで徐冷する工程、
【００３８】
同一の超真空環境下で、水素原子で終端する保護レイヤーを表面に生成するために、真空システム全体の圧力をモニターして供給量を制御し、それぞれのシリコン原子に１個の水素原子を結合させた（モノハイドライドダイマーが生成された）、水素のモノレイヤーを生成してもよい。
【００３９】
同一の超真空環境下でＳＴＭのチップを用いて、そのチップに１ｍｓオーダの短時間、電圧及びトンネル電流が共に大きいパルスを加え、保護レイヤーの表面からＨ原子を選択的に脱離させて、保護（水素）レイヤーのパターンを形成してもよい。
【００４０】
同一の超真空環境下で、表面をドナー分子に晒して、例えば、表面が露出されたパターンにドナー分子を結合させてもよい。
【００４１】
リンのドナー原子を供給するために、ドナー分子は、ホスフィンであってもよい。
【００４２】
特に、これらの工程は、量子コンピュータに基づくシリコンに対して分離を制御することで、シリコン中のリン原子で構成された原子アレイを形成する工程の一部を構成してもよい。このような固体量子コンピュータでは、純粋な２８Ｓｉ（Ｉ＝０）同位体内に埋め込まれたキュービットとして、電子スピン３またはリン原子核（Ｉ＝１／２）の核スピンを用いてもよい。
【００４３】
本発明の第７の点は、上述したいずれかの製造方法で製造された量子コンピュータである。
【発明を実施するための最良の形態】
【００４４】
［製造アプローチ］
まず、図２を参照するように、これら図には、製造戦略のための、個々のプロセス工程の概略が示されている。超高真空（ＵＨＶ）中で、Ｓｉ（シリコン）の融点近くまで加熱することにより、清浄なＳｉ（１００）２×１の表面構造が形成される。この表面は、２×１ユニットセルを有しており、σ結合のＳｉダイマー（二量体）列で構成されている。Ｓｉダイマーには、それぞれのＳｉ原子上にダングリングボンドが残されており、またこのＳｉ原子は、ダイマーの他のＳｉ原子と間で弱いπ結合を有している。
【００４５】
この表面にＨ（水素）原子を晒すと、弱いπ結合でＳｉを切断することが出来、Ｈ原子がＳｉのダングリングボンドに結合される。制御された条件下では、それぞれのＳｉ原子に１個のＨ原子を結合させた、Ｈの単原子レイヤーを生成することが出来、図２ａ（ａ）に示すように、反応性のダングリングボンドを飽和させる形で、表面に効果的な保護レイヤーが生成される。
【００４６】
次いで、適当な電圧及びトンネル電流を加えることで、保護レイヤーが生成された表面から、Ｈ原子を選択的に脱離させるために、ＳＴＭ（走査型トンネル電子顕微鏡）のチップ（先端部）が用いられ、図２ａ（ｂ）に示すように、Ｈレジストにパターンを形成する。このようにして、露出した反応性のＳｉ原子の領域を晒した形で、このＳｉ表面に、後述する反応種を直接吸着させる。
【００４７】
特別に設計されたホスフィン（ＰＨ３）の微量導入システムに接続されたリークバルブを介して、ＰＨ３ガスが、真空システムに導入される。ＰＨ３分子は、図２ａ（ｃ）に示すように、Ｈレジストの穴を通って、露出したＳｉ（１００）２×１表面に強く結合する。
【００４８】
ＳＴＭでパターンが形成された表面を、結晶成長のために加熱（後述）することにより、ＰＨ３分子が解離され、図２ａ（ｄ）に示すように、Ｐ（リン）がＳｉの最上レイヤーに結合する。従って、要求されるＰのアレイを形成するには、ＳＴＭでパターンが形成されたＨの保護レイヤーをＰＨ３に晒せばよい。
【００４９】
次いで、図２ａ（ｅ）に示すようにＨが脱離すると、図２ｂ（ｆ）に示すように、Ｓｉが室温で過剰に成長する。これまで見捨てられてきた代案としては、図２ｂ（ｇ）に示すように、Ｈレイヤーを介して、Ｓｉを直接成長させることである。
【００５０】
次の工程は、図２ｂ（ｈ）に示すように急速な表面のアニールである。
【００５１】
Ｓｉは、図２ｂ（ｉ）に示すように昇温下では表面上で更に成長する。次いで、バリアが、図２ｂ（ｊ）に示すように成長する。最後に、導電性のゲートが、図２ｂ（ｋ）に示すように表面に配列される。
【００５２】
この製造計画に見合うように、数多くの挑戦がなされてきた。上記概要を述べた全てのプロセスにおいて、電荷及び不純物スピンを導入することが、量子コンピュータが機能することを決定付けるであろう。このために、Ｐのアレイが形成されるＳｉ（１００）２×１表面に、欠陥のない広い領域を準備することが必要である。また、所望の領域のみにＰＨ３が吸着されるように、Ｈの脱離を制御して、Ｓｉ表面をＨで完全に覆うことも極めて重要である。これらの各挑戦を如何に上手く処理したか、以下に詳細を述べる。
【００５３】
［低い欠陥密度の表面の準備］
（１００）表面は、Ｓｉの成長に最適な特徴を有しているので、Ｋａｎｅ量子コンピュータの製造のために、Ｐのアレイを原子スケールの精度で配置する場合に、この表面を最適な候補として選択した。
【００５４】
この作業に用いられるシステムは、３チャンバーのオミクロン（Ｏｍｉｃｒｏｎ）社製、ＵＨＶ温度可変（ＶＴ）ＳＴＭマルチプローブＲＭシステムである。保護レイヤーを生成させるステージとして、Ｈ原子源が分析チャンバーに備え付けられており、分析チャンバーは、Ｗ（タングステン）フィラメント、水冷ヒートシュラウド、及びリークバルブから構成されている。ＰＨ３ガスは、ＵＨＶリークバルブ及びニ重封入ガス管を介して、チャンバーに導入される。
【００５５】
同一の真空環境で分離されているチャンバーには、シリコン堆積セルが収容されている。この装置により、１つのＵＨＶ環境で、表面の準備、Ｐアレイの配置、及び後述する過剰なＳｉ成長を行うことが出来る。
【００５６】
オミクロン社製、ダイレクトヒーティングＳＴＭサンプルホルダーを用いるために、ｎ型Ｓｉウェハーから、２×１０ｍｍ２寸法のＳｉサンプルを切り出した。このＳｉウェハーは、市販されているＰドープのｎ型半導体であり、抵抗率が１〜１０Ωｃｍである。以下の工程からなる、標準的な温度調整手順により、ＵＨＶ条件下でサンプルの表面を準備した。（ｉ）サンプルホルダーの後方にマウントされた抵抗ヒーティングエレメントを用いて、間接的に加熱することにより、サンプルを、〜６００℃で６時間、脱ガスした。そして、電流ヒーティングにより、６００℃以下で３ないし６時間、脱ガスした。（ｉｉ）サンプルに直流電流を直接流すことにより、サンプルを、〜１２００℃で３０ないし６０秒間、加熱した。この工程により、表面から生来の酸化層が除去されて、表面のＳｉ原子が移動することが出来るようになる。（ｉｉｉ）サンプルの温度を、〜９５０℃に冷却し、９５０℃から室温まで除冷する。以前に報告されているように４、表面の欠陥密度が、最後の冷却速度に強く依存することが判明した。上記手順の初めから終わりまで、赤外線高温計を用いて、サンプルの温度をモニターした。初めの脱ガス処理の後（１、２００℃に加熱している間を含めて）、真空チャンバーは、１０−１０ｍｂａｒより低い圧力に保たれる。
【００５７】
図３ａは、上述した手順に従って準備された、低い欠陥密度のＳｉ（１００）２×１表面を示す、代表的なＳＴＭ画像である。平坦な（１００）表面に２つのテラス領域３２、３３が形成されたことで、１つの単原子ステップ３１を見ることが出来る。上位テラス３２は、明瞭に見える一方で、下位テラス３３は、不明瞭であるが、２つのダイマー列３４が、互いに直角に伸びていることを見ることが出来る。このようなステップは、平坦な表面が（１００）の結晶方向に対して僅かに誤った方向に向いたために存在する。全く欠陥のない表面５を作製することは不可能であるが、図３ａに示す表面の欠陥密度は、約１％であり、これは、論文（例えば、参考文献５を参照）で報告された表面の最も低い欠陥密度に一致している。この画像は、サンプルに負バイアスを掛けることにより得られ、個々のダイマーが充満状態（filled state）にある画像である。ダイマーのπ結合からポテンシャル障壁を通り抜けるために、これらダイマーは、豆形状の突出部３５のように現れている。
【００５８】
図３ｂは、３次元で示したＳｉ結晶の構造である。
【００５９】
［Ｈレジスト］
製造手順の次のステージは、Ｓｉ（１００）２×１表面にＨで保護レイヤーを生成することである。これを行うために、我々は原子水素源（ＡＨＳ）を用いた。ＡＨＳフィラメントは、〜１、５００℃に加熱され、９９．９９９％の純粋なＨ分子源からのガスが、ＡＨＳを通過して、リークバルブを介してＵＨＶチャンバーに流される。ＡＨＳは、Ｈ分子の重要な一部をＨ原子に変え、そのＨ原子をサンプルの表面に反応させて、保護レイヤーを生成する。Ｈの供給量は、ＵＨＶチャンバー内全体の圧力をモニターすることにより制御されている。チャンバーに導入されるガスの純度は、質量分析装置を用いてモニターされる。
【００６０】
Ｓｉダイマーのπ結合が、非常弱い性質であるために、Ｓｉ（１００）２×１表面は、反応性が非常に高い。Ｓｉ（１００）２×１表面に衝突するＨ原子は、ダイマーの弱いπ結合７を切断し、Ｈ原子が吸着することの出来る反応性の表面領域を、２つ生成する。吸着したＨ原子を１個だけ持つダイマーは、ヘミハイドライド（半水化物）ダイマーと呼ばれる。このダイマーのＳｉ原子は、２個目のＨ原子が吸着することの出来る、Ｈで終端していないダングリングボンドを有している。Ｓｉダイマーは、２個のＨ原子で完全な保護レイヤーが生成されると、モノハイドライド（一水化物）ダイマーと呼ばれる。
【００６１】
モノハイドライドのレイヤーを均一化させるために、Ｈの供給条件を最適化させて、いくつかの実験を行った。図４ａは、保護レイヤー表面４１のＳＴＭ画像を示している。この保護レイヤー表面４１は、サンプルの温度が３００〜４００℃、チャンバーの圧力が１０−７ｍｂａｒの条件で、３０分掛けて生成された。サンプルにＨを供給する間、その表面を、ＡＨＳ ＵＨＶの入口の前から、〜１０ｃｍの距離を介して配置した。その結果、ほぼ均一なモノハイドライド４２のレイヤーが生成されたが、ジハイドライド（二水化物）４３及び、これら２つの相のコンビネーション（トリハイドライド）４４も生成された。このコンビネーション４４は、Ｈ：（３×１）相として知られている。
【００６２】
図４ｂは、モノハイドライド４２の構造を示しており、モノハイドライド４２は、Ｈで終端するダイマーの２個のＳｉ原子を有している。
【００６３】
図４ｃは、ジハイドライド４３の構造を示しており、ジハイドライド４３は、Ｈ原子がそれぞれ結合されたＳｉ原子を有している。この特徴は、図４ａに示す暗いスポットで示されている。
【００６４】
図４ｄは、これら２つの相のコンビネーション４４の構造を示しており、２つの相は、表面上で同一ものと認められる。
【００６５】
図４では、Ｓｉ（１００）表面にＨを制御した形で供給して、その結果生じた表面の核種を確認出来たことを明らかにした。しかしながら、更に、Ｈが結合された清浄な表面の特性を明らかにするために、走査型トンネル分光法（ＳＴＳ）による多くの実験２２を行った。我々は、（ＳＴＭのチップのフィードバック機構を外すことにより）表面から所定距離を介した、固定された位置にＳＴＭのチップを保持し、トンネル電流を測定しながら、チップに−２Ｖないし２Ｖのバイアスを加えた。図４ｅは、清浄な表面（図３ａ）及びＨで終端された（図４ａ）表面に対して行った、ＳＴＳによる実験結果を示している。清浄な表面（実線）では、分光器が、π結合及びπ＊反結合の両ピークを示している。Ｈで終端された表面（破線）では、分光器が、Ｓｉバルクの状態密度についてのブロードなショルダーと、Ｓｉ−Ｈの反結合についての顕著なピークとを示している。こられ両方の結果は、従来の研究８と一致している。
【００６６】
［ＨリソグラフィとＰアレイ］
Ｓｉ表面上にＨの単原子レイヤーを生成することに続いて、次の工程は、ＳＴＭのチップを用いて、Ｈレジストの領域を選択的に脱離することである。これにより、Ｐ原子の配置が制御されるように、Ｓｉ表面の領域が露出されるであろう。
【００６７】
高い精度で原子を脱離させるには、ＳＴＭのチップについて厳しい要求を満たす必要がある。ＳＴＭのチップに大きなバイアスを加えることで、脱離を制御することも出来るが、画像を表示する際に、意に反してＨが脱離されてしまう可能性がある。我々は、このような障害を克服し、Ｋａｎｅ量子コンピュータの製造に適したアレイから、繰り返し制御された形でＨを脱離出来たことを、明らかにする。
【００６８】
高い精度で原子を脱離６させるためには、大きな円錐角で、非常に鋭利なＷのチップが必要とされる９。この要求を満たすために、我々は、市販のチップエッチングデバイス（オミクロン社製、W-Tek Semi-Automatic Tip Etching system）を用いた。（半径＝０．３８ｍｍの）Ｗワイヤを、ステンレス鋼の陰極リングを中心に、〜２ｍｍの長さだけ、ＮａＯＨ（水酸化ナトリウム）溶液に浸漬した。電極間に〜５−１０Ｖを印加すると、溶液の表面で優先的に進む電子化学反応が発生する。小さい半径のチップを残して、〜１０分間、ワイヤを完全にエッチングする。フッ化水素酸では、２分間のエッチングで、いずれの酸化層も除去される。チップの形状を評価するために、光学顕微鏡で検査し、満足なものであれば、酸化物の形成を防ぐために、ＵＨＶシステムに３０分間放置する。他のチップの材料としては、ＰｔＩｒ（白金イリジウム）を用いることも出来、上述と同様の準備が必要とされる。
【００６９】
このＳＴＭのチップは、Ｈを表面から脱離するために、チップとサンプルとの間に制御した電圧パルスを印加した形で用いられる。Ｗチップの形状の入念な最適化と、電圧パルスの制御（サンプルバイアス〜６Ｖ、トンネル電流〜１ｎＡを〜１ｍｓ）とを行うことにより、高い精度で原子を脱離させることが出来る。１個のＰＨ３分子、即ち１個のＰ原子を、所定の領域に吸着させるためには、適当なＰＨ３の曝露で、その領域で脱離させる必要があり、こうすることによって、Ｐ原子をその領域に吸着させることが出来る。
【００７０】
図５ａは、（ＰＨ３の曝露前の）Ｓｉダイマー列に沿った２つの脱離領域を示すＳＴＭ画像である。画像中の明るい丸部５１は、ダイマー列に沿って配列された、２つのダングリングボンドである。露出されたダングリングボンドの表面状態によって、その表面から電子密度が増大した結果、脱離領域が明るい突出部として現れている。それぞれのＳｉダイマー上に残ったＨは、過渡的１１なものと知られており、我々は、一方のダイマーから他方のダイマーに、Ｈが拡散することを観察した。次の工程は、Ｐアレイを形成することである。Ｓｉ（１００）２×１表面の小さな領域を露出するための、ＳＴＭリソグラフィに続いて、個々のＰ原子を持つ分子がＳｉ表面上に吸着するように、リークバルブを制御して、ＰＨ３ガスをチャンバー内に供給する。
【００７１】
ＰＨ３ガスを高い純度で供給するために、ＰＨ３のマイクロ供給システムと、それに接続され、電解研磨されたガス管を内部で使用する、ＵＨＶ ＳＴＭを、クリーンルームの環境下に組み立てた。チャンバー内で１０−８ｍｂａｒの圧力に晒している間に測定した質量スペクトルは、いずれの核種の分圧について、顕著な増加を示していない。清浄なＳｉ表面上でのＰＨ３の付着計数は「１」１２である。
【００７２】
図５ｄは、２つのダングリングボンド領域に吸着されたＰＨ３分子のＳＴＭ画像を示しており、このダングリングボンド領域は、ダングリングボンド毎に１個の分子が吸着されて露出されている（図５ｅ）。図５ｃは、ダングリングボンドの１つを通過した形で、図５ａのダイマー列を横切ったラインプロファイルであり、０．１２ｎｍの典型的な高さを示している。図５ｆは、０．１７ｎｍの典型的な高さで、ＰＨ３分子が結合したダングリングボンドの１つを通過した、ラインプロファイルを示している。
【００７３】
図６ａないし図６ｄは、図５ａ〜ｄと同様の画像を示しているが、ダイマー列の方向と直角な３つのダングリングボンド領域を示している。
【００７４】
図５ａ及び図６ａのＳＴＭ画像は、領域同士が一定の狭い間隔で配置されており、高い精度で原子を脱離出来たことを強調している。領域同士の間隔は、キュービットに要求される間隔の２０ｎｍまでに、容易に広げることが出来、我々は、単一の原子の脱離領域を＞１００ｎｍの長さで１列にする、リソグラフィの制御を行うことが出来る。この画像は、それぞれの脱離に１個のＰＨ３分子を結合出来ることを明らかにするのに、十分な画像である。
【００７５】
これら全ての画像の条件は、サンプルバイアスが−１．８Ｖ、及びトンネル電流が０．４ｎＡである。
【００７６】
図５ｄ及び図６ｄは、室温でＰＨ３ガスを曝露した後の、図５ａ及び図６ａと同一の領域を示している。
【００７７】
Ｈが脱離していない領域では、ＰＨ３を曝露した後でもＨが均一に被覆されていることから、Ｈレジストについて、ＰＨ３の吸着に対するバリアとしての有効性が明らかとされる。ＰＨ３で晒した後、何らかの変化を観察するために、我々は、比較的大きい脱離領域よりはむしろ、領域同士が非常に狭い間隔で配置された画像を高い解像度で示す、単一のＨ原子の脱離領域を特別に選択した。
【００７８】
図５ｆ及び図６ｆのラインプロファイル分析結果は、ＰＨ３を供給すると、〜０．０５ｎｍだけ高さが増大する、突出部の特徴を示している。このような相違は、走査間の画像条件の僅かな変更により頻繁に起き、その結果、ＳＴＭのチップが、ダイマー列間のギャップ内まで挿入されてしまうことがあるが、ＰＨ３吸着による高さの相違は、ダイマー列の上部から突起部の上部までを測定するので、これにより何ら影響を受けない。
【００７９】
ラインプロファイルにおける、〜０．０５ｎｍの高さの増大は、いくつかの画像に渡って全ての吸着で見ることが出来た。この増大した高さにより、ＰＨ３の曝露前後の両方で、同一の表面（図示せず）上において原子ステップのエッジに対して、較正を行った。このような増大が再現されたことで、ＰＨ３分子が吸着したことを確認出来ると共に、再現された増大が、露出したＳｉダングリングボンドと吸着したＰＨ３との相違に対応していることを確認することが出来る。Ｓｉダイマー上のＨ原子が、過渡的な性質を有していることから、最後の画像において、一方のＰＨ３分子が、ダイマー(上方)の左方のＳｉと結合し、他方のＰＨ３分子が、ダイマー(下方)の右方のＳｉと結合した結果、非対称になっている。
【００８０】
ＰＨ３と清浄なＳｉ（００１）２×１表面との相互作用の研究１０、１３、１４では、ＰＨ３分子がＳｉダイマーの一端に吸着した後、近くに利用することの出来るＳｉのダングリングボンドが存在する場合、解離したＨを再吸着させるために、ＰＨ３をＰＨ２にして、Ｈを解離させることが出来ることが述べられている。このような解離プロセスは、Ｈで終端する表面上に、利用可能なダングリングボンドの領域がない場合は、行われない。Ｓｉ（００１）２×１表面上にＮＨ３ １５とＡｓＨ３ １６を吸着させた場合、同様の解離プロセスで、Ｓｉ−ＸＨ２構造になることが分かっている。これらのＮ（窒素）及びＡｓ（ヒ素）は、Ｐと同じ電子数である。
【００８１】
上述した結果は、次に示す理由から重要である。我々は、ＰＨ３の吸着に対するバリアとしての、Ｈレジストの有効性を初めて明らかにすると共に、単一のＰ原子を持つ分子をＳｉ表面上に配置制御する技術を初めて用いたからである。この技術は、Ｓｉベースの量子コンピュータの製造で中心的な工程である。このプロセスは、間隔が密接したドーピングについて示したが、比較的広い間隔（〜２０ｎｍ）でも達成出来、広範囲に渡ってＰのキュービットアレイを高い精度で配置することが出来る。この製造プロセスは、原子やドーパントが配列されたアレイを利用する可能性のある、他のマイクロスケールまたはナノスケールの電子デバイスの製造にも適用することが出来る。
【００８２】
［Ｓｉ（１００）表面上のＰＨＸの検出］
ＰＨ３ガスによるＰ原子のＳｉ（１００）表面への結合を理解するためには、Ｓｉ表面上の核種としてＰを確認出来ること、及びこれらの核種を、Ｓｉ（１００）表面上の他の特徴部と識別出来ることが必要である。図７（ａ）は、多数の欠陥を示すＳｉ（１００）のＳＴＭ画像である。これらの欠陥はいくつかの形態で生じており、その特徴としてダイマー列が暗く見える。このような欠陥は、図７（ｂ）ないし（ｅ）の画像が示すように４種類あり、充満状態（filled state）または空状態（empty state）で、特徴付けられている。充満状態及び空状態の両方で欠陥が特徴的な外観を示している事実により、それぞれの特徴部に対して特有な「指紋」を得ることが出来るので、１つの特徴部を他のものから識別する手法を想像することが出来る。
【００８３】
図７（ｂ）ないし（ｅ）に示す画像は、充満状態または空状態の欠陥を示している。（ｂ）欠損ダイマーの欠陥（missing dimmer defect）、（ｃ）複合的な欠損ダイマーの欠陥（multiple missing dimmer defect）、（ｄ）Ｃ欠陥（C-defect）、（ｅ）分割されたダイマーの欠陥（split-off dimmer defect）。
【００８４】
全ての画像の条件は、トンネル電流が０．１ｎＡで、バイアス電圧が、（ｂｉ）−１．８Ｖ、（ｃｉ）＋１．６Ｖ、（ｄｉ）−１．８Ｖ、（ｅｉ）＋１．２Ｖ、（ｂｉｉ）−１．８Ｖ、（ｃｉｉ）＋１．２Ｖ、（ｄｉｉ）−１．３Ｖ、（ｅｉｉ）＋１．２Ｖである。
【００８５】
図８は、Ｓｉ（１００）表面の２５×２５ｎｍ２の領域であって、（ａ）は少量のＰＨ３に晒す前の表面、（ｂ）は少量のＰＨ３に晒した後の表面を示している。ＰＨ３を曝露する前では（図８（ａ））、表面に僅かの欠陥が存在しており、ＰＨ３を曝露した後でも、丸で囲む８１の符号を付した、複合的な欠損ダイマーの欠陥のｖａｃａｎｃｙ領域が現れている。しかしながら、曝露した後では（図８（ｂ））、欠陥のほとんどが外観上変化しており、表面上における特徴部の個数が顕著に増大していることを見ることが出来る。例えば、明るい突出部８２が現れている。こうした表面上における外観上の変化は、ＰＨ３分子の吸着と、ＰＨ３の部分的な解離とによって形成される、核種を原因として生じる。
【００８６】
この画像の条件は、（ａ）−１．６Ｖ、０．２ｎＡ、及び（ｂ）−１．６Ｖ、０．２ｎＡである。
【００８７】
図９ａは、少量のＰＨ３を曝露したＳｉ（１００）表面の５０×５０ｎｍ２の領域であって、充満状態のＳＴＭ画像を示している。清浄なＳｉ（１００）表面では見えなかった画像に、いくつかの特徴部を見ることが出来る。ＰＨ３を曝露した後に形成された核種の吸着を特徴付けるためには、我々は、表面を曝露したＰＨ３の充満状態及び空状態を、高い解像度の画像で表示した。特徴部について、充満状態及び空状態の特有な外観と、充満状態の顕著な高さとを研究することで（図９ｂないし図９ｅ参照）、我々は、４種類の新しい核種が存在することを見つけた。図９ｂ及び図９ｃは、Ｐを含む分子（Ｘ＝２、３のＰＨＸ）図９ｄは、へミハイドライド、即ち、一方がＨ原子で飽和したダングリングボンドと、他方が反応性でないダングリングボンドとを有した、Ｓｉダイマーである。図９（ｂｉｉｉ）、（ｃｉｉｉ）、（ｄｉｉｉ）、（ｅｉｉｉ）は、空状態の特徴部を示している。図９（ｂｉｉ）、（ｃｉｉ）、（ｄｉｉ）、（ｅｉｉ）は、上述した充満状態の特徴部の高さプロファイルを示している（クリス：札？）。
【００８８】
全ての画像の条件は、トンネル電流が０．１ｎＡであり、充満（空）状態の画像は、−１．８Ｖ（＋１．２Ｖ）である。
【００８９】
［表面とのＰの結合−図２ａ（ｄ）］
図１０（ａ）は、図９ａと同様に、少量のＰＨ３を曝露したＳｉ（１００）２×１表面である。図１０（ｂ）は、その後３５０℃でアニールした表面、図１０（ｃ）は、４７５℃でアニールした表面、図１０（ｄ）は、７００℃でアニールした表面を示している。
【００９０】
図１０（ａ）の表面に示された特徴部は、ＰＨ３を供給した後における、図９ａに示す特徴部である。
【００９１】
３５０℃でアニールすると、ＰＨ３の分子として知られる明るい点が消滅した。図１０（ｅ）及び（ｆ）に示す充満状態及び空状態の画像を表示させることにより、ダイマー列と直角をなす大きく明るい線１０１が、詳細に調査された。この鎖は、Ｓｉ−Ｐヘテロダイマーを形成するためにＰ原子がＳｉに結合した際に、表面から放出されたＳｉ原子（Ｓｉ鎖）で構成されている。図１０（ｅ）及び（ｆ）の画像の条件は、それぞれ−１．６Ｖ及び＋１．６Ｖのサンプルバイアスである。
【００９２】
暗い線１０２は、モノハイドライドであり、図１０（ｇ）が示す（図１０（ａ）の）拡大で容易に見ることが出来る。この構造を図１０（ｈ）の模式図で示す。
【００９３】
ジグザグパターン１０３は、Ｓｉ−Ｐヘテロダイマーであり、図１０（ｇ）で同様に容易に見ることが出来る。この構造を図１０（ｉ）の模式図で示す。
【００９４】
４７５℃でアニールすると、図１０（ｃ）に示すようにＳｉ鎖１０１が消滅し、７００℃でアニールすると、図１０（ｄ）に示すようにモノハイドライド１０２及びＳｉ−Ｐヘテロダイマー１０３は、もはや表面上から消滅する。
【００９５】
図１０に示したこれらの画像は、Ｓｉ表面でどのような反応が起きているかについて、詳細な分析結果を提示している。即ち、室温ではＰＨ３が表面に吸着し、ＰＨ３のほとんどは直ちにＰＨ２及びＨに解離する。この表面を３５０℃に加熱すると、Ｐ−Ｓｉへテロダイマーが形成する形で、ＰＨＸの解離が見られ、それに伴い、Ｐ原子が表面に結合する。また、１次元状のＳｉ鎖が形成する形で、表面からＳｉが放出される。そしてＰＨＸが解離すると、Ｈがモノハイドライドの相として表面に吸着するに至る。この表面を４７５℃に加熱すると、Ｓｉ鎖が表面から消滅するように、Ｓｉ鎖のＳｉ原子に対して、ステップのエッジに拡散するのに十分なエネルギーが供給される。表面の温度を７００℃まで上げると、モノハイドライド及びＰ原子が、Ｈ２及びＰ２としてそれぞれ表面から脱離する。
【００９６】
図１１は、清浄なＳｉ（１００）表面の最上レイヤーにＰを結合させることが可能であることを明らかにしている。図１１ａは、図１１ｂのＳＴＭ画像が示す充満状態について、即ち、露出されたＳｉ（１００）表面に吸着した後のＰのペアを含む分子について説明している。このことは、図１１ｃのラインプロファイルで確認される。
【００９７】
これに対して、図１１ｄは、図１１ｅに示すＳＴＭ画像について説明している。即ち、ＰＨ３を曝露した表面を４００℃でアニールした結果、この表面にＰのペアを含む分子が結合する。図１１ｃと比較すると、図１１ｆのラインプロファイルは、Ｐが結合するかしないかで、表面からの高さに〜０．０６ｎｍの特有の差があることを示している。この高さの差は、Ｐの配位構造を２つ示す、図１１ａ及び図１１ｂの模式化した構造図から明らかである。
【００９８】
図１２ａは、少量のＰＨ３を曝露して３５０℃に加熱した、表面のＳＴＭ画像であり、図１０（ｂ）と同一の特徴部を示している。図１２ｂは、上記と同様の画像であるが、ＰＨ３を曝露した時間を６倍にした。その結果、Ｓｉ鎖１２１は、その長さが伸びると共に、その個数も増大した。従って、放出されたＳｉ鎖は、表面に結合されたＰの存在に関係していることが確認された。
【００９９】
アニールした後に、表面の所定領域にＰが存在することを確認するために、我々は、化学的な特殊技術である、オージェ電子分光装置（ＡＥＳ）を用いて、表面に曝露されたＰを分析した。１２０ｅＶにおけるＰ特有のＡＥＳピークは、図１２ｃの実線に示すように、曝露を継続する間、ピーク強度が飽和するまでモニターされた。次いで、表面を５９０℃でアニールした。５９０℃とは、Ｐ結合のために用いられる、温度範囲のほぼ上限値である。もう１つのＡＥＳスペクトルが、図１２ｃの破線に示すように測定された。１２０ｅＶにおけるＰのピーク強度は、（室温では、）物理吸着したＰＨ３が若干脱離するために、（５９０℃にアニールした場合に比べて）〜４０％ほど少ないが、その強度は、表面の所定領域に大量のＰが存在することを推論するのに、十分大きい値である。
【０１００】
［リソグラフィで定めた領域へのＰの結合］
図１３は、ＰＨ３の吸着を空間的に制御するために、Ｓｉ（１００）上におけるＨの保護レイヤーをレジストとして用いた、ＳＴＭに基づくリソグラフィを示している。ＳＴＭのチップでＨを脱離した結果、図１３ａに示すように、表面に生成されたＨの保護レイヤー上で、２００×５０ｎｍ２のパッチ１３１と、長さ〜１００ｎｍの２つの長いライン１３２、１３３との位置で、Ｓｉが露出される。
【０１０１】
ＰＨ３を表面に曝露して、〜３７５℃でアニールすると、図１３ｂを参照するように、Ｓｉダイマー鎖１３４が現れたことから、Ｈが脱離したパッチ内でＰ原子が結合したことが推定される。しかしながら、その周りのＨで終端する表面では、ＰＨ３による効果は見られなかった。
【０１０２】
図１３ｃ及び図１３ｄは、図１３ｂの枠内を示しており、曝露及びアニールが行われた高解像度のパッチである。また図１３ｃ及び図１３ｄはそれぞれ、充満状態及び空状態を示している。図１３ｂの空状態を示す画像は、放出されたＳｉ−Ｓｉダイマー鎖がＳｉ−Ｓｉダイマーに分裂する特性を示している。
【０１０３】
図１４は、リソグラフィによる（ＳＴＭで形成された）ラインに沿った、Ｐドーパント原子の結合を明らかにしている。図１４ａは、幅〜１ｎｍのライン１４１を示しており、このライン１４１により、Ｈで終端するＳｉ（１００）表面が露出されている。０．３ラングミュア（Langmuir）のＰＨ３に晒すと、図１４ｂに示すように、ＰＨＸの核種及びＨが吸着する。そして３７５℃でアニールすると、ＰＨＸの核種はその多くが解離する。こうして、Ｈの吸着、Ｐの結合、及びＳｉの放出が進行していく。図１４ｃが比較的暗く見えるように、一部のＨにより、Ｓｉ表面上に再び保護レイヤーが生成する。図１４ｄ及び図１４ｅはそれぞれ、ＰＨ３が曝露された後にアニールされたラインの、充満状態及び空状態を示している。それぞれラインの領域で、Ｓｉダイマー鎖１４２が現れたことが確認される。空状態の画像（図１４ｅ）では、サブストレートにおいて、Ｈで終端するダイマー列の分裂する特性が観察される。充満状態及び空状態の両方の画像（図１４ｄ及び図１４ｅ）では、単一のダングリングボンド１４４の一部が、単一の明るい突出部として現れている。表面に露出したＳｉ−Ｓｉダイマーにより存在する、一部のダングリングボンドペア１４５も、同様である。
【０１０４】
放出された単一のダイマー鎖１４２は、画像の中央近くに見ることが出来る。この鎖は、サブストレートのダイマー列に対して直角な方向に向いていること、及び空状態の突出部のペアに分離されていることから、ダイマー鎖として特定される。ダイマー鎖は、図１３のＳｉが露出したダイマー鎖と異なり、Ｈで終端している。このことは、鎖の強度が周囲のダングリングボンドと同等であることによって証明される。― 露出したＳｉ−Ｓｉダイマー鎖は、表面のダングリングボンドよりもずっと明るく見えるであろう。この終端を生成するためのＨは、ＰＨ３分子の解離で生成される。図１４ｆは、曝露された後にアニールされたラインの、充満状態を高い解像度で示している。このラインは、表面のダングリングボンドが非常に明るいことから暗くなってしまうので、表面の特徴が目立つようにコントラストを強くしている。図１４ｆ中の矢印は、Ｐ−Ｓｉ−Ｈヘテロダイマーを指しており、このＰ−Ｓｉ−Ｈヘテロダイマーの一部は、リソグラフィによるラインの長さに沿って形成されている。
【０１０５】
図１４ｈでは、図１４ｇに示すＸ及びＸ’間で得られたラインプロファイルを示しており、図１４ｇは、ラインプロファイルを得た表面の一部の構造を示している。ラインプロファイルでは、Ｐ−Ｓｉ−Ｈヘテロダイマーで、最も大きいピークが現れている。この結果は、ＳＴＭを用いてＳｉ（１００）表面上で特定した領域に、サブナノメータの（ナノメータ以下の）精度で、Ｐドーパント原子を注入出来ることを示している。
【０１０６】
［高い純度のＳｉによる、結合されたＰのカプセル化］
図１５ないし図２４はいずれも、Ｓｉによるカプセル化のプロセスに関するものである。このプロセスとは、埋め込められたＳｉ−Ｐヘテロダイマーを画像に示すと共に、Ｓｉ−Ｐヘテロダイマーをアレイから確実に動かないように、レイヤーを原子スケールで滑らかにする最適な方法である。
【０１０７】
［Ｓｉの成長−図２（ｆ）及び（ｇ）］
図１５は、Ｐの存在なしで、Ｓｉを成長させる２つの方法を示している。図１５ａないし図１５ｄは、室温から温度を上昇させた場合のカプセル化に関する。図１５ｅないし図１５ｈは、室温から後述のアニールを行った場合のカプセル化に関する。図１５ｉないし図１５ｋは、温度に依存するＳｉのエピタキシャル成長モデルを示す模式図である。
【０１０８】
図１５ａは、Ｓｉのエピタキシャルレイヤーを示しており、このエピタキシャルレイヤーは、Ｓｉ（１００）２×１サブストレート上で、室温で堆積され、その厚さは、約１２モノレイヤー（ML:MonolLayer）である。サブストレートの温度が低いと、サブストレート上のＳｉ吸着原子の移動度が、強く制限される。従って、Ｓｉ吸着原子は、ガス相から堆積されて形成された３次元状のＳｉの島（island）の近くから動かなくなる。このプロセスは、図１５ｋの模式図で説明しており、この図では、表面粗さが大きいことから、ランダムな成長を見ることが出来る。
【０１０９】
サブストレートの温度を上昇させると、表面上のＳｉ吸着原子の移動度が増大し、Ｓｉの島が伸長した形で成長する。一部のレイヤーが、サブストレートの温度に従って、同時に成長する。
【０１１０】
２２０℃になると、図１５ｂに示すように、３つのレイヤーが同時に成長する。このメカニズムは、図１５ｊで説明している。
【０１１１】
４２０℃になると、図１５ｃに示すように、レイヤーが２つのみとなって、同時に成長する。
【０１１２】
サブストレートの温度が、図１５ｄに示すように５９０℃になると、ＳｉがＳｔｅｐ−ｆｌｏｗモード（テラス上の島がステップに吸収された形で成長するモード）で成長してゆく。このメカニズムは、図１５ｉで説明している。Ｓｉ吸着原子の移動度は、テラスで拡散してＳｉ結晶に結合するステップのエッジに到達するのに十分大きい。この結果、表面は、短時間加熱して表面をＳｉ（１００）２×１に再構成させた方法と同じ方法で、滑らかな結晶となる。
【０１１３】
図１５ｅないし図１５ｈは、図１５ａないし図１５ｄに代わるカプセル化の手順を示している。図１５ｅは、図１５ａと同一であるが、図１５ｆ及び図１５ｇはそれぞれ、３３５℃で１分間、及びこれに９分を追加した時間、アニールした効果を示している。図１５ｈは、その後６６０℃で１分間、アニールした効果を示している。
【０１１４】
全体として、アニールの温度及び時間を増大させることで、表面粗さ及び欠陥密度が低減することを見ることが出来る。このように、成長を進行させること、またはアニール温度を上昇上させることで、エピタキシャルレイヤーの構造的な品質を向上させることが出来る。図１５のＳＴＭ画像は、２つの異なる方法でも、同様の表面形態の形成が可能であることを示している。
【０１１５】
図１６は、Ｓｉの５モノレイヤーを２５０℃で成長させ、異なる温度及び時間でアニールした、詳細な研究結果を示している。
【０１１６】
図１６ａは、模式化した構造図であり、図１６（ｅ）は、Ｓｉが成長する前における、Ｓｉ（１００）表面の充満状態に類似したＳＴＭ画像を示している。
【０１１７】
図１６ｂは、模式化した構造図であり、図１６（ｆ）は、２５０℃で５モノレイヤーが成長した後における、Ｓｉ（１００）表面の充満状態に類似したＳＴＭ画像を示している。サブストレートの温度が２５０℃では、Ｓｉが、Ｌａｙｅｒ−ｂｙ−Ｌａｙｅｒモード（原子が一層ずつ配列して成長するモード）で成長する。
【０１１８】
図１６の残りの画像は、多様なアニール条件の結果を示している。粗い表面構造は、３２８℃でアニールした後でもまだ良く見える。３６３℃及び４０７℃でアニールすると、テラス構造の配列が、清浄なＳｉ表面の構造に似てくる。しかしながら、テラスは、小さいＳｉの島、ｖａｃａｎｃｙ領域、及び逆位相境界を有している。この構造では、欠損ダイマーの欠陥が高い密度を示している。これに加えて４５６℃及び４９０℃でアニールすると、移動する単一の欠損ダイマーは、複合的な欠損ダイマーの欠陥を形成する。更に５４８℃及び６０５℃でアニールすると、Ｓｉの島やホールがなくとも、Ｓｉ（１００）表面の初期のテラス構造が回復される。しかしながら、欠損ダイマーの欠陥密度は、短時間加熱した後における、初期の清浄なＳｉ表面よりも大きくなる。これらのＳＴＭ画像のサイズは、５０×５０ｎｍ２である。
【０１１９】
図１７は、同様の研究結果を示しているが、Ｓｉが成長する前にＨの保護レイヤーが表面上に生成されている。
【０１２０】
図１７ａは、模式化した構造図であり、図１７（ｅ）は、清浄なＳｉ（１００）表面における、充満状態に類似したＳＴＭ画像を示している。
【０１２１】
図１７（ｆ）は、Ｈで終端したＳｉ（１００）表面における充満状態のＳＴＭ画像を示している。モノハイドライドで終端した表面は、ＳＴＭ画像に明るい突起部として現れ、低い密度のＳｉダングリングボンドを示している。
【０１２２】
図１７ｂは、模式化した構造図であり、図１７（ｇ）は、Ｈで終端した表面上に５モノレイヤー（ＭＬ）のＳｉを２５０℃で成長させた後における、充満状態に類似したＳＴＭ画像を示している。Ｈで終端した表面上のＳｉ原子が拡散すると、Ｈの存在によりその拡散が強く抑制され、清浄なＳｉ（１００）表面上における２５０℃でのｌａｙｅｒ−ｂｙ−ｌａｙｅｒモードの成長（図１６（ｆ）参照）とは対称的に、ｉｓｌａｎｄ ｇｒｏｗモード（原子が島状に離れて成長するモード）で、Ｓｉが成長する。
【０１２３】
図１７ｃ及び図１７ｄは、模式化した構造図であり、図１７の残りは、多様なアニール条件における充満状態のＳＴＭ画像である。島の構造は、３１５℃、３４５℃、３５０℃、及び４００℃でアニールした後でも残っている。
【０１２４】
しかしながら、更に４０１℃で５５秒間、アニールすると、表面形態が変化する。島は平坦になると共に、ダイマー列はその構造を伸長させていく。このダイマー列は、単一の欠損ダイマーの欠陥と同様に、暗い領域で示される。これらの暗い特徴部は、いまだＳｉ表面に吸着しているように見える。次の工程として４５６℃で５秒間、アニールすると、表面上における暗い特徴部の密度が低くなる。このことは、アニールする間にＨが脱離したことを示している。表面でＨの密度が減少すると、Ｓｉの拡散率が大きくなり、表面の形態が変化することになる。５０８℃で５秒間、アニールすると、テラスからＳｉ原子が再配列される。しかしながら、テラスには、逆位相境界と同様の小さいＳｉの島及びホールが現れており、このテラス上での欠損ダイマーの欠陥密度が大きい。更に、５０７℃、５６１℃、及び５６０℃、アニールすると、ダイマー列と直角をなす欠陥に対して配列された、テラス上での欠損ダイマーの欠陥の密度は、大きい値を示す。この欠陥密度は、成長前における初期の清浄な表面上よりも非常に大きく、また、その後にアニールした場合よりも大きい。成長後にテラス構造からＳｉ原子を再配列するためには、５６１℃で５秒間の、アニール工程が必要である。この条件は、４５６℃でテラス構造が既に形成された、清浄なＳｉ表面上での成長条件より、約１００℃高い。これらのＳＴＭ画像のサイズは、５０×５０ｎｍ２である。
【０１２５】
図１８ａは、図１６（Ｈで終端）と、図１７（Ｈで終端せず）とを示すＳＴＭ画像における、Ｓｉの表面粗さのＲＭＳ（二乗平均）を示している。約５００℃以下のアニールでは、図１８ａに示すように、表面粗さは、Ｈで終端しない清浄な表面上での成長に比べて、Ｈで終端する表面上での成長の方が大きい。約４００℃以下でサンプルをアニールしても、表面粗さはほとんど変化しない。また、約５５０℃以上でアニール（短時間で加熱）しても、これらのサンプルの表面粗さは、清浄なＳｉ表面と同様である。これらの（図中の）線は、判断の指針となる。
【０１２６】
図１８ｂは、欠損ダイマーの欠陥密度を示しており、これら欠陥密度は、Ｓｉ（１００）の清浄な表面上で成長した場合と、Ｈで終端する表面で成長した場合とのＳＴＭ画像で測定された。同一の熱処理では、即ち２５０℃で成長させた後にアニールする工程では、清浄なＳｉ（１００）表面での成長より、Ｈで終端する表面で、２５０℃で成長させた方が、Ｓｉ表面の欠陥密度が非常に大きいことを示している。欠陥密度が大きくなる主な理由により、清浄なＳｉ（１００）表面上でのｌａｙｅｒ−ｂｙ−ｌａｙｅｒモードとは対称的な、ｉｓｌａｎｄ ｇｒｏｗモードが現れる。密度が大きい初期の島について粗くするプロセスが行うと、逆位相境界及びｖａｃａｎｃｙ領域がテラスに配列されることになる。しかしながら、たとえ６００℃以上で１分間アニールしても、Ｈの終端に関係なく、清浄なＳｉ表面を短時間、加熱した場合（図中矩形枠で図示）に比べて、大きい欠陥密度を示している。これらの（図中の）線は、判断の指針でなる。
【０１２７】
これらの結果は、滑らかな表面を得るためには、まず初めにＨを除去することが最善であることを明らかにしている。これにより、表面を原子スケールで平坦にすることが出来ると共に、欠陥の個数を減少させることが出来る。
【０１２８】
［ドープされた表面上でのＳｉの成長 図２ｂ（ｆ）及び（ｈ）（室温での成長、及び急速なアニール）］
図１９ないし図２１は、表面にＰ原子を偏析及び拡散させる場合において、Ｓｉによりカプセル化した後のアニールについて、異なる成長温度の効果を示している。
【０１２９】
図１９は、表面にドープされたＰ原子を室温でカプセル化した後に、アニールした場合を示している。
【０１３０】
図１９ａ（ｉ）は、模式化した構造図であり、図１９ａ（ｉｉ）は、清浄なＳｉ（１００）が再構成された表面における、ＳＴＭ画像の充満状態を示している。
【０１３１】
図１９ｂ（ｉ）は、模式化した構造図であり、図１９ｂ（ｉｉ）は、１×１０−９ｍｂａｒのチャンバー内で曝露させるＰＨ３を飽和させ、Ｐ原子を結合させるように６００℃でアニールし、Ｈを脱離させた後における充満状態のＳＴＭ画像を示している。
【０１３２】
図１９ｃ（ｉ）は、模式化した構造図であり、図１９ｃ（ｉｉ）は、室温（ＲＴ）でＳｉの５モノレイヤーをエピタキシャル成長させた後における、充満状態のＳＴＭ画像を示している。
【０１３３】
図１９ｄ（ｉ）は、模式化した構造図であり、図１９ｄ（ｉｉ）、（ｉｉｉ）、（ｉｖ）、（ｖ）は、サンプルをそれぞれ３２５℃、４５０℃、６００℃、及び７５０℃で１分間、アニールした後の表面における、充満状態のＳＴＭ画像を示している。エピタキシャル成長した表面は、Ｓｉの３次元状の島で覆われており、その後のアニール工程の間、平坦である。３２５℃ないし６００℃のアニール工程では、表面上の明るいジグザグな特徴部の密度が増大している。これらの特徴部は、Ｓｉ（１００）表面上のＳｉ−Ｐヘテロダイマーに関連している。このことから、エピタキシャル成長したＳｉのレイヤー下で、多量にドープされたＰのレイヤーから、Ｐ原子が拡散するために、表面上のＰ原子の密度が増大したことが明らかにされている。
【０１３４】
図１９ｅ（ｉ）は、模式化した構造図であり、図１９ｅ（ｉｉ）は、サンプルを９００℃で１分間、アニールした後の表面における、充満状態のＳＴＭ画像を示している。この最後のアニール工程により、表面のＰ原子が脱離した後、初期の清浄なＳｉ表面に回復する。
【０１３５】
図２０は、２６０℃で表面にドープされたＰがカプセル化された後に、アニールした場合を示している。
【０１３６】
図２０ａ（ｉ）は、模式化した構造図であり、図２０ａ（ｉｉ）は、再構成された清浄なＳｉ（１００）表面における、充満状態のＳＴＭ画像を示している。
【０１３７】
図２０ｂ（ｉ）は、模式化した構造図であり、図２０ｂ（ｉｉ）は、室温でＰＨ３を曝露し、Ｓｉ表面にＰ原子をＳｉ−Ｐヘテロダイマーとして結合させるように、６００℃で６０秒間、アニールした後の表面における、充満状態のＳＴＭ画像を示している。Ｓｉ−Ｐヘテロダイマーは、ダイマー列に沿った、明るいジグザグの特徴部として見える。
【０１３８】
図２０ｃ（ｉ）は、模式化した構造図であり、図２０ｃ（ｉｉ）は、Ｓｉの５モノレイヤー（ＭＬ）が２００℃で成長した後の表面における、充満状態のＳＴＭ画像を示している。これらは、ｌａｙｅｒ−ｂｙ−ｌａｙｅｒモードで成長する。
【０１３９】
図２０（ｉ）は、模式化した構造図であり、図２０（ｉｉ）、（ｉｉｉ）、（ｉｖ）、（ｖ）、（ｖｉ）、（ｖｉｉ）は、それぞれ３５０℃、３９９℃、４５４℃、５００℃、５５２℃、及び６０９℃で５秒間、アニールした後の表面における、充満状態のＳＴＭ画像を示している。成長後のＳｉ表面は、単一のダイマー列と、ダイマー列における明るいジグザグな特徴部の低い密度と同様な、伸長したダイマー列の島とを示している。これらのジグザグな特徴部は、Ｓｉ−Ｐヘテロダイマーとして同一視される。明るいジグザグの特徴の密度は、アニール温度の上昇と共に増大している。アニールにより、清浄なＳｉ（１００）表面の成長（図１６）と同様に、表面の形態が変化する。４５４℃で５秒間、アニールすると、テラス構造が消滅するが、５００℃でアニールした後であっても、小さい島がまだ表面上に存在している。
【０１４０】
上記図１９及び図２０は、ドーパントの偏析及び拡散を評価するために、ＳＴＭ画像を初めて用いたことを示している。
【０１４１】
図２１は、Ｓｉ表面に室温（ＲＴ）及び２６０℃でそれぞれＳｉエピタキシャルレイヤーを過剰に成長させ、ＰＨ３の曝露及びＰの結合後にアニールした、Ｓｉ表面におけるＰの原子密度を、初期の密度と比較した形で示すグラフを示している。Ｐの原子密度は、２６０℃での成長及びアニールの後、図２０が示すＳＴＭ画像で分析された。表面上におけるＰの原子密度は、いずれのアニール工程でも、成長の途中でＰが偏析するために、２６０℃で成長させた方が、室温（ＲＴ）で成長させた場合より非常に大きい。このことから、Ｓｉを室温で成長させた後にアニールする方が、温度上昇させてアニールする場合に比べて、表面でのＰ原子の偏析及び拡散を少なくすることが出来る。
【０１４２】
オージェ電子分光装置によるＰの原子密度の測定は、Ｓｉが成長した後に実行され、この測定結果は、いずれのアニール工程において、ＳＴＭ画像の分析結果と一致している。
【０１４３】
［Ｐのデルタドーピング］
Ｓｉにより過剰にエピタキシャル成長された、Ｐ原子の電気的な活性を測定するために、図２３ａに示すように、Ｐがデルタドーピングされたレイヤーを成長させて、ｖａｎ ｄｅｒ Ｐａｕｗ法によるデバイス構造を形成する。図２２は、このようなデバイスの製造工程の概要を示している。
【０１４４】
図２２ａ（ｉ）は、模式化した構造図であり、図２２ａ（ｉｉ）は、清浄な（１００）２×１のＳｉ表面を示すＳＴＭ画像を示している。
【０１４５】
図２２ｂ（ｉ）は、模式化した構造図であり、図２２ｂ（ｉｉ）は、室温で曝露したＰＨ３を飽和した後の表面を示す、ＳＴＭ画像及びその拡大を示している。
【０１４６】
図２２ｃ（ｉ）は、模式化した構造図であり、図２２ｃ（ｉｉ）は、Ｐ原子がＰ−Ｓｉダイマーとして表面に結合するように、５５０℃でアニールした後の表面における、ＳＴＭ画像を示している。
【０１４７】
図２２ｄ（ｉ）は、模式化した構造図であり、図２２ｄ（ｉｉ）は、２４ｎｍのエピタキシャルＳｉを２５０℃で成長させた後の表面における、ＳＴＭ画像を示している。
【０１４８】
図２３ａは、ｖａｎ ｄｅｒ Ｐａｕｗ法により、デバイス構造内のオーミック接触を配列させた後のデバイスを示している。図２３ｂは、４Ｋ（絶対温度）のサンプル温度で、面抵抗ρｘｘを磁界Ｂの関数として示している。この結果は、Ｂ＝０でピークを示しており、電子の弱い局在性を特徴付けている。弱い局在性の抑制を除去して、（図２３ｃから）ホールスロープ（Hall slope）を計算することにより、２次元状のレイヤーにおける移動度を、１３０．３ｃｍ２Ｖ−１ｓ−１と見積もることが出来る。
【０１４９】
図２３ｃは、Ｐがデルタドーピングされたレイヤーのホール低効率（Hall resistivity）により、キャリア密度が１．９９×１０１４ｃｍ−２になることを示している。この密度は、２次元状のドーパント密度に完全に一致している。このことは、Ｓｉ結晶に結合されたＰのドーパントが、測定誤差の範囲で、電気的に活性であることを明らかにしている。この結果は、電子デバイス構造の製造において非常に重要である。なぜなら、これらの工程を用いて結合されたＰ原子が、大きいドーピング密度で、電気的に活性になることを明らかにしているからである。
【０１５０】
我々は、デルタドープされたレイヤー内のＰ原子が封じ込められた範囲を測定するために、このデルタドープされたサンプルについて、二次電子質量分析装置（ＳＩＭＳ）の測定を行った。図２４は、ＰがデルタドープされたＳｉ内のレイヤーにおける、質量３１のデプスプロファイルを示している。これは、ＡＴＯＭＩＫＡ社製のＳＩＭＳを用いて、５．５ｋｅＶのＣＳ＋（セシウム）一次イオンで測定された。質量の相違が僅かである３０ＳｉＨと３１Ｐとを分離するには、ＡＴＯＭＩＫＡシステムの質量判別では不十分であるため、質量３１の信号は、３０ＳｉＨと、３１Ｐの両方を示している。しかしながら、ＣＡＭＥＣＡ社製のシステムを用いて、高い質量分解能のＳＩＭＳの測定結果を比較することにより（図２４に挿入）、表面近くのピークは、Ｈが表面に吸着した３０ＳｉＨピーク、及び深さ〜２４ｎｍの深さのＰピークであることを明らかにすることが出来る。このＰピークは、Ｓｉのエピタキシャルレイヤーと、Ｓｉのサブストレートとの間の境界に位置しており、このことは、エピタキシャルレイヤーの厚さが〜２４ｎｍであることを明らかにしている。いわゆるイオンビームミキシングのために、Ｐの信号は、サブストレートに向かって徐々に減少していく。これは、Ｓｉマトリックス内のＰ原子が、ＣＳ＋一次イオンと衝突して、Ｓｉウェハー内に押し込まれることを意味し、このためＰピークは幅広くなっている。そのため、イオンビームミキシングによる一次イオンエネルギーで、Ｐピークの半値幅（ＦＷＨＭ）が増大している。一次イオンエネルギーが２ｋｅＶの場合、〜５ｎｍが、最小の半値幅であることが分かっていることから、イオンビームミキシングを考慮に入れると、Ｐがデルタドープされたレイヤーの幅は、＜５ｎｍである。
【０１５１】
最後に、ここで明らかにした製造戦略が、量子コンピュータのアーキテクチャー１に基づく他のＳｉにも直接、適用出来ることに注目すべきである。
【０１５２】
当技術分野の技術者は、広く記載された本発明の趣旨及び範囲から逸脱することなく、具体的な実施形態に示すように、多数の変更及び／または修正が可能であることを正確に認識すべきであろう。従って、本実施形態は、一例として考慮されるべきであり、これに限定されることはない。
【０１５３】
上記明細書で参照した文献は、以下のものである。
１．Kane, B. E. A silicon-based nuclear spin quantum computer. Nature 393, 133 (1998).
２．Kane, B. E. Patent Application PCT / AU98 / 00778.
３．Vrijen, R., Yablonovitch, L., Kang Wang, Hong Wen Jiang, Balandin, A., Roychowdhury, V., Mor, T., DiVincenzo, D. Electrin-spin-resonance transistors for quantum computing in silicon-germanium heterostructures. Phys. Rev. A 62, 012306/1-10 (2000).
４．Swartzentruber, B. S., Mo, Y. W., Webb, M. B. & Lagally, M. G. Scanning tunneling microscopy studies of structural disorder and steps on Si surfaces. J. Vac. Sci. Tech. A7, 2901 (1989).
５．Hata, K., Kimura, T., Ozawa, S. and Miyamoto, N. How to fabricate a defect free surface. J. Vac. Sci. Technol. A 18, 1933 (2000).
６．Hata, K., Yasuda, S. and Shigekawa, H. Reinterpretation of the scanning tunneling microscopy images of the Si(100)2×1 dimers. Phys. Rev.B. 60, 8164 (1999).
７．Oura, K., Lifshits, V. G., Saranin, A. A., Zotov, A.V. & Katayama, M. Hydrogen interaction with clean and modified silicon surfaces. Surf. Sci. Rep.35, 1 (1999).
８．Hamers, R. J., Avouris, Ph. & Bozso, F. Imaging of chemical-bond formation with the scanning tunneling microscope. NH3 dissociation on Si(100) Phys. Rev. Lett. 59, 2071 (1987).
９．Thirstup, C., private communication
１０．Wang, Y., Bronikowski, M. J. & Hamers, R. J. An atomically-resolved STM study of the interaction of phosphine(PH3) with the silicon (001) surface. J. Phys. Chem. 98, 5966 (1994).
１１．Hill, E., Freelon, B., Ganz, E. Diffusion of hydrogen on the Si(001) surface investigated by STM atom tracking. Phys. Rev. B 60, 15896 (1999).
１２．Lin, D. S., Ku, T. S., and Chen, R. P. Interaction of phosphine with Si(100) from core-level photoemission and real-time scanning tunneling microscopy Phys. Rev. B 61, 2799 (2000).
１４．Wang, Y., Chen, X. and Hamers, R. J., Atomic-resolution study of overlayer formation and interfacial mixing in the interaction of phosphorus with Si(001) Phys. Rev. B 50, 4534 (1994).
１５．Zhi-Heng Loh, Knag, H. C. Chemisorption of NH3 on Si(100) 2×1: A study by first-principles ab intio and density functional theory. J. Chem. Phys. 112, 2444-2451 (2000).
１６．Northrup, J. E. Theoretical studies of arsine adsorption on Si(100). Phys. Rev. B 51, 2218-2222 (1995).
【図面の簡単な説明】
【０１５４】
【図１】図１は、Ｋａｎｅが提案する量子コンピュータに基づくシリコンの概略構成図である。
【図２】図２ａ（ａ）ないし（ｅ）及び図２ｂ（ｆ）ないし（ｋ）は、ナノスケール製品製造のための発明に関する１１工程である。
【図３】図３ａ及び図３ｂは、シリコン結晶の（１００）２×１表面を示す、ＳＴＭ画像及び模式化された構造図である。
【図４】図４ａないし図４ｅは、保護レイヤーのＳＴＭ画像、模式化された構造図、及び走査型トンネル分光法の結果である。
【図５】図５ａないし図５ｅは、ホスフィンを曝露する前におけるシリコン結晶表面上、及びホスフィンを曝露してＰＨ３／ＰＨ２分子を吸着させたシリコン結晶表面上のダイマー列に沿って配列された２つのダングリングボンドを示す、ＳＴＭ画像、模式化された構造図、及びラインプロファイルである。
【図６】図６ａないし図６ｆは、ホスフィンを曝露する前におけるシリコン結晶表面上、及びホスフィンを曝露してＰＨ３／ＰＨ２分子を吸着させたシリコン結晶表面上のダイマー列に渡って配列されたダングリングボンドを示す、ＳＴＭ画像、模式化された構造図、及びラインプロファイルである。
【図７】図７（ａ）ないし（ｅ）は、多数の欠陥を示すシリコン（１００）表面のＳＴＭ画像である。
【図８】図８は、ホスフィンの曝露前後における、シリコン（１００）表面のＳＴＭ画像である。
【図９】図９ａないし図９ｅは、ホスフィンを曝露した後における、シリコン（１００）表面のＳＴＭ画像である。
【図１０】図１０（ａ）ないし（ｉ）は、ホスフィンを曝露した後のシリコン表面、及びその表面を加熱した効果を示す、一連のＳＴＭ画像及び模式化された構造図である。
【図１１】図１１ａないし図１１ｆは、シリコン格子の表面上における、その格子に結合されたホスフィン分子を示す、一連の模式化された構造図、ＳＴＭ画像、及びラインプロファイルである。
【図１２】図１２ａないし図１２ｃは、適度なホスフィンを曝露して加熱した後の、シリコン表面における一連のＳＴＭ画像、及び飽和したホスフィンを曝露して加熱した後の、シリコン表面を示すオージェ電子の分光結果である。
【図１３】図１３は、水素で終端したシリコン表面のＳＴＭ画像で、図１３ａは、水素が脱離したパッチ、図１３ｂないし図１３ｄは、３５０℃でアニールした後のパッチである。
【図１４】図１４ａないし図１４ｈは、リソグラフィによるラインに沿ったシリコン格子にリン原子が結合するように、ホスフィンを曝露してアニールした効果を示す、一連のＳＴＭ画像、及びラインプロファイルである。
【図１５】図１５ａないし図１５ｄは、異なる温度でのシリコン成長の効果を示す一連のＳＴＭ画像、図１５ｅないし図１５ｈは、室温で成長させた後に異なる温度でアニールした、シリコン表面を示す一連のＳＴＭ画像、図１５ｉないし図１５ｋは、異なる温度に依存する成長モードを説明する一連の模式化された構造図である。
【図１６】図１６は、２５０℃で成長させた後に多様な温度でアニールする前後における、シリコン表面を示す一連の模式化された構造図、及びＳＴＭ画像である。
【図１７】図１７は、水素の保護レイヤー表面上において２５０℃で成長させた後にアニールする前後における、シリコン表面を示す一連の模式化された構造図、及びＳＴＭ画像である。
【図１８】図１８は、清浄でかつ水素で終端した表面上で成長させるために、異なる温度でアニールした後で、図１８ａはシリコンの表面粗さを示すグラフ、図１８ｂは欠陥密度を示すグラフである。
【図１９】図１９ａないし図１９ｅは、ホスフィンを曝露した後にアニールしたシリコン表面における、室温でのリンのカプセル化を示す、一連の模式化された構造図及びＳＴＭ画像である。
【図２０】図２０は、ホスフィンを曝露した後に２６０℃でアニールしたシリコン表面における、リンのカプセル化を示す、一連の模式化された構造図及びＳＴＭ画像である。
【図２１】図２１は、シリコンの５モノレイヤー（ＭＬ）が室温及び２６０℃でそれぞれ過剰に成長した表面に、ホスフィンを曝露してアニールした後における、Ｐの相対的な原子密度である。
【図２２】図２２ａないし図２２ｄは、リンがデルタドープされたシリコンのレイヤーを製造するために、シリコン表面をホスフィンで飽和させてアニールし、シリコン成長によりカプセル化した工程を示す、一連の模式化された構造図及びＳＴＭ画像である。
【図２３】図２３は、オーミック接触でホール効果を測定するために、リンがデルタドープされたシリコンサンプルで、（ａ）は模式化された構造図、（ｂ）及び（ｃ）はホール効果の測定結果である。
【図２４】図２４は、二次イオン質量分析装置を用いて測定された、リンがシリコンにデルタドープされたレイヤーにおける、質量３１のデプスプロファイルを示すグラフである。
Claims (59)
- 量子コンピュータなどの原子スケールデバイスの製造工程における中間製品である、ナノスケール製品において、
シリコン結晶の表面のシリコン原子がドナー原子に置換されて、互いに１００ｎｍ以下の間隔で配置されたドナー原子のアレイが形成されており、かつ当該ドナー原子が電気的に活性である、シリコン結晶を有する、
ナノスケール製品。 - 前記シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であり、
前記ドナー原子は、前記表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成している、
ことを特徴とする、請求項１記載のナノスケール製品。 - 前記ドナーは、リンである、
ことを特徴とする、請求項１または２記載のナノスケール製品。 - 前記ドナー原子は、互いに５０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項１ないし３いずれか記載のナノスケール製品。 - 前記ドナー原子は、互いに２０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項４記載のナノスケール製品。 - 量子コンピュータなどの原子スケールデバイスの製造工程における中間製品である、ナノスケール製品において、
シリコン結晶内のシリコン原子をドナー原子に置換したレイヤーがカプセル化され、かつ実質的に全ての当該ドナー原子が電気的に活性である、シリコン結晶を有する、
ナノスケール製品。 - 前記カプセル化されたレイヤーは、前記ドナー原子のレイヤー上でエピタキシャル成長された、
ことを特徴とする、請求項６記載のナノスケール製品。 - 前記カプセル化されたレイヤーは、５ｎｍないし５０ｎｍ間の深さである、
ことを特徴とする、請求項６または７記載のナノスケール製品。 - 前記シリコン結晶の表面は、（１００）の配向であり、該表面は、シリコン原子と置換されてドナー−シリコンのへテロダイマーを形成する前記ドナー原子を覆っている、
ことを特徴とする、請求項６ないし８いずれか記載のナノスケール製品。 - 前記ドナーは、リンである、
ことを特徴とする、請求項６ないし９いずれか記載のナノスケール製品。 - 前記ドナー原子は、アレイ状に配置されている、
ことを特徴とする、請求項６ないし１０いずれか記載のナノスケール製品。 - ナノスケール製品または原子スケールの製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）前記表面に水素原子で保護レイヤーを生成する工程、
（ｃ）走査型トンネル顕微鏡（ＳＴＭ）のチップを用いて、前記生成された保護レイヤーの表面から単一の水素原子を選択的に脱離させて、前記水素の保護レイヤーに、露出された領域のパターンを、互いに１００ｎｍ以下の間隔で形成する工程、
（ｄ）前記パターンが形成された表面をドナー分子に晒して、前記露出された領域内において単一のドナー原子からなる分子でアレイを形成する工程、
（ｅ）前記アレイが形成された表面を、約３００℃ないし約６５０℃の間でアニールして、電気的に活性な前記ドナー原子をシリコンに結合させる工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法。 - 前記アニールの温度範囲は、約３００℃ないし約５３０℃の間である、
ことを特徴とする、請求項１２記載のナノスケール製品または原子スケール製品の製造方法。 - 前記アニールの温度範囲は、約３５０℃ないし約５３０℃の間である、
ことを特徴とする、請求項１３記載のナノスケール製品または原子スケール製品の製造方法。 - 前記水素は、電子ビームを用いて脱離される、
ことを特徴とする、請求項１３または１４記載のナノスケール製品または原子スケール製品の製造方法。 - 前記電子ビームは、ＳＴＭまたは走査型電子顕微鏡（ＳＥＭ）から発生される、
ことを特徴とする、請求項１５記載のナノスケール製品または原子スケール製品の製造方法。 - 前記水素は、紫外（ＵＶ）線を用いて脱離される、
ことを特徴とする、請求項１３または１４記載のナノスケール製品または原子スケール製品の製造方法。 - ＳＴＭを用いて前記シリコン表面上のドナー原子を見て、前記ドナー原子がシリコンの格子点で置換された形で電気的に活性であることを確認する工程、
を有することを特徴とする、請求項１２ないし１７いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であり、
前記ドナー原子は、前記表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成している、
ことを特徴とする、請求項１２ないし１８いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナーは、リンである、
ことを特徴とする、請求項１２ないし１９いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナー原子は、互いに５０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項１２ないし２０いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナー原子は、互いに２０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項２１記載のナノスケール製品または原子スケール製品の製造方法。 - ナノスケール製品または原子スケール製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）前記表面に水素原子で保護レイヤーを生成する工程、
（ｃ）前記水素の保護レイヤーがＳＴＭのチップを用いて脱離されて、リソグラフィ的に規定された領域のシリコン内にドナー原子を注入する工程、
（ｄ）前記表面を約５００℃ないし約６５０℃の間で短時間加熱することにより、または電子ビームを用いることにより、または紫外（ＵＶ）線を用いることにより、前記ドープされた表面から、前記保護レイヤーとして生成された水素原子を脱離させる工程、
（ｅ）約０℃ないし約４００℃の間で、前記表面上のシリコンを成長させて、前記ドナー原子の拡散を防ぎ、かつ電気的に活性な前記ドナー原子を前記表面でカプセル化する工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法。 - 前記（ｅ）工程におけるシリコンの成長は、０℃ないし２５０℃の間で行われる、
ことを特徴とする、請求項２３記載のナノスケール製品または原子スケール製品の製造方法。 - 前記（ｅ）工程におけるシリコンの成長は、室温で行われる、
ことを特徴とする、請求項２４記載のナノスケール製品または原子スケール製品の製造方法。 - 前記表面が原子レベルで滑らかになるように、前記表面を熱的にアニールする工程、
を有することを特徴とする、請求項２３ないし２５いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であり、
前記ドナー原子は、前記表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成している、
ことを特徴とする、請求項２３ないし２６いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナーは、リンであり、
前記ドナー原子は、互いに１００ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項２３ないし２７いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナー原子は、互いに５０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項２３ないし２８いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナー原子は、互いに２０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項２９記載のナノスケール製品または原子スケール製品の製造方法。 - ナノスケール製品または原子スケール製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）前記シリコンの表面上にドナー原子が吸着するように、前記表面をドナー分子に晒す工程、
（ｃ）アレイが形成された表面を、約３００℃ないし約６５０℃の間でアニールして、電気的に活性な前記ドナー原子をシリコンに結合させる工程、
（ｄ）ＳＴＭを用いて前記シリコン表面上のドナー原子を見て、前記ドナー原子がシリコンの格子点で置換された形で電気的に活性であることを確認する工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法。 - 前記アニールの温度範囲は、約３００℃ないし約５３０℃の間である、
ことを特徴とする、請求項３１記載のナノスケール製品または原子スケール製品の製造方法。 - 前記アニールの温度範囲は、約３５０℃ないし約５３０℃の間である、
ことを特徴とする、請求項３２記載のナノスケール製品または原子スケール製品の製造方法。 - 水素は、電子ビームを用いて脱離される、
ことを特徴とする、請求項３２または３３記載のナノスケール製品または原子スケール製品の製造方法。 - 前記電子ビームは、低いエネルギーであって、ＳＴＭまたはＳＥＭから発生される、
ことを特徴とする、請求項３４記載のナノスケール製品または原子スケール製品の製造方法。 - 水素は、紫外（ＵＶ）線を用いて脱離される、
ことを特徴とする、請求項３２または３３記載のナノスケール製品または原子スケール製品の製造方法。 - 前記アニールの温度範囲は、前記ドナー原子を結合させると共に、単一のステップ内の水素を脱離させるために、約５３０℃ないし約６５０℃の間である、
ことを特徴とする、請求項３１記載のナノスケール製品または原子スケール製品の製造方法。 - ０℃ないし４００℃の間で、前記表面上のシリコンを成長させる工程、
を有することを特徴とする、請求項３１ないし３７いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記シリコンを成長させる温度は、０℃ないし２５０℃の間である、
ことを特徴とする、請求項３８記載のナノスケール製品または原子スケール製品の製造方法。 - 前記シリコンを成長させる温度は、室温である、
ことを特徴とする、請求項３９記載のナノスケール製品または原子スケール製品の製造方法。 - 前記表面が原子レベルで滑らかになるように、前記表面を熱的にアニールする工程、
を有することを特徴とする、請求項３１ないし４０いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）の配向であり、
前記ドナー原子は、前記表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成している、
ことを特徴とする、請求項３１ないし４１いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナーは、リンであり、
前記ドナー原子は、互いに１００ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項３１ないし４２いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナー原子は、互いに５０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項３１ないし４３いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナー原子は、互いに２０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項４４記載のナノスケール製品または原子スケール製品の製造方法。 - ナノスケール製品または原子スケール製品の製造方法において、
（ａ）清浄なシリコン結晶の表面を準備する工程、
（ｂ）ドナーのレイヤーを形成するべき前記シリコンの表面上に、ドナー原子が吸着するように、前記表面をドナー分子に晒す工程、
（ｃ）前記表面を約３００℃ないし約６５０℃でアニールして、前記ドナー原子をシリコンの表面に結合させる工程、
（ｄ）約０℃ないし約４００℃の間で、前記表面上のシリコンを成長させて、前記ドナー原子が拡散することを防ぎ、かつ電気的に活性な前記ドナー原子を前記表面でカプセル化する工程、
（ｅ）前記ドープされたレイヤーの電気的な活性を測定する工程、
を備えたことを特徴とする、ナノスケール製品または原子スケール製品の製造方法。 - 前記アニールの温度範囲は、約３００℃ないし約５３０℃の間である、
ことを特徴とする、請求項４６記載のナノスケール製品または原子スケール製品の製造方法。 - 前記アニールの温度範囲は、約３５０℃ないし約５３０℃の間である、
ことを特徴とする、請求項４７記載のナノスケール製品または原子スケール製品の製造方法。 - 水素は、電子ビームを用いて脱離される、
ことを特徴とする、請求項４７または４８記載のナノスケール製品または原子スケール製品の製造方法。 - 前記電子ビームは、ＳＴＭまたはＳＥＭから発生される、
ことを特徴とする、請求項４９記載のナノスケール製品または原子スケール製品の製造方法。 - 水素は、紫外（ＵＶ）線を用いて脱離される、
ことを特徴とする、請求項４７または４８記載のナノスケール製品または原子スケール製品の製造方法。 - 前記アニールの温度範囲は、前記ドナー原子を結合させると共に、単一のステップ内の水素を脱離させるために、約５３０℃ないし約６５０℃の間である、
ことを特徴とする、請求項４６記載のナノスケール製品または原子スケール製品の製造方法。 - 前記シリコンを成長させる温度は、０℃ないし２５０℃の間である、
ことを特徴とする、請求項４６記載のナノスケール製品または原子スケール製品の製造方法。 - 前記シリコンを成長させる温度は、室温である、
ことを特徴とする、請求項５３記載のナノスケール製品または原子スケール製品の製造方法。 - 前記シリコン結晶の表面は、σ結合のシリコンダイマー列で構成された２×１ユニットセルの表面構造を有する、（１００）または（００１）の配向であり、
前記ドナー原子は、前記表面のシリコン原子と置換されてドナー−シリコンのへテロダイマーを形成している、
ことを特徴とする、請求項４６ないし５４いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナーは、リンである、
ことを特徴とする、請求項４６ないし５５いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナー原子は、互いに５０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項４６ないし５６いずれか記載のナノスケール製品または原子スケール製品の製造方法。 - 前記ドナー原子は、互いに２０ｎｍ以下の間隔で配置されている、
ことを特徴とする、請求項５７記載のナノスケール製品または原子スケール製品の製造方法。 - 請求項１２ないし５８いずれか記載の製造方法で製造された、量子コンピュータ。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AUPR7290A AUPR729001A0 (en) | 2001-08-27 | 2001-08-27 | Nanoscale products |
| AUPS1095A AUPS109502A0 (en) | 2002-03-18 | 2002-03-18 | Nanoscale products |
| AUPS1271A AUPS127102A0 (en) | 2002-03-20 | 2002-03-20 | Nanoscale products |
| AU2002950046A AU2002950046A0 (en) | 2002-07-08 | 2002-07-08 | Nanoscale products |
| PCT/AU2002/001116 WO2003018465A1 (en) | 2001-08-27 | 2002-08-20 | Substituted donor atoms in silicon crystal for quantum computer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005500706A true JP2005500706A (ja) | 2005-01-06 |
Family
ID=27424537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003523137A Withdrawn JP2005500706A (ja) | 2001-08-27 | 2002-08-20 | ナノスケール製品、及びナノスケール製品または原子スケール製品の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7097708B2 (ja) |
| EP (1) | EP1421025A1 (ja) |
| JP (1) | JP2005500706A (ja) |
| CN (1) | CN1545485A (ja) |
| WO (1) | WO2003018465A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007534144A (ja) * | 2003-08-20 | 2007-11-22 | クコー ピーティーワイ リミテッド | ナノスケール及び原子スケール装置の製造 |
| JP2011512652A (ja) * | 2008-02-05 | 2011-04-21 | クコー ピーティーワイ リミテッド | 原子スケール規模の装置の製造 |
| KR20210003828A (ko) * | 2018-05-02 | 2021-01-12 | 뉴사우스 이노베이션즈 피티와이 리미티드 | 반도체 표면에 도펀트 원자를 선택적으로 통합하는 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176109B2 (en) * | 2001-03-23 | 2007-02-13 | Micron Technology, Inc. | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer |
| WO2005020139A1 (en) * | 2003-08-20 | 2005-03-03 | Qucor Pty Ltd | Buried quantum device |
| US7846822B2 (en) * | 2004-07-30 | 2010-12-07 | The Board Of Trustees Of The University Of Illinois | Methods for controlling dopant concentration and activation in semiconductor structures |
| US7465595B2 (en) * | 2004-11-09 | 2008-12-16 | Fujitsu Limited | Quantum device, manufacturing method of the same and controlling method of the same |
| WO2008103617A1 (en) * | 2007-02-19 | 2008-08-28 | Kla-Tencor Corporation | Method and instrument for chemical defect characterization in high vacuum |
| US7968440B2 (en) | 2008-03-19 | 2011-06-28 | The Board Of Trustees Of The University Of Illinois | Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering |
| US8237120B1 (en) | 2008-09-24 | 2012-08-07 | Kla-Tencor Corporation | Transverse focusing action in hyperbolic field detectors |
| US8871670B2 (en) | 2011-01-05 | 2014-10-28 | The Board Of Trustees Of The University Of Illinois | Defect engineering in metal oxides via surfaces |
| EP2927963B1 (en) | 2014-04-02 | 2021-05-26 | Hitachi, Ltd. | Single-charge tunnelling device |
| KR102518696B1 (ko) * | 2016-07-19 | 2023-04-05 | 퀀텀 실리콘 인코포레이티드 | 다수의 규소 원자 양자점 및 이를 포함하는 디바이스 |
| US11047877B2 (en) | 2017-09-28 | 2021-06-29 | Quantum Silicon Inc. | Initiating and monitoring the evolution of single electrons within atom-defined structures |
| AU2020230452A1 (en) * | 2019-03-01 | 2021-10-14 | The University Of Melbourne | Automated determination of locations of donor atoms |
| GB202203496D0 (en) * | 2022-03-14 | 2022-04-27 | Ucl Business Ltd | Incorporation of arsenic dopant in semiconductor lattice |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPO926897A0 (en) * | 1997-09-17 | 1997-10-09 | Unisearch Limited | Quantum computer |
| JP3527941B2 (ja) | 1999-05-31 | 2004-05-17 | 独立行政法人物質・材料研究機構 | 半導体スーパーアトムとその結合体の作製方法 |
-
2002
- 2002-08-20 JP JP2003523137A patent/JP2005500706A/ja not_active Withdrawn
- 2002-08-20 CN CNA02816394XA patent/CN1545485A/zh active Pending
- 2002-08-20 WO PCT/AU2002/001116 patent/WO2003018465A1/en not_active Application Discontinuation
- 2002-08-20 EP EP02764363A patent/EP1421025A1/en not_active Withdrawn
- 2002-08-20 US US10/484,759 patent/US7097708B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007534144A (ja) * | 2003-08-20 | 2007-11-22 | クコー ピーティーワイ リミテッド | ナノスケール及び原子スケール装置の製造 |
| JP4855255B2 (ja) * | 2003-08-20 | 2012-01-18 | クコー ピーティーワイ リミテッド | ナノスケール及び原子スケール装置の製造 |
| JP2011512652A (ja) * | 2008-02-05 | 2011-04-21 | クコー ピーティーワイ リミテッド | 原子スケール規模の装置の製造 |
| KR20210003828A (ko) * | 2018-05-02 | 2021-01-12 | 뉴사우스 이노베이션즈 피티와이 리미티드 | 반도체 표면에 도펀트 원자를 선택적으로 통합하는 방법 |
| JP2021528837A (ja) * | 2018-05-02 | 2021-10-21 | ニューサウス イノベーションズ プロプライエタリー リミテッド | ドーパント原子を半導体表面に選択的に組み込む方法 |
| KR102637697B1 (ko) | 2018-05-02 | 2024-02-19 | 실리콘 퀀텀 컴퓨팅 피티와이 리미티드 | 반도체 표면에 도펀트 원자를 선택적으로 통합하는 방법 |
| JP7449238B2 (ja) | 2018-05-02 | 2024-03-13 | シリコン クァンタム コンピューティング プロプライエタリー リミテッド | ドーパント原子を半導体表面に選択的に組み込む方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7097708B2 (en) | 2006-08-29 |
| US20040244672A1 (en) | 2004-12-09 |
| CN1545485A (zh) | 2004-11-10 |
| WO2003018465A1 (en) | 2003-03-06 |
| EP1421025A1 (en) | 2004-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| O’Brien et al. | Towards the fabrication of phosphorus qubits for a silicon quantum computer | |
| Schofield et al. | Atomically precise placement of single dopants in Si | |
| JP2005500706A (ja) | ナノスケール製品、及びナノスケール製品または原子スケール製品の製造方法 | |
| KR101132706B1 (ko) | 그래핀 층 형성 방법 | |
| Lin et al. | Doping graphene with substitutional mn | |
| Sutter et al. | Microscopy of graphene growth, processing, and properties | |
| JP2004506532A (ja) | 量子コンピュータ用シリコン基板上の単分子配列 | |
| Shen et al. | Nanoscale electronics based on two-dimensional dopant patterns in silicon | |
| EP2250124B1 (en) | Fabrication of atomic scale devices | |
| Li et al. | Determination of InP (001) surface reconstructions by STM and infrared spectroscopy of adsorbed hydrogen | |
| US20190013463A1 (en) | Atomic layer deposition of ultrathin tunnel barriers | |
| EP1660403B1 (en) | Fabricating nanoscale and atomic scale devices | |
| AU2002328652B8 (en) | Substituted donor atoms in silcon crystal for quantum computer | |
| AU2001281595B2 (en) | Single molecule array on silicon substrate for quantum computer | |
| Oberbeck et al. | Challenges in Surface Science for a P-in-Si Quantum Computer—Phosphine Adsorption/Incorporation and Epitaxial Si Encapsulation | |
| AU2002328652A1 (en) | Substituted donor atoms in silcon crystal for quantum computer | |
| Jäger | Polycystalline silicon thin films for electronic applications | |
| Ma | Post-Growth Manipulation of Transition Metal Dichalcogenides Thin Film | |
| AU2001281595A1 (en) | Single molecule array on silicon substrate for quantum computer | |
| Kennon | Behavior of Highly Te doped InGaAs | |
| PCSI-SuA | Sunday Afternoon, January 15, 2023 | |
| Tien | Synthesis and applications of metal oxide nanowires | |
| Tamil Many | A novel technique for the synthesis of pure and doped zinc oxide nanostructures using thermal chemical vapor deposition method/Tamil Many K. Thandavan | |
| Fissel et al. | Towards controlled molecular beam epitaxial growth of artificially stacked Si: Study of boron adsorption and surface segregation on Si (1 1 1) | |
| Moyer | Monday Afternoon, October 18, 2010 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |