TWI813500B

TWI813500B - 高電子遷移率電晶體結構及其製造方法

Info

Publication number: TWI813500B
Application number: TW111142762A
Authority: TW
Inventors: 林鑫成; 黃嘉慶
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2022-11-09
Filing date: 2022-11-09
Publication date: 2023-08-21

Abstract

一種高電子遷移率電晶體結構，包含化合物半導體通道層設置於基底上，化合物半導體阻障層設置於化合物半導體通道層上，化合物半導體蓋層設置於化合物半導體阻障層上，化合物半導體蓋層包含第一區塊和第二區塊沿著第一方向排列，且第一區塊和第二區塊之間具有間隙，閘極電極設置於化合物半導體蓋層上，源極電極和汲極電極設置於化合物半導體阻障層上，沿著第二方向排列，且分別位於化合物半導體蓋層的兩側。

Description

高電子遷移率電晶體結構及其製造方法

本揭露係關於半導體裝置，特別是關於整合增強型和空乏型的高電子遷移率電晶體結構及其製造方法。

在交流/直流(AC/DC)電源轉換器和驅動器的應用上，通常需要使用接面場效電晶體(junction field-effect transistor，JFET)或空乏型場效電晶體(depletion-mode field-effect transistor，D-mode FET)來提供啟動(start-up)功能。然而，習知的接面場效電晶體需要井區來夾止(pinch off)電壓，而井區對於製程變異的敏感度較高，容易導致夾止電壓產生偏移。另外，習知的空乏型場效電晶體例如為空乏型金屬絕緣體半導體場效電晶體(D-mode metal-insulator-semiconductor FET，D-mode MISFET)，其閘極結構需要閘極凹陷(gate recess)，然而形成閘極凹陷的蝕刻深度不容易精確控制，進而導致空乏型MISFET的臨界電壓(Vt)不穩定。此外，空乏型MISFET的閘極介電層和半導體層之間容易有界面缺陷(interface trap)產生，導致可靠度降低。

有鑑於此，本揭露提出一種高電子遷移率電晶體結構及其製造方法，其整合增強型和空乏型的高電子遷移率電晶體，不需要額外的製程步驟，利用化合物半導體蓋層的布局架構，即可達成橫向空乏的效果，使得本揭露的高電子遷移率電晶體結構可提供啟動(start-up)功能，並且藉由控制化合物半導體蓋層的區塊之間的間隙寬度，即可精準地控制空乏型高電子遷移率電晶體的臨界電壓(Vt)，讓本揭露的高電子遷移率電晶體結構具有穩定且精確的電性特性。

根據本揭露的一實施例，提供一種高電子遷移率電晶體結構，包括基底、化合物半導體通道層、化合物半導體阻障層、化合物半導體蓋層、閘極電極、源極電極和汲極電極。化合物半導體通道層設置於基底上，化合物半導體阻障層設置於化合物半導體通道層上，化合物半導體蓋層設置於化合物半導體阻障層上，化合物半導體蓋層包括第一區塊和第二區塊沿著第一方向排列，且第一區塊和第二區塊之間具有第一間隙，閘極電極設置於化合物半導體蓋層上，源極電極和汲極電極設置於化合物半導體阻障層上，沿著第二方向排列，且分別位於化合物半導體蓋層的兩側。

根據本揭露的一實施例，提供一種高電子遷移率電晶體結構的製造方法，包括以下步驟：形成化合物半導體通道層於基底上；形成化合物半導體阻障層於化合物半導體通道層上；形成化合物半導體蓋層於化合物半導體阻障層上，化合物半導體蓋層包括第一區塊和第二區塊沿著第一方向排列，且第一區塊和第二區塊之間具有第一間隙；形成閘極電極於化合物半導體蓋層上；以及形成源極電極和汲極電極於化合物半導體阻障層上，源極電極和汲極電極沿著第二方向排列，且分別位於化合物半導體蓋層的兩側。

為了讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個（或多個）元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在使用中以及操作時的可能擺向。隨著半導體裝置的擺向的不同（旋轉90度或其它方位），用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言，若文中描述第一部件耦接於第二部件，則代表第一部件可直接電氣連接於第二部件，或透過其他裝置或連接手段間接地電氣連接至該第二部件。

在本揭露中，「化合物半導體(compound semiconductor)」係指包含至少一第三族(group III)元素與至少一第五族(group V)元素的化合物半導體。其中，第三族元素可以是硼(B)、鋁(Al)、鎵(Ga)或銦(In)，而第五族元素可以是氮(N)、磷(P)、砷(As)或銻(Sb)。進一步而言，「化合物半導體」可以是二元化合物半導體、三元化合物半導體或四元化合物半導體，包括：氮化鎵(GaN)、磷化銦(InP)、砷化鋁(AlAs)、砷化鎵(GaAs)、氮化鋁鎵(AlGaN)、氮化銦鋁鎵(InAlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦(InAlAs)、砷化鎵銦(InGaAs)、其類似物或上述化合物的組合，但不限於此。此外，端視需求，化合物半導體內亦可包括摻質，而為具有特定導電型的化合物半導體，例如n型或p型化合物半導體。在下文中，化合物半導體又可稱為III-V族半導體。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。

本揭露係關於整合了增強型(enhancement-mode，E-mode)和空乏型(depletion-mode，D-mode)的高電子遷移率電晶體(high electron mobility transistor, HEMT)結構及其製造方法，此高電子遷移率電晶體結構不需要額外的製程步驟，利用化合物半導體蓋層的布局架構，即可達成橫向空乏的效果，使得本揭露的高電子遷移率電晶體結構可提供啟動(start-up)功能，並且藉由控制化合物半導體蓋層的區塊之間的間隙寬度，即可精準地控制空乏型高電子遷移率電晶體的臨界電壓(Vt)。因此，相較於習知的空乏型金屬絕緣體半導體場效電晶體(D-mode MISFET)，本揭露的高電子遷移率電晶體結構可以穩定且精確地控制空乏型高電子遷移率電晶體的臨界電壓(Vt)，進而在提供啟動(start-up)功能時能精準地控制夾止電壓，同時還可克服習知的空乏型MISFET之閘極介電層和半導體層的界面缺陷(interface trap)問題，藉此提高了可靠度。

第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體結構的俯視示意圖，高電子遷移率電晶體結構100包含基底101，根據一些實施例，基底101的材料可包含陶瓷、碳化矽(SiC)、氮化鋁(AlN)、藍寶石(sapphire)或矽。當基底101為高硬度、高導熱性及低導電性的材質時，例如陶瓷基底，則高電子遷移率電晶體結構100更適用於高壓半導體裝置。其中，上述的高硬度、高導熱性及低導電性係相較於單晶矽基底而言，且高壓半導體裝置係指操作電壓高於50V的半導體裝置。在一些實施例中，基底101可以是絕緣層上覆半導體(semiconductor on insulator，SOI)基底。在另一些實施例中，基底101可由核心基材被複合材料層包裹所構成的複合基底(又稱為QST基板)提供，其中核心基材包含陶瓷、碳化矽、氮化鋁、藍寶石或矽，複合材料層包含絕緣材料層和半導體材料層，其中絕緣材料層可以是單層或多層的氧化矽、氮化矽或氮氧化矽，半導體材料層可以是矽或多晶矽，並且位於核心基材背面的複合材料層會經過減薄製程而被移除，例如經由研磨或蝕刻製程，使得核心基材的背面被暴露出。

繼續參閱第1圖，從俯視角度觀之，高電子遷移率電晶體結構100包含化合物半導體阻障層105(之後可簡稱為阻障層)設置在基底101之上，化合物半導體蓋層107(之後可簡稱為蓋層)設置在阻障層105上，根據本揭露的一些實施例，蓋層107包含複數個區塊，例如第一區塊107-1、第二區塊107-2、第三區塊107-3等，雖然第1圖中繪示五個區塊，實際上可根據高電子遷移率電晶體結構100的各種需求，針對蓋層107設置更多或更少的區塊。蓋層107的這些區塊沿著第一方向(例如X方向)排列，並且這些區塊彼此分離而具有間隙，例如在第一區塊107-1和第二區塊107-2之間具有第一間隙108-1，在第二區塊107-2和第三區塊107-3之間具有第二間隙108-2，依此類推。在一些實施例中，可以經由第一間隙108-1、第二間隙108-2和其他間隙暴露出阻障層105的部份表面，並且根據本揭露的實施例，第一間隙108-1、第二間隙108-2和其他間隙在第一方向(例如X方向)的寬度，例如第一間隙寬度S1、第二間隙寬度S2和其他間隙寬度的範圍可介於約0.01微米(µm)至約1µm，並且第一間隙寬度S1、第二間隙寬度S2和其他間隙寬度可以根據電性需求而設定為相同或不同，在此範圍內的間隙寬度可以讓高電子遷移率電晶體結構100達到所需的橫向空乏的效果。

此外，根據本揭露的實施例，第一區塊107-1、第二區塊107-2、第三區塊107-3和其他區塊在第一方向(例如X方向)的寬度，例如第一區塊寬度W1、第二區塊寬度W2、第三區塊寬度W3和其他區塊寬度的範圍係根據第一間隙寬度S1、第二間隙寬度S2和其他間隙寬度的範圍而定。當間隙寬度越小時，區塊寬度和間隙寬度的比值可越小，並且各間隙寬度小於1µm時，高電子遷移率電晶體結構(HEMT)100達到所需的橫向空乏的效果越好，能夠關閉元件。於一些實施例中，各間隙寬度例如為0.01µm至0.5µm，且各區塊寬度和各間隙寬度的比值為5至200，能夠讓HEMT 100達到橫向空乏的效果，以快速地關閉元件。於一實施例中，當間隙寬度為0.4µm時，區塊寬度和間隙寬度的比值為5，即可關閉元件，此時區塊寬度為2.0µm。於另一實施例中，當間隙寬度為0.5µm時，區塊寬度和間隙寬度的比值為179，才可關閉元件，此時區塊寬度為89.5µm。此外，當各間隙寬度越小，且各區塊寬度越大時，區塊寬度和間隙寬度的比值會越大，此時能夠更快地讓HEMT 100達到橫向空乏的效果，且元件越快關閉，所需要的臨界電壓(Vt)越小，而且臨界電壓(Vt)的大小還可根據應用需求來調整，只要能夠關閉元件即可。

於一些實施例中，第一區塊寬度W1、第二區塊寬度W2、第三區塊寬度W3和其他區塊寬度的範圍可介於約1微米(µm)至約500µm，其取決於各間隙寬度而定，例如各間隙寬度的範圍可介於約0.01微米(µm)至約5µm。此外，第一區塊寬度W1、第二區塊寬度W2、第三區塊寬度W3和其他區塊寬度還可以根據電性需求而設定為相同或不同，並且根據間隙寬度調整的區塊寬度可以讓高電子遷移率電晶體結構100達到所需的橫向空乏的效果。另外，本揭露的實施例可以根據高電子遷移率電晶體結構100的各種電性需求(例如夾止電壓、臨界電壓、汲極電流等)，調整各區塊寬度和各間隙寬度，讓高電子遷移率電晶體結構100具有較高的產品靈活度。在一些實施例中，於第一方向(例如X方向)上，第一間隙寬度S1為0.01µm至0.5µm，第一區塊寬度W1和第一間隙寬度S1的比值可介於5至200。於一些實施例中，第二區塊寬度W2可小於或等於第一區塊寬度W1，且第一間隙寬度S1和第二間隙寬度S2各自為0.01µm至0.5µm，第二區塊寬度W2和第一間隙寬度S1或第二間隙寬度S2的比值可介於5至200。此外，第三區塊寬度W3和第二間隙寬度S2的比值可介於5至200。

仍參閱第1圖，高電子遷移率電晶體結構100還包含閘極電極109設置於蓋層107上，在一些實施例中，閘極電極109可以連續地覆蓋在蓋層107的第一區塊107-1、第一間隙108-1、第二區塊107-2、第二間隙108-2、第三區塊107-3、其他區塊和其他間隙上。在其他實施例中，閘極電極109可包含複數個沿著第一方向(例如X方向)彼此分離的部分，這些部分各自對應設置於蓋層107的第一區塊107-1、第二區塊107-2、第三區塊107-3和其他區塊的正上方。此外，高電子遷移率電晶體結構100還包含源極電極111和汲極電極113設置於阻障層105上，源極電極111和汲極電極113沿著第二方向(例如Y方向)排列，且分別位於蓋層107的兩側，同時也分別位於閘極電極109的兩側，源極電極111和汲極電極113的長軸沿著第一方向(例如X方向)延伸成為連續的電極圖案。

第2圖是根據本揭露一實施例所繪示的沿著第1圖的剖面切線B-B’之高電子遷移率電晶體結構的剖面示意圖，如第2圖所示，在一些實施例中，高電子遷移率電晶體結構100還包含晶種層(nucleation layer)102、緩衝層(buffer layer)104和高電阻層(high resistance layer)(或稱為電隔離層)106由下至上依序堆疊於基底101上。晶種層102、緩衝層104和高電阻層106的材料包含化合物半導體，在一些實施例中，晶種層102例如是氮化鋁(AlN)層，緩衝層104可以是超晶格(superlattice, SL)結構，例如包含複數層交替堆疊的氮化鋁鎵(AlGaN)層和氮化鋁(AlN)層，高電阻層106例如是摻雜碳的氮化鎵(c-GaN)層，但不限於此。此外，高電子遷移率電晶體結構100還包含化合物半導體通道層103(之後可簡稱為通道層)設置於高電阻層106和阻障層105之間。在一些實施例中，通道層103例如是未摻雜的化合物半導體層(例如未摻雜的氮化鎵(u-GaN)層)，阻障層105例如是能隙大於通道層103的化合物半導體層(例如氮化鋁鎵(AlGaN)層)，蓋層107例如是p型化合物半導體層(例如p型氮化鎵(p-GaN)層)，但不限於此。高電子遷移率電晶體結構100的上述各化合物半導體層的組成及結構配置可依據各種半導體裝置的需求而定。

如第2圖所示，閘極電極109設置在蓋層107上，源極電極111和汲極電極113設置於阻障層105上，且分別位於閘極電極109的兩側，其中汲極電極113和閘極電極109之間的距離可大於源極電極111和閘極電極109之間的距離。通道層103及阻障層105沿著第二方向(例如Y方向)在源極電極111及汲極電極113之間延伸，由於通道層103和阻障層105間具有不連續的能隙，藉由將通道層103和阻障層105互相堆疊設置，電子會因壓電效應而被聚集於通道層103和阻障層105之間的異質接面，因而產生高電子遷移率的薄層，亦即二維電子氣區域2DEG。閘極電極109、源極電極111和汲極電極113的材料可包含導電材料，例如，金屬、合金、金屬氮化物或半導體材料。在一些實施例中，金屬可包含金（Au）、鎳（Ni）、鉑（Pt）、鈀（Pd）、銥（Ir）、鈦（Ti）、鉻（Cr）、鎢（W）、鋁（Al）、銅（Cu）、鉬(Mo)等其它合適的導電材料、或前述之組合。此外，閘極電極109可以和蓋層107產生蕭特基接觸(Schottky contact)，而源極電極111和汲極電極113可以和下方的半導體層(例如通道層103和阻障層105)產生歐姆接觸(ohmic contact)。

針對增強型(E-mode)(或稱為常關型(normally off))高電子遷移率電晶體(HEMT)而言，當不施加電壓至閘極電極109時，被蓋層107所覆蓋的區域不會形成二維電子氣(如第2圖所示)，可視為是2DEG截斷區域，此時源極電極111和汲極電極113之間不會導通。當施加正電壓至閘極電極109時，被蓋層107所覆蓋的區域會形成二維電子氣，使得源極電極111和汲極電極113之間產生連續的二維電子氣區域，而讓源極電極111和汲極電極113之間導通。

另外，針對空乏型(D-mode)(或稱為常開型(normally on))高電子遷移率電晶體(HEMT)而言，當不施加電壓或僅施加微弱的正電壓至閘極電極109時，沒有被蓋層107所覆蓋的區域會形成二維電子氣，使得源極電極111和汲極電極113之間的部分區域會產生連續的二維電子氣區域，而讓源極電極111和汲極電極113之間導通。當施加負電壓至閘極電極109時，沒有被蓋層107所覆蓋的區域之二維電子氣會被截斷，可視為是2DEG截斷區域，此時源極電極111和汲極電極113之間不會導通。

第3圖是根據本揭露一實施例所繪示的沿著第1圖的剖面切線A-A’之高電子遷移率電晶體結構的剖面示意圖，如第3圖所示，高電子遷移率電晶體結構100包含增強型(E-mode)區域100E對應至蓋層107的各區塊，例如第一區塊107-1和第二區塊107-2，以及空乏型(D-mode)區域100D對應至蓋層107的各區塊之間的間隙，例如第一間隙108-1。根據本揭露之實施例，當不施加電壓至閘極電極109時，空乏型區域100D的通道層103和阻障層105之間的異質接面有二維電子氣區域2DEG產生，而在增強型區域100E的通道層103和阻障層105之間的異質接面則沒有二維電子氣區域2DEG產生。此外，在本實施例中，閘極電極109包含複數個彼此分離的部份，例如第一部分109-1和第二部分109-2，分別對應設置於蓋層107的第一區塊107-1和第二區塊107-2正上方，且閘極電極109未填充於第一間隙108-1內。

請同時參閱第1圖和第3圖，根據本揭露之實施例，在高電子遷移率電晶體結構100的操作過程中，當未對閘極電極109施加任何電壓(或僅施加微弱的正電壓)，且對汲極電極113施加正電壓時，電流可以自汲極電極113流經第一間隙108-1下方的二維電子氣區域2DEG，而流至源極電極111，此時高電子遷移率電晶體結構100視為處於導通狀態。

相較之下，當對閘極電極109施加足夠的負電壓時，其會對第一間隙108-1下方的二維電子氣區域2DEG產生電場，使得第一間隙108-1下方的二維電子氣區域2DEG會受到電場的影響而消失，因此即便對汲極電極113施加正電壓，電流仍無法自汲極電極113流經第一間隙108-1下方而流至源極電極111，此時高電子遷移率電晶體結構100視為處於截止狀態。

因此，根據本揭露之實施例的高電子遷移率電晶體結構100，利用蓋層107在增強型區域100E和空乏型區域100D的布局架構，使得位於蓋層107的第一區塊107-1和第二區塊107-2正下方的通道層103的區域構成增強型HEMT的通道區，且位於蓋層107的第一間隙108-1正下方的通道層103的另一區域則構成空乏型HEMT或接面場效電晶體(JFET)的通道區，藉此讓本揭露的高電子遷移率電晶體結構100達成橫向空乏的效果，進而在交流/直流(AC/DC)電源轉換器和驅動器的應用上提供啟動功能。

第4圖是根據本揭露另一實施例所繪示的沿著第1圖的剖面切線A-A’之高電子遷移率電晶體結構的一部份的剖面示意圖，其係繪示第3圖中的框線區域C的另一種結構。根據本揭露之實施例，可將第3圖、第4圖和第5圖所示之框線區域C的結構視為高電子遷移率電晶體結構100的重複單元，此重複單元在基底101上可沿著第一方向(例如X方向)重複排列，而構成高電子遷移率電晶體結構。參閱第4圖，在此實施例中，蓋層107還可包含第一連接部107-C1設置於第一區塊107-1和第二區塊107-2之間，且第一連接部107-C1的厚度T2小於第一區塊107-1和第二區塊107-2各自的厚度T1。在一些實施例中，第一連接部107-C1的厚度T2介於約10奈米(nm)至約100nm，且第一區塊107-1和第二區塊107-2各自的厚度T1介於約50奈米(nm)至約150nm。根據本揭露的一些實施例，由於第一連接部107-C1的厚度T2為第一區塊107-1和第二區塊107-2各自的厚度T1的5％至70％，因此第一連接部107-C1仍不至於讓第一間隙108-1下方的二維電子氣區域2DEG被完全截斷。由於在第一區塊107-1和第二區塊107-2之間仍有足夠空間的第一間隙108-1存在，當對閘極電極109施加足夠的負電壓時，第一間隙108-1和第一連接部107-C1下方的二維電子氣區域2DEG仍會受到來自於閘極電極109的電場的影響而消失，因此即便對汲極電極113施加正電壓，電流仍無法自汲極電極113流經第一間隙108-1和第一連接部107-C1下方的通道層103而流至源極電極111，此時高電子遷移率電晶體結構100仍會處於截止狀態，並具有類似於空乏型HEMT或接面場效電晶體(JFET)提供的啟動功能。另外，如第4圖所示，在此實施例中，閘極電極109包含複數個彼此分離的部份，例如第一部分109-1和第二部分109-2，分別對應設置於蓋層107的第一區塊107-1和第二區塊107-2正上方，且閘極電極109未填充於第一間隙108-1內，亦即閘極電極109未覆蓋第一連接部107-C1。此外，同時參閱第1圖和第4圖，在蓋層107的第二區塊107-2和第三區塊107-3之間也可以設置第二連接部(圖未示)，且第二連接部的厚度小於第二區塊107-2和第三區塊107-3各自的厚度。在一些實施例中，第一連接部107-C1和第二連接部的厚度可以根據高電子遷移率電晶體結構100的電性需求而設定為相同或不同。

第5圖是根據本揭露又另一實施例所繪示的沿著第1圖的剖面切線A-A’之高電子遷移率電晶體結構的一部份的剖面示意圖，其係繪示第3圖中的框線區域C的另一結構。在此實施例中，阻障層105的一部分表面經由第一間隙108-1暴露出來，且閘極電極109連續地覆蓋於蓋層107的第一區塊107-1、阻障層105的上述部分表面和蓋層107的第二區塊107-2上。在一實施例中，閘極電極109可填充第一間隙108-1，並具有平坦的頂面。在另一實施例中，閘極電極109可順向性地(conformally)形成於第一間隙108-1的側壁和底面上，而具有凹凸輪廓的頂面。

第6圖是根據本揭露一些實施例的高電子遷移率電晶體結構之汲極電流對應閘極電壓的曲線圖，其縱軸為汲極電流Id，單位為安培(A)，橫軸為閘極電壓Vg，單位為伏特(V)。其中，曲線200B的汲極電流為曲線200A的汲極電流以指數形式表示，使得曲線200B中的各曲線在汲極電流Id為0A到0.2A的區間內之變化趨勢更容易觀察。第6圖的各曲線分別代表具有不同尺寸的間隙寬度S和區塊寬度W之蓋層107的一些實施例之高電子遷移率電晶體結構，其汲極電流對應閘極電壓的特性曲線，這些實施例之蓋層107的間隙寬度S和區塊寬度W的單位為微米(µm)，且分別為S=0.8/W=89.2、S=0.5/W=89.5、S=0.8/W=2、S=0.5/W=2、S=0.4/W=2。由第6圖的曲線200A和曲線200B可以得知，具有較大的區塊寬度W(例如W=89.2、W=89.5)之蓋層的高電子遷移率電晶體結構，其在對閘極電極施加較少的負電壓時，就可以讓汲極電流較快被截止，而具有較小的間隙寬度S(例如S=0.4、S=0.5)之蓋層的高電子遷移率電晶體結構，其在對閘極電極施加相同的負電壓時，可以讓被截止的汲極電流降至更低。因此，根據本揭露之實施例，可以藉由調整蓋層的間隙寬度和區塊寬度，讓高電子遷移率電晶體結構具有不同的電性特性，以提高其應用於不同電子產品上的靈活度。

第7圖和第8圖是根據本揭露一實施例所繪示的沿著第1圖的剖面切線A-A’，高電子遷移率電晶體結構的製造方法之一些階段的剖面示意圖。如第7圖所示，首先，在基底101上依序堆疊形成晶種層102、緩衝層104、高電阻層106、通道層103、阻障層105和化合物半導體材料層110，其中化合物半導體材料層110用來在後續製程中形成蓋層107，上述各層的材料皆為化合物半導體，其組成可參閱前述第2圖的說明，並且可分別利用不同的磊晶成長製程，由下至上依序形成上述各層於基底101上。接著，在化合物半導體材料層110上形成圖案化光阻120，圖案化光阻120具有開口120-1對應於蓋層的間隙，例如第一間隙108-1的預定區域。

仍參閱第7圖，在步驟S101，利用蝕刻製程，讓蝕刻劑通過圖案化光阻120的開口120-1移除未被圖案化光阻120覆蓋的化合物半導體材料層110的部分，以形成蓋層107的各區塊和各間隙，例如第一區塊107-1、第二區塊107-2和第一間隙108-1。

接著，參閱第8圖，在步驟S103，使用磊晶成長製程，在第一間隙108-1中磊晶成長化合物半導體材料，以形成蓋層107的各連接部，例如第一連接部107-C1，其中第一連接部107-C1的厚度小於第一區塊107-1和第二區塊107-2各自的厚度。之後，在步驟S105，使用沉積、光微影和蝕刻製程，在蓋層107上形成閘極電極109，在此實施例中，閘極電極109連續地覆蓋於蓋層107的第一區塊107-1、第一連接部107-C1和第二區塊107-2上，並且填充於第一間隙108-1內，而具有平坦的頂面。之後，參閱第1圖，在阻障層105上形成源極電極111和汲極電極113，以完成高電子遷移率電晶體結構100。

第9圖是根據本揭露另一實施例所繪示的沿著第1圖的剖面切線A-A’，高電子遷移率電晶體結構的製造方法之中間階段的剖面示意圖。首先，參閱第7圖，在基底101上依序堆疊形成晶種層102、緩衝層104、高電阻層106、通道層103、阻障層105和化合物半導體材料層110，其中化合物半導體材料層110用來在後續製程中形成蓋層107，上述各層的材料為化合物半導體，其組成可參閱前述第2圖的說明，且可分別利用不同的磊晶成長製程，由下至上依序形成上述各層於基底101上。接著，參閱第7圖和第9圖，在化合物半導體材料層110上形成第一圖案化光阻121，並且使用蝕刻製程移除未被第一圖案化光阻121覆蓋的化合物半導體材料層110的部分，以形成圖案化的化合物半導體材料區塊112，其圖案對應於第1圖所示之蓋層107的各區塊藉由各連接部彼此相連接所構成的輪廓。

仍參閱第9圖，在步驟S201，先移除第一圖案化光阻121，然後在圖案化的化合物半導體材料區塊112上形成第二圖案化光阻130，且第二圖案化光阻130具有開口130-1對應於蓋層107的間隙，例如第一間隙108-1的預定區域。然後，使用蝕刻製程，讓蝕刻劑通過第二圖案化光阻130的開口130-1移除開口130-1暴露出的圖案化的化合物半導體材料區塊112的上方部分，以形成蓋層107的連接部，例如第一連接部107-C1。之後，移除第二圖案化光阻130，參閱第1圖和第8圖，在蓋層107上形成閘極電極109，並且在阻障層105上形成源極電極111和汲極電極113，以完成高電子遷移率電晶體結構100。

本揭露之實施例的高電子遷移率電晶體結構整合了增強型和空乏型的高電子遷移率電晶體，利用化合物半導體蓋層的布局架構，不需要額外的製程步驟，即可完成增強型和空乏型的高電子遷移率電晶體，並藉此達成橫向空乏的效果，使得本揭露之高電子遷移率電晶體結構具有接面場效電晶體或空乏型場效電晶體所能提供的啟動功能。此外，本揭露的高電子遷移率電晶體結構藉由控制化合物半導體蓋層的區塊之間的間隙寬度，即可穩定且精確地控制空乏型高電子遷移率電晶體的臨界電壓(Vt)。相較於習知的空乏型金屬絕緣體半導體場效電晶體(D-mode MISFET)，本揭露的高電子遷移率電晶體結構不需要形成閘極凹陷和閘極介電層，因此具有精確控制的臨界電壓(Vt)和避免閘極介電層和半導體層的界面缺陷(interface trap)的好處，進而提高了半導體裝置的電性效能和可靠度。此外，本揭露之高電子遷移率電晶體結構的製程可以與現存的高電子遷移率電晶體的製程相容，因此可以節省製造成本，並且可以與其他高電子遷移率電晶體一起在同一晶圓上同時製造。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100:高電子遷移率電晶體結構 100D:空乏型區域 100E:增強型區域 101:基底 102:晶種層 103:化合物半導體通道層 104:緩衝層 105:化合物半導體阻障層 106:高電阻層 107:化合物半導體蓋層 107-1:第一區塊 107-2:第二區塊 107-3:第三區塊 107-C1:第一連接部 108-1:第一間隙 108-2:第二間隙 109:閘極電極 109-1:第一部分 109-2:第二部分 110:化合物半導體材料層 111:源極電極 112:圖案化的化合物半導體材料區塊 113:汲極電極 120:圖案化光阻 120-1:開口 121:第一圖案化光阻 130:第二圖案化光阻 130-1:開口 200A、200B:曲線 S101、S103、S105、S201:步驟 W1:第一區塊寬度 W2:第二區塊寬度 W3:第三區塊寬度 S1:第一間隙寬度 S2:第二間隙寬度 2DEG:二維電子氣區域 C:框線區域 T1、T2:厚度

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。第1圖是根據本揭露一實施例所繪示的高電子遷移率電晶體結構的俯視示意圖。第2圖是根據本揭露一實施例所繪示的沿著第1圖的剖面切線B-B’之高電子遷移率電晶體結構的剖面示意圖。第3圖是根據本揭露一實施例所繪示的沿著第1圖的剖面切線A-A’之高電子遷移率電晶體結構的剖面示意圖。第4圖是根據本揭露另一實施例所繪示的沿著第1圖的剖面切線A-A’之高電子遷移率電晶體結構的一部份的剖面示意圖。第5圖是根據本揭露又另一實施例所繪示的沿著第1圖的剖面切線A-A’之高電子遷移率電晶體結構的一部份的剖面示意圖。第6圖是根據本揭露一些實施例的高電子遷移率電晶體結構之汲極電流對應閘極電壓的曲線圖，其中狀態200B的汲極電流為狀態200A的汲極電流以指數形式表示。第7圖和第8圖是根據本揭露一實施例所繪示的沿著第1圖的剖面切線A-A’，高電子遷移率電晶體結構的製造方法之一些階段的剖面示意圖。第9圖是根據本揭露另一實施例所繪示的沿著第1圖的剖面切線A-A’，高電子遷移率電晶體結構的製造方法之中間階段的剖面示意圖。

100:高電子遷移率電晶體結構

101:基底

105:化合物半導體阻障層

107:化合物半導體蓋層

107-1:第一區塊

107-2:第二區塊

107-3:第三區塊

108-1:第一間隙

108-2:第二間隙

109:閘極電極

111:源極電極

113:汲極電極

W1:第一區塊寬度

W2:第二區塊寬度

W3:第三區塊寬度

S1:第一間隙寬度

S2:第二間隙寬度

Claims

一種高電子遷移率電晶體結構，包括：一化合物半導體通道層，設置於一基底上；一化合物半導體阻障層，設置於該化合物半導體通道層上；一化合物半導體蓋層，設置於該化合物半導體阻障層上，包括一第一區塊和一第二區塊，沿著一第一方向排列，且該第一區塊和該第二區塊之間具有一第一間隙；一閘極電極，設置於該化合物半導體蓋層上；以及一源極電極和一汲極電極，設置於該化合物半導體阻障層上，沿著一第二方向排列，且分別位於該化合物半導體蓋層的兩側。
如請求項1所述之高電子遷移率電晶體結構，其中位於該第一區塊和該第二區塊正下方的該化合物半導體通道層的一區域構成一增強型高電子遷移率電晶體的通道區，且位於該第一間隙正下方的該化合物半導體通道層的另一區域構成一空乏型高電子遷移率電晶體或一接面場效電晶體的通道區。
如請求項1所述之高電子遷移率電晶體結構，其中該第一間隙在該第一方向上的寬度介於0.01微米(µm)至5微米。
如請求項1所述之高電子遷移率電晶體結構，其中在該第一方向上，該第一間隙在該第一方向上的寬度介於0.01微米(µm)至0.5微米，該第一區塊的寬度和該第一間隙的寬度之比值介於5至200，該第二區塊的寬度小於或等於該第一區塊的寬度，且該第二區塊的寬度和該第一間隙的寬度之比值介於5至200。
如請求項1所述之高電子遷移率電晶體結構，其中該閘極電極包括一第一部分和一第二部分沿著該第一方向彼此分離，且該第一部分和該第二部分各自位於該化合物半導體蓋層的該第一區塊和該第二區塊的正上方。
如請求項1所述之高電子遷移率電晶體結構，其中該化合物半導體阻障層的一部分表面經由該第一間隙暴露出來，且該閘極電極連續地覆蓋於該第一區塊、該部分表面和該第二區塊上。
如請求項6所述之高電子遷移率電晶體結構，其中該閘極電極填充該第一間隙，且具有一平坦的頂面。
如請求項1所述之高電子遷移率電晶體結構，其中該化合物半導體蓋層還包括一第一連接部設置於該第一區塊和該第二區塊之間，且該第一連接部的厚度小於該第一區塊和該第二區塊各自的厚度。
如請求項8所述之高電子遷移率電晶體結構，其中該第一連接部的厚度為該第一區塊和該第二區塊各自的厚度的5％至70％。
如請求項8所述之高電子遷移率電晶體結構，其中該閘極電極連續地覆蓋於該第一區塊、該第一連接部和該第二區塊上。
如請求項1所述之高電子遷移率電晶體結構，其中該化合物半導體蓋層還包括一第三區塊，沿著該第一方向排列於該第二區塊的一側，且該第三區塊和該第二區塊之間具有一第二間隙，在該第一方向上，該第二間隙的寬度介於0.01微米(µm)至0.5微米，且該第三區塊的寬度和該第二間隙的寬度之比值介於5至200。
如請求項11所述之高電子遷移率電晶體結構，其中該化合物半導體蓋層還包括一第二連接部設置於該第二區塊和該第三區塊之間，且該第二連接部的厚度小於該第二區塊和該第三區塊各自的厚度。
如請求項11所述之高電子遷移率電晶體結構，其中該閘極電極連續地覆蓋於該第一區塊、該第一間隙、該第二區塊、該第二間隙和該第三區塊上。
如請求項11所述之高電子遷移率電晶體結構，其中該閘極電極包括一第一部分、一第二部分和一第三部分沿著該第一方向彼此分離，且該第一部分、該第二部分和該第三部分各自位於該第一區塊、該第二區塊和該第三區塊的正上方。
如請求項1所述之高電子遷移率電晶體結構，其中該化合物半導體通道層及該化合物半導體阻障層沿著該第二方向在該源極電極和該汲極電極之間延伸。
一種高電子遷移率電晶體結構的製造方法，包括：形成一化合物半導體通道層於一基底上；形成一化合物半導體阻障層於該化合物半導體通道層上；形成一化合物半導體蓋層於該化合物半導體阻障層上，該化合物半導體蓋層包括一第一區塊和一第二區塊，沿著一第一方向排列，且該第一區塊和該第二區塊之間具有一第一間隙；形成一閘極電極於該化合物半導體蓋層上；以及形成一源極電極和一汲極電極於該化合物半導體阻障層上，該源極電極和該汲極電極沿著一第二方向排列，且分別位於該化合物半導體蓋層的兩側。
如請求項16所述之高電子遷移率電晶體結構的製造方法，其中形成該化合物半導體蓋層包括：磊晶成長一化合物半導體材料層於該化合物半導體阻障層上；形成一圖案化光阻於該化合物半導體材料層上，且該圖案化光阻具有一開口對應於該第一間隙的預定區域；以及蝕刻移除未被該圖案化光阻覆蓋的該化合物半導體材料層的部分，以形成該第一區塊、該第二區塊和該第一間隙。
如請求項16所述之高電子遷移率電晶體結構的製造方法，其中形成該化合物半導體蓋層更包括形成一第一連接部，位於該第一區塊和該第二區塊之間，且該第一連接部的厚度小於該第一區塊和該第二區塊各自的厚度。
如請求項18所述之高電子遷移率電晶體結構的製造方法，其中形成該第一連接部包括：磊晶成長一化合物半導體材料層於該化合物半導體阻障層上；形成一圖案化光阻於該化合物半導體材料層上，且該圖案化光阻具有一開口對應於該第一間隙的預定區域；蝕刻移除未被該圖案化光阻覆蓋的該化合物半導體材料層的部分，以形成該第一區塊、該第二區塊和該第一間隙；以及在該第一間隙中磊晶成長一化合物半導體材料，以形成該第一連接部。
如請求項18所述之高電子遷移率電晶體結構的製造方法，其中形成該第一連接部包括：磊晶成長一化合物半導體材料層於該化合物半導體阻障層上；形成一第一圖案化光阻於該化合物半導體材料層上；蝕刻移除未被該第一圖案化光阻覆蓋的該化合物半導體材料層的部分，以形成一圖案化的化合物半導體材料區塊；形成一第二圖案化光阻於該圖案化的化合物半導體材料區塊上，且該第二圖案化光阻具有一開口對應於該第一間隙的預定區域；蝕刻移除該開口暴露出的該圖案化的化合物半導體材料區塊的一上方部分，以形成該第一連接部。