TWI807432B - 多晶圓整合 - Google Patents

多晶圓整合 Download PDF

Info

Publication number
TWI807432B
TWI807432B TW110135881A TW110135881A TWI807432B TW I807432 B TWI807432 B TW I807432B TW 110135881 A TW110135881 A TW 110135881A TW 110135881 A TW110135881 A TW 110135881A TW I807432 B TWI807432 B TW I807432B
Authority
TW
Taiwan
Prior art keywords
wafer
bonding
pics
substrate
eics
Prior art date
Application number
TW110135881A
Other languages
English (en)
Other versions
TW202303903A (zh
Inventor
林志旻
徐宏仁
楊敦年
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202303903A publication Critical patent/TW202303903A/zh
Application granted granted Critical
Publication of TWI807432B publication Critical patent/TWI807432B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6694—Optical signal interface included within high-frequency semiconductor device housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明一些實施例提供半導體裝置及其形成方法。根據本揭露之一方法包含：形成包含複數個電子積體電路(EIC)之一第一晶圓；形成包含複數個光子積體電路(PIC)之一第二晶圓；將該第一晶圓接合至該第二晶圓以形成一第一堆疊晶圓。該第一晶圓至該第二晶圓之該接合包含將該複數個該等EIC之各者與該複數個該等PIC中之一者垂直對準。

Description

多晶圓整合
本發明實施例係有關多晶圓整合。
半導體積體電路(IC)產業已經歷指數增長。IC材料及設計之技術進展已產生數代IC，其中各代具有比前一代更小且更複雜的電路。在IC演進進程中，功能密度(即，每晶片區之互連裝置之數目)通常已增加而幾何大小(即，可使用一製造製程建立之最小組件(或線))已減小。此按比例縮小製程通常藉由增加生產效率且降低相關聯成本而提供益處。此按比例縮小亦已增加處理及製造IC之複雜性。
光纖在如今日益數位化的世界中扮演一重要角色。一光學裝置包含耦合至一開關且藉由一開關控制之一或多個光學引擎。隨著開關之數目隨資料傳輸需求增加，目標係增加頻寬密度且降低功率消耗。在某一現有技術(諸如插拔式光學器件)中，光學引擎及開關單獨安裝於一或多個基板上且藉由長引線連接。引線之長度增加電阻，從而導致經增加功率消耗及熱產生。隨著小型化繼續滿足頻寬密度需求，功率消耗及熱產生繼續提出挑戰。因此，雖然現有光學裝置結構通常足以用於其等預期目的，但其等並非在全部態樣中令人滿意。
本發明的一實施例係關於一種方法，其包括：形成包括複數個電子積體電路(EIC)之一第一晶圓；形成包括複數個光子積體電路(PIC)之一第二晶圓；及將該第一晶圓接合至該第二晶圓以形成一第一堆疊晶圓，其中該第一晶圓至該第二晶圓之該接合包括將該複數個該等EIC之各者與該複數個該等PIC之一者垂直對準。
本發明的一實施例係關於一種方法，其包括：形成包括複數個電子積體電路(EIC)之一第一晶圓；形成包括複數個光子積體電路(PIC)之一第二晶圓；形成包括複數個高效能運算(HPC) IC之一第三晶圓；將該第一晶圓接合至該第二晶圓以形成一第一堆疊晶圓；將該第一堆疊晶圓接合至該第三晶圓以形成一第二堆疊晶圓；及蝕刻該第二堆疊晶圓以在該複數個PIC之各者上方形成一光學信號開口。
本發明的一實施例係關於一種半導體裝置，其包括：一第一基板，其包括一個高效能運算積體電路(HPC IC)；一第二基板，其包括複數個電子IC (EIC)且直接接合至該第一基板；及一第三基板，其包括複數個光子積體電路(PIC)且直接接合至該第二基板。
下列揭露內容提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。例如，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。
為便於描述，可在本文中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。裝置可以其他方式定向(旋轉90度或按其他定向)且本文中使用之空間相對描述詞同樣可相應地解釋。
此外，如藉由一般技術者理解，當使用「大約」、「約」及類似者描述一數字及一數字範圍時，術語旨在涵蓋在考量在製造期間固有地產生之變動之一合理範圍內之數字。例如，數字或數字範圍涵蓋包含所述數字之一合理範圍，諸如在所述數字之+/–10%內，基於與製造具有與數字相關聯之一特性之一特徵相關聯之已知製造容限。例如，具有「大約5 nm」之一厚度之一材料層可涵蓋自4.25 nm至5.75 nm之一尺寸範圍，其中一般技術者已知與沉積材料層相關聯之製造容限為+/–15%。仍進一步，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。
光纖技術之高容量及流線型效率已使其在如今之數位時代不可或缺。為了改良頻寬密度且降低功率消耗，光學裝置已經歷數輪改良。圖1繪示實施共同封裝技術之一例示性光學裝置10。光學裝置10包含安裝於一封裝基板16上之多個光學引擎晶粒14及一開關晶粒12。多個光學引擎晶粒14藉由引線18電耦合至開關晶粒12。光學引擎晶粒14之各者包含接合至一光子晶粒之一電子晶粒。光學裝置10針對其預期目的執行良好。亦即，引線18由銅或其他金屬形成且引線之長度可使光學裝置10減速且增加功率消耗及電阻熱產生。另外，電子晶粒、光子晶粒及開關晶粒12經製造於單獨晶圓上且自該等單獨晶圓切割。電子晶粒及光子晶粒接著經接合在一起以形成光學引擎晶粒14且多個光學引擎晶粒14接著經安裝於封裝基板16上。可見，光學裝置10之製造採取若干步驟且需要若干光學引擎晶粒14之接合。
本揭露提供用於增加頻寬密度、降低功率消耗且降低熱產生之一晶圓級堆疊結構及製程。參考圖2及圖3。圖2係一半導體裝置100之一示意性俯視圖且圖3係沿著X方向之半導體裝置100之一示意性剖面圖。在經描繪實施例中，半導體裝置100包含彼此疊置之三個基板。一第一基板S1包含一高效能運算(HPC)積體電路(IC) 102。一第二基板S2經接合至第一基板S1且包含複數個電子IC (EIC) 106。一第三基板S3經接合至第二基板S2且包含複數個光子IC (PIC) 108。PIC 108之各者垂直對準於且電耦合至EIC 106之一者以形成一光學引擎104。
半導體裝置100中之HPC IC 102可係用作一開關以控制光學引擎104之一特定應用積體電路(ASIC)。HPC IC 102可包含多個類比轉數位轉換器(ADC)及數位轉類比轉換器(DAC)。PIC 108可包含用於偵測光學信號之鍺(Ge)光電二極體或光電感測器、用於接收或發射光學信號之耦合器、波導、雷射源及調變器。EIC 106可包含驅動器(DRV)及轉阻放大器(TIA)。光學信號係(例如)脈衝光、具有連續波(CW)之光或其等之組合。在一些實施例中，一半導體裝置100中之一PIC 108使用一光柵耦合器接收且發射光學信號。在該等實施例中，半導體裝置100包含光學信號開口110。根據本揭露，在形成3級堆疊晶圓之後形成光學信號開口110。在一些其他實施例中，半導體裝置100中之PIC 108使用一邊緣耦合器接收且發射光學信號。當使用邊緣耦合器時，不形成光學信號開口110且將邊緣耦合器耦合至PIC 108之一側表面112。
參考圖4。在其中由HPC IC 102產生之熱係一主要問題之一些實施例中，可形成一深光學信號開口114。如圖4中展示，深光學信號開口114之各者延伸穿過HPC IC 102、一EIC 106且在一PIC 108中終止。如同圖3中展示之光學信號開口110，深光學信號開口114經組態用於形成光柵耦合器以接收且發射光學信號。圖4中展示之實施例促進由HPC IC 102產生之熱之耗散。如藉由圖4中之箭頭符號指示，深光學信號開口114上之實施方案容許半導體裝置100安裝至一印刷電路板(PCB)，其中PIC 108更接近PCB且HPC IC 102遠離PCB。在HPC IC 102在頂部上之情況下，HPC IC 102可藉由對流而更佳散熱。在圖中未明確展示之一些實施例中，HPC IC 102更佳經組態以接收強制對流或水冷卻。例如，一冷卻扇可安裝於HPC IC 102之正上方以改良散熱。
應注意，在形成半導體裝置100之前，未將半導體裝置100中之EIC 106或PIC 108單獨切割成一晶粒。現參考圖5。第一基板S1、第二基板S2及第三基板S3之各者最初係一HPC晶圓1020、一EIC晶圓1060及一PIC晶圓1080之一部分。如圖5中繪示，在下文將進一步描述之一些例示性製程中，首先將HPC晶圓1020、EIC晶圓1060及PIC晶圓1080垂直地接合在一起以形成一3級堆疊晶圓1000。參考圖6，接著在一晶粒切割製程或一單粒化製程中切割3級堆疊晶圓1000以形成圖2及圖3中展示之半導體裝置100。當形成3級堆疊晶圓1000時，半導體裝置100中之HPC IC 102、EIC 106與PIC 108當中之電連接完成。
再次參考圖5，在其中首先藉由混合接合而將EIC晶圓1060直接接合至PIC晶圓1080之一實例中。在一例示性混合接合製程中，將EIC晶圓1060之曝光介電質表面接合至PIC晶圓1080之曝光介電質表面且將EIC晶圓1060之曝光金屬表面接合至PIC晶圓1080之曝光金屬表面。EIC晶圓1060上之EIC 106之一群組以類似於圖2中展示之圖案之一矩形圖案配置。類似地，PIC晶圓1080上之PIC 108之一群組以一相同矩形圖案配置。當EIC晶圓1060經接合至PIC晶圓1080時，EIC 106之群組之各者與PIC 108之群組之一者垂直對準。亦即，EIC晶圓1060上之一EIC 106之接點特徵126與PIC晶圓1080上之一對應PIC 108之接點特徵128對準，使得EIC 106及PIC 108經電且功能連接以形成一光學引擎104。當HPC晶圓1020經接合至EIC晶圓1060 (其接合至PIC晶圓1080)以形成3級堆疊晶圓1000時，HPC晶圓1020上之HPC IC 102之各者與以矩形圖案配置之EIC 106之群組垂直對準。由於EIC 106之群組連接至PIC 108之群組以形成光學引擎104之一群組，故光學引擎104之群組之一垂直投射區正好落在一HPC IC 102之一垂直投射區內。換言之，HPC晶圓1020上之一HPC IC 102之接點特徵122電且功能上耦合至EIC晶圓1060上之EIC 106之群組之接點特徵136。
仍參考圖5。3級堆疊晶圓1000中之三個晶圓1020、1060及1080之各者中之HPC IC 102、EIC 106及PIC 108之數目反映半導體裝置100之結構。為了圖解目的描述一非限制性實例。當半導體裝置100包含一HPC IC 102及16個光學引擎104時，EIC晶圓1060上之EIC 106之數目係HPC晶圓1020上之HPC IC 102之數目之16倍。類似地，PIC晶圓1080上之PIC 108之數目係HPC晶圓1020上之HPC IC 102之數目之16倍。如由圖5中之虛線指示，在第一基板S1之區域中之HPC IC 102與第二基板S2之區域中之EIC 106之群組以及第三基板S3之區域中之PIC 108之群組對準。
應注意，圖1及圖2中展示之半導體裝置100中之EIC 106及PIC 108之全部在其等接合至彼此且接著至HPC IC 102之前未被切割成單獨晶粒。亦即，在形成圖6中之3級堆疊晶圓1000之後，EIC 106仍嵌入相同第二基板S2中且PIC 108仍在相同第三基板S3中。換言之，EIC 106當中之空間或PIC 108當中之空間未由任何模塑料或聚合物材料填充。另外，由於半導體裝置100中之第一基板S1、第二基板S2及第三基板S3藉由混合接合，故不需要模塑料或底膠材料來填充第一基板S1與第二基板S2之間或第二基板S2與第三基板S3之間之任何空間。換言之，半導體裝置100自身無任何模塑料或底膠材料。
在圖7、圖8及圖9中繪示替代實施例。圖7繪示一半導體裝置101。如相較於圖3或圖4中展示之半導體裝置100之三級結構，半導體裝置101包含一二級結構。半導體裝置101包含直接接合至一第三基板S3之一第二基板S2。第二基板S2包含複數個EIC 106且第三基板S3包含複數個PIC 108。如圖7中展示，第二基板S2中之EIC 106之各者與第三基板S3中之PIC 108之一者垂直對準。EIC 106之各者電且功能耦合至PIC 108之一者以形成一光學引擎104。
應注意，在形成半導體裝置101之前，未將半導體裝置100中之EIC 106或PIC 108單獨切割成一晶粒。現參考圖8。第二基板S2及第三基板S3之各者最初係一EIC晶圓1060及一PIC晶圓1080之一部分。如圖8中繪示，在下文將進一步描述之一些例示性製程中，首先將EIC晶圓1060及PIC晶圓1080垂直地接合在一起以形成一2級堆疊晶圓900。參考圖9，接著在一晶粒切割製程或一單粒化製程中切割2級堆疊晶圓900以形成圖7中展示之半導體裝置101。當形成2級堆疊晶圓900時，半導體裝置101中之EIC 106與PIC 108之間之電連接完成。
參考圖8，在其中藉由混合接合而將EIC晶圓1060直接接合至PIC晶圓1080之一實例中。EIC晶圓1060上之EIC 106之一群組係以一矩形圖案配置。類似地，PIC晶圓1080上之PIC 108之一群組係以一相同矩形圖案配置。當EIC晶圓1060被接合至PIC晶圓1080時，EIC 106之群組之各者係與PIC 108之群組中之一者垂直對準。亦即，EIC晶圓1060上之一EIC 106之接點特徵與PIC晶圓1080上之一對應PIC 108之接點特徵對準，使得EIC 106及PIC 108經電且功能地連接以形成一光學引擎104。
圖10繪示形成一半導體裝置100之一方法200之一流程圖。方法200僅係一實例且不旨在將本揭露限於方法200中明確繪示之內容。可在方法200之前、期間及之後提供額外步驟，且可針對方法之額外實施例替換、消除或移動所述的一些步驟。出於簡潔之原因，未在本文中詳細描述全部步驟。下文結合圖11至圖15描述方法200，圖11至圖15繪示在根據方法200之實施例之不同製造階段之一3級堆疊晶圓(或其之一工件)的透視圖。貫穿本揭露，相同元件符號係用以表示相同特徵。
參考圖10及圖11，方法200包含其中形成一EIC晶圓1060、一PIC晶圓1080及一HPC晶圓1020 (在圖11中未展示，在圖13中展示)之一方塊202。在方塊202處，執行各種半導體製造製程以形成EIC晶圓1060、PIC晶圓1080及HPC晶圓1020。EIC晶圓1060包含複數個EIC 106。PIC晶圓1080包含複數個PIC 108。HPC晶圓1020包含複數個HPC IC 102。EIC 106以群組呈現，該等群組之各者係以一矩形圖案或一實質上矩形圖案配置。PIC 108以群組呈現，該等群組之各者係以對應於EIC 106之圖案之一圖案配置。此係為了確保當EIC晶圓1060與PIC晶圓1080垂直對準時，EIC 106之各者上之接點特徵之各者與PIC 108中之一者上的一對應接點特徵垂直對準。當EIC晶圓1060隨後藉由混合接合接合至PIC晶圓1080時，EIC 106之各者係電且功能地耦合至PIC 108中之一者以形成一光學引擎104。
HPC IC 102之各者可係一特定應用積體電路(ASIC)且可包含多個類比轉數位轉換器(ADC)及數位轉類比轉換器(DAC)。更具體言之，一HPC IC 102可包含多通道電晶體及將多閘極電晶體互連之一互連結構。一多閘極裝置通常係指具有放置於一通道區之多於一個側上方之一閘極結構或其部分之一裝置。鰭片狀場效電晶體(FinFET)及多橋通道(MBC)電晶體係已變為高效能及低洩漏應用之流行且有前途候選者之多閘極裝置之實例。一FinFET具有在多於一個側上由一閘極包覆(例如，閘極包覆自一基板延伸之半導體材料之一「鰭片」之一頂部及側壁)之一升高通道。一MBC電晶體具有可部分或完全繞一通道區延伸以在兩個或更多個側上提供對通道區之接達之一閘極結構。由於其閘極結構環繞通道區，故一MBC電晶體亦可稱為一環繞式閘極電晶體(SGT)或一全包覆式閘極(GAA)電晶體。一MBC電晶體之通道區可由奈米線、奈米片、其他奈米結構及/或其他適合結構形成。通道區之形狀亦已被賦予一MBC電晶體替代名稱，諸如一奈米片電晶體或一奈米線電晶體。一HPC IC 102中之互連結構可包含金屬層，該等金屬層之各者包含嵌入一金屬間介電質(IMD)層中之導電線。不同金屬層中之導電線由提供垂直電連接之接點通孔互連。在一些實施例中，被動裝置或記憶體裝置可併入互連結構中。例如，一金屬-絕緣體-金屬(MIM)電容器或一磁阻隨機存取記憶體(MRAM)裝置可形成於一互連結構中。HPC IC 102之各者可用作一開關以控制各包含一EIC 106及一PIC 108之光學引擎104。為了提供電互連，HPC基板可包含貫穿矽通路(TSV)。
EIC 106之各者可包含用於驅動一PIC 108且放大來自PIC 108之電信號之驅動器(DRV)及轉阻放大器(TIA)。在一些實施例中，一EIC 106可包含多閘極電晶體及電阻器。PIC 108之各者可包含用於偵測光學信號之鍺(Ge)光電二極體、用於接收或發射光學信號之耦合器、波導、雷射源及調變器。一PIC 108中之一耦合器可係一光柵耦合器、一邊緣耦合器或一適合耦合器。一邊緣耦合器接合來自一PIC之一邊緣之一光纖且可係一錐形邊緣耦合器或一反向邊緣耦合器。一光柵耦合器自沿著一垂直方向(Z方向)向下行進至PIC之一光纖接收光學信號。為了提供電互連，PIC基板可包含貫穿矽通路(TSV)。
參考圖10及圖11，方法200包含其中將PIC晶圓1080接合至EIC晶圓1060以形成一第一堆疊晶圓900使得PIC 108之各者與EIC 106之一者垂直對準之一方塊204。根據本揭露，將PIC晶圓1080直接接合至EIC晶圓1060而不使用焊料凸塊。在一些實施例中，藉由混合接合將PIC晶圓1080接合至EIC晶圓1060。一例示性混合接合製程可包含用於提供高度平坦接合表面之複數個化學機械拋光(CMP)步驟、用於清潔接合表面(包含介電質表面及金屬表面)之清潔步驟、用於活化接合表面之表面活化步驟、一晶圓至晶圓對準步驟及一退火/接合步驟。在方塊204處，將PIC晶圓1080與EIC晶圓1060垂直對準使得EIC 106之各者可電且功能耦合至PIC 108之一者。第一堆疊晶圓900類似於上文描述之2級堆疊晶圓900。
參考圖10及圖12，方法200包含其中薄化EIC晶圓1060以曝光接點特徵之一方塊206。在方塊206處，使第一堆疊晶圓900經受一平坦化製程(諸如一或多個化學機械拋光(CMP)製程)以移除過量基板材料。平坦化製程之目標係提供一高度平坦表面且曝光接點特徵。在方塊208處之後續接合製程中，將經曝光接點特徵接合至HPC晶圓1020上之接點特徵。
參考圖10及圖13，方法200包含其中將HPC晶圓1020接合至第一堆疊晶圓900以形成一第二堆疊晶圓1000之一方塊208。第二堆疊晶圓1000類似於上文描述之3級堆疊晶圓1000。如圖13中繪示，在方塊208處，第一堆疊晶圓900及HPC晶圓1020垂直對準使得HPC晶圓1020上之HPC IC 102之各者與EIC晶圓1060上之EIC 106之一群組對準，其中EIC 106之群組以一矩形圖案或一實質上矩形圖案配置。由於EIC 106之各者垂直對準至PIC 108之一者，故HPC IC 102之各者亦與PIC晶圓1080上之PIC 108之一群組垂直對準。矩形圖案中之EIC 106或PIC 108之群組之數目可介於大約10與大約100之間。
第一堆疊晶圓900可藉由混合接合或一適合直接接合製程接合至HPC晶圓1020。一例示性混合接合製程可包含用於清潔接合表面之清潔步驟、用於活化接合表面之表面活化步驟、一晶圓至晶圓對準步驟及一退火/接合步驟。在方塊208處之操作結束時，形成一第二堆疊晶圓1000。第二堆疊晶圓1000包含PIC晶圓1080、經薄化EIC晶圓1060及HPC晶圓1020。
參考圖10及圖14，方法200包含其中執行進一步製程之一方塊210。此等進一步製程可包含用於在PIC 108之各者上形成光學信號開口110之一開口形成製程150、用於曝光接點特徵之第二堆疊晶圓1000之平坦化、一重佈層在第二堆疊晶圓1000上之形成、凸塊下金屬化(UBM)特徵在重佈層上方之形成及焊料凸塊在UBM特徵上方之形成。在其中PIC 108包含光柵耦合器之實施例中，執行開口形成製程150以在PIC 108之各者上形成一光學信號開口110。開口形成製程150可包含光微影步驟及蝕刻步驟。在一例示性製程中，在第二堆疊晶圓1000上方沉積一或多個硬遮罩。在一或多個硬遮罩上方沉積一光阻劑層。在使用光微影技術圖案化光阻劑層之後，接著使用圖案化光阻劑層作為一蝕刻遮罩蝕刻一或多個硬遮罩。方塊210處之蝕刻製程可係一非等向性乾式蝕刻製程，其可包含氫、含氟氣體(例如，CF 4、NF 3、SF 6、CH 2F 2、CHF 3及/或C 2F 6)、含氯氣體(例如，Cl 2、CHCl 3、CCl 4及/或BCl 3)、含溴氣體(例如，HBr及/或CHBR 3)、含碘氣體、其他適合氣體及/或電漿及/或其等之組合之使用。在其中期望最大冷卻之一些替代實施例中，可在方塊210處形成圖4中展示之深光學信號開口114。如下文描述，深光學信號開口114容許可藉由強制對流或甚至水冷卻接收冷卻之HPC IC 102在第二堆疊晶圓1000之頂表面上。在一些例項中，一散熱器可形成於HPC IC 102之頂表面上以耗散熱。應注意，在形成第二堆疊晶圓1000之後執行開口形成製程150。在其中PIC 108包含邊緣耦合器之一些實施例中，可省略開口形成製程150。
方塊210處之操作亦包含在第二堆疊晶圓1000上方形成一重佈層。重佈層可包含交替堆疊之一或多個層間介電質層及一或多個圖案化導電層。層間介電質層可包含氧化矽、四乙氧矽(TEOS)、氮化矽、氮氧化矽或其他適合介電質材料。圖案化導電層可係圖案化銅層或其他適合圖案化金屬層，且圖案化導電層可藉由電鍍或沉積形成。然而，本揭露不限於此。在一些實施例中，圖案化導電層可藉由雙鑲嵌方法形成。在其中形成深光學信號開口114之實施例中，在PIC基板上形成重佈層。在其中使用邊緣耦合器之實施例中，可在HPC基板或PIC基板上形成重佈層。
在形成重佈層之後，在重佈層上形成複數個凸塊下冶金(UBM)特徵。UBM特徵機械地接觸重佈層中之圖案化導電層之最頂層之頂表面。在一些實施例中，UBM特徵之材料可包含銅、鎳、鈦、鎢或其等合金或類似者，且可藉由一電鍍製程形成。在形成UBM特徵之後，在藉由焊料凸塊將晶粒100接合至一PCB之前在UBM特徵上形成焊料凸塊。在其中形成光學信號開口110之實施例中，在HPC基板上形成重佈層。
參考圖10及圖15，方法200包含其中執行一晶粒切割製程以將第二堆疊晶圓1000切割成晶粒100之一方塊212。晶粒切割製程亦可稱為一單粒化製程、一分割製程或一晶圓分割製程。晶粒切割製程可包含使用機械刀片鋸切、雷射切割或一適合切割技術。方塊212處之晶粒切割製程追蹤HPC IC 102之各者以及與HPC IC 102垂直對準之EIC 106或PIC 108之群組之形狀。如圖15中展示，自第二堆疊晶圓1000切割之晶粒100之各者包含三個堆疊基板-HPC基板、EIC基板及PIC基板。此三個基板由半導體材料、半導體氧化物或半導體氮化物形成。未使用一模塑料或一聚合物填充材料填充EIC 106當中或PIC 108當中之空間。晶粒100亦可稱為半導體裝置100。
圖16繪示形成一半導體裝置101之一方法300之一流程圖。方法300僅係一實例且不旨在將本揭露限於在方法300中明確繪示之內容。可在方法300之前、期間及之後提供額外步驟，且可針對方法之額外實施例替換、消除或移動一些所述步驟。出於簡潔之原因，未在本文中詳細描述全部步驟。下文結合圖16至圖20描述方法300，圖16至圖20繪示在根據方法300之實施例之不同製造階段之一2級堆疊晶圓之透視圖。
參考圖16及圖17，方法300包含其中形成一EIC晶圓1060及一PIC晶圓1080之一方塊302。在方塊302處，執行各種半導體製造製程以形成EIC晶圓1060及PIC晶圓1080。EIC晶圓1060包含複數個EIC 106。PIC晶圓1080包含複數個PIC 108。EIC 106以群組呈現，該等群組之各者以一矩形圖案或一實質上矩形圖案配置。PIC 108亦以群組呈現，該等群組之各者以對應於EIC 106之圖案之一圖案配置。此係為了確保當EIC晶圓1060與PIC晶圓1080垂直對準時，EIC 106之各者上之接點特徵之各者與PIC 108之一者上之一對應接點特徵垂直對準。當EIC晶圓1060隨後藉由混合接合接合至PIC晶圓1080時，EIC 106之各者電且功能耦合至PIC 108之一者以形成一光學引擎104。
EIC 106之各者可包含用於驅動一PIC 108且放大來自PIC 108之電信號之驅動器(DRV)及轉阻放大器(TIA)。在一些實施例中，一EIC 106可包含多閘極電晶體及電阻器。PIC 108之各者可包含用於偵測光學信號之鍺(Ge)光電二極體或光電感測器、用於接收或發射光學信號之耦合器、波導、雷射源及調變器。一PIC 108中之一耦合器可係一光柵耦合器、一邊緣耦合器或一適合耦合器。一邊緣耦合器接合來自一PIC之一邊緣之一光纖且可係一錐形邊緣耦合器或一反向邊緣耦合器。一光柵耦合器自沿著一垂直方向(Z方向)向下行進至PIC之一光纖接收光學信號。為了提供電互連，PIC基板可包含貫穿矽通路(TSV)。
參考圖16及圖17，方法300包含其中將PIC晶圓1080接合至EIC晶圓1060以形成一第一堆疊晶圓900使得PIC 108之各者與EIC 106之一者垂直對準之一方塊304。根據本揭露，將PIC晶圓1080直接接合至EIC晶圓1060而不使用焊料凸塊。在一些實施例中，藉由混合接合將PIC晶圓1080接合至EIC晶圓1060。一例示性混合接合製程可包含用於提供高度平坦接合表面之複數個化學機械拋光(CMP)步驟、用於清潔接合表面之清潔步驟、用於活化接合表面之表面活化步驟、一晶圓至晶圓對準步驟及一退火/接合步驟。在方塊304處，將PIC晶圓1080與EIC晶圓1060垂直對準使得EIC 106之各者可電且功能耦合至PIC 108之一者。
參考圖16及圖18，方法300包含其中薄化EIC晶圓1060以曝光接點特徵之一方塊306。在方塊306處，使第一堆疊晶圓900經受一平坦化製程(諸如一或多個化學機械拋光(CMP)製程)以移除過量基板材料。平坦化製程之目標係曝光EIC晶圓1060上之接點特徵。在方塊312處之進一步製程中，將一重佈層形成於經曝光接點特徵上方且電耦合至經曝光接點特徵。
參考圖16及圖19，方法300包含其中執行進一步製程之一方塊308。此等進一步製程可包含用於在PIC 108之各者上形成光學信號開口110之一開口形成製程150、一重佈層在第一堆疊晶圓900上之形成、凸塊下金屬化(UBM)特徵在重佈層上方之形成及焊料凸塊在UBM特徵上方之形成。在其中PIC 108包含光柵耦合器之實施例中，執行開口形成製程150以在PIC 108之各者上形成一光學信號開口110。開口形成製程150可包含光微影步驟及蝕刻步驟。在一例示性製程中，在第二堆疊晶圓1000上方沉積一或多個硬遮罩。在一或多個硬遮罩上方沉積一光阻劑層。在使用光微影技術圖案化光阻劑層之後，接著使用圖案化光阻劑層作為一蝕刻遮罩蝕刻一或多個硬遮罩。方塊308處之蝕刻製程可係一非等向性乾式蝕刻製程，其可包含氫、含氟氣體(例如，CF 4、NF 3、SF 6、CH 2F 2、CHF 3及/或C 2F 6)、含氯氣體(例如，Cl 2、CHCl 3、CCl 4及/或BCl 3)、含溴氣體(例如，HBr及/或CHBR 3)、含碘氣體、其他適合氣體及/或電漿及/或其等之組合之使用。在其中PIC 108包含邊緣耦合器之一些替代實施例中，可省略開口形成製程150。
方塊308處之操作亦包含在第一堆疊晶圓900上方形成一重佈層。重佈層可包含交替堆疊之一或多個層間介電質層及一或多個圖案化導電層。層間介電質層可包含氧化矽、四乙氧矽(TEOS)、氮化矽、氮氧化矽，或其他適合的介電質材料。圖案化導電層可係圖案化銅層或其他適合圖案化金屬層，且圖案化導電層可藉由電鍍或沉積來形成。然而，本揭露不限於此。在一些實施例中，圖案化導電層可藉由雙鑲嵌方法來形成。在其中使用邊緣耦合器之實施例中，可在HPC基板或PIC基板上形成重佈層。
在形成重佈層之後，於重佈層上形成複數個凸塊下冶金(UBM)特徵。UBM特徵機械地接觸重佈層中之圖案化導電層之最頂層的頂表面。在一些實施例中，UBM特徵之材料可包含銅、鎳、鈦、鎢或其等合金，或類似者，且可藉由一電鍍製程來形成。在形成UBM特徵之後，於UBM特徵上形成焊料凸塊。在其中形成光學信號開口110之實施例中，於HPC基板上形成重佈層。
參考圖16及圖20，方法300包含其中對第一堆疊晶圓900執行一晶粒切割製程以形成晶粒101之一方塊310。晶粒切割製程亦可稱為一單粒化製程、一分割製程，或一晶圓分割製程。晶粒切割製程可包含使用機械刀片鋸切、雷射切割或一適合切割技術。方塊310處之晶粒切割製程追蹤EIC晶圓1060上之EIC 106的矩形形狀以及PIC晶圓1080上之PIC 108的矩形形狀。如圖20中展示，自第一堆疊晶圓900切割之晶粒101之各者包含兩個堆疊基板-PIC基板及EIC基板。PIC基板及EIC基板係由半導體材料、半導體氧化物或半導體氮化物形成。未使用一模塑料或一聚合物填充材料來填充EIC 106當中或PIC 108當中之空間。晶粒101亦可稱為半導體裝置101。
本揭露之堆疊晶圓構造提供益處。在根據本揭露之一例示性方法中，一HPC晶圓、一EIC晶圓及一PIC晶圓經形成且係在其等被分割成晶粒之前藉由混合接合彼此直接接合。EIC晶圓上之EIC經垂直對準於且經電耦合至PIC晶圓上之PIC以形成光學引擎。光學引擎以群組呈現，該等群組以矩形圖案配置。矩形圖案之各者係與HPC晶圓上之一HPC IC垂直對準。各HPC IC經電且功能地耦合至光學引擎之群組。HPC IC用作一開關以控制光學引擎。本揭露之堆疊晶圓構造最小化開關與光學引擎之間的導線連接長度，藉此降低功率消耗且最小化熱產生。另外，晶圓級堆疊及整合降低製程複雜性。
在一個態樣中，本揭露提供一種方法。該方法包含：形成包含複數個電子積體電路(EIC)之一第一晶圓；形成包含複數個光子積體電路(PIC)之一第二晶圓；及將該第一晶圓接合至該第二晶圓以形成一第一堆疊晶圓。該第一晶圓至該第二晶圓之該接合包含將該複數個該等EIC之各者與該複數個該等PIC之一者垂直對準。
在一些實施例中，該複數個PIC之各者包含光電二極體、波導及調變器。在一些實施方案中，該複數個EIC無光電二極體、波導及調變器。在一些例項中，該接合包含藉由混合接合將該第一晶圓接合至該第二晶圓。在一些實施例中，在將該第一晶圓接合至該第二晶圓之後，將該第一晶圓上之該複數個該等EIC之各者電耦合至該第二晶圓上之該複數個該等PIC之一者以形成一光學引擎。在一些實施例中，該方法可進一步包含執行一晶粒切割製程以將該第一堆疊晶圓切割成複數個晶粒，該複數個晶粒之各者包含複數個光學引擎。在一些實施例中，該方法可進一步包含：形成包含複數個高效能運算(HPC) IC之一第三晶圓；將該第三晶圓接合至該第一堆疊晶圓以形成一第二堆疊晶圓使得該複數個HPC IC之各者電耦合至該複數個EIC之若干者；及執行一晶粒切割製程以將該第二堆疊晶圓切割成複數個晶粒。在一些實施方案中，該複數個晶粒之各者包含一個HPC IC、該等EIC之該若干者及該等PIC之該若干者。在一些實施例中，該數目介於大約10與大約100之間。在一些例項中，該方法進一步包含蝕刻該第一堆疊晶圓以在該複數個PIC之各者上方形成一光學信號開口以曝光該複數個PIC之各者中之一光柵耦合器。
在另一態樣中，本揭露提供一種方法。該方法包含：形成包括複數個電子積體電路(EIC)之一第一晶圓；形成包括複數個光子積體電路(PIC)之一第二晶圓；形成包括複數個高效能運算(HPC) IC之一第三晶圓；將該第一晶圓接合至該第二晶圓以形成一第一堆疊晶圓；將該第一堆疊晶圓接合至該第三晶圓以形成一第二堆疊晶圓；及蝕刻該第二堆疊晶圓以在該複數個PIC之各者上方形成一光學信號開口。
在一些實施例中，該方法可進一步包含在將該第一堆疊晶圓接合至該第三晶圓之前，薄化該第一堆疊晶圓。在一些實施方案中，該第一晶圓至該第二晶圓之該接合及該第一堆疊晶圓至該第三晶圓之該接合包含混合接合之使用。在一些例項中，該第一晶圓至該第二晶圓之該接合包含將該複數個該等EIC之各者與該複數個該等PIC之一者垂直對準。在一些實施例中，該第一堆疊晶圓至該第三晶圓之該接合包含將該HPC IC之各者與該複數個EIC之若干者垂直對準。在一些例項中，該第二堆疊晶圓之該蝕刻包含自該第三晶圓蝕刻該光學信號開口且穿過該第一晶圓且該光學信號開口在該第二晶圓中終止。在一些實施例中，該方法可進一步包含執行一晶粒切割製程以將該第二堆疊晶圓切割成複數個晶粒。該複數個晶粒之各者包含一個HPC IC、該複數個EIC之若干者及該複數個PIC之該若干者。在一些實施例中，該方法可進一步包含在一印刷電路板(PCB)上接合該複數個晶粒之一者使得該HPC IC經定向遠離該PCB。
在仍另一態樣中，本揭露提供一種半導體結構。該半導體結構包含：一第一基板，其包含一個高效能運算積體電路(HPC IC)；一第二基板，其包含複數個電子IC (EIC)且直接接合至該第一基板；及一第三基板，其包含複數個光子積體電路(PIC)且直接接合至該第二基板。
在一些實施例中，該第三基板在該複數個PIC之鄰近者之間不包括模塑料。
上文概述若干實施例之特徵，使得一般技術者可較佳理解本揭露之態樣。一般技術者應瞭解，其等可容易使用本揭露作為用於設計或修改用於實行相同目的及/或達成本文中介紹之實施例之相同優點之其他製程及結構之一基礎。一般技術者亦應意識到此等等效構造不脫離本揭露之精神及範疇且其等可在本文中做出各種改變、替代及更改而不脫離本揭露之精神及範疇。
10:光學裝置 12:開關晶粒 14:光學引擎晶粒 16:封裝基板 18:引線 100:半導體裝置/晶粒 101:半導體裝置 102:高效能運算(HPC)積體電路(IC) 104:光學引擎 106:電子積體電路(EIC) 108:光子積體電路(PIC) 110:光學信號開口 112:側表面 114:深光學信號開口 122:接點特徵 126:接點特徵 128:接點特徵 136:接點特徵 150:開口形成製程 200:方法 202:方塊 204:方塊 206:方塊 208:方塊 210:方塊 212:方塊 300:方法 302:方塊 304:方塊 306:方塊 308:方塊 310:方塊 900:2級堆疊晶圓/第一堆疊晶圓 1000:3級堆疊晶圓/第二堆疊晶圓 1020:高效能運算(HPC)晶圓 1060:電子積體電路(EIC)晶圓 1080:光子積體電路(PIC)晶圓 S1:第一基板 S2:第二基板 S3:第三基板
當結合附圖閱讀時自以下詳細描述最佳理解本揭露。應強調，根據業界中之標準實踐，各種構件未按比例繪製且僅用於圖解目的。事實上，為了清楚論述起見，可任意增大或減小各種構件之尺寸。
圖1繪示根據本揭露之各種態樣之一光學裝置。
圖2至圖9繪示根據本揭露之各種態樣之各項實施例。
圖10包含根據本揭露之各種態樣之形成一半導體裝置之一方法200之一流程圖。
圖11至圖15係根據本揭露之各種態樣之圖10之方法中之操作之示意性圖解。
圖16包含根據本揭露之各種態樣之形成一半導體裝置之一方法300之一流程圖。
圖17至圖20係根據本揭露之各種態樣之圖16之方法中之操作之示意性圖解。
200:方法
202:方塊
204:方塊
206:方塊
208:方塊
210:方塊
212:方塊

Claims (10)

  1. 一種形成一半導體裝置之方法，其包括：形成包括複數個電子積體電路(EIC)之一第一晶圓；形成包括複數個光子積體電路(PIC)之一第二晶圓；將該第一晶圓接合至該第二晶圓以形成一第一堆疊晶圓，其中該第一晶圓至該第二晶圓之該接合包括將該複數個該等EIC之各者與該複數個該等PIC中之一者垂直對準；及蝕刻該第一堆疊晶圓以在該複數個PIC之各者上方形成一光學信號開口，以曝光該複數個PIC之各者中之一光柵耦合器。
  2. 如請求項1之方法，其中在該將該第一晶圓接合至該第二晶圓之後，將該第一晶圓上之該複數個該等EIC之各者電耦合至該第二晶圓上之該複數個該等PIC之一者以形成一光學引擎。
  3. 如請求項1之方法，進一步包括：形成包括複數個高效能運算(HPC)IC之一第三晶圓；將該第三晶圓接合至該第一堆疊晶圓以形成一第二堆疊晶圓，使得該複數個HPC IC之各者電耦合至該複數個EIC中之若干者；及執行一晶粒切割製程以將該第二堆疊晶圓切割成複數個晶粒。
  4. 如請求項1之方法，其中該接合包括藉由混合接合將該第一晶圓接合至該第二晶圓。
  5. 一種形成一半導體裝置之方法，其包括：形成包括複數個電子積體電路(EIC)之一第一晶圓；形成包括複數個光子積體電路(PIC)之一第二晶圓；形成包括複數個高效能運算(HPC)IC之一第三晶圓；將該第一晶圓接合至該第二晶圓以形成一第一堆疊晶圓；將該第一堆疊晶圓接合至該第三晶圓以形成一第二堆疊晶圓；及蝕刻該第二堆疊晶圓以在該複數個PIC之各者上方形成一光學信號開口。
  6. 如請求項5之方法，進一步包括：在該將該第一堆疊晶圓接合至該第三晶圓之前，薄化該第一堆疊晶圓。
  7. 如請求項5之方法，其中該第一晶圓至該第二晶圓之該接合及該第一堆疊晶圓至該第三晶圓之該接合包括混合接合之使用。
  8. 如請求項5之方法，其中該第一晶圓至該第二晶圓之該接合包括將該複數個該等EIC之各者與該複數個該等PIC之一者垂直對準，且其中該第一堆疊晶圓至該第三晶圓之該接合包括將該HPCIC之各者與該複數個EIC中之若干者垂直對準。
  9. 一種半導體裝置，其包括： 一第一基板，其包括一個高效能運算積體電路(HPC IC)；一第二基板，其包括複數個電子IC(EIC)且係直接接合至該第一基板；一第三基板，其包括複數個光子積體電路(PIC)且係直接接合至該第二基板；及一光學信號開口，其形成在該第三基板上方以曝光該第三基板中之一光柵耦合器。
  10. 如請求項9之半導體裝置，其中該第三基板在該複數個PIC之鄰近者之間不包括模塑料。
TW110135881A 2021-06-02 2021-09-27 多晶圓整合 TWI807432B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163195920P 2021-06-02 2021-06-02
US63/195,920 2021-06-02
US17/387,731 2021-07-28
US17/387,731 US11916043B2 (en) 2021-06-02 2021-07-28 Multi-wafer integration

Publications (2)

Publication Number Publication Date
TW202303903A TW202303903A (zh) 2023-01-16
TWI807432B true TWI807432B (zh) 2023-07-01

Family

ID=83375725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135881A TWI807432B (zh) 2021-06-02 2021-09-27 多晶圓整合

Country Status (3)

Country Link
US (2) US11916043B2 (zh)
CN (1) CN115132708A (zh)
TW (1) TWI807432B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202013767A (zh) * 2018-09-18 2020-04-01 台灣積體電路製造股份有限公司 封裝結構及其製造方法
TW202014746A (zh) * 2018-06-27 2020-04-16 台灣積體電路製造股份有限公司 光子系統及其形成方法
CN111952255A (zh) * 2019-05-15 2020-11-17 日月光半导体制造股份有限公司 半导体封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US10037981B2 (en) * 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)
US11315878B2 (en) 2018-10-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Photonics integrated circuit package
JP2020148830A (ja) * 2019-03-11 2020-09-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202014746A (zh) * 2018-06-27 2020-04-16 台灣積體電路製造股份有限公司 光子系統及其形成方法
TW202013767A (zh) * 2018-09-18 2020-04-01 台灣積體電路製造股份有限公司 封裝結構及其製造方法
CN111952255A (zh) * 2019-05-15 2020-11-17 日月光半导体制造股份有限公司 半导体封装结构

Also Published As

Publication number Publication date
TW202303903A (zh) 2023-01-16
US20220392873A1 (en) 2022-12-08
US20240194650A1 (en) 2024-06-13
US11916043B2 (en) 2024-02-27
CN115132708A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
US11823912B2 (en) Stacked semiconductor devices and methods of forming same
US10943873B2 (en) Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
KR101729378B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
TW201727826A (zh) 積體晶片的系統及其形成方法
US8779605B2 (en) Method and apparatus providing integrated circuit having redistribution layer with recessed connectors
US20070176292A1 (en) Bonding pad structure
US20150348943A1 (en) Semiconductor devices and methods of manufacture thereof
US10116030B2 (en) Integrated fan-out package including dielectric waveguide
TW201630121A (zh) 封裝結構及其形成方法
KR102677511B1 (ko) 반도체 장치 및 반도체 패키지
CN110890325A (zh) 制造半导体芯片的方法
KR102411678B1 (ko) 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
TWI807432B (zh) 多晶圓整合
KR102198344B1 (ko) 3 차원 적층 소자 제조 방법
CN107068617B (zh) 半导体器件及其制造方法以及分割半导体器件的方法
US20190273043A1 (en) Semiconductor structure and fabrication method
US20240014095A1 (en) Semiconductor package and method
CN221466561U (zh) 半导体晶粒封装体
TWI694273B (zh) 半導體結構及其製造方法
CN116504752A (zh) 芯片堆叠结构及其形成方法、芯片封装结构、电子设备
CN115863268A (zh) 拓扑裂纹停止（tcs）钝化层