TWI806270B - 靜電吸盤 - Google Patents

靜電吸盤 Download PDF

Info

Publication number
TWI806270B
TWI806270B TW110145168A TW110145168A TWI806270B TW I806270 B TWI806270 B TW I806270B TW 110145168 A TW110145168 A TW 110145168A TW 110145168 A TW110145168 A TW 110145168A TW I806270 B TWI806270 B TW I806270B
Authority
TW
Taiwan
Prior art keywords
porous
hole
porous portion
dielectric substrate
ceramic dielectric
Prior art date
Application number
TW110145168A
Other languages
English (en)
Other versions
TW202213613A (zh
Inventor
白石純
西願修一郎
森達哉
渡邉仁弘
Original Assignee
日商Ｔｏｔｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｔｏｔｏ股份有限公司 filed Critical 日商Ｔｏｔｏ股份有限公司
Publication of TW202213613A publication Critical patent/TW202213613A/zh
Application granted granted Critical
Publication of TWI806270B publication Critical patent/TWI806270B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

本發明的課題為其目的是提供一種靜電吸盤，在設置有多孔質部的靜電吸盤中，可更抑制電弧放電的發生。

本發明的解決手段為提供一種靜電吸盤，其特徵在於包含：陶瓷介電質基板，具有：載置吸附的對象物的第一主表面，和與前述第一主表面相反側的第二主表面；底板，支撐前述陶瓷介電質基板，具有氣體導入道；以及第一多孔質部，配設於前述底板與前述陶瓷介電質基板的前述第一主表面之間且與前述氣體導入道對向的位置，前述陶瓷介電質基板具有位於前述第一主表面與前述第一多孔質部之間的第一孔部，前述第一多孔質部具有：具有複數個孔之多孔部，與比前述多孔部還緻密之第一緻密部，在投影到對由前述底板朝向前述陶瓷介電質基板的第一方向垂直的平面時，前述第一緻密部與前述第一孔部重疊，前述多孔部與第一孔部不重疊而構成。

Description

靜電吸盤
本發明的態樣是關於靜電吸盤(electrostatic chuck)。
在氧化鋁(alumina)等的陶瓷介電質基板(ceramic dielectric substrate)之間夾住電極，藉由燒成製作的陶瓷製的靜電吸盤是施加靜電吸附用電力在內建的電極，藉由靜電力吸附矽晶圓(silicon wafer)等的基板。在這種靜電吸盤中，在陶瓷介電質基板的表面與吸附對象物之基板的背面之間流過氦(He)等的惰性氣體，控制吸附對象物之基板的溫度。
例如在CVD(Chemical Vapor Deposition：化學氣相沉積)裝置、濺鍍(sputtering)裝置、離子注入(ion implantation)裝置、蝕刻(etching)裝置等進行對基板的處理的裝置中，有在處理中伴隨基板的溫度上升的裝置。在這種裝置所使用的靜電吸盤中，在陶瓷介電質基板與吸附對象物之基板之間流過He等的惰性氣體，藉由使惰性氣體接觸基板抑制基板的溫度上升。
在藉由He等的惰性氣體進行基板溫度的控制的靜電吸盤中，在陶瓷介電質基板及支撐陶瓷介電質基板 的底板(base plate)設有用以導入He等的惰性氣體的孔(氣體導入道)。而且，在陶瓷介電質基板設有與底板的氣體導入道連通的貫通孔。據此，自底板的氣體導入道導入的惰性氣體通過陶瓷介電質基板的貫通孔而被導引至基板的背面。
此處，在裝置內對基板進行處理時，有時會發生來自裝置內的電漿(plasma)朝向金屬製的底板的放電(電弧放電(arc discharge))。底板的氣體導入道及陶瓷介電質基板的貫通孔往往容易成為放電的路徑。因此，有藉由在底板的氣體導入道及陶瓷介電質基板的氣體導入道設置多孔質部，提高對電弧放電的抗性(耐受電壓(withstand voltage)等)的技術。
例如在專利文獻1揭示如下的靜電吸盤：藉由在金屬製基材的內部設置具有絕緣性的陶瓷燒結多孔體，在陶瓷燒結多孔體設置用以導入惰性氣體的貫通孔，抑制氣體流道中的電弧放電的發生。但是，在這種構成中，有設置於陶瓷燒結多孔體的貫通孔成為放電的路徑之虞。
而且，在專利文獻2揭示有在絕緣體的凹部的內部配設由介電質粒子構成的氣體分散層。但是，在這種構成中，有介電質粒子彼此之間的間隙成為放電的路徑之虞。
因此，在設置有多孔質部的靜電吸盤中，開發可更抑制電弧放電的發生的靜電吸盤被期望。
[專利文獻1]日本國特開2010-123712號公報
[專利文獻2]日本國特開2005-347400號公報
本發明是基於如此的課題的認識所進行的創作，其目的是提供一種靜電吸盤，在設置有多孔質部的靜電吸盤中，可更抑制電弧放電的發生。
第一發明為一種靜電吸盤，其特徵在於包含：陶瓷介電質基板，具有：載置吸附的對象物的第一主表面(principal surface)，和與前述第一主表面相反側的第二主表面；底板，支撐前述陶瓷介電質基板，具有氣體導入道；以及第一多孔質部，配設於前述底板與前述陶瓷介電質基板的前述第一主表面之間且與前述氣體導入道對向的位置，前述陶瓷介電質基板具有位於前述第一主表面與前述第一多孔質部之間的第一孔部，前述第一多孔質部具有：具有複數個孔之多孔部，與比前述多孔部還緻密之第一緻密部，前述多孔部具有：具有包含前述第一孔及前述第二孔的複數個孔之複數個稀疏部分，與具有比前述稀疏部分的密度高的密度之緊密部分，前述複數個稀疏部分的各個延伸於由前述底板朝向前述陶瓷介電質基板的第一方向，前述緊密部分位於前述複數個稀疏部分彼此之間，在略正交於前述第一方向的第二方向中，設置於前述複數個稀疏部分的各個的前述複數個孔的尺寸比前述緊密部分的尺寸小。
依照該靜電吸盤，因在第一多孔質部設置有延伸於第一方向的稀疏部分與緊密部分，故可確保對電弧 放電的抗性與氣體流量，同時可提高第一多孔質部的機械強度(剛性)。而且，因可充分減小複數個孔的尺寸，故可更提高對電弧放電的抗性。
第二發明為一種靜電吸盤，其特徵在於：在第一發明中，設置於前述複數個稀疏部分的各個的前述複數個孔的縱橫比為30以上、10000以下。
依照該靜電吸盤，可更提高對電弧放電的抗性。
第三發明為一種靜電吸盤，其特徵在於：在第一發明或第二發明中的任一項發明中，在沿著前述第一方向看時，前述第一孔位於前述稀疏部分的中心部，前述複數個孔之中與前述第一孔鄰接且包圍前述第一孔的孔的數目為6。
依照該靜電吸盤，在平面視中，以高的等向性(isotropy)且高的密度配置複數個孔成為可能。據此，可確保對電弧放電的抗性與流動的氣體的流量，同時可提高第一多孔質部的剛性。
依照本發明的態樣，可提供一種在配設有多孔質部的靜電吸盤中，可確保氣流，同時可有效地抑制電弧放電的發生。
11:陶瓷介電質基板
11a:第一主表面
11b:第二主表面
11p:第一基板區域
12:電極
13:點
14:溝
15:貫通孔
15a:孔部
15b:孔部(第一孔部)
15c:孔部(第二孔部)
15w:內壁
20:連接部
50:底板
50U:頂面
50a:上部
50b:下部
51:輸入道
52:輸出道
53:氣體導入道
53a:鏜孔部
55:連通道
60:接著部
70、70a:第二多孔質部
70U:頂面
71、73:陶瓷多孔體
71p:孔
72:陶瓷絕緣膜
74:第三緻密部
75:第四緻密部
76、94:稀疏部分
76a~76g、94a~94g:第一~第七稀疏部分
77、95:緊密部分
78、96:孔
78a~78g、96a~96g:第一~第七孔
79、97:壁部
80:吸附保持用電壓
90、90a:第一多孔質部
90L、90aL:底面
90U、90aU:頂面
90p:第一區域
91:多孔部
91s:側面
92:第一緻密部
93:第二緻密部
93s:側面
110:靜電吸盤
200:電流
B:區域
D1、D2:距離
L0:長度
ROI1:評價範圍
ROI2:評價範圍
SP:空間
W:對象物
圖1是舉例說明與第一實施形態有關的靜電吸盤之示意剖面圖。
圖2(a)及圖2(b)是舉例說明與實施形態有關的靜電吸盤之示意圖。圖2(c)是用以舉例說明與其他的實施形態有關的第一緻密部之示意剖面圖。
圖3(a)及圖3(b)是舉例說明與實施形態有關的靜電吸盤的第一多孔質部之示意圖。
圖4是舉例說明與實施形態有關的靜電吸盤的第一多孔質部之示意俯視圖。
圖5是舉例說明與實施形態有關的靜電吸盤的第一多孔質部之示意俯視圖。
圖6(a)及圖6(b)是舉例說明與實施形態有關的靜電吸盤的第一多孔質部之示意俯視圖。
圖7(a)及圖7(b)是舉例說明與實施形態有關的另一第一多孔質部之示意圖。
圖8是舉例說明與實施形態有關的靜電吸盤之示意剖面圖。
圖9(a)及圖9(b)是舉例說明與實施形態有關的靜電吸盤之示意剖面圖。
圖10是舉例說明與實施形態有關的靜電吸盤的第二多孔質部之示意剖面圖。
圖11是舉例說明與實施形態有關的另一靜電吸盤之示意剖面圖。
圖12是舉例說明與實施形態有關的另一靜電吸盤之示意剖面圖。
圖13(a)是舉例說明與第二實施形態有關的靜電吸盤 之示意剖面圖。(b)是舉例說明第二多孔質部之俯視圖。(c)是舉例說明與第二實施形態有關的靜電吸盤的變形例之示意剖面圖。
圖14是舉例說明第二多孔質部之示意圖。
圖15是顯示沿著Z方向看的第二多孔質部的一部分之放大視圖。
圖16是1個稀疏部分的周邊之放大視圖。
圖17是顯示1個稀疏部分內的孔之放大視圖。
圖18是舉例說明與第二實施形態有關的另一靜電吸盤之示意剖面圖。
圖19是舉例說明與第二實施形態有關的另一靜電吸盤之示意剖面圖。
以下就本發明的實施的形態，一邊參照圖面，一邊進行說明。此外各圖面中，對同樣的構成元件附加同一符號而適宜省略詳細的說明。
(第一實施形態)
圖1是舉例說明與第一實施形態有關的靜電吸盤之示意剖面圖。
如圖1所示，與本實施形態有關的靜電吸盤110具備陶瓷介電質基板11與底板50與第一多孔質部90。
陶瓷介電質基板11是例如由燒結陶瓷構成的平板狀的基材。例如陶瓷介電質基板11包含氧化鋁(Al2O3)。例如陶瓷介電質基板11由高純度的氧化鋁形成。 陶瓷介電質基板11中的氧化鋁的濃度為例如99原子百分比(atomic percent)(atomic%)以上、100atomic%以下。藉由使用高純度的氧化鋁，可提高陶瓷介電質基板11的耐電漿性。陶瓷介電質基板11具有：載置吸附的對象物W之第一主表面11a；與第一主表面11a相反側之第二主表面11b。吸附的對象物W例如為矽晶圓等的半導體基板。
在陶瓷介電質基板11配設有電極12。電極12配設於陶瓷介電質基板11的第一主表面11a與第二主表面11b之間。電極12以插入於陶瓷介電質基板11之中的方式形成。靜電吸盤110藉由對電極12施加吸附保持用電壓80，在電極12的第一主表面11a側產生電荷，利用靜電力吸附保持對象物W。
此處，在本實施形態的說明中，擬將自底板50朝向陶瓷介電質基板11的方向稱為Z方向(相當於第一方向的一例)，將與Z方向略正交的方向之一稱為Y方向(相當於第二方向的一例)，將略正交於Z方向及Y方向的方向稱為X方向(相當於第二方向的一例)。
電極12的形狀是沿著陶瓷介電質基板11的第一主表面11a及第二主表面11b的薄膜狀。電極12是用以吸附保持對象物W的吸附電極。電極12既可以是單極型也可以是雙極型。圖1所示的電極12是雙極型，在同一面上配設有2極的電極12。
在電極12配設有延伸於陶瓷介電質基板11的第二主表面11b側的連接部20。連接部20例如是與電 極12導通的介層(via)(實心型)或介層孔(via hole)(空心型)。連接部20也可以是藉由硬銲(brazing)等的適切的方法連接的金屬端子。
底板50是支撐陶瓷介電質基板11的構件。陶瓷介電質基板11透過圖2(a)所示的接著部60固定在底板50之上。接著部60例如能以矽接著劑(silicone adhesive)硬化者
底板50例如是金屬製。底板50例如分成鋁製的上部50a與下部50b，在上部50a與下部50b之間設置有連通道55。連通道55的一端側連接於輸入道51，連通道55的他端側連接於輸出道52。
底板50也發揮進行靜電吸盤110的溫度調整的作用。例如在將靜電吸盤110冷卻的情形下，從輸入道51流入冷卻介質(cooling medium)，使其通過連通道55從輸出道52流出。據此，藉由冷卻介質吸收底板50的熱，可冷卻安裝在其上的陶瓷介電質基板11。另一方面，在將靜電吸盤110保溫的情形下，也可將保溫介質放入連通道55內。也可將發熱體內建於陶瓷介電質基板11或底板50。藉由調整底板50或陶瓷介電質基板11的溫度，可調整藉由靜電吸盤110吸附保持的對象物W的溫度。
而且，在陶瓷介電質基板11的第一主表面11a側，依照需要設置有點13，在點13之間設置有溝14。也就是說，第一主表面11a是凹凸面，具有凹部與凸部。第一主表面11a的凸部相當於點13，第一主表面11a的凹 部相當於溝14。溝14在XY平面內連續延伸。在載置於靜電吸盤110的對象物W的背面與包含溝14的第一主表面11a之間形成有空間。
陶瓷介電質基板11具有與溝14連接的貫通孔15。貫通孔15由第二主表面11b到第一主表面11a被設置。也就是說，貫通孔15從第二主表面11b到第一主表面11a為止延伸於Z方向，貫通陶瓷介電質基板11。
藉由適宜選擇點13的高度(溝14的深度)、點13及溝14的面積比率、形狀等，可將對象物W的溫度或附著於對象物W的微粒控制在適合的狀態。
在底板50設置有氣體導入道53。氣體導入道53以例如貫通底板50的方式被設置。氣體導入道53也可以不貫通底板50而從其他的氣體導入道53的途中分岔而設置到陶瓷介電質基板11側。而且，氣體導入道53也可以設置於底板50的複數處。
氣體導入道53與貫通孔15連通。也就是說，流入氣體導入道53的氣體(氦(He)等)在通過氣體導入道53之後流入貫通孔15。
流入貫通孔15的氣體在通過貫通孔15之後流入設置於對象物W與包含溝14的第一主表面11a之間的空間。據此，可藉由氣體直接冷卻對象物W。
第一多孔質部90可設置於例如在Z方向上底板50與陶瓷介電質基板11的第一主表面11a之間且與氣體導入道53對向的位置。例如第一多孔質部90被設置於 陶瓷介電質基板11的貫通孔15。例如第一多孔質部90被插入於貫通孔15。
圖2(a)及圖2(b)是舉例說明與實施形態有關的靜電吸盤之示意圖。圖2(a)舉例說明第一多孔質部90的周邊。圖2(a)相當於圖1所示的區域A的放大視圖。圖2(b)是舉例說明第一多孔質部90之俯視圖。
而且，圖2(c)是用以舉例說明與其他的實施形態有關的第一緻密部92之示意剖面圖。
此外，為了避免變得煩雜，在圖2(a)、(c)中省略點13(例如參照圖1)而進行了描繪。
在該例子中，貫通孔15具有孔部15a與孔部15b(相當於第一孔部的一例)。孔部15a的一端位於陶瓷介電質基板11的第二主表面11b。
而且，陶瓷介電質基板11可具有在Z方向上位於第一主表面11a與第一多孔質部90之間的孔部15b。孔部15b與孔部15a連通，延伸至陶瓷介電質基板11的第一主表面11a。也就是說，孔部15b的一端位於第一主表面11a(溝14)。孔部15b是連結第一多孔質部90與溝14的連結孔。孔部15b的直徑(沿著X方向的長度)比孔部15a的直徑(沿著X方向的長度)小。藉由設置直徑小的孔部15b，可提高形成於陶瓷介電質基板11與對象物W之間的空間(例如包含溝14的第一主表面11a)的設計的自由度。例如如圖2(a)所示，可使溝14的寬度(沿著X方向的長度)比第一多孔質部90的寬度(沿著X方向的長度)短。據此，例如 可抑制形成於陶瓷介電質基板11與對象物W之間的空間中的放電。
孔部15b的直徑為例如0.05毫米(mm)以上、0.5mm以下。孔部15a的直徑為例如1mm以上、5mm以下。此外，孔部15b也可以與孔部15a間接地連通。也就是說，也可以設置有連接孔部15a與孔部15b的孔部15c(相當於第二孔部的一例)。如圖2(a)所示，孔部15c可設置於陶瓷介電質基板11。孔部15c也可設置於第一多孔質部90。孔部15c也可設置於陶瓷介電質基板11及第一多孔質部90。也就是說，陶瓷介電質基板11及第一多孔質部90的至少任一個可具有位於孔部15b與第一多孔質部90之間的孔部15c。此情形，若孔部15c被設置於陶瓷介電質基板11，則可提高孔部15c的周圍中的強度，可抑制孔部15c的周邊中的傾斜等的發生。因此，可更有效地抑制電弧放電的發生。若孔部15c被設置於第一多孔質部90，則孔部15c與第一多孔質部90的對準變的容易。因此，使電弧放電的降低與氣體流動的順暢化並存變的更容易。孔部15a、孔部15b及孔部15c的各個例如為延伸於Z方向的圓筒狀。
此情形，在X方向或Y方向上，可使孔部15c的尺寸比第一多孔質部90的尺寸小，比孔部b的尺寸大。依照與本實施形態有關的靜電吸盤110，藉由設置於與氣體導入道53對向的位置的第一多孔質部90，可確保流動於孔部15b的氣體的流量，同時可提高對電弧放電的抗性。而且，由於使孔部15c的X方向或Y方向上的尺寸大 於孔部15b的該尺寸，因此可將導入到尺寸大的第一多孔質部90的氣體的大部分經由孔部15c導入到尺寸小的孔部15b。也就是說，可謀求電弧放電的降低與氣體流動的順暢化。
如前述，陶瓷介電質基板11具有在第一主表面11a開口，與第一孔部15連通的至少一個溝14。在Z方向上，可使孔部15c的尺寸比溝14的尺寸小。據此，可經由溝14將氣體供給至第一主表面11a側。因此，將氣體供給至第一主表面11a的更寬廣的範圍變的容易。而且，由於使孔部15c的X方向或Y方向上的尺寸比溝14的尺寸小，因此可縮短氣體通過孔部15c的時間。也就是說，可謀求氣體流動的順暢化，同時可更有效地抑制電弧放電的發生。
如前述，可在陶瓷介電質基板11與底板50之間設置接著部60。在Z方向上，可使孔部15c的尺寸比接著部60的尺寸小。據此，可提高陶瓷介電質基板11與底板50的接合強度。而且，由於可使Z方向上的孔部15c的尺寸比接著部60的尺寸小，因此可謀求氣體流動的順暢化，同時可更有效地抑制電弧放電的發生。
在該例子中，第一多孔質部90被設置於孔部15a。因此，第一多孔質部90的頂面90U不露出於第一主表面11a。也就是說，第一多孔質部90的頂面90U位於第一主表面11a與第二主表面11b之間。另一方面，第一多孔質部90的底面90L露出於第二主表面11b。
第一多孔質部90可具有多孔部91、第一緻密部92及第二緻密部93。
多孔部91具有複數個孔。第一緻密部92比多孔部91還緻密。在投影到對由底板50朝向陶瓷介電質基板11的第一方向(Z方向)垂直的平面(XY平面)時，第一緻密部92與第一孔部15b重疊，多孔部91與第一孔部15b不重疊而構成。依照這種構成，產生的電流迂回流動於第一緻密部。因此，因可加長電流流動的距離(導電路徑)，故電子難以被加速，進而可抑制電弧放電的發生。依照該靜電吸盤，可確保氣流，同時可有效地抑制電弧放電的發生。
在該例子中，在投影到對Z方向垂直的平面時，在第一緻密部92的周圍配設有多孔部91。因在與第一孔部15b對向的位置配置第一緻密部92而提高對電弧放電的抗性，同時在其周圍配設多孔部91，故可確保充分的氣流。也就是說，可使電弧放電的降低與氣體流動的順暢化並存。
也可以使第一緻密部92之沿著Z方向的長度比第一多孔質部90之沿著Z方向的長度還小。在Z方向上，在第一緻密部92與底板50之間配設多孔部91也可以。依照該等的構成，可抑制電弧放電的發生，同時可謀求氣流的順暢化。
第一緻密部92之沿著Z方向的長度與第一多孔質部90之沿著Z方向的長度略相同也可以。藉由使第一緻密部92的長度充分長，可更有效地抑制電弧放電的發 生。
第一緻密部92由實質上不具有孔的緻密體構成也可以，且若比多孔部91還緻密，則也可以具有複數個孔而構成。在第一緻密部92具有複數個孔的情形下，使該孔的直徑比多孔部91所具有的孔的直徑還小較佳。
可使第一緻密部92的孔隙率(百分比：%)比多孔部91的孔隙率(%)低。因此，可使第一緻密部92的密度(克/立方公分：g/cm3)比多孔部91的密度(g/cm3)高。
此處，電弧放電時常因電流自陶瓷介電質基板11側朝向底板50側流動於孔部15b的內部而發生。因此，若具有低的孔隙率的第一緻密部92配設於孔部15b的近旁，則如圖2(a)所示，電流200迂回流動於第一緻密部92。因此，因可加長電流200流動的距離(導電路徑)，故電子難以被加速，進而可抑制電弧放電的發生。
第一緻密部92的孔隙率為例如第一緻密部92所包含的空間(孔)的體積在第一緻密部92的全體積所佔的比例。多孔部91的孔隙率為例如多孔部91所包含的空間(孔)的體積在多孔部91的全體積所佔的比例。例如多孔部91的孔隙率為5%以上、40%以下，較佳為10%以上、30%以下，第一緻密部92的孔隙率為0%以上、5%以下。此情形，第一緻密部92的孔隙率以多孔部91的孔隙率的50%以下較佳。也就是說，第一緻密部92配設於多孔部91。第一緻密部92與孔部15b對向。第一緻密部92的孔隙率為多孔部91的孔隙率的50%以下。
而且，使第一緻密部92所具有的孔的直徑成為多孔部91所具有的孔的直徑的80%以下也可以。
而且，也可以使第一緻密部92不具有孔而構成。
即使第一緻密部92所具有的孔的直徑成為多孔部91所具有的孔的直徑的80%以下，或者第一緻密部92不具有孔，也可得到與前述的具有孔隙率的情形同樣的效果。也就是說，即使如此，也因可加長電流200流動的距離(導電路徑)，故使電子難以被加速，進而可抑制電弧放電的發生。
在Z方向上，第一緻密部92的氣體導入道53側的面既可以配設於多孔部91的內部，也可以自多孔部91的氣體導入道53側的面露出。第一緻密部92的孔部15b側的面既可以配設於多孔部91的內部，也可以自多孔部91的孔部15b側的面露出。若第一緻密部92的孔部15b側的面自多孔部91的孔部15b側的面露出，則可加長絕緣距離，故可抑制孔部15b成為放電的路徑。若第一緻密部92的氣體導入道53側的面自多孔部91的氣體導入道53側的面露出，則可加長絕緣距離，故可抑制孔部15b成為放電的路徑。例如如圖2(c)所示，第一緻密部92自多孔部91的氣體導入道53側的面到多孔部91的孔部15b側的面為止延伸於Z方向較佳。如此可更抑制電弧放電的發生。
而且，使在沿著Z方向看時，孔部15b與第一緻密部92重疊較佳。如此可藉由第一緻密部92確實地使自陶瓷介電質基板11側朝向底板50側流動的電流迂回於孔部15b的內部。因此，因可加長絕緣距離，故可抑制 孔部15b成為放電的路徑。
可使第二緻密部93成孔比多孔部91少的區域或者實質上不具有孔的區域。或者也可以是孔徑比多孔部91的孔徑小的多孔構造。可使第二緻密部93的孔隙率(百分比：%)比多孔部91的孔隙率(%)還低。因此，可使第二緻密部93的密度(克/立方公分：g/cm3)比多孔部91的密度(g/cm3)還高。藉由第二緻密部93比多孔部91還緻密，使得例如第二緻密部93的剛性(機械強度)比多孔部91的剛性高。
第二緻密部93的孔隙率為例如第二緻密部93所包含的空間(孔)的體積在第二緻密部93的全體積所佔的比例。例如第二緻密部93的孔隙率為0%以上、5%以下。
第一多孔質部90為柱狀(例如圓柱狀)。
多孔部91為柱狀(例如圓柱狀)。
第一緻密部92為板狀(例如圓板狀)或柱狀(例如圓柱狀)。
第二緻密部93與多孔部91相接，或者與多孔部91接續。如圖2(b)所示，在沿著Z方向看時，第二緻密部93包圍多孔部91的外周。第二緻密部93為包圍多孔部91的側面91s的筒狀(例如圓筒狀)。換言之，多孔部91設置成將第二緻密部93貫通於Z方向。從氣體導入道53流入貫通孔15的氣體通過設置於多孔部91的複數個孔而供給至溝14。
藉由設置具有這種多孔部91的第一多孔質部 90，可確保流動於貫通孔15的氣體的流量，同時可提高對電弧放電的抗性。而且，藉由第一多孔質部90具有第二緻密部93，可提高第一多孔質部90的剛性(機械強度)。而且，藉由第一多孔質部90具有第一緻密部92，可更抑制電弧放電的發生。
例如第一多孔質部90與陶瓷介電質基板11一體化。兩個構件一體化的狀態是指兩個構件例如藉由燒結等而化學地結合的狀態。在兩個構件之間不設置用以對他方的構件固定一方的構件的材料(例如接著劑)。也就是說，在第一多孔質部90與陶瓷介電質基板11之間未設置有接著劑等的其他的構件，第一多孔質部90與陶瓷介電質基板11一體化。
更具體而言，在第一多孔質部90與陶瓷介電質基板11一體化的狀態下，第一多孔質部90的側面(第二緻密部93的側面93s)與貫通孔15的內壁15w相接，第一多孔質部90藉由第一多孔質部90所接觸的內壁15w支撐，對陶瓷介電質基板11固定。
例如在成為陶瓷介電質基板11的燒結前的基材設置貫通孔，將第一多孔質部90嵌入於該貫通孔。藉由在該狀態下對陶瓷介電質基板11(及嵌合的第一多孔質部90)進行燒結，可使第一多孔質部90與陶瓷介電質基板11一體化。
如此，第一多孔質部90藉由與陶瓷介電質基板11一體化而對陶瓷介電質基板11固定。據此，與藉由 接著劑等將第一多孔質部90固定於陶瓷介電質基板11的情形比較，可提高靜電吸盤110的強度。例如不發生因接著劑的腐蝕或沖蝕(erosion)等造成靜電吸盤的劣化。
使第一多孔質部90與陶瓷介電質基板11一體化的情形，力自陶瓷介電質基板11施加於第一多孔質部90的外周的側面。另一方面，為了確保氣體的流量，在第一多孔質部90設置複數個孔的情形，第一多孔質部90的機械強度降低。因此，在使第一多孔質部與陶瓷介電質基板11一體化時，有藉由自陶瓷介電質基板施加於第一多孔質部90的力而使第一多孔質部90破損之虞。
相對於此，藉由第一多孔質部90具有第二緻密部93，可提高第一多孔質部90的剛性(機械強度)，可使第一多孔質部90與陶瓷介電質基板11一體化。
此外，在實施形態中第一多孔質部90未必與陶瓷介電質基板11一體化也可以。例如如圖12所示，使用接著劑將第一多孔質部90安裝於陶瓷介電質基板也可以。
而且，第二緻密部93位於形成貫通孔15的陶瓷介電質基板11的內壁15w與多孔部91之間。也就是說，在第一多孔質部90的內側設置有多孔部91與第一緻密部92，在外側設置有第二緻密部93。而且，在X方向或Y方向上，第一緻密部92設置於多孔部91的中央區域。藉由在第一多孔質部90的外側設置有第二緻密部93，可提高對自陶瓷介電質基板11施加於第一多孔質部90的力 的剛性。據此，可容易使第一多孔質部90與陶瓷介電質基板11一體化。而且，例如在第一多孔質部90與陶瓷介電質基板11之間設置有接著構件61(參照圖12)時，可藉由第二緻密部93抑制通過第一多孔質部90內的氣體接觸接著構件61。據此，可抑制接著構件61的劣化。而且，藉由在第一多孔質部90的內側設置有多孔部91，可抑制陶瓷介電質基板11的貫通孔15被第二緻密部93堵塞，可確保氣體的流量。
第二緻密部93的厚度(多孔部91的側面91s與第二緻密部93的側面93s之間的長度L0)為例如100μm以上、1000μm以下。
第一多孔質部90的材料使用具有絕緣性的陶瓷。第一多孔質部90(多孔部91、第一緻密部92及第二緻密部93的各個)包含氧化鋁(Al2O3)、氧化鈦(TiO2)及氧化釔(Y2O3)的至少任一個。據此，可得到第一多孔質部90的高的耐受電壓與高的剛性。
例如第一多孔質部90以氧化鋁、氧化鈦及氧化釔的任一個作為主成分。
此情形，可使陶瓷介電質基板11的氧化鋁的純度比第一多孔質部90的氧化鋁的純度高。據此，可確保靜電吸盤110的耐電漿性等的性能，且可確保第一多孔質部90的機械強度。作為一例，藉由使第一多孔質部90含有微量的添加物而促進第一多孔質部90的燒結，使氣孔的控制及機械強度的確保成為可能。
在本說明書中，陶瓷介電質基板11的氧化鋁等的陶瓷純度可藉由X射線螢光分析(X-ray fluorescence analysis)、ICP-AES法(Inductively Coupled Plasma-Atomic Emission Spectrometry：感應耦合電漿原子發射光譜分析儀法)等進行測定。
例如多孔部91的材料、第一緻密部92的材料及第二緻密部93的材料相同。但是，多孔部91的材料、第一緻密部92的材料及第二緻密部93的材料不同也可以。多孔部91的材料的組成、第一緻密部92的材料的組成及第二緻密部93的材料的組成不同也可以。
而且，如圖2(a)所示，多孔部91(後述的複數個稀疏部分94)與電極12之間的X方向或Y方向的距離D1比第一主表面11a與電極12之間的Z方向的距離D2長。藉由更加長設置於第一多孔質部90的多孔部91與電極12之間的X方向或Y方向上的距離D1，可抑制在第一多孔質部90的放電。而且，藉由更縮短第一主表面11a與電極12之間的Z方向上的距離D2，可加大吸附載置於第一主表面11a的對象物W的力。
圖3(a)及圖3(b)是舉例說明與實施形態有關的靜電吸盤的第一多孔質部之示意圖。
圖3(a)是沿著Z方向看的第一多孔質部90之俯視圖，圖3(b)是第一多孔質部90的ZY平面上的剖面圖。
如圖3(a)及圖3(b)所示，在該例子中，多孔部91具有複數個稀疏部分94與緊密部分95。複數個稀疏 部分94的各個具有複數個孔。緊密部分95比稀疏部分94還緻密。也就是說，緊密部分95是孔比稀疏部分94少的部分，或者實質上不具有孔的部分。緊密部分95的孔隙率比稀疏部分94的孔隙率低。因此，緊密部分95的密度比稀疏部分94的密度高。緊密部分95的孔隙率也可以與第一緻密部92的孔隙率或第二緻密部93的孔隙率相同。藉由緊密部分95比稀疏部分94還緻密，使得緊密部分95的剛性比稀疏部分94的剛性高。
1個稀疏部分94的孔隙率例如為該稀疏部分94所包含的空間(孔)的體積在該稀疏部分94的全體積所佔的比例。緊密部分95的孔隙率例如為緊密部分95所包含的空間(孔)的體積在緊密部分95的全體積所佔的比例。例如稀疏部分94的孔隙率為20%以上、60%以下，較佳為30%以上、50%以下，緊密部分95的孔隙率為0%以上、5%以下。
複數個稀疏部分94的各個延伸於Z方向。例如複數個稀疏部分94的各個為柱狀(圓柱狀或多角柱狀)，設置成將多孔部91貫通於Z方向。緊密部分95位於複數個稀疏部分94彼此之間。緊密部分95為將互相鄰接的稀疏部分94隔開的壁狀。如圖3(a)所示，在沿著Z方向看時，緊密部分95設置成包圍複數個稀疏部分94的各個的外周。緊密部分95在多孔部91的外周中與第二緻密部93接續。
設置於多孔部91內的稀疏部分94的數目為 例如50個以上、1000個以下。如圖3(a)所示，在沿著Z方向看時，複數個稀疏部分94彼此為互相大致相同的大小。例如在沿著Z方向看時，複數個稀疏部分94在多孔部91內等向性地均勻地分散。例如鄰接的稀疏部分94彼此的距離(亦即緊密部分95的厚度)大致一定。
例如在沿著Z方向看時，第二緻密部93的側面93s與複數個稀疏部分94之中最靠近側面93s的稀疏部分94之間的距離L11為100μm以上、1000μm以下。
此外，多孔部91為三維地隨機分散有複數個孔也可以。
但是，若在多孔部91設置複數個稀疏部分94與比稀疏部分94還緻密的緊密部分95，則與在多孔區域內三維地隨機分散有複數個孔的情形比較，可確保對電弧放電的抗性與流動於貫通孔15的氣體的流量，同時可提高第一多孔質部90的剛性。
例如若多孔區域的孔隙率變大，則氣體的流量變大，另一方面對電弧放電的抗性及剛性降低。相對於此，藉由設置緊密部分95，即使是加大孔隙率的情形，也可抑制對電弧放電的抗性及剛性的降低。
例如在沿著Z方向看時，假定包含複數個稀疏部分94的全部的最小的圓、橢圓或多角形。可將該圓、橢圓或多角形的內側當作多孔部91而將該圓、橢圓或多角形的外側考慮為第二緻密部93。
如以上說明的，第一多孔質部90可具有：具 有包含第一孔及第二孔的複數個孔96之複數個稀疏部分94；具有比稀疏部分94的密度高的密度之緊密部分95。複數個稀疏部分94的各個延伸於Z方向。緊密部分95位於複數個稀疏部分94彼此之間。稀疏部分94具有設置於孔96(第一孔)與孔96(第二孔)之間的壁部97。在X方向或Y方向上，可使壁部97的尺寸的最小值比緊密部分95的尺寸的最小值小。據此，因在第一多孔質部90設置有延伸於Z方向的稀疏部分94與緊密部分95，故可確保對電弧放電的抗性與氣體流量，同時可提高第一多孔質部90的機械強度(剛性)。此外，孔96及壁部97的詳細係於後述(參照圖5)。
在X方向或Y方向上，可使設置於複數個稀疏部分94的各個的複數個孔96的尺寸比緊密部分95的尺寸小。據此，因可充分減小複數個孔96的尺寸，故可更提高對電弧放電的抗性。
而且，設置於複數個稀疏部分94的各個的複數個孔96的縱橫比(aspect ratio)能以30以上、10000以下。據此，可更提高對電弧放電的抗性。更佳為複數個孔96的縱橫比的下限為100以上，上限為1600以下。
而且，在X方向或Y方向上，設置於複數個稀疏部分94的各個的複數個孔96的尺寸能以1微米以上、20微米以下。據此，因可排列孔96的尺寸為1~20微米之延伸於一方向的孔96，故可謀求對電弧放電的高的抗性。
而且，如後述的圖6(a)、(b)所示，在沿著Z方向看時，第一孔96a位於稀疏部分94的中心部，複數個孔96之中與第一孔96a鄰接且包圍第一孔96a的孔96b~96g的數目能以6。據此，在平面視中(在沿著Z方向看時)，能以高的等向性且高的密度配置複數個孔96。據此，可確保對電弧放電的抗性與流動的氣體的流量，同時可提高第一多孔質部90的剛性。
圖4是舉例說明與實施形態有關的靜電吸盤的第一多孔質部之示意俯視圖。
圖4顯示沿著Z方向看的第一多孔質部90的一部分，相當於圖3(a)的放大視圖。
在沿著Z方向看時，複數個稀疏部分94的各個為略六角形(略正六角形)。在沿著Z方向看時，複數個稀疏部分94具有：第一稀疏部分94a；包圍第一稀疏部分94a之6個稀疏部分94(第二~第七稀疏部分94b~94g)。
第二~第七稀疏部分94b~94g與第一稀疏部分94a鄰接。第二~第七稀疏部分94b~94g是複數個稀疏部分94之中最接近第一稀疏部分94a的稀疏部分94。
第二稀疏部分94b及第三稀疏部分94c與第一稀疏部分94a在X方向上並排。也就是說，第一稀疏部分94a位於第二稀疏部分94b與第三稀疏部分94c之間。
第一稀疏部分94a之沿著X方向的長度L1(第一稀疏部分94a的直徑)比第一稀疏部分94a與第二稀疏部分94b之間之沿著X方向的長度L2長，比第一稀疏部分 94a與第三稀疏部分94c之間之沿著X方向的長度L3長。
此外，長度L2及長度L3分別相當於緊密部分95的厚度。也就是說，長度L2是第一稀疏部分94a與第二稀疏部分94b之間的緊密部分95之沿著X方向的長度。長度L3是第一稀疏部分94a與第三稀疏部分94c之間的緊密部分95之沿著X方向的長度。長度L2與長度L3大致相同。例如長度L2是長度L3的0.5倍以上、2.0倍以下。
而且，長度L1與第二稀疏部分94b之沿著X方向的長度L4(第二稀疏部分94b的直徑)大致相同，與第三稀疏部分94c之沿著X方向的長度L5(第三稀疏部分95c的直徑)大致相同。例如長度L4及長度L5的各個為長度L1的0.5倍以上、2.0倍以下。
如此，第一稀疏部分94a鄰接於複數個稀疏部分94之中的6個稀疏部分94並被6個稀疏部分94包圍。也就是說，在沿著Z方向看時，在多孔部91的中心部中與1個稀疏部分94鄰接的稀疏部分94的數目為6。據此，在平面視中(在沿著Z方向看時)，能以高的等向性且高的密度配置複數個稀疏部分94。據此，可確保對電弧放電的抗性與流動於貫通孔15的氣體的流量，同時可提高第一多孔質部90的剛性。而且，可抑制對電弧放電的抗性的不均、流動於貫通孔15的氣體的流量的不均及第一多孔質部90的剛性的不均。
稀疏部分94的直徑(長度L1、L4或L5等)為 例如50μm以上、500μm以下。緊密部分95的厚度(長度L2或L3等)為例如10μm以上、100μm以下。稀疏部分94的直徑比緊密部分95的厚度大。而且，緊密部分95的厚度比第二緻密部93的厚度薄。
圖5是舉例說明與實施形態有關的靜電吸盤的第一多孔質部之示意俯視圖。
圖5顯示沿著Z方向看的第一多孔質部90的一部分。圖5是1個稀疏部分94的周邊的放大視圖。
如圖5所示，在該例子中，稀疏部分94具有：複數個孔96；設置於複數個孔96彼此之間的壁部97。
複數個孔96的各個延伸於Z方向。複數個孔96的各個為延伸於一方向的毛細管狀(一維毛細管構造)，將稀疏部分94貫通於Z方向。壁部97為將互相鄰接的孔96隔開的壁狀。如圖5所示，在沿著Z方向看時，壁部97設置成包圍複數個孔96的各自的外周。壁部97在稀疏部分94的外周中與緊密部分95接續。
設置於1個稀疏部分94內的孔96的數目為例如50個以上、1000個以下。如圖5所示，在沿著Z方向看時，複數個孔96彼此為互相大致相同的大小。例如在沿著Z方向看時，複數個孔96在稀疏部分94內等向性地均勻地分散。例如鄰接的孔96彼此的距離(亦即壁部97的厚度)大致一定。
如此，藉由延伸於一方向的孔96排列在稀疏部分94內，與在稀疏部分內三維地隨機分散有複數個孔的 情形比較，能以少的不均實現對電弧放電的高的抗性。
此處，就複數個孔96的[毛細管狀構造]更進一步進行說明。
近幾年，更進行了以半導體的高集積化為目的的電路線寬的細線化、電路間距的微細化。被要求對靜電吸盤施加更進一步的高功率，在更高水準下的吸附對象物的溫度控制。在這種背景下，被要求即使在高功率環境下也確實地抑制電弧放電，同時充分確保氣體流量，並且高精度地控制其流量。在與本實施形態有關的靜電吸盤110中，在為了防止氦供給孔(氣體導入道53)中的電弧放電而以往就已經設置的陶瓷插塞(ceramic plug)(第一多孔質部90)中，減小該孔徑(孔96的直徑)到例如數μm~十幾μm的水準為止(關於孔96的直徑的詳細於後述)。若直徑減小到該水準，則有氣體的流量控制變的困難之虞。因此在本發明中，例如更對孔96其形狀下功夫以使孔96沿著Z方向。具體而言，以往是藉由比較大的孔確保流量，且藉由使其形狀成三維地複雜來達成防止電弧放電。另一方面在本發明中，藉由使孔96微細到例如其直徑為數μm~十幾μm的水準而達成防止電弧放電，相反地藉由使其形狀單純化確保流量。也就是說，基於與以往完全不同的思想而想到了本發明。
此外，稀疏部分94的形狀不限於六角形，也可以是圓(或橢圓)及其他的多角形。例如在沿著Z方向看時，假定包含以10μm以下的間隔排列的複數個孔96的全 部之最小的圓、橢圓或多角形。可將該圓、橢圓或多角形的內側當作稀疏部分94，將該圓、橢圓或多角形的外側考慮為緊密部分95。
圖6(a)及圖6(b)是舉例說明與實施形態有關的靜電吸盤的第一多孔質部之示意俯視圖。
圖6(a)及圖6(b)顯示沿著Z方向看的第一多孔質部90的一部分，是顯示1個稀疏部分94內的孔96的放大視圖。
如圖6(a)所示，在沿著Z方向看時，複數個孔96具有：位於稀疏部分94的中心部之第一孔96a；包圍第一孔96a之6個孔96(第二~第七孔96b~96g)。第二~第七孔96b~96g與第一孔96a鄰接。第二~第七孔96b~96g是複數個孔96之中最接近第一孔96a的孔96。
第二孔96b及第三孔96c與第一孔96a在X方向上並排。也就是說，第一孔96a位於第二孔96b與第三孔96c之間。
例如第一孔96a之沿著X方向的長度L6(第一孔96a的直徑)比第一孔96a與第二孔96b之間之沿著X方向的長度L7長，比第一孔96a與第三孔96c之間之沿著X方向的長度L8長。
此外，長度L7及長度L8分別相當於壁部97的厚度。也就是說，長度L7是第一孔96a與第二孔96b之間的壁部97之沿著X方向的長度。長度L8是第一孔96a與第三孔96c之間的壁部97之沿著X方向的長度。長度L7與長度L8大致相同。例如長度L7是長度L8的0.5倍 以上、2.0倍以下。
而且，長度L6與第二孔96b之沿著X方向的長度L9(第二孔96b的直徑)大致相同，與第三孔96c之沿著X方向的長度L10(第三孔96c的直徑)大致相同。例如長度L9及長度L10的各個為長度L6的0.5倍以上、2.0倍以下。
例如若孔的直徑小，則對電弧放電的抗性及剛性提高。另一方面，若孔的直徑大，則可加大氣體的流量。孔96的直徑(長度L6、L9或L10等)為例如1微米(μm)以上、20μm以下。藉由排列直徑1~20μm之延伸於一方向的孔，可藉由少的不均實現對電弧放電的高的抗性。更佳為孔96的直徑為3μm以上、10μm以下。
此處，就孔96的直徑的測定方法進行說明。使用掃描式電子顯微鏡(scanning electron microscope)(例如日立高新技術公司(Hitachi High：Technologies)、S-3000)藉由1000倍以上的倍率取得影像。使用市售品的影像分析軟體，就孔96算出100個份的相當於圓的直徑，以其平均值當作孔96的直徑。
抑制複數個孔96的直徑不均更佳。藉由減小直徑的不均，可更精密地控制流動的氣體的流量及耐受電壓。作為複數個孔96的直徑的不均，可利用在上述孔96的直徑的算出中取得的100個份的相當於圓的直徑的累積分布(cumulative distribution)。具體而言，適用在粒度分布測定(particle size distribution measurement)一般被使用的累積 分布50vol%時的粒徑D50(中值粒徑(median size))及累積分布90vol%時的粒徑D90的概念，使用以橫軸為孔徑(μm)，以縱軸為相對孔量(%)時的孔96的累積分布圖，求出該孔徑的累積分布50vol%時的孔徑(相當於D50直徑)及累積分布90vol%時的孔徑(相當於D90直徑)。將複數個孔96的直徑的不均抑制為滿足D50：D90
Figure 110145168-A0305-02-0033-1
1：2的關係的程度較佳。
壁部97的厚度(長度L7、L8等)為例如1μm以上、10μm以下。壁部97的厚度比緊密部分95的厚度薄。
如此，第一孔96a鄰接於複數個孔96之中的6個孔96並被6個孔96包圍。也就是說，在沿著Z方向看時，在稀疏部分94的中心部中與1個孔96鄰接的孔96的數目為6。據此，在平面視中，能以高的等向性且高的密度配置複數個孔96。據此，可確保對電弧放電的抗性與流動於貫通孔15的氣體的流量，同時可提高第一多孔質部90的剛性。而且，可抑制對電弧放電的抗性的不均、流動於貫通孔15的氣體的流量的不均及第一多孔質部90的剛性的不均。
圖6(b)顯示稀疏部分94內的複數個孔96的配置的另一例。如圖6(b)所示，在該例子中，複數個孔96以第一孔96a為中心配置成同心圓狀。據此，在平面視中，能以高的等向性且高的密度配置複數個孔。
此外，如以上說明的構造的第一多孔質部90例如可使用擠壓成形(extrusion molding)製造。而且，長度 L0~L10的各個可藉由使用掃描式電子顯微鏡等的顯微鏡的觀察進行測定。
就本說明書中的孔隙率的評價進行說明。此處，以第一多孔質部90中的孔隙率的評價為例進行說明。
取得如圖3(a)之俯視圖的影像，藉由影像分析(image analysis)算出複數個稀疏部分94在多孔部91所佔的比例R1。影像的取得係使用掃描式電子顯微鏡(例如日立高新技術公司、S-3000)。加速電壓以15kV、倍率以30倍取得BSE影像(Backscattered Electron image)。例如影像尺寸為1280×960像素(pixel)，影像色調為256色調。
複數個稀疏部分94在多孔部91所佔的比例R1的算出係使用影像分析軟體(例如Win-ROOFVer6.5(三谷商事))。
使用Win-ROOFVer6.5之算出比例R1可如下進行。
評價範圍ROI1(參照圖3(a))以包含全部的稀疏部分94的最小圓(或橢圓)。
進行依照單一臨限值(threshold value)(例如0)的二值化(binarization)處理，算出評價範圍ROI1的面積S1。
進行依照兩個臨限值(例如0及136)的二值化處理，算出評價範圍ROI1內的複數個稀疏部分94的合計面積S2。此時，進行稀疏部分94內的填孔處理及被考慮為雜訊(noise)的小的面積的區域的刪除(臨限值：0.002以下)。而且，兩個臨限值係藉由影像的亮度或對比(contrast)適宜調整。
作為面積S2對面積S1的比例，算出比例R1。也就是說，比例R1(%)=(面積S2)/(面積S1)×100。
在實施形態中，複數個稀疏部分94在多孔部91所佔的比例R1為例如40%以上、70%以下，較佳為50%以上、70%以下。比例R1為例如60%左右。
取得如圖5之俯視圖的影像，藉由影像分析算出複數個孔96在稀疏部分94所佔的比例R2。比例R2例如相當於稀疏部分94的孔隙率。影像的取得係使用掃描式電子顯微鏡(例如日立高新技術公司、S-3000)。加速電壓以15kV、倍率以600倍取得BSE影像。例如影像尺寸為1280×960像素，影像色調為256色調。
複數個孔96在稀疏部分94所佔比例R2的算出係使用影像分析軟體(例如Win-ROOFVer6.5(三谷商事))。
使用Win-ROOFVer6.5之算出比例R1可如下進行。
評價範圍ROI2(參照圖5)係以稀疏部分94的形狀以近似的六角形。在評價範圍ROI2內包含有設置於1個稀疏部分94的全部的孔96。
進行依照單一臨限值(例如0)的二值化處理，算出評價範圍ROI2的面積S3。
進行依照兩個臨限值(例如0及96)的二值化處理，算出評價範圍ROI2內的複數個孔96的合計面積S4。此時，進行孔96內的填孔處理及被考慮為雜訊的小的面積區域的刪除(臨限值：1以下)。而且，兩個臨限值係藉由影像的 亮度或對比適宜調整。
作為面積S4對面積S3的比例，算出比例R2。也就是說，比例R2(%)=(面積S4)/(面積S3)×100。
在實施形態中，複數個孔96在稀疏部分94所佔比例R2(稀疏部分94的孔隙率)為例如20%以上、60%以下，較佳為30%以上、50%以下。比例R2為例如40%左右。
多孔部91的孔隙率例如相當於複數個稀疏部分94在多孔部91所佔的比例R1與複數個孔96在稀疏部分94所佔的比例R2的積。例如當比例R1為60%、比例R2為40%時，多孔部91的孔隙率可算出為24%左右。
藉由使用具有這種孔隙率的多孔部91的第一多孔質部90，可確保流動於貫通孔15的氣體的流量，同時可提高耐受電壓。
同樣地，可算出陶瓷介電質基板、第二多孔質部70的孔隙率。此外，掃描式電子顯微鏡的倍率對應觀察對象在例如數十倍~數千倍的範圍中適宜選擇較佳。
圖7(a)及圖7(b)是舉例說明與實施形態有關的另一第一多孔質部之示意圖。
圖7(a)是沿著Z方向看的第一多孔質部90之俯視圖，圖7(b)相當於圖7(a)的一部分的放大視圖。
如圖7(a)及圖7(b)所示，在該例子中，稀疏部分94的平面形狀為圓形。如此，稀疏部分94的平面形狀也可以不是六角形。
圖8是舉例說明與實施形態有關的靜電吸盤之示意剖面圖。
圖8相當於圖2所示的區域B的放大視圖。也就是說，圖8顯示第一多孔質部90(第二緻密部93)與陶瓷介電質基板11的界面F1的近旁。此外，在該例子中，第一多孔質部90及陶瓷介電質基板11的材料使用氧化鋁。
如圖8所示，第一多孔質部90具有：在X方向或Y方向上位於陶瓷介電質基板11側之第一區域90p；與第一區域90p在X方向或Y方向上接續之第二區域90q。第一區域90p及第二區域90q是第一多孔質部90的第二緻密部93的一部分。
第一區域90p在X方向或Y方向上位於第二區域90q與陶瓷介電質基板11之間。第一區域90p是在X方向或Y方向距界面F1為40~60μm左右的區域。也就是說，第一區域90p之沿著X方向或Y方向的寬度W1(對界面F1垂直的方向上的第一區域90p的長度)為例如40μm以上、60μm以下。
而且，陶瓷介電質基板11具有：在X方向或Y方向上位於第一多孔質部90(第一區域90p)側之第一基板區域11p；與第一基板區域11p在X方向或Y方向上接續之第二基板區域11q。第一區域90p與第一基板區域11p相接而被設置。第一基板區域11p在X方向或Y方向上位於第二基板區域11q與第一多孔質部90之間。第一基板區域11p是在X方向或Y方向距界面F1為40~60μm左右 的區域。也就是說，第一基板區域11p之沿著X方向或Y方向的寬度W2(對界面F1垂直的方向上的第一基板區域11p的長度)為例如40μm以上、60μm以下。
圖9(a)及圖9(b)是舉例說明與實施形態有關的靜電吸盤之示意剖面圖。
圖9(a)是圖8所示的第一區域90p的一部分的放大視圖。圖9(b)是圖8所示的第一基板區域11p的一部分的放大視圖。
如圖9(a)所示，第一區域90p包含複數個粒子g1(晶粒(crystal grain))。而且，如圖9(b)所示，第一基板區域11p包含複數個粒子g2(晶粒)。
第一區域90p中的平均粒徑(mean particle size)(複數個粒子g1的直徑的平均值)與第一基板區域11p中的平均粒徑(複數個粒子g2的直徑的平均值)不同。
藉由第一區域90p中的平均粒徑與第一基板區域11p中的平均粒徑不同，在界面F1上可提高第一多孔質部90的晶粒與陶瓷介電質基板11的晶粒的結合強度(界面強度)。例如可抑制第一多孔質部90自陶瓷介電質基板11剝離及/或晶粒的脫粒。
此外，平均粒徑可使用如圖9(a)及圖9(b)的剖面的影像中的晶粒的相當於圓的直徑的平均值。相當於圓的直徑是指具有與作為對象的平面形狀的面積相同面積的圓的直徑。
陶瓷介電質基板11與第一多孔質部90一體 化也較佳。第一多孔質部90藉由與陶瓷介電質基板11一體化而被固定於陶瓷介電質基板11。據此，與藉由接著劑等將第一多孔質部90固定於陶瓷介電質基板11的情形比較，可提高靜電吸盤的強度。例如可抑制因接著劑的腐蝕或沖蝕(erosion)等造成靜電吸盤的劣化。
在該例子中，第一基板區域11p中的平均粒徑比第一區域90p中的平均粒徑小。由於第一基板區域11p中的粒徑小，因此在第一多孔質部與陶瓷介電質基板的界面上可提高第一多孔質部與陶瓷介電質基板的結合強度。而且，藉由第一基板區域中的粒徑小可提高陶瓷介電質基板11的強度，可抑制因在製作時或製程時發生的應力造成的裂痕(crack)等的風險。例如第一區域90p中的平均粒徑為3μm以上、5μm以下。例如第一基板區域11p中的平均粒徑為0.5μm以上、2μm以下。第一基板區域11p中的平均粒徑為第一區域90p中的平均粒徑的1.1倍以上、5倍以下。
而且，例如第一基板區域11p中的平均粒徑比第二基板區域11q中的平均粒徑小。在與第一區域90p相接而設置的第一基板區域11p中，例如在製程中的燒結時，藉由與第一區域90p之間的擴散等的相互作用而提高與第一區域90p之間的界面強度較佳。另一方面，在第二基板區域11q中，顯現陶瓷介電質基板11的材料本來的特性較佳。藉由使第一基板區域11p中的平均粒徑比第二基板區域11q中的平均粒徑小，可使第一基板區域11p中的 界面強度的擔保與第二基板區域11q中的陶瓷介電質基板11的特性並存。
第一區域90p中的平均粒徑也可以比第一基板區域11p中的平均粒徑小。據此，在第一多孔質部90與陶瓷介電質基板11的界面上，可提高第一多孔質部90與陶瓷介電質基板11的結合強度。而且，因藉由第一區域90p中的平均粒徑小，使得第一多孔質部90的強度變高，故可抑制製程時的粒子的脫落，可減少微粒。
例如在第一多孔質部90及陶瓷介電質基板11的各個中，藉由調整材料的組成及/或溫度等的燒結條件，可調整平均粒徑。例如調整在陶瓷材料的燒結中加入的燒結助劑(sintering additive)的量或濃度。例如作為燒結助劑使用的氧化鎂(MgO)係抑制晶粒的異常成長。
而且，與前述的一樣，也可以使第一區域90p中的平均粒徑比第二基板區域11q中的平均粒徑小。據此，可提高第一區域90p中的機械強度。
再度參照圖2(a)就靜電吸盤110的構造繼續進行說明。靜電吸盤110更具有第二多孔質部70也可以。第二多孔質部70在Z方向上可設置於第一多孔質部90與氣體導入道53之間。例如第二多孔質部70被嵌入底板50之陶瓷介電質基板11側。如圖2(a)所示，例如在底板50之陶瓷介電質基板11側配設有鏜孔(counterbore)部53a。鏜孔部53a配設成筒狀。藉由適切地設計鏜孔部53a的內徑，使得第二多孔質部70被嵌合於鏜孔部53a。
第二多孔質部70的頂面70U露出於底板50的頂面50U。第二多孔質部70的頂面70U與第一多孔質部90的底面90L對向。在該例子中，第二多孔質部70的頂面70U與第一多孔質部90的底面90L之間成為空間SP。空間SP也可以藉由第二多孔質部70及第一多孔質部90的至少任一個填補。也就是說，第二多孔質部70與第一多孔質部90相接也可以。
第二多孔質部70具有：具有複數個孔之陶瓷多孔體71，與陶瓷絕緣膜72。陶瓷多孔體71配設成筒狀(例如圓筒形)，被嵌合於鏜孔部53a。雖然第二多孔質部70的形狀為圓筒形較理想，但不是被限定於圓筒形。陶瓷多孔體71使用具有絕緣性的材料。陶瓷多孔體71的材料例如為Al2O3或Y2O3、ZrO2、MgO、SiC、AlN、Si3N4。陶瓷多孔體71的材料也可以是SiO2等的玻璃。陶瓷多孔體71的材料也可以是Al2O3-TiO2或Al2O3-MgO、Al2O3-SiO2、Al6O13Si2、YAG、ZrSiO4等。
陶瓷多孔體71的孔隙率為例如20%以上、60%以下。陶瓷多孔體71的密度為例如1.5g/cm3以上、3.0g/cm3以下。流過氣體導入道53而來的He等的氣體通過陶瓷多孔體71的複數個孔，自設置於陶瓷介電質基板11的貫通孔15被送到溝14。
陶瓷絕緣膜72設置於陶瓷多孔體71與氣體導入道53之間。陶瓷絕緣膜72比陶瓷多孔體71還緻密。陶瓷絕緣膜72的孔隙率為例如10%以下。陶瓷絕緣膜72 的密度為例如3.0g/cm3以上、4.0g/cm3以下。陶瓷絕緣膜72設置於陶瓷多孔體71的側面。
陶瓷絕緣膜72的材料例如使用Al2O3、Y2O3、ZrO2、MgO等。陶瓷絕緣膜72的材料也可以使用Al2O3-TiO2、Al2O3-MgO、Al2O3-SiO2、Al6O13Si2、YAG、ZrSiO4等。
陶瓷絕緣膜72藉由熔射(thermal spraying)形成於陶瓷多孔體71的側面。熔射是指藉由加熱使塗佈(coating)材料熔融或軟化，成微粒子狀進行加速，使其碰撞陶瓷多孔體71的側面，將扁平地壓壞的粒子凝固、堆積而形成塗膜之方法。陶瓷絕緣膜72例如藉由PVD(Physical Vapor Deposition：物理氣相沉積)或CVD(Chemical Vapor Deposition：化學氣相沉積)、溶膠凝膠法(sol-gel method)、氣溶膠沉積法(aerosol deposition method)等製作也可以。作為陶瓷絕緣膜72在藉由熔射形成陶瓷時，膜厚為例如0.05mm以上、0.5mm以下。
陶瓷介電質基板11的孔隙率為例如1%以下。陶瓷介電質基板11的密度為例如4.2g/cm3。
陶瓷介電質基板11及第二多孔質部70中的孔隙率如前述，藉由掃描式電子顯微鏡測定。密度係根據JIS(Japanese Industrial Standard：日本工業標準)C 2141 5.4.3進行測定。
第二多孔質部70一被嵌合於氣體導入道53的鏜孔部53a，就成為陶瓷絕緣膜72與底板50接觸的狀 態。也就是說，成為在將He等的氣體導引至溝14的貫通孔15與金屬製的底板50之間中介絕緣性高的陶瓷多孔體71及陶瓷絕緣膜72。藉由使用這種第二多孔質部70，與僅將陶瓷多孔體71設置於氣體導入道53的情形比較，可發揮高的絕緣性。
而且，在X方向或Y方向上，可使第二多孔質部70的尺寸比第一多孔質部90的尺寸大。由於可藉由設置這種第二多孔質部70得到更高的耐受電壓，因此可更有效地抑制電弧放電的發生。
而且，設置於第二多孔質部70的複數個孔比設置於第一多孔質部90的複數個孔還三維地分散，可使第一多孔質部90之貫通於Z方向的孔的比例比第二多孔質部70之貫通於Z方向的孔的比例還多。由於可藉由設置具有三維地分散的複數個孔的第二多孔質部70得到更高的耐受電壓，因此可更有效地抑制電弧放電的發生。而且，藉由設置貫通於Z方向的孔的比例多的第一多孔質部90，可謀求氣體流動的順暢化。
而且，在Z方向上可使第二多孔質部70的尺寸比第一多孔質部90的尺寸大。據此，由於可得到更高的耐受電壓，因此可更有效地抑制電弧放電的發生。
而且，可使設置於第二多孔質部70的複數個孔的直徑的平均值比設置於第一多孔質部90的複數個孔的直徑的平均值大。據此，由於設置有孔的直徑大的第二多孔質部70，因此可謀求氣體流動的順暢化。而且，由於 孔的直徑小的第一多孔質部90設置於吸附的對象物側，因此可更有效地抑制電弧放電的發生。
而且，由於可減小複數個孔的直徑的不均，因此可謀求電弧放電之更有效的抑制。
圖10是舉例說明與實施形態有關的靜電吸盤的第二多孔質部70之示意剖面圖。
圖10是陶瓷多孔體71的剖面的一部分的放大視圖。
設置於陶瓷多孔體71的複數個孔71p在陶瓷多孔體71的內部中，三維地分散在X方向、Y方向及Z方向。換言之，陶瓷多孔體71為擴展於X方向、Y方向及Z方向之三維的網狀構造。複數個孔71p在陶瓷多孔體71中例如隨機或均勻地分散。
因複數個孔71p三維地分散，故複數個孔71p的一部分也露出於陶瓷多孔體71的表面。因此，在陶瓷多孔體71的表面形成有細小的凹凸。也就是說，陶瓷多孔體71的表面粗糙。藉由陶瓷多孔體71的表面粗糙度(surface roughness)，可在陶瓷多孔體71的表面容易形成熔射膜(thermal spraying film)之陶瓷絕緣膜72。例如熔射膜與陶瓷多孔體71的接觸提高。而且，可抑制陶瓷絕緣膜72的剝離。
設置於陶瓷多孔體71的複數個孔71p的直徑的平均值比設置於多孔部91的複數個孔96的直徑的平均值大。孔71p的直徑為例如10μm以上、50μm以下。藉由孔的直徑小的多孔部91，可控制(限制)流動於貫通孔15 的氣體的流量。據此，可抑制起因於陶瓷多孔體71的氣體流量的不均。孔71p的直徑及孔96的直徑的測定如前述，可藉由掃描式電子顯微鏡進行。
而且，也能使設置於陶瓷多孔體71的複數個孔71p的直徑的平均值比設置於多孔部91的複數個孔96的直徑的平均值小。據此，因電流難以流動，故可更有效地抑制電弧放電的發生。
複數個孔71p的直徑的平均值只要考慮所需的氣體的流量與電弧放電的抑制而適宜決定即可。
圖11是舉例說明與第一實施形態有關的另一靜電吸盤之示意剖面圖。
圖11與圖2(a)一樣舉例說明第一多孔質部90的周邊。
在該例子中，在設置於陶瓷介電質基板11的貫通孔15未設置有孔部15b(連結第一多孔質部90與溝14的連結孔)。例如貫通孔15的直徑(沿著X方向的長度)在Z方向上不變化，大致一定。
如圖11所示，第一多孔質部90的頂面90U的至少一部分朝陶瓷介電質基板11的第一主表面11a側露出。例如第一多孔質部90的頂面90U之Z方向上的位置與溝14的底部之Z方向上的位置相同。
如此，也可以將第一多孔質部90配置於貫通孔15的略全體。因在貫通孔15未設置有直徑小的連結孔，故可加大流動於貫通孔15的氣體的流量。而且，可在貫通孔15的大部分配置絕緣性高的第一多孔質部90，可得到 對電弧放電的高的抗性。
圖12是舉例說明與第一實施形態有關的另一靜電吸盤之示意剖面圖。
圖12與圖2(a)一樣舉例說明第一多孔質部90的周邊。
在該例子中，第一多孔質部90未與陶瓷介電質基板11一體化。
在第一多孔質部90與陶瓷介電質基板11之間設置有接著構件61(接著劑)。第一多孔質部90藉由接著構件61接著於陶瓷介電質基板11。例如接著構件61設置於第一多孔質部90的側面(第二緻密部93的側面93s)與貫通孔15的內壁15w之間。第一多孔質部90與陶瓷介電質基板11不接觸也可以。
接著構件61例如使用矽接著劑。接著構件61例如是具有彈性的彈性構件。接著構件61的彈性模數(elastic modulus)例如比第一多孔質部90的第二緻密部93的彈性模數低，比陶瓷介電質基板11的彈性模數低。
在藉由接著構件61接著第一多孔質部90與陶瓷介電質基板11的構造中，可將接著構件61作為對第一多孔質部90的熱收縮與陶瓷介電質基板11的熱收縮之差的緩衝材。
(第二實施形態)
圖13(a)是舉例說明與第二實施形態有關的靜電吸盤之示意剖面圖。
圖13(b)是舉例說明第二多孔質部70a之俯視圖。
而且，圖13(c)是舉例說明與第二實施形態有關的靜電吸盤的變形例之示意剖面圖。
在與前述之第一實施形態有關的靜電吸盤的情形下，在第一多孔質部90配設有第一緻密部92。相對於此，在與第二實施形態有關的靜電吸盤的情形下，在第二多孔質部70a配設第三緻密部74。可使其他的構成元件當作與第一實施形態有關的靜電吸盤的情形一樣。
因此，可使圖13(a)~(c)分別對應於圖2(a)~(c)。
如圖13(a)~(c)所示，在第一多孔質部90a配設有多孔部91及第二緻密部93。在第一多孔質部90a未配設有第一緻密部92。
第二多孔質部70a可具有：陶瓷多孔體73(第二多孔部)、第三緻密部74及第四緻密部75。
可使陶瓷多孔體73當作例如與前述的陶瓷多孔體71一樣。
可使第三緻密部74當作例如與前述的第一緻密部92一樣。
如前述，電弧放電時常因電流自陶瓷介電質基板11側朝向底板50側流動於孔部15b的內部而發生。因此，若具有低的孔隙率的第三緻密部74配設於第一多孔質部90a與底板50之間，則如圖13(a)所示，電流200迂回流動於第三緻密部74。因此，因可加長電流200流動的距離(導電路徑)，故電子難以被加速，進而可抑制電弧放電的發生。
可使第四緻密部75當作例如與前述的第二緻密部93一樣。
第四緻密部75與陶瓷多孔體73相接，或者與陶瓷多孔體73接續(一體地形成)。如圖13(b)所示，在沿著Z方向看時，第四緻密部75包圍陶瓷多孔體73的外周。第四緻密部75為包圍陶瓷多孔體73的側面73s的筒狀(例如圓筒狀)。換言之，陶瓷多孔體73設置成將第四緻密部75貫通於Z方向。從氣體導入道53流入第二多孔質部70a的氣體通過設置於陶瓷多孔體73的複數個孔而供給至第一多孔質部90a。
藉由設置具有這種陶瓷多孔體73的第二多孔質部70a，可確保流動於貫通孔15的氣體的流量，同時可提高對電弧放電的抗性。而且，藉由第二多孔質部70a具有第四緻密部75，可提高第二多孔質部70a的剛性(機械強度)。而且，藉由第二多孔質部70a具有第三緻密部74，可更抑制電弧放電的發生。
例如第一多孔質部90a與陶瓷介電質基板11一體化。兩個構件一體化的狀態是指兩個構件例如藉由燒結等而化學地結合的狀態。在兩個構件之間不設置用以對他方的構件固定一方的構件的材料(例如接著劑)。也就是說，在第一多孔質部90a與陶瓷介電質基板11之間未設置有接著劑等的其他的構件，第一多孔質部90a與陶瓷介電質基板11一體化。
更具體而言，在第一多孔質部90a與陶瓷介 電質基板11一體化的狀態下，第一多孔質部90a的側面(第二緻密部93的側面93s)與貫通孔15的內壁15w相接，第一多孔質部90a藉由第一多孔質部90a所接觸的內壁15w支撐，對陶瓷介電質基板11固定。
例如在成為陶瓷介電質基板11的燒結前的基材設置貫通孔，將第一多孔質部90a嵌入於該貫通孔。藉由在該狀態下對陶瓷介電質基板11(及嵌合的第一多孔質部90a)進行燒結，可使第一多孔質部90a與陶瓷介電質基板11一體化。
如此，第一多孔質部90a藉由與陶瓷介電質基板11一體化而對陶瓷介電質基板11固定。據此，與藉由接著劑等將第一多孔質部90a固定於陶瓷介電質基板11的情形比較，可提高靜電吸盤110的強度。例如不發生因接著劑的腐蝕或沖蝕等造成靜電吸盤的劣化。
使第一多孔質部90a與陶瓷介電質基板11一體化的情形，力自陶瓷介電質基板11施加於第一多孔質部90a的外周的側面。另一方面，為了確保氣體的流量，在第一多孔質部90a設置複數個孔的情形，第一多孔質部90a的機械強度降低。因此，在使第一多孔質部90a與陶瓷介電質基板11一體化時，有藉由自陶瓷介電質基板11施加於第一多孔質部90a的力而使第一多孔質部90a破損之虞。
相對於此，藉由第一多孔質部90a具有第二緻密部93，可提高第一多孔質部90a的剛性(機械強度)，可使第一多孔質部90a與陶瓷介電質基板11一體化。
此外，在實施形態中第一多孔質部90a未必與陶瓷介電質基板11一體化也可以。例如如圖19所示，使用接著劑將第一多孔質部90a安裝於陶瓷介電質基板也可以。
圖14是舉例說明第二多孔質部70a之示意圖。圖14是沿著Z方向看的第二多孔質部70a之俯視圖。
如圖14所示，陶瓷多孔體73具有複數個稀疏部分76與緊密部分77。複數個稀疏部分76的各個具有複數個孔。緊密部分77比稀疏部分76還緻密。也就是說，緊密部分77是孔比稀疏部分76少的部分，或者實質上不具有孔的部分。此外，可使第二多孔質部70a的構成當作與前述的第一多孔質部90的構成一樣。此情形，可使陶瓷多孔體73對應於多孔部91，使第四緻密部75對應於第二緻密部93，使稀疏部分76對應於稀疏部分94，使緊密部分77對應於緊密部分95而構成。因此，省略該等的詳細說明。
在該例子中，在使第一多孔質部90a與陶瓷介電質基板11一體化，且使第二多孔質部70a的構成當作與前述的第一多孔質部90的構成一樣的情形下，若使第一多孔質部90a的複數個孔的平均值大於第二多孔質部70a的複數個孔的平均值，則可更提高第一多孔質部90的機械強度，可使高的電弧(arcing)抗性與強度並存。
而且，在沿著Z方向看時，可使第四緻密部75的側面75s與複數個稀疏部分76之中最接近側面75s的稀疏部分76之間的距離L21為100μm以上、1000μm以 下。
圖15顯示沿著Z方向看的第二多孔質部70a的一部分，相當於圖14之放大視圖。
在沿著Z方向看時，複數個稀疏部分76的各個為略六角形(略正六角形)。在沿著Z方向看時，複數個稀疏部分76具有：第一稀疏部分76a；包圍第一稀疏部分76a之6個稀疏部分76(第二~第七稀疏部分76b~76g)。如前述，第一緻密部92及第三緻密部74以外可使第二多孔質部70a的構成當作與第一多孔質部90的構成一樣。此情形，可使稀疏部分76a~76g對應於稀疏部分94a~94而構成。而且，可使長度L21~L25對應於長度L1~L5而構成。因此，省略該等的詳細說明。
圖16顯示沿著Z方向看的第二多孔質部70a的一部分。圖16是1個稀疏部分76的周邊之放大視圖。
如圖16所示，在該例子中，稀疏部分76具有：複數個孔78；配設於複數個孔78彼此之間之壁部79。如前述，第一緻密部92及第三緻密部74以外可使第二多孔質部70a的構成當作與第一多孔質部90的構成一樣。此情形，可使稀疏部分76對應於稀疏部分94，使緊密部分77對應於緊密部分95，使孔78對應於孔96，使壁部79對應於壁部97而構成。因此，省略該等的詳細說明。
圖17顯示沿著Z方向看的第二多孔質部70a的一部分，為顯示1個稀疏部分76內的孔78之放大視圖。
如圖17所示，複數個孔78具有：位於稀疏部分76的 中心部之第一孔78a；包圍第一孔78a之6個孔78(第二~第七孔78b~78g)。第二~第七孔78b~78g與第一孔78a鄰接。第二~第七孔78b~78g是複數個孔78之中最接近第一孔78a的孔78。如前述，第一緻密部92及第三緻密部74以外可使第二多孔質部70a的構成當作與第一多孔質部90的構成一樣。此情形，可使第一孔78a對應於第一孔96a，使第二孔78b對應於第二孔96b，使第三孔78c對應於第三孔96c，使第四孔78d對應於第四孔96d，使第五孔78e對應於第五孔96e，使第六孔78f對應於第六孔96f，使第七孔78g對應於第七孔96g而構成。因此，省略該等的詳細說明。
圖18是舉例說明與第二實施形態有關的另一靜電吸盤之示意剖面圖。
圖18與圖13(a)一樣舉例說明第二多孔質部70a的周邊。
在該例子中，在設置於陶瓷介電質基板11的貫通孔15未設置有孔部15b(連結第一多孔質部90a與溝14的連結孔)。例如貫通孔15的直徑(沿著X方向的長度)在Z方向上不變化，大致一定。
如圖18所示，第一多孔質部90a的頂面90aU的至少一部分朝陶瓷介電質基板11的第一主表面11a側露出。例如第一多孔質部90a的頂面90aU之Z方向上的位置與溝14的底部之Z方向上的位置相同。
如此，也可以將第一多孔質部90a配置於貫 通孔15的略全體。因在貫通孔15未設置有直徑小的連結孔，故可加大流動於貫通孔15的氣體的流量。而且，可在貫通孔15的大部分配置絕緣性高的第一多孔質部90a，可得到對電弧放電的高的抗性。
圖19是舉例說明與第二實施形態有關的另一靜電吸盤之示意剖面圖。
圖19與圖13(a)一樣舉例說明第一多孔質部90a的周邊。
在該例子中，第一多孔質部90a未與陶瓷介電質基板11一體化。
在第一多孔質部90a與陶瓷介電質基板11之間設置有接著構件61(接著劑)。第一多孔質部90a藉由接著構件61接著於陶瓷介電質基板11。例如接著構件61設置於第一多孔質部90a的側面(第二緻密部93的側面93s)與貫通孔15的內壁15w之間。第一多孔質部90a與陶瓷介電質基板11不接觸也可以。
接著構件61例如使用矽接著劑。接著構件61例如是具有彈性的彈性構件。接著構件61的彈性模數例如比第一多孔質部90a的第二緻密部93的彈性模數低，比陶瓷介電質基板11的彈性模數低。
在藉由接著構件61接著第一多孔質部90a與陶瓷介電質基板11的構造中，可將接著構件61作為對第一多孔質部90a的熱收縮與陶瓷介電質基板11的熱收縮之差的緩衝材。
以上針對本發明的實施的形態進行了說明。但是，本發明不是被限定於該等記述。例如雖然作為靜電吸盤110舉例說明了利用庫侖力(Coulomb force)的構成，但是即使是利用Johnsen：Rahbek力(Johnsen：Rahbek force)的構成也能適用。而且，關於前述的實施的形態，熟習該項技術者適宜加入了設計變更只要也具備本發明的特徵就包含於本發明的範圍。而且，前述的各實施的形態所具備的各元件在技術上盡可能可組合，組合該等元件只要也包含本發明的特徵就包含於本發明的範圍。
11:陶瓷介電質基板
11a:第一主表面
11b:第二主表面
12:電極
13:點
14:溝
15:貫通孔
15a:孔部
15b:孔部(第一孔部)
15c:孔部(第二孔部)
15w:內壁
50U:頂面
53:氣體導入道
53a:鏜孔部
60:接著部
70:第二多孔質部
70U:頂面
71:陶瓷多孔體
72:陶瓷絕緣膜
90:第一多孔質部
90L:底面
90U:頂面
91:多孔部
91s:側面
92:第一緻密部
93:第二緻密部
93s:側面
200:電流
B:區域
D1、D2:距離
L0:長度
SP:空間
W:對象物

Claims (3)

  1. 一種靜電吸盤，其特徵在於包含：陶瓷介電質基板，具有：載置吸附的對象物的第一主表面，和與該第一主表面相反側的第二主表面；底板，支撐該陶瓷介電質基板，具有氣體導入道；以及第一多孔質部，配設於該底板與該陶瓷介電質基板的該第一主表面之間且與該氣體導入道對向的位置，該陶瓷介電質基板具有位於該第一主表面與該第一多孔質部之間的第一孔部，該第一多孔質部具有：具有複數個孔之多孔部；以及比該多孔部還緻密之第一緻密部，該多孔部具有：具有包含該第一孔及該第二孔的複數個孔之複數個稀疏部分，與具有比該稀疏部分的密度高的密度之緊密部分，該複數個稀疏部分的各個延伸於由該底板朝向該陶瓷介電質基板的第一方向，該緊密部分位於該複數個稀疏部分彼此之間，在略正交於該第一方向的第二方向中，設置於該複數個稀疏部分的各個的該複數個孔的尺寸比該緊密部分的尺寸小。
  2. 如請求項1之靜電吸盤，其中設置於該 複數個稀疏部分的各個的該複數個孔的縱橫比為30以上、10000以下。
  3. 如請求項1或請求項2之靜電吸盤，其中在沿著該第一方向看時，該第一孔位於該稀疏部分的中心部，該複數個孔之中與該第一孔鄰接且包圍該第一孔的孔的數目為6。
TW110145168A 2018-10-30 2019-10-14 靜電吸盤 TWI806270B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-203749 2018-10-30
JP2018203749 2018-10-30
JP2019-166033 2019-09-12
JP2019166033A JP7002014B2 (ja) 2018-10-30 2019-09-12 静電チャック

Publications (2)

Publication Number Publication Date
TW202213613A TW202213613A (zh) 2022-04-01
TWI806270B true TWI806270B (zh) 2023-06-21

Family

ID=70549670

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108136824A TWI751444B (zh) 2018-10-30 2019-10-14 靜電吸盤
TW110145168A TWI806270B (zh) 2018-10-30 2019-10-14 靜電吸盤

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108136824A TWI751444B (zh) 2018-10-30 2019-10-14 靜電吸盤

Country Status (4)

Country Link
US (2) US11309204B2 (zh)
JP (2) JP7002014B2 (zh)
KR (1) KR20200049511A (zh)
TW (2) TWI751444B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668150B (zh) * 2019-03-05 2024-06-28 Toto株式会社 静电吸盘及处理装置
WO2021241645A1 (ja) * 2020-05-28 2021-12-02 京セラ株式会社 通気性プラグ、基板支持アセンブリおよびシャワープレート
JP7382978B2 (ja) * 2021-02-04 2023-11-17 日本碍子株式会社 半導体製造装置用部材及びプラグ
CN115732387A (zh) 2021-08-31 2023-03-03 Toto株式会社 静电吸盘以及处理装置
JP2023101194A (ja) * 2022-01-07 2023-07-20 日本碍子株式会社 半導体製造装置用部材
JP2023106928A (ja) * 2022-01-21 2023-08-02 日本碍子株式会社 半導体製造装置用部材
CN115632029B (zh) * 2022-12-22 2023-03-17 河北博特半导体设备科技有限公司 一种高精度晶圆承片台的陶瓷旋转台结构
JP7551828B1 (ja) 2023-04-21 2024-09-17 日本特殊陶業株式会社 保持装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI518841B (zh) * 2013-03-29 2016-01-21 Toto Ltd Electrostatic sucker

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW561515B (en) * 2001-11-30 2003-11-11 Tokyo Electron Ltd Processing device, and gas discharge suppressing member
KR100505035B1 (ko) * 2003-11-17 2005-07-29 삼성전자주식회사 기판을 지지하기 위한 정전척
JP4390629B2 (ja) 2004-06-01 2009-12-24 Ｎｅｃエレクトロニクス株式会社 静電吸着装置およびプラズマ処理装置
JP5188696B2 (ja) 2006-11-01 2013-04-24 株式会社日立ハイテクノロジーズ ウエハ載置用電極
US20090086401A1 (en) 2007-09-28 2009-04-02 Intevac, Inc. Electrostatic chuck apparatus
US8336891B2 (en) * 2008-03-11 2012-12-25 Ngk Insulators, Ltd. Electrostatic chuck
JP5331519B2 (ja) * 2008-03-11 2013-10-30 日本碍子株式会社 静電チャック
JP5449750B2 (ja) 2008-11-19 2014-03-19 株式会社日本セラテック 静電チャックおよびその製造方法
JP5198226B2 (ja) * 2008-11-20 2013-05-15 東京エレクトロン株式会社 基板載置台および基板処理装置
JP6005579B2 (ja) * 2012-04-27 2016-10-12 日本碍子株式会社 半導体製造装置用部材
JP6432474B2 (ja) 2014-03-27 2018-12-05 Toto株式会社 静電チャック
US9805963B2 (en) * 2015-10-05 2017-10-31 Lam Research Corporation Electrostatic chuck with thermal choke
US10770270B2 (en) * 2016-06-07 2020-09-08 Applied Materials, Inc. High power electrostatic chuck with aperture-reducing plug in a gas hole
JP6722518B2 (ja) * 2016-06-09 2020-07-15 新光電気工業株式会社 焼結体及びその製造方法と静電チャック
JP6865145B2 (ja) 2016-12-16 2021-04-28 日本特殊陶業株式会社 保持装置
JP6489277B1 (ja) 2018-03-14 2019-03-27 Toto株式会社 静電チャック

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI518841B (zh) * 2013-03-29 2016-01-21 Toto Ltd Electrostatic sucker

Also Published As

Publication number Publication date
TWI751444B (zh) 2022-01-01
TW202017095A (zh) 2020-05-01
US20200135528A1 (en) 2020-04-30
US11309204B2 (en) 2022-04-19
TW202213613A (zh) 2022-04-01
US12014947B2 (en) 2024-06-18
JP7424362B2 (ja) 2024-01-30
US20220199452A1 (en) 2022-06-23
JP2022031333A (ja) 2022-02-18
KR20200049511A (ko) 2020-05-08
JP7002014B2 (ja) 2022-01-20
JP2020072261A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
TWI806270B (zh) 靜電吸盤
CN110277341B (zh) 静电吸盘
TWI690020B (zh) 靜電吸盤
JP7402411B2 (ja) 静電チャック
JP7441404B2 (ja) 静電チャック、および処理装置
CN111128838B (zh) 静电吸盘
CN110277343B (zh) 静电吸盘
JP7412684B2 (ja) 静電チャック
CN111128837B (zh) 静电吸盘
JP6922874B2 (ja) 静電チャック
JP7441402B2 (ja) 静電チャック、および処理装置
JP7441403B2 (ja) 静電チャック、および処理装置