TWI798522B - 發射器及其方法 - Google Patents

發射器及其方法 Download PDF

Info

Publication number
TWI798522B
TWI798522B TW109101002A TW109101002A TWI798522B TW I798522 B TWI798522 B TW I798522B TW 109101002 A TW109101002 A TW 109101002A TW 109101002 A TW109101002 A TW 109101002A TW I798522 B TWI798522 B TW I798522B
Authority
TW
Taiwan
Prior art keywords
signal
frequency
divided
circuit
transmitter
Prior art date
Application number
TW109101002A
Other languages
English (en)
Other versions
TW202101152A (zh
Inventor
嘉亮 林
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Publication of TW202101152A publication Critical patent/TW202101152A/zh
Application granted granted Critical
Publication of TWI798522B publication Critical patent/TWI798522B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Burglar Alarm Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種發射器及其方法。該方法包括：使用受控振盪器依據控制訊號以輸出振盪訊號；使用第一除以1.5倍電路將振盪訊號轉換為第一除頻訊號；使用第二除以1.5倍電路將第一除頻訊號轉換為第二除頻訊號；使用除以2倍電路將第二除頻訊號轉換成本地振盪器訊號；使用調變器依據基頻訊號將本地振盪器訊號調變為射頻訊號；以及，使用控制器依據參考訊號與振盪訊號之間的相對時間建立控制訊號。

Description

發射器及其方法
本案是關於發射器（transmitter），特別是涉及適於2.4吉赫（gigahertz，GHz）傳輸的中頻（intermediate frequency，IF）發射器及其方法。
工業、科學及醫療（industrial、scientific、and medical，ISM）頻段是國際上保留用於工業、科學及醫學用途的無線電頻段。除了配置ISM頻段的最初構想，近年來這些頻段增長最快的用途是短距離通信系統。例如，2.4吉赫的ISM頻段（2.4吉赫〜2.5吉赫）被廣泛用於無線區域網路（wireless local area network，WLAN）的應用。
在現代的無線電發射器中，零中頻（zero-intermediate frequency，zero-IF）架構被廣泛使用。在零中頻無線電發射器中，基頻訊號直接將本地振盪器（local oscillator，LO）訊號調變為射頻（radio frequency，RF）訊號，而射頻訊號能夠透過天線輻射到空氣中。本地振盪器訊號通常是從壓控振盪器（voltage-controlled oscillator，VCO）訊號轉換而來的周期性訊號，並且壓控振盪器訊號容易承受「壓控振盪器牽引（VCO pulling）」的問題。於此，元件及問題例如「零中頻發射器」、「鎖相迴路（phase lock loop）」、「壓控振盪器」、「壓控振盪器牽引」為本技術領域中具有通常知識者所熟知，故於此不再詳細解釋。因為本地振盪器訊號是從壓控振盪器訊號轉換而來的，因此它們之間存在諧波關係。隨著諧波次數的增加，壓控振盪器牽引的嚴重性能降低。但是，高次諧波關係通常需要高複雜度的轉換電路。
因此，期盼的是一種改進的發射器及其方法，具有不嚴重的壓控振盪器牽引，並且同時保持設計的相對簡單性。
依據一些實施例，一種發射器，包括：受控振盪器、第一除以1.5倍電路、第二除以1.5倍電路、除以2倍電路、調變器及控制器。受控振盪器用以依據控制訊號以輸出振盪訊號。第一除以1.5倍電路用以將振盪訊號轉換為第一除頻訊號。第二除以1.5倍電路用以將第一除頻訊號轉換為第二除頻訊號。除以2倍電路用以將第二除頻訊號轉換成本地振盪器訊號。調變器用以依據基頻訊號將本地振盪器訊號調變為射頻訊號。控制器用以依據參考訊號與振盪訊號之間的相對時間建立控制訊號。
依據一些實施例，一種發射方法，包括：使用受控振盪器，依據控制訊號以輸出振盪訊號；使用第一除以1.5倍電路，將振盪訊號轉換為第一除頻訊號；使用第二除以1.5倍電路，將第一除頻訊號轉換為第二除頻訊號；使用除以2倍電路，將第二除頻訊號轉換成本地振盪器訊號；使用調變器，依據基頻訊號將本地振盪器訊號調變為射頻訊號；及使用控制器，依據參考訊號與振盪訊號之間的相對時間建立控制訊號。
本案是關於發射器。儘管在說明書中描述了數個被認為是實施本案的較佳模式，但應理解本案仍可以諸多方式來實現，且不應限定於下述之特定實施例或實現下述特徵的特定方式。在其他情況下，公知細節將不再贅述或討論以避免模糊本案重點。
本技術領域中具有通常知識者應能理解本案中所使用的關於微電子學的術語及基本概念，例如「電壓」、「電流」、「互補式金氧半導體（complementary metal oxide semiconductor，CMOS）」、「P型電晶體（PMOS）」、「N型電晶體（NMOS）」、「電阻」、「電容」、「振盪器」、「頻率」、「相位」、「同相（in-phase）」、「正交（quadrature）」、「訊號」、「電流源（current source）」、「運算放大器（operational amplifier）」及「濾波器（filter）」。類似上述的術語及基本概念因已為本技術領域中具有通常知識者所熟知，故於此不再詳細解釋。本技術領域中具有通常知識者也能識別P型電晶體及N型電晶體的電路符號，並且能分辨哪一個是「源極」、「閘極」及「汲極」。
本案是從工程方面來進行表述，而非從嚴謹的數學方面來進行表述。例如，「X等於Y」是表示「X與Y之間的差小於特定的工程／實務允許誤差」，而並非是要求理論上/數學上的絕對相等。「X明顯小於Y」是表示「X與Y之間的比率小於特定的工程／實務允許誤差」。「X為零」是表示「X小於特定的工程／實務允許誤差」。
圖1為本案一些實施例所繪示之發射器100的功能方塊圖。參照圖1，在一些實施例，發射器100（又稱為，無線電發射器（radio transmitter））包括：受控振盪器（controlled oscillator）110、第一除以1.5倍電路（divide-by-1.5 circuit）120、第二除以1.5倍電路130、除以2倍電路（divide-by-2 circuit）140及調變器（modulator）150。受控振盪器110用以依據控制訊號SCTL 以輸出振盪訊號SOSC 。第一除以1.5倍電路120用以將振盪訊號SOSC 轉換為第一除頻訊號SD1 。第二除以1.5倍電路130用以將第一除頻訊號SD1 轉換為第二除頻訊號SD2 。除以2倍電路140用以將第二除頻訊號SD2 轉換為本地振盪器訊號SLO 。調變器150用以依據基頻訊號SBB 將本地振盪器訊號SLO 調變為射頻訊號SRF 。假設振盪訊號SOSC 的基頻為fOSC ，第一除頻訊號SD1 的基頻為fD 1，第二除頻訊號SD2 的基頻為fD2 ，本地振盪器訊號SLO 的基頻是fLO 。第一除以1.5倍電路120執行除以1.5倍的功能，使得
Figure 02_image001
(1)
第二除以1.5倍電路130執行除以1.5倍的功能，使得
Figure 02_image003
(2)
除以2倍電路140實現除以2倍的功能，使得
Figure 02_image005
(3)
利用方程式（1）、（2）及（3），即可獲得
Figure 02_image007
(4)
也就是，
Figure 02_image009
(5)
方程式（5）揭示本地振盪器訊號SLO 的九次諧波等於振盪訊號SOSC 的二次諧波。因此，本地振盪器訊號SLO 與振盪訊號SOSC 之間是高次諧波關係，從而有效地減輕了受控振盪器110的牽引問題。
在一些實施例，發射器100更包括控制器（controller）170，而控制訊號SCTL由控制器170建立。控制器170包括：除頻器（frequency divider）173、相位偵測器（phase detector）171及迴路濾波器（loop filter）172。除頻器173用以依據除頻因子N將回授訊號SFB轉換為第三除頻訊號SD3，其中，回授訊號SFB的每N個週期響應產生第三除頻訊號SD3的一個週期。相位偵測器171用以接收參考訊號（又稱為，參考時脈訊號（reference clock signal））SREF及第三除頻訊號SD3，並輸出相位誤差訊號SPE，相位誤差訊號SPE代表參考訊號SREF與第三除頻訊號SD3之間的時間差。迴路濾波器172用以將相位誤差訊號SPE濾波為控制訊號SCTL。在一第一實施例中，回授訊號SFB為振盪訊號SOSC，如第一虛線101所示。在一第二實施例中，回授訊號SFB為第一除頻訊號SD1，如第二虛線102所示。在一第三實施例中，回授訊號SFB為第二除頻訊號SD2，如第三虛線103所示。
在一第一實施例中，控制器170與受控振盪器110形成鎖相迴路。在一第二實施例中，控制器170、受控振盪器110與第一除以1.5倍電路120形成鎖相迴路。在一第三實施例中，控制器170、受控振盪器110、第一除以1.5倍電路120與第二除以1.5倍電路130形成鎖相迴路。將第一除以1.5倍電路120、第二除以1.5倍電路130及除頻器173導入固定的時間點延遲（timing delay）至它們各自的輸出訊號，但它們仍保持相對的時間關係。例如，在這三個實施例之中的任何一個實施例，如果振盪訊號SOSC 在時序上提早1皮秒（picosecond，ps），則第一除頻訊號SD1 及第二除頻訊號SD2 會提早1皮秒，並且回授訊號SFB 和第三除頻訊號SD3 也會提早1皮秒。換句話說，如果振盪訊號SOSC 的時序比其原本的時序提早1皮秒，則第三除頻訊號SD3 的相應時序也將提早1皮秒。當振盪訊號SOSC 的時間點相對於參考訊號SREF 的時間點偏移一正量時，第三除頻訊號SD3 的時間點也將相對於參考訊號SREF 的時間點偏移相同的正量。因此，促使相位偵測器171輸出較小的相位誤差訊號SPE 值，從而導致控制訊號SCTL 的值減小。並且，降低受控振盪器110的振盪頻率，從而導致振盪訊號SOSC 的時間點改變量為負。反之，當振盪訊號SOSC 的時間點相對於參考訊號SREF 的時間點偏移一負量時，第三除頻訊號SD3 的時間點也將相對於參考訊號SREF 的時間點偏移相同的負量。因此，促使相位偵測器171輸出較大的相位誤差訊號SPE 值，從而導致控制訊號SCTL 的值增大。並且，增加受控振盪器110的振盪頻率，從而導致振盪訊號SOSC 的時間點改變量為正。在這三個實施例之中的任何一個實施例中，鎖相迴路因此被形成，其中控制訊號SCTL 以負回授及封閉迴路控制方式建立，以使振盪訊號SOSC 的時間點鎖住參考訊號SREF 的時間點。
在本案中，電路元件例如相位偵測器、迴路濾波器、除頻器及鎖相迴路的原理對於本技術領域中具有通常知識者所熟知，故於此不再詳細解釋。在與本案的範疇及精神一致時，控制器170能以許多不同的方案來實現，並且不受圖1所示而限制。在任何情況下，控制訊號SCTL 依據參考訊號SREF 與回授訊號SFB 之間的相對時間關係以封閉迴路方式調節，其中回授訊號SFB 可以是振盪訊號SOSC 、第一除頻訊號SD1 或第二除頻訊號SD2 。
在一些實施例，控制器170以類比（analog）方案實現，其中受控振盪器110是壓控振盪器（voltage-controlled oscillator，VCO），相位偵測器171是類比相位偵測器，相位誤差訊號（phase error signal）SPE 是類比訊號（電壓或電流的其中之一），迴路濾波器172是類比濾波器，控制訊號SCTL 是類比電壓。在另一實施例中，控制器170以數位（digital）方案實現，其中受控振盪器110是數控振盪器（digitally controlled oscillator，DCO），相位偵測器171以時間數位轉換器（time-to-digital converter，TDC）實現，相位誤差訊號SPE 是數位碼，迴路濾波器172是數位濾波器，控制訊號SCTL 是數位碼。壓控振盪器、數控振盪器及時間數位轉換器為先前技術所熟知的，故於此不再詳細解釋。本技術領域中具有通常知識者應能理解「類比」與「數位」之間的差異，故於此不再詳細解釋。
在一些實施例，除以1.5倍電路（例如，第一除以1.5倍電路120及第二除以1.5倍電路130）用以接收一輸入訊號並且輸出一輸出訊號，其中輸入訊號的每三個週期響應產生輸出訊號的兩個週期。也就是，振盪訊號SOSC 的每三個週期響應產生第一除頻訊號SD1 的兩個週期，以及第一除頻訊號SD1 的每三個週期響應產生第二除頻訊號SD2 的兩個週期。而除以1.5倍電路為先前技術所熟知的，故於此不再詳細解釋。例如，Huang在美國專利（專利號US 5,552,732A）中揭示了一種除以1.5倍時脈產生器（divide-by-1.5 clock generator）。
在一些實施例，除以2倍電路（例如除以2倍電路140）用以接收一輸入訊號並且輸出一輸出訊號，其中輸入訊號的每兩個週期響應產生輸出訊號的一個週期。也就是，第二除頻訊號SD2 的每兩個週期響應產生本地振盪器訊號SLO 的一個週期。而除以2倍電路為先前技術所熟知的，故於此不再詳細解釋。例如，Lin在美國專利（專利號US 10,209,735）中揭示了一種除以2倍電路。
在一些實施例，調變器150用以執行將本地振盪器訊號SLO 調變為射頻訊號SRF 的功能，其中依據基頻訊號SBB 將本地振盪器訊號SLO 調變為射頻訊號SRF ，該功能可以透過以下方程式以數學方式描述：
Figure 02_image011
(6)
在一些實施例，基頻訊號SBB 是二維訊號，此二維訊號包括表示為「
Figure 02_image013
」的「同相（in-phase）」分量，以及表示為「
Figure 02_image015
」的「正交（quadrature）」分量。在一些實施例，調變器150是「正交調變器（quadrature modulator）」，並且本地振盪器訊號SLO 是二維訊號，此二維訊號包括表示為「
Figure 02_image017
」的「同相」分量及表示為「
Figure 02_image019
」的「正交」分量，並且方程式（6）修正為
Figure 02_image021
(7)
在一些實施例，需注意的是，除以2倍電路（例如除以2倍電路140）能毫無困難地輸出二維訊號形式的本地振盪器訊號SLO ，如美國專利（專利號US 10,209,735）所揭示。
在一些實施例，方程式（6）描述的調變器函數及方程式（7）描述的正交調變器函數都可以使用混頻器電路來實現。混頻器電路為先前技術所熟知的，故於此不再詳細解釋。例如，美國專利（專利號US 10,250,189）揭示了一種單側頻帶混頻器（single-side band mixer），其可用於實現方程式（7）描述的正交調變器函數。
在一些實施例，發射器100更包括功率放大器（power amplifier）160，此功率放大器160用以接收射頻訊號SRF 並輸出一輸出訊號SOUT ，而輸出訊號SOUT 可以被提供至天線（圖中未示出）。例如，功率放大器及天線之類的元件為先前技術所熟知的，故於此不再詳細解釋。
在一些實施例，需注意的是，儘管除以1.5倍電路能功能地輸出其輸出訊號的兩個週期以響應輸入訊號的每三個週期，但輸出訊號可能沒有50％的工作週期。此外，除非其輸入訊號具有50％的工作週期，否則其輸出訊號可能會不均勻。並且，儘管除以2倍電路能功能地輸出其輸出訊號的一個「同相」週期及一個「正交」週期以響應輸入訊號的兩個週期，但「同相」週期及「正交」週期可能沒有準確的正交關係，除非其輸入訊號具有50％的工作週期。因此，在發射器100中，期盼的是振盪訊號SOSC 、第一除頻訊號SD1 及第二除頻訊號SD2 都具有50％的工作週期。電路設計者可酌情導入工作週期校正電路（duty cycle correction circuit），以確保振盪訊號SOSC 、第一除頻訊號SD1 及第二除頻訊號SD2 具有50％的工作週期。在受控振盪器110與第一除以1.5倍電路120之間插入工作週期校正電路，能確保振盪訊號SOSC 具有50％的工作週期，從而第一除頻訊號SD1 可以是均勻的。在第一除以1.5倍電路120與第二除以1.5倍電路130之間插入工作週期校正電路，能確保第一除頻訊號SD1 具有50％的工作週期，從而第二除頻訊號SD2 可以是均勻的。在第二除以1.5倍電路130與除以2倍電路140之間插入工作週期校正電路，能確保第二除頻訊號SD2 具有50％的工作週期，從而本地振盪器訊號SLO 能在其「同相」分量與「正交」分量之間具有準確的正交關係。
圖2為本案一些實施例所繪示之工作週期校正電路的示意圖。參照圖2，在一些實施例，工作週期校正電路200用以接收一輸入訊號VI 並輸出一輸出訊號VO ，工作週期校正電路200包括：反相器（inverter）210、低通濾波器（low-pass filter）220、運算放大器（operational amplifier）230、下側電流源（lower side current source）240及上側電流源（upper side current source）250。反相器210用以依據上側（即，電源側）電流IP 及下側（即，接地側）電流IN ，以接收一輸入訊號VI 並輸出一輸出訊號VO 。其中，上側電流IP 由上側電流源250所決定，並且上側電流源250被控制電壓VC 所控制，下側電流IN 由下側電流源240所決定，並且下側電流源240被控制電壓VC 所控制。低通濾波器220用以接收輸出訊號VO 並輸出一平均電壓VA 。運算放大器230用以依據平均電壓VA 與半電源電壓VDD /2之間的差，以輸出控制電壓VC 。於此，「VDD 」表示電源電壓。反相器210包括N型電晶體212及P型電晶體211。上側電流源250包括P型電晶體251。下側電流源240包括N型電晶體241。低通濾波器220包括電阻器221及電容器222。當輸出訊號VO 的工作週期大於50％時，平均電壓VA 大於半電源電壓VDD /2，運算放大器230將升高控制電壓VC ，從而使N型電晶體241增大下側電流IN ，並且使P型電晶體251減小上側電流IP ，並因此有效地減小輸出訊號VO 的工作週期。反之，當輸出訊號VO 的工作週期小於50％時，平均電壓VA 小於半電源電壓VDD /2，運算放大器230將降低控制電壓VC ，從而使N型電晶體241減小下側電流IN ，並且使P型電晶體251增加上側電流IP ，並因此有效地增加輸出訊號VO 的工作週期。因此，以封閉迴路方式將輸出訊號VO 的工作週期調整為50％。工作週期校正電路200中的各個元件的相互連接（例如，N型電晶體212的源極連接至N型電晶體241的汲極，以及N型電晶體212的汲極連接至P型電晶體211的汲極）為本技術領域中具有通常知識者所熟知，故於此不再詳細解釋。同樣地，運算放大器為先前技術所熟知的，故於此不再詳細解釋。需注意的是，工作週期校正電路（例如，工作週期校正電路200）能被包括作為除以1.5倍電路的一部分，以確保除頻器的輸出具有50％的工作週期。例如，工作週期校正電路透過作為第一除以1.5倍電路120的輸出側，工作週期校正電路可以被包括作為第一除以1.5倍電路120的一部分，以確保第一除頻訊號SD1 具有50％的工作週期。同樣地，工作週期校正電路透過作為受控振盪器110的輸出側，工作週期校正電路可以被包括作為受控振盪器110的一部分，以確保振盪訊號SOSC 具有50％的工作週期。
在一些實施例，發射器100適於2.4吉赫（GHz）的工業、科學及醫療（ISM）應用，其中，振盪訊號SOSC 的基頻fOSC 介於10.8吉赫與11.25吉赫之間，第一除頻訊號SD1 的基頻fD1 介於7.2吉赫至7.5吉赫之間，第二除頻訊號SD2 的基頻fD2 介於4.8吉赫至5吉赫之間，本地振盪器訊號SLO 的基頻fLO 介於2.4吉赫和2.5吉赫之間。為了使振盪訊號SOSC 的基頻fOSC 為介於10.8吉赫與11.25吉赫之間的任意頻率，除頻因子N必須為分數，並且前述的鎖相迴路必須為「分數-N型鎖相迴路（fractional-N phase lock loop）」。「分數-N型鎖相迴路」對於本技術領域中具有通常知識者所熟知，故於此不再詳細解釋。在一些實施例中，參考訊號SREF 的頻率fREF 是40MHz，回授訊號SFB 的頻率fFB 為振盪訊號SOSC 的頻率fOSC ，並且除頻因子N介於在270與281.25之間。發射器100適於2.4吉赫的工業、科學及醫療應用，因為使用互補式金氧半導體製程技術製造的較佳電路實施例在所有的操作頻率都是經得起檢驗的。然而，必須理解，本案不限於2.4吉赫的工業、科學及醫療應用。
圖3為本案一些實施例所繪示之發射方法的流程圖。一併參照圖1及圖3，在一些實施例，發射方法包括以下步驟：使用受控振盪器110，依據控制訊號SCTL 以輸出振盪訊號SOSC （步驟310）；使用第一除以1.5倍電路120，將振盪訊號SOSC 轉換為第一除頻訊號SD1 （步驟320）；使用第二除以1.5倍電路130，將第一除頻訊號SD1 轉換為第二除頻訊號SD2 （步驟330）；使用除以2倍電路140，將第二除頻訊號SD2 轉換成本地振盪器訊號SLO （步驟340）；使用調變器150，依據基頻訊號SBB 將本地振盪器訊號SLO 調變為射頻訊號SRF （步驟350）；使用控制器170，依據參考訊號SREF 與振盪訊號SOSC 之間的相對時間建立控制訊號SCTL （步驟360）。
雖然本案的技術內容已經以較佳實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神所作些許之更動與潤飾，皆應涵蓋於本案的範疇內，因此本案之專利保護範圍當視後附之申請專利範圍所界定者為準。
100:發射器 101:第一虛線 102:第二虛線 103:第三虛線 110:受控振盪器 120:第一除以1.5倍電路 130:第二除以1.5倍電路 140:除以2倍電路 150:調變器 160:功率放大器 170:控制器 171:相位偵測器 172:迴路濾波器 173:除頻器 SCTL:控制訊號 SOSC:振盪訊號 SD1:第一除頻訊號 SD2:第二除頻訊號 SLO:本地振盪器訊號 SBB:基頻訊號 SRF:射頻訊號 SOUT:輸出訊號 SFB:回授訊號 SD3:第三除頻訊號 SREF:參考訊號 SPE:相位誤差訊號 200:工作週期校正電路 210:反相器 211:P型電晶體 212:N型電晶體 220:低通濾波器 221:電阻器 222:電容器 230:運算放大器 240:下側電流源 241:N型電晶體 250:上側電流源 251:P型電晶體 IP:上側電流 IN:下側電流 VI:輸入訊號 VO:輸出訊號 VDD:電源電壓 VDD/2:半電源電壓 VA:平均電壓 VC:控制電壓 310~360:步驟
圖1為根據本案一些實施例所繪示之發射器的功能方塊圖。 圖2為根據本案一些實施例所繪示之工作週期校正電路的示意圖。 圖3為根據本案一些實施例所繪示之發射方法的流程圖。
100:發射器
101:第一虛線
102:第二虛線
103:第三虛線
110:受控振盪器
120:第一除以1.5倍電
130:第二除以1.5倍電路
140:除以2倍電路
150:調變器
160:功率放大器
170:控制器
171:相位偵測器
172:迴路濾波器
173:除頻器
SCTL:控制訊號
SOSC:振盪訊號
SD1:第一除頻訊號
SD2:第二除頻訊號
SLO:本地振盪器訊號
SBB:基頻訊號
SRF:射頻訊號
SOUT:輸出訊號
SFB:回授訊號
SD3:第三除頻訊號
SREF:參考訊號
SPE:相位誤差訊號

Claims (9)

  1. 一種發射器，包括：一受控振盪器，用以依據一控制訊號以輸出一振盪訊號；一第一除以1.5倍電路，用以將該振盪訊號轉換為一第一除頻訊號；一第二除以1.5倍電路，用以將該第一除頻訊號轉換為一第二除頻訊號；一除以2倍電路，用以將該第二除頻訊號轉換成一本地振盪器訊號；一調變器，用以依據一基頻訊號將該本地振盪器訊號調變為一射頻訊號；及一控制器，用以依據一參考訊號與該振盪訊號之間的一相對時間建立該控制訊號；其中，該控制器包括：一除頻器，用以依據一除頻因子將該振盪訊號、該第一除頻訊號及該第二除頻訊號之一的一回授訊號轉換為一第三除頻訊號；一相位偵測器，用以接收該參考訊號及該第三除頻訊號，並輸出一相位誤差訊號，該相位誤差訊號代表該參考訊號的一第一時間點與該第三除頻訊號的第二時間點之間的差；及一迴路濾波器，用以將該相位誤差訊號濾波為該控制訊號。
  2. 如請求項1所述的發射器，其中，該受控振盪器是一壓控振盪器，該控制訊號是一類比電壓。
  3. 如請求項1所述的發射器，其中，該受控振盪器是一數控振盪器，該控制訊號是一數位碼。
  4. 如請求項1所述的發射器，其中，該受控振盪器包括一工作週期校正電路。
  5. 如請求項1所述的發射器，其中，該第一除以1.5倍電路包括一工作週期校正電路。
  6. 如請求項1所述的發射器，其中，該第二除以1.5倍的電路包括一工作週期校正電路。
  7. 如請求項1所述的發射器，其中，該調變器包括一混頻器。
  8. 如請求項7所述的發射器，其中，該基頻訊號是一二維訊號，該二維訊號包括一同相分量及一正交分量，該本地振盪器訊號是另一二維訊號，該另一二維訊號包括另一同相分量及另一正交分量。
  9. 一種發射方法，包括：使用一受控振盪器，依據一控制訊號以輸出一振盪訊號；使用一第一除以1.5倍電路，將該振盪訊號轉換為一第一除頻訊號；使用一第二除以1.5倍電路，將該第一除頻訊號轉換為一第二除頻訊號；使用一除以2倍電路，將該第二除頻訊號轉換成一本地振盪器訊號；使用一調變器，依據一基頻訊號將該本地振盪器訊號調變為一射頻訊號；及使用一控制器，依據一參考訊號與該振盪訊號之間的一相對時間建立該控制訊號； 使用一除頻器，依據一除頻因子將該振盪訊號、該第一除頻訊號及該第二除頻訊號之一的一回授訊號轉換為一第三除頻訊號；使用一相位偵測器，依據該參考訊號及該第三除頻訊號輸出一相位誤差訊號，該相位誤差訊號代表該參考訊號的一第一時間點與該第三除頻訊號的第二時間點之間的差；及使用一迴路濾波器，將該相位誤差訊號濾波為該控制訊號。
TW109101002A 2019-06-25 2020-01-10 發射器及其方法 TWI798522B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/451,125 2019-06-25
US16/451,125 US10771296B1 (en) 2019-06-25 2019-06-25 2.4GHz ISM band zero-IF transceiver and method thereof

Publications (2)

Publication Number Publication Date
TW202101152A TW202101152A (zh) 2021-01-01
TWI798522B true TWI798522B (zh) 2023-04-11

Family

ID=72290171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101002A TWI798522B (zh) 2019-06-25 2020-01-10 發射器及其方法

Country Status (3)

Country Link
US (1) US10771296B1 (zh)
CN (1) CN112134576B (zh)
TW (1) TWI798522B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600355B1 (en) * 2002-06-10 2003-07-29 Xilinx, Inc. Clock generator circuit providing an output clock signal from phased input clock signals
US20030184394A1 (en) * 2002-03-28 2003-10-02 Heng-Chih Lin Wide band, wide operation range, general purpose digital phase locked loop architecture
US20050017887A1 (en) * 2002-09-05 2005-01-27 Yoichi Nagaso Signal processing device, signal processing method, delta-sigma modulation type fractional division pll frequency synthesizer, radio communication device, delta-sigma modulation type d/a converter
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
US20150092622A1 (en) * 2013-07-05 2015-04-02 Broadcom Corporation Diplexer Elimination in Microwave Point-to-Point FDD Systems
US20160336944A1 (en) * 2014-03-13 2016-11-17 Mitsubishi Electric Corporation Phase locked loop circuit and method of frequency adjustment of injection locked frequency divider

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop
JP3828077B2 (ja) * 2001-02-26 2006-09-27 三菱電機株式会社 周波数変換回路および通信装置
US7809338B2 (en) * 2006-08-29 2010-10-05 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using wideband modulation spectral replicas
CN101197573B (zh) * 2007-01-10 2010-12-29 晨星半导体股份有限公司 时脉产生器及应用其上的自我测试与切换控制方法
KR100956774B1 (ko) * 2007-12-28 2010-05-12 주식회사 하이닉스반도체 지연 고정 루프 회로 및 그 제어 방법
TWI364169B (en) * 2008-12-09 2012-05-11 Sunplus Technology Co Ltd All digital phase locked loop circuit
CN101420226B (zh) * 2008-12-16 2012-08-15 凌阳科技股份有限公司 全数字锁相回路
US8169265B2 (en) * 2009-04-29 2012-05-01 Mediatek Inc. Phase lock loop circuits
CN103580652B (zh) * 2012-08-07 2016-08-31 晨星软件研发(深圳)有限公司 本地振荡源产生器与相关通信系统及本地振荡源产生方法
TW201425975A (zh) * 2012-12-19 2014-07-01 Wistron Neweb Corp 雷達系統及雷達系統控制方法
US9191128B2 (en) * 2013-12-17 2015-11-17 National Applied Research Laboratories Spread spectrum clock generator and method for generating spread spectrum clock signal

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030184394A1 (en) * 2002-03-28 2003-10-02 Heng-Chih Lin Wide band, wide operation range, general purpose digital phase locked loop architecture
US6600355B1 (en) * 2002-06-10 2003-07-29 Xilinx, Inc. Clock generator circuit providing an output clock signal from phased input clock signals
US20050017887A1 (en) * 2002-09-05 2005-01-27 Yoichi Nagaso Signal processing device, signal processing method, delta-sigma modulation type fractional division pll frequency synthesizer, radio communication device, delta-sigma modulation type d/a converter
US8634512B2 (en) * 2011-02-08 2014-01-21 Qualcomm Incorporated Two point modulation digital phase locked loop
US20150092622A1 (en) * 2013-07-05 2015-04-02 Broadcom Corporation Diplexer Elimination in Microwave Point-to-Point FDD Systems
US20160336944A1 (en) * 2014-03-13 2016-11-17 Mitsubishi Electric Corporation Phase locked loop circuit and method of frequency adjustment of injection locked frequency divider

Also Published As

Publication number Publication date
CN112134576A (zh) 2020-12-25
TW202101152A (zh) 2021-01-01
US10771296B1 (en) 2020-09-08
CN112134576B (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
US10008980B2 (en) Wideband digitally controlled injection-locked oscillator
US9154143B2 (en) Semiconductor device
He et al. 24.7 A 673µW 1.8-to-2.5 GHz dividerless fractional-N digital PLL with an inherent frequency-capture capability and a phase-dithering spur mitigation for IoT applications
JP4629310B2 (ja) 位相同期回路
US11245387B2 (en) System and method for improved RF pulse width modulation
Thirunarayanan et al. Reducing energy dissipation in ULP systems: PLL-free FBAR-based fast startup transmitters
TWI678888B (zh) 頻率合成器及其頻率合成方法
JP2010154270A (ja) Ｐｌｌ回路、及び無線機
US8222965B1 (en) Radio frequency modulator
TW200428834A (en) Communication transmitter using offset phase-locked-loop
TWI798522B (zh) 發射器及其方法
Nidhi et al. Design and analysis of a 1.8-GHz open-loop modulator for phase modulation and frequency synthesis using TDC-based calibration
Liu et al. A 1Mb/s 2.86% EVM GFSK modulator based on ΔΣ BB-DPLL without background digital calibration
CN111490782B (zh) 直接上变频发射机的上变频器及上变频方法
TWI650948B (zh) 使用鎖相迴路之頻率合成
Nadeau et al. Single-BAW multi-channel transmitter with low power and fast start-up time
Li et al. A 0.65 V 1.2 mW 2.4 GHz/400MHz dual-mode phase modulator for mobile healthcare applications
US8502574B2 (en) Device and method for generating a signal of parametrizable frequency
Liu et al. An energy-efficient 1.5-Mbps wireless FSK transmitter with A∑ Δ-modulated phase rotator
TWI749589B (zh) 收發器電路
CN111900978B (zh) 锁相环电路、发射机和无线收发系统
Beyer et al. A 2.4 GHz direct modulated 0.18 μm CMOS IEEE 802.15. 4 compliant transmitter for ZigBee
US20210344366A1 (en) Frequency modulation circuit and transmitter
Lin et al. An offset phase-locked loop spread spectrum clock generator for SATA III
Liu et al. Design of a Low-Power Dual-Mode MUX-Based Transmitter for Biomedical Applications