TWI794117B

TWI794117B - 具有襯層結構之半導體元件的製備方法

Info

Publication number: TWI794117B
Application number: TW111122240A
Authority: TW
Inventors: 黃則堯
Original assignee: 南亞科技股份有限公司
Priority date: 2022-04-19
Filing date: 2022-06-15
Publication date: 2023-02-21
Also published as: TW202343575A; TWI809930B; TW202343720A

Abstract

本申請揭露一種半導體元件的製造方法，包括：提供一基板；在該基板內形成一雜質區；在該基板上形成一第一介電層；沿著該第一介電層形成一開口以露出該雜質區；在該開口內順應性地形成一層第一材料；在該層第一材料上形成一層填充材料以完全填充該開口；以及進行一平坦化製程直到露出該第一介電層的一頂表面，以將該層第一材料變成一中間膜且該層填充材料變成一填充層，其中該中間膜包括一U形剖面輪廓及碳化矽。

Description

具有襯層結構之半導體元件的製備方法

本申請案主張美國第17/723,751及17/724,158號專利申請案之優先權(即優先權日為「2022年4月19日」)，其內容以全文引用之方式併入本文中。

本揭露係有關於一種半導體元件的製備方法，特別是關於一種具有襯層結構之半導體元件的製備方法。

半導體元件用於各種電子應用，例如個人電腦、行動電話、數位相機及其他電子設備。半導體元件的尺寸持續地縮小，以滿足對於運算能力日益增長的需求。然而，在縮小尺寸的過程中會出現各種問題，而且這些問題不斷地增加。因此，在改善品質、良率、性能及可靠度並降低複雜性的方面仍然存在挑戰。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之「先前技術」的任一部分，不構成本揭露之先前技術。

本揭露的一方面提供一種半導體元件，其包括：一基板；一第一介電層，位於該基板上；一第一導電層，位於該第一介電層內；一中間膜，位於該第一導電層上且包括一U形剖面輪廓；以及一填充層，位於該中間膜上，其中該中間膜包含碳化矽。

本揭露的另一方面提供一種半導體元件，其包括：一基板；一雜質區，位於基板內；一中間膜，位於該雜質區上且包括一U形剖面輪廓；以及一填充層，位於該中間膜上，其中該中間膜包含碳化矽。

本揭露的另一方面提供一種半導體元件的製造方法，包括：提供一基板；在該基板上形成一第一介電層；在該第一介電層內形成一第一導電層；在該第一介電層上形成一第二介電層；沿著該第二介電層形成一開口以露出該第一導電層；在該開口內順應性地形成一層第一材料；在該層第一材料上形成一層填充材料以完全填充該開口；以及進行一平坦化製程直到露出該第二介電層的一頂表面，以將該層第一材料變成一中間膜且該層填充材料變成一填充層，其中該中間膜包括一U形剖面輪廓及碳化矽。

本揭露的另一方面提供一種半導體元件的製造方法，包括：提供一基板；在該基板內形成一雜質區；在該基板上形成一第一介電層；沿著該第一介電層形成一開口以露出該雜質區；在該開口內順應性地形成一層第一材料；在該層第一材料上形成一層填充材料以完全填充該開口；以及進行一平坦化製程直到露出該第一介電層的一頂表面，以將該層第一材料變成一中間膜且該層填充材料變成一填充層，其中該中間膜包括一U形剖面輪廓及碳化矽。

由於本揭露的半導體元件的設計，可藉由採用由碳化矽所形成的中間膜來減少或避免電子遷移。結果，可提升製造半導體元件的良率及/或可靠度。

上文已相當廣泛地概述本揭露之特徵及技術優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其他特徵和優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例作為修改或設計其他結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下揭露的內容提供許多不同的實施例或範例，用於實施所提供標的的不同特徵。構件和排列的具體範例描述如下以簡化本揭露，而這些當然僅為範例，並非意圖加以限制。在以下描述中，在第二特徵上方或上形成第一特徵可包含第一特徵和第二特徵被形成為直接接觸的這種實施例，也可包含在第一特徵和第二特徵之間形成額外的特徵使得第一特徵和第二特徵可不直接接觸的這種實施例。另外，在本揭露的各種範例中可能會使用重複的參考符號及/或用字，重複的目的在於簡化與清楚說明，並非用以限定所討論的各種實施例及/或配置之間的關係。

再者，空間相對用語例如「在…之下」、「在…下方」、「下」、「在…上方」、「上」等，是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。這些空間相對用語旨在涵蓋除了圖式中所示之方位以外，元件在使用或操作時的不同方位。裝置可被另外定位(例如旋轉90度或其他方位)，而本文所使用的空間相對敘述亦可相對應地進行解釋。

應理解的是，當一構件或層被稱為「連接至」或「耦接至」另一構件或層時，可以是直接連接或耦接至另一構件或層，或者可能存在中間構件或層。

應理解的是，雖然此處可能使用第一、第二等用語來描述各種構件，但這些構件不應受到這些用語的限制。除非另有說明，否則這些用語僅用於將一構件與另一構件區分。因此，例如，在不脫離本揭露的教示的情況下，以下討論的第一構件、第一組件或第一部分可以被稱為第二構件、第二組件或第二部分。

除非本文另有說明，否則當提及方位、佈局、位置、形狀、尺寸、數量或其他量度時，此處所使用的例如「相同」、「等同」、「平面」或「共平面」的用語並不一定表示完全相同的方位、佈局、位置、形狀、尺寸、數量或其他量度，而是旨在涵蓋例如由於製造製程而可能產生的變化在可接受範圍內幾乎相同的方位、佈局、位置、形狀、尺寸、數量或其他量度。本文可能使用「大致上(substantially)」的用語來反映此含義。舉例而言，描述為「大致上相同」、「大致上等同」或「大致上平面」的物件可以是正好相同、等同或平面，或者也可以是在例如由於製造製程而可能產生的變化在可接受範圍內相同、等同或平面。

在本揭露中，半導體元件通常是指可以透過利用半導體特性而起作用的元件，且電光元件、發光顯示元件、半導體電路、及電子元件都包含在半導體元件的類別中。

需注意的是，在本揭露的描述中，上方(above)或上(up)對應於方向Z的箭頭方向，下方(below)或下(down)對應於相反於方向Z的箭頭方向。

需注意的是，在本揭露的描述中，「膜」的用語意指在垂直於厚度方向的方向上連續延伸且大致上沒有針孔以覆蓋整個目標或相關表面的層，或者僅表示覆蓋目標或相關表面的層。「層」的用語意指在表面上形成具有一定厚度的結構或是膜或非膜(non-film)結構的同義詞。膜或層可由具有某些特性的分散的單一膜或層或是複數膜或層所構成，且相鄰的膜或層之間可具有清楚的邊界或是不清楚的邊界，而且可基於相鄰的膜或層的物理、化學及/或任何其他特性、形成製程或順序、及/或功能或目的建立出邊界。

需注意的是，「形成」的用語可意指及包含產生、建立、圖案化、離子植入或沉積元素、摻雜劑或材料的任何方法。形成方法的範例可包含但不限於原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、旋塗、擴散、沉積、生長、離子植入、光微影、乾式蝕刻及濕式蝕刻。

需注意的是，在本揭露的描述中，此處所提及的功能或步驟發生的順序可能與圖式中所標註的順序不同。例如，取決於所涉及的功能或步驟，連續的兩張圖式可能實際上是大致上同時執行或者有時可能以相反的順序執行。

圖1以流程圖的形式例示本揭露一實施例的半導體元件1A的製造方法10。圖2至6以剖面示意圖例示本揭露一實施例的半導體元件1A的製造流程的一部分。

參照圖1至4，在步驟S11中，可提供一基板101，可在基板101上形成一第一介電層103，可在第一介電層103內形成一第一導電層107，可在第一介電層103上形成一第二介電層105，且沿著第二介電層105形成一開口OP以露出第一導電層107。

參照圖2，基板101可包含完全由至少一種半導體材料所構成的半導體塊材基板、複數元件構件(為了清楚起見並未繪示)、複數介電層(為了清楚起見並未繪示)及複數導電部件(為了清楚起見並未繪示)。舉例來說，半導體塊材基板可由元素半導體(例如矽或鍺)、化合物半導體(例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、或其他III-V族化合物半導體或II-VI族化合物半導體)或其組合所構成。

在一些實施例中，基板101可包含絕緣體上半導體結構，其從底部到頂部由操作基板、絕緣層及最頂部的半導體材料層所組成，操作基板及最頂部的半導體材料層可由與前述半導體塊材基板相同的材料所形成。絕緣層可為結晶或非結晶介電材料，例如氧化物及/或氮化物。例如，絕緣層可為介電氧化物，例如氧化矽。又例如，絕緣層可為介電氮化物，例氮化矽或氮化硼。再例如，絕緣層可包含介電氧化物及介電氮化物的疊層，例如以任何順序堆疊的氧化矽及氮化矽或氮化硼的疊層。絕緣層可具有大約10nm至200nm之間的厚度。

需注意的是，形容本揭露的成分、組成或反應物的數量所使用的用語「大約」意指例如經由用於製作濃縮物或溶液的典型測量及液體處理過程中會發生的數值變化。再者，變化可能源自於測量過程中的疏忽錯誤、用於製造組合物或實施方法等的成分之製造、來源或純度的差異。一方面，「大約」的用語表示介於報告數值的10％以內。另一方面，「大約」的用語表示介於報告數值的5％以內。又另一方面，「大約」的用語表示介於報告數值的10、9、8、7、6、5、4、3、2或1％以內。

參照圖2，複數元件構件可形成於半導體塊材基板或最頂部的半導體材料層上，複數元件構件的一些部分可形成於半導體塊材基板或最頂部的半導體材料層內。複數元件構件可為電晶體，例如互補式金屬氧化物半導體電晶體、金屬氧化物半導體場效電晶體、鰭式場效電晶體、類似的電晶體、或其組合。

參照圖2，複數介電層可形成於半導體塊材基板或最頂部的半導體材料層上，並覆蓋複數元件構件。在一些實施例中，複數介電層可由例如氧化矽、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低k介電材料、類似的材料、或其組合所形成。低k介電材料可具有小於3.0或甚至小於2.5的介電常數。在一些實施例中，低k介電材料可具有小於2.0的介電常數。可藉由沉積製程(例如化學氣相沉積製程、電漿增強化學氣相沉積製程、或類似的沉積製程)形成多層介電層。可在沉積製程之後進行平坦化製程，以去除多餘的材料並為後續的製程步驟提供大致上平坦的表面。在一些實施例中，第一介電層103及第二介電層105可為複數介電層的一部分。

參照圖2，複數導電部件可包含多層內連線層及多個導電通孔。內連線層可彼此分離且可沿著方向Z水平地設置於該等介電層內。導電通孔可連接沿著方向Z的相鄰內連線層及相鄰的元件構件與內連線層。在一些實施例中，導電通孔可改善散熱且可提供結構支撐。在一些實施例中，複數導電部件可由例如鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物、或其組合所形成。可在形成複數介電層的期間形成複數導電部件。

在一些實施例中，複數元件構件及複數導電部件可共同構成基板101內的多個功能單元。在本揭露描述的內容中，一功能單元通常意指有關於功能的電路，其基於功能目的被區分成不同的單元。在一些實施例中，功能單元通常可為高度複雜的電路，例如處理器核心、記憶體控制器、或加速器單元。在一些其他實施例中，一功能單元的複雜性及功能性可能更加複雜或者比較簡單。

參照圖2，第一介電層103可形成於基板101上，且可由例如二氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、旋塗低k介電層、化學氣相沉積低k介電層、或其組合所形成。在一些實施例中，第一介電層103可包含自平坦化材料，例如旋塗玻璃或旋塗低k介電材料(例如SiLKTM)，使用自平坦化介電材料可省略進行後續的平坦化步驟。在一些實施例中，可藉由包含例如化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或旋塗的沉積製程形成第一介電層103。在一些實施例中，可進行平坦化製程，例如化學機械研磨，以為後續的製程步驟提供大致上平坦的表面。

參照圖2，第一導電層107可沿著第二介電層105形成且可經由基板101中對應的導電部件電性耦接至基板101的元件構件。在一些實施例中，第一導電層107可由例如鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物、或其組合所形成。第一導電層107可藉由例如鑲嵌製程形成。

參照圖2，第二介電層105可形成於第一介電層103上，第二介電層105的結構及材料可類似於第一介電層103，此處不再贅述。

參照圖2，一第一遮罩層401可形成於第二介電層105上，第一遮罩層401可為一光阻層且可包含開口OP的圖案。

參照圖3，可使用第一遮罩層401作為遮罩進行蝕刻製程以去除第二介電層105的一部分。在一些實施例中，在蝕刻製程期間，第二介電層105與第一遮罩層401的蝕刻速率比可介於大約100:1與大約1.05:1之間或是大約100:1與大約10:1之間。在蝕刻製程期間，第二介電層105與第一導電層107的蝕刻速率比可介於大約100:1與大約1.05:1之間或是大約100:1與大約10:1之間。在蝕刻製程之後，可沿著第二介電層105形成開口OP以露出第一導電層107。

參照圖4，在形成開口OP之後，可藉由例如灰化製程去除第一遮罩層401。需注意的是，在蝕刻製程及/或灰化製程之後可能會留下一些蝕刻殘留物(為了清楚起見並未繪示)，蝕刻殘留物可能是在第一遮罩層401的蝕刻製程之後或灰化製程之後在開口OP的內表面上殘留的物質。取決於被蝕刻或被灰化的材料，蝕刻殘留物可能具有不同的組成。蝕刻殘留物可能會對所得到的半導體元件1A的良率及/或可靠度造成不利影響，可進行清洗製程去除這種蝕刻殘留物。然而，使用稀釋氟化氫的傳統清洗製程可能會造成第一導電層107的底切，這可能會在後續對開口OP進行沉積的期間導致電子遷移，結果，可能影響所得到的半導體元件1A的良率及/或可靠度。

在一些實施例中，可在清洗製程之前進行預清洗處理，以降低清洗製程的不利影響(例如，第一導電層107的底切)。

在預清洗處理期間，圖4中例示的中間過程的半導體元件可以介於大約10rpm與大約2000rpm之間或是大約100rpm與1000rpm之間的速率旋轉。可將預清洗溶液噴灑到中間過程的半導體元件上，覆蓋中間過程的半導體元件的整個正面。在將預清洗溶液施加到中間過程的半導體元件的正面的同時，可將水或其他適合的溶液施加到中間過程的半導體元件的背面，以清洗中間過程的半導體元件的背面。

在一些實施例中，預清洗溶液可包括螯合劑、腐蝕抑制劑、氟化胺、表面活性劑或溶劑。在一些實施例中，氟化胺及表面活性劑為選擇性的。

通常，螯合劑也可稱為錯合劑或鉗合劑。螯合劑可具有稱為配位基的帶負電荷的離子，其與游離金屬離子結合並形成保持可溶的組合錯合物。螯合劑可用於從中間過程的半導體元件中去除金屬離子。不拘泥於任何特定的理論，螯合劑也可減少或避免從開口OP露出的下層的第一導電層107被腐蝕。

在一些實施例中，預清洗溶液的螯合劑可包含乙二胺四乙酸、聚丙烯酸酯、碳酸鹽、膦酸鹽、葡糖酸鹽、N,N'-雙(2-羥基苯基)乙二亞胺基二乙酸、三乙烯四胺基六乙酸、去鐵鐵胺B、N,N',N”-三[2-(N-羥基羰基)乙基]-1,3,5-苯三甲醯胺、及/或乙二胺二鄰羥基苯乙酸。在一些實施方案中，螯合劑的濃度可介於大約0.001mg/L與約300mg/L之間或大約0.01mg/L與約3mg/L之間。或者，在一些實施例中，螯合劑的濃度可介於預清洗溶液的1ppm與大約400ppm之間，或以預清洗溶液的大約40ppm為佳。

可提供預清洗溶液的腐蝕抑制劑以減少或避免後續的清洗過程中的金屬腐蝕。在一些實施例中，腐蝕抑制劑可包含在分子中具有至少一個巰基的脂肪醇化合物。構成所述醇化合物的碳原子數為2個以上，與巰基鍵結的碳原子及與羥基鍵結的其他碳原子彼此連續地鍵結。例如，腐蝕抑制劑可為2-巰基乙醇及/或硫代甘油。在一些實施例中，預清洗溶液中的腐蝕抑制劑的濃度以重量計算可介於大約0.0001％與大約10％之間或大約0.001％與大約1％之間。當濃度太低時，腐蝕抑制效果可能受限為不夠理想的程度，然而，太高的濃度可能並不一定提供進一步增加的腐蝕抑制效果，而且可能由於帶有巰基的化合物所特有的氣味而使其難以處理。

或者，在一些實施例中，預清洗溶液的腐蝕抑制劑可包含芳烴化合物，例如苯並三唑及/或5-甲基苯並咪唑。或者，在一些實施例中，預清洗溶液的腐蝕抑制劑可包含尿酸、腺嘌呤、咖啡因及/或嘌呤。

或者，在一些實施例中，預清洗溶液的腐蝕抑制劑可包含乙醛酸。由於作為還原材料的乙醛酸的存在，即使金屬材料在預清洗處理期間暴露，藉由調整其中的乙醛酸濃度來控制預清洗溶液的氧化還原電位，預清洗溶液與暴露出的金屬材料之間的電子轉移可受到控制，防止金屬材料被腐蝕。

或者，在一些實施例中，預清洗溶液的腐蝕抑制劑可包含2-巰基乙醇、硫代甘油、苯並三唑、5-甲基苯並咪唑、尿酸、腺嘌呤、咖啡因、嘌呤及/或乙醛酸。

在一些實施例中，預清洗溶液的氟化胺可包含氫氟酸甲胺、氫氟酸乙胺、氫氟酸丙胺、氟化四甲銨、氟化四乙銨、氫氟酸乙醇胺、氫氟酸甲基乙醇胺、氫氟酸二甲基乙醇胺及/或氫氟酸三亞乙基二胺。氟化胺可用於去除蝕刻殘留物，

在一些實施例中，可根據蝕刻殘留物的組成決定預清洗溶液中氟化胺的濃度。例如，氟化胺的濃度可介於預清洗溶液的整個組成的大約0.1質量％與大約5質量％之間，或介於預清洗溶液的整個組成的大約0.2質量％與大約3質量％之間。藉由將氟化胺的濃度設為這樣的範圍內，可以確保預清洗溶液中的氟化胺能夠去除蝕刻殘留物，同時防止氟化胺腐蝕從開口OP露出的下層的金屬材料，且抑制從開口OP露出的下層介電層被蝕刻，也就是說，如果預清洗溶液中的氟化胺濃度太低，則去除殘留物的能力低，而如果濃度太高，則金屬材料可能會被腐蝕，且暴露出的介電層可能會被蝕刻或發生結構變化。

表面活性劑的目的在於可防止粒子在從中間過程的半導體元件被移除之後又再次附著或再次沉積於中間過程的半導體元件上，防止粒子再次附著很重要，因為讓粒子再次附著會增加整體的製程時間。表面活性劑的目的也可包含對防水材料層賦予親和性。一般而言，表面活性劑為長烴鏈，其通常包含親水性(極性水溶性基團)及疏水性基團(非極性非水溶性基團)。表面活性劑以其非極性基團附著至粒子以及中間過程的半導體元件的正面，結果，表面活性劑的極性基團會背離晶圓且背離粒子朝向覆蓋中間過程的半導體元件的正面之預清洗溶液，因此，溶液中與表面活性劑結合的粒子將會由於粒子及中間過程的半導體元件的正面上的表面活性劑的極性基團而被中間過程的半導體元件的正面靜電排斥。

在一些實施例中，預清洗溶液的表面活性劑可包含非離子、陰離子或非離子及陰離子化合物的混合物。非離子意指表面活性劑的極性端具有靜電而不是離子電荷，且陰離子意指表面活性劑的極性端具有負離子電荷。非離子表面活性劑可為例如聚氧乙烯丁基苯基醚，且陰離子表面活性劑可為例如聚氧乙烯烷基苯基硫酸鹽。在一些實施例中，預清洗溶液的表面活性劑的濃度可介於大約1ppm與大約100ppm之間。在一些實施例中，預清洗溶液內的非離子表面活性劑的濃度可為大約30ppm，且預清洗溶液內的陰離子表面活性劑的濃度可為大約30ppm。在一些實施例中，預清洗溶液的表面活性劑的濃度可介於預清洗溶液的整個組成的0.0001質量％與10質量％之間，或介於預清洗溶液的整個組成的大約0.001質量％與大約5質量％之間。藉由將濃度設為這樣的範圍內，可以確保對中間過程的半導體元件的正面的潤濕性相應於表面活性劑的濃度。

在一些實施例中，預清洗溶液的溶劑可為去離子水。

在一些實施例中，圖4中例示的中間過程的半導體元件的正面可被預清洗溶液覆蓋(或浸潤)大約2分鐘。接著，可使用去離子水清洗中間過程的半導體元件，以去除預清洗溶液。

在一些實施例中，可在預清洗處理之後進行乾燥製程，可藉由以介於大約100rpm與大約6000rpm之間或大約3000rpm的轉速旋轉大約20秒，並使用氣流來乾燥中間過程的半導體元件，以進行乾燥製程。在一些實施例中，氮或異丙醇可用於促進乾燥製程。在一些實施例中，乾燥製程為選擇性的，也就是說，可在潤洗預清洗溶液之後直接進行清洗製程。

傳統上，可僅使用稀釋的氫氟酸來進行清洗製程，而無需任何預清洗處理，在將導電材料填充到開口OP內之後，下層的第一導電層107可能被破壞進而造成輪廓缺陷(例如，底切)或電子遷移。相較之下，在本實施例中，下層的第一導電層107可受到預清洗溶液內包含的螯合劑及/或腐蝕抑制劑所保護，結果，可減少或避免輪廓缺陷或電子遷移，因此，可提升所得到的半導體元件的良率及可靠度。

圖7及8是圖表，顯示根據本揭露一些實施例中形成一層第二阻障材料405的製程條件的範例。

參照圖1及圖5至8，在步驟S13中，可在開口OP內順應性地形成一層第一阻障材料403，且可在該層第一阻障材料403上順應性地形成該層第二阻障材料405。

參照圖5，該層第一阻障材料403可順應性地形成於開口OP內及第二介電層105的頂表面105TS上。第一阻障材料403可為例如鈦、鉭或其組合。可藉由例如物理氣相沉積、化學氣相沉積、濺鍍、原子層沉積或其他適用的沉積製程形成該層第一阻障材料403。

參照圖6，該層第二阻障材料405可順應性地形成於該層第一阻障材料403上。第二阻障材料405可為例如氮化鈦、氮化鉭或其組合。在本實施例中，第二阻障材料405為氮化鈦。

參照圖6及7，在一些實施例中，可藉由化學氣相沉積形成該層第二阻障材料405。在一些實施例中，該層第二阻障材料405的形成可包含來源氣體引入步驟、第一吹掃步驟、反應物流動步驟及第二吹掃步驟。來源氣體引入步驟、第一吹掃步驟、反應物流動步驟及第二吹掃步驟可被稱為一個循環，可進行多個循環以使得該層第二阻障材料405具有期望的厚度。

詳細而言，圖5中例示的中間過程的半導體元件可置於反應腔室內。在來源氣體引入步驟中，在階段P1期間，可將包含前驅體及反應物的來源氣體引入含有中間過程的半導體元件的反應腔室內。前驅體及反應物可擴散穿過邊界層並到達中間過程的半導體元件的表面(亦即，該層第一阻障材料403的表面)，前驅體及反應物可吸附至前述表面上並於後續遷移到前述表面上，且吸附的前驅體及吸附的反應物可在前述表面上發生反應並形成固體副產物，固體副產物可在前述表面上形成晶核，晶核可生長成島狀物，且島狀物可在前述表面上合併成連續的薄膜。在第一吹掃步驟中，在階段P2期間，可將吹掃氣體(例如氬氣)注入反應腔室內以吹掃出氣態副產物、未反應的前驅體及未反應的反應物。

在反應物流動步驟中，在階段P3期間，可將反應物單獨引入反應腔室以將連續的薄膜變成該層第二阻障材料405。在第二吹掃步驟中，在階段P4期間，可將吹掃氣體(例如氬氣)注入反應腔室內以吹掃出氣態副產物及未反應的反應物。

在一些實施例中，可在電漿的協助之下使用化學氣相沉積形成該層第二阻障材料405，電漿的來源可為例如氬氣、氫氣或其組合。

例如，前驅體可為四氯化鈦，反應物可為氨。由於四氯化鈦與氨之間的不完全反應，四氯化鈦及氨可能在表面上反應並形成包含高氯化物污染的氮化鈦膜，而反應物流動步驟中的氨可降低氮化鈦膜的氯化物含量。在氨處理之後，氮化鈦膜可稱為該層第二阻障材料405。

參照圖8，在一些其他實施例中，該層第二阻障材料405可藉由原子層沉積形成，例如光輔助原子層沉積或液體注入原子層沉積。在一些實施例中，該層第二阻障材料405的形成可包含第一前驅體引入步驟、第一吹掃步驟、第二前驅體引入步驟及第二吹掃步驟。第一前驅體引入步驟、第一吹掃步驟、第二前驅體引入步驟及第二吹掃步驟可被稱為一個循環，可進行多個循環以使得該層第二阻障材料405具有期望的厚度。

詳細而言，圖5中例示的中間過程的半導體元件可置於反應腔室內。在第一前驅體引入步驟中，在階段P5期間，可將第一前驅體引入反應腔室。第一前驅體可擴散穿過邊界層並到達中間過程的半導體元件的表面(亦即，該層第一阻障材料403的表面)，第一前驅體可吸附在前述表面上以形成單一原子層等級的單層。在第一吹掃步驟中，在階段P6期間，可將吹掃氣體(例如氬氣)注入反應腔室內以吹掃出未反應的第一前驅體。

在第二前驅體引入步驟中，在階段P7期間，可將第二前驅體引入反應腔室，第二前驅體可與單層反應並將單層變成該層第二阻障材料405。在第二吹掃步驟中，在階段P8期間，可將吹掃氣體(例如氬氣)注入反應腔室內以吹掃出未反應的第二前驅體及氣態副產物。相較於化學氣相沉積，由於分開引入第一前驅體及第二前驅體，因此可抑制由於氣相反應造成粒子的產生。

例如，第一前驅體可為四氯化鈦，第二前驅體可為氨。吸附的四氯化鈦可形成氮化鈦單層。第二前驅體引入步驟中的氨可與氮化鈦單層反應並將氮化鈦單層變成該層第二阻擋材料405。

在一些實施例中，可在電漿的協助之下使用原子層沉積形成該層第二阻障材料405，電漿的來源可為例如氬氣、氫氣、氧氣或其組合。在一些實施例中，氧氣來源可為例如水、氧氣或臭氧。在一些實施例中，可將共反應物引入反應腔室。共反應物可選自由氫、氫電漿、氧、空氣、水、氨、肼、烷基肼、硼烷、矽烷、臭氧及其組合所組成的群組。

在一些實施例中，可使用下列的製程條件形成該層第二阻擋材料405。基板溫度可介於大約160℃與大約300℃之間，蒸發器溫度可為大約175℃，反應腔室的壓力可為大約5mbar，且第一前驅體及第二前驅體的溶劑可為甲苯。

圖9以剖面示意圖例示本揭露一實施例的半導體元件1A的製造流程的一部分。圖10是圖表，顯示根據本揭露一實施例中形成一層第一材料409的製程條件的範例。圖11至13以剖面示意圖例示本揭露一實施例的半導體元件1A的製造流程的一部分。

參照圖1及圖9至12，在步驟S15中，該層第一材料409可順應性地形成於該層第二阻障材料405上，一層第三阻障材料407可順應性地形成於該層第一材料409上，且一層填充材料411可形成於該層第三阻障材料407上。

參照圖9及10，該層第一材料409可順應性地形成於該層第二阻障材料405上。第一材料409可為例如碳化矽。可藉由例如電漿增強化學氣相沉積製程形成該層第一材料409。該層第一材料409的形成可包含沉積步驟及流動步驟，沉積步驟及流動步驟可被稱為一個循環，可進行多個循環以使得該層第一材料409具有期望的厚度，例如，形成該層第一材料409的循環次數可介於大約20與120之間、介於大約40與100之間、或介於大約50與90之間。

在沉積步驟期間，可利用載流氣體供給前驅體。載流氣體可為惰性氣體，例如氬氣或氦氣。在一些實施例中，可連續地供應載流氣體。用於沉積的電漿可原位產生，例如在整個沉積步驟中連續流動的惰性氣體氣氛中。對於另一範例，可遠端產生電漿並提供至含有中間過程的半導體元件的反應腔室。在一些實施例中，前驅體可為例如單乙醯基矽烷、單乙烯基矽烷或苯基矽烷。在一些實施例中，沉積步驟中前驅體的流速可介於大約0.001g/min與大約0.1g/min之間。在一些實施例中，沉積步驟中載流氣體的流速可介於大約100sccm與大約4000sccm之間。在一些實施例中，沉積步驟的持續時間可介於大約0.1秒與大約3秒之間。在一些實施例中，沉積步驟的製程溫度可介於大約50℃與大約400℃之間。在一些實施例中，沉積步驟的製程壓力可介於大約200Pa與大約2000Pa之間。在一些實施例中，沉積步驟的射頻(RF)功率可介於大約50W與大約500W之間。

需注意的是，在本揭露的描述中，「前驅體」的用語泛指一種化合物，其參與產生另一種化合物的化學反應，且特別是指構成膜基質(或層基質)的化合物或是膜(或層)的主要骨架。「惰性氣體」的用語意指在施加射頻功率時激發前驅體的氣體，惰性氣體不會成為膜基質(或層基質)的一部分。

在流動步驟期間，可停止前驅體，僅單獨供給載流氣體，例如惰性氣體及氮氣。在一些實施例中，流動步驟中載流氣體的流速可介於大約100sccm與大約4000sccm之間。在一些實施例中，流動步驟的持續時間可介於大約0.1秒與大約10秒之間。在一些實施例中，流動步驟的製程溫度可介於大約50℃與大約400℃之間。在一些實施例中，流動步驟的製程壓力可介於大約200Pa與大約2000Pa之間。在一些實施例中，流動步驟的RF功率可介於大約100W與大約1000W之間。

參考圖11，該層第三阻障材料407可順應性地形成於該層第一材料409上。第三阻障材料407可為例如氮化鈦、氮化鉭或其組合。可用類似於圖6至8中例示的步驟形成該層第三阻障材料407，此處不再贅述。

參照圖12，該層填充材料411可形成於該層第三阻障材料407上並完全填充開口OP。填充材料411可為例如銅或鎢。可藉由例如物理氣相沉積、濺鍍、化學氣相沉積或其他適用的沉積製程形成該層填充材料411。

參照圖1及13，在步驟S17中，可進行平坦化製程以在開口OP內形成一襯層結構200及一填充層209。

參照圖13，可進行平坦化製程，例如化學機械研磨，直到第二介電層105的頂表面105TS露出，以去除多餘的材料並為後續的製程步驟提供大致上平坦的表面。在平坦化製程之後，該層第一阻障材料403可變成具有U形剖面輪廓的一第一阻障膜203，該層第二阻障材料405可變成具有U形剖面輪廓的一第二阻障膜205，該層第一材料409可變成具有U形剖面輪廓的一中間膜201，且該層第三阻障材料407可變成具有U形剖面輪廓的一第三阻障膜207。中間膜201、第一阻障膜203、第二阻障膜205及第三阻障膜207共同構成形成於第一導電層107上的襯層結構200。該層填充材料411可變成一填充層209，由於平坦化製程，中間膜201、第一阻障膜203、第二阻障膜205、第三阻障膜207及填充層209的頂表面可大致上共平面。

藉由採用由碳化矽所形成的中間膜201，可減少或避免在沉積第三阻障材料407及/或填充材料411期間的電子遷移。結果，可提升所得到的半導體元件1A的良率及/或可靠度。

圖14以流程圖的形式例示本揭露另一實施例的半導體元件1B的製造方法20。圖15至18以剖面示意圖例示本揭露另一實施例的半導體元件1B的製造流程。

參照圖14至16，在步驟S21中，可提供一基板101，可在基板101內形成一雜質區109，可在基板101上形成一第一介電層103，且可沿著第一介電層103形成一開口OP以露出雜質區109。

參照圖15，基板101可包含矽塊材或另一種適合的半導體材料。在一些實施例中，基板101可包括含矽材料。適合基板101的含矽材料的範例可包含但不限於矽、矽鍺、碳摻雜矽鍺、碳化矽鍺、碳摻雜矽、碳化矽及其多層。

參照圖15，可用雜質對基板101的一部分進行摻雜以形成雜質區109。雜質區109可具有例如p型或n型的導電類型。「p型」是指在本質半導體中添加雜質，其產生價電子的不足。在含矽材料中，p型摻雜劑(亦即，雜質)的範例包含但不限於硼、鋁、鎵及銦。「n型」是指添加對本質半導體貢獻自由電子的雜質。在含矽材料中，n型摻雜劑(亦即，雜質)的範例包含但不限於銻、砷及磷。在一些實施例中，雜質區109的摻雜濃度可介於大約1E19 atoms/cm^3與大約1E21 atoms/cm^3之間。

或者，在一些實施例中，可藉由去除基板101的一部分並於後續進行磊晶成長製程形成雜質區109。磊晶成長製程可為例如快速熱化學氣相沉積、低能量電漿沉積、超高真空化學氣相沉積、大氣壓化學氣相沉積或分子束磊晶。在一些實施例中，n型元件的磊晶材料可包含Si、SiC、SiCP、SiGeP、SiP、SiGeSnP、或類似的材料，且p型元件的磊晶材料可包含SiGe、SiGeB、Ge、GeB 、GeSn、GeSnB、硼摻雜的III-V族化合物材料、或類似的材料。在一些實施例中，可使用適當的前驅體原位摻入摻雜劑。需注意的是，「原位」的用語意指在形成摻雜層的製程步驟(例如磊晶沉積)期間引入決定摻雜層的導電類型的摻雜劑。

參照圖15，可藉由類似於圖2中例示的過程，在基板101上形成第一介電層103，此處不再贅述。

參照圖15，一第一遮罩層401可形成於第一介電層103上，第一遮罩層401可為一光阻層且可包含開口OP的圖案。

參照圖16，可使用第一遮罩層401作為遮罩進行蝕刻製程以去除第一介電層103的一部分。在一些實施例中，在蝕刻製程期間，第一介電層103與第一遮罩層401的蝕刻速率比可介於大約100:1與大約1.05:1之間或是大約100:1與大約10:1之間。在蝕刻製程期間，第一介電層103與雜質區109的蝕刻速率比可介於大約100:1與大約1.05:1之間或是大約100:1與大約10:1之間。在蝕刻製程之後，可沿著第一介電層103形成開口OP以露出雜質區109。

參照圖16，在形成開口OP之後，可藉由例如灰化製程去除第一遮罩層401。可進行去除蝕刻殘留物的預清洗製程及清洗製程，此處不再贅述。

參照圖14及17，在步驟S23中，可在開口OP內順應性地形成一層第一阻障材料403，可在該層第一阻障材料403上順應性地形成一層第二阻障材料405，可在該層第二阻障材料405上順應性地形成一層第一材料409，可在該層第一材料409上順應性地形成一層第三阻障材料407，且可在該層第三阻障材料407上形成一層填充材料411。

參照圖17，該層第一阻障材料403可順應性地形成於開口OP內及第一介電層103的頂表面103TS上。可藉由類似於圖5中例示的過程形成該層第一阻障材料403，此處不再贅述。可藉由類似於圖6至12中例示的過程形成該層第二阻障材料405、該層第一材料409、該層第三阻障材料407及該層填充材料411，此處不再贅述。

參照圖14及18，在步驟S25中，可進行平坦化製程以在開口OP內形成一襯層結構200及一填充層209。

參照圖18，可進行平坦化製程，例如化學機械研磨，直到第一介電層103的頂表面103TS露出，以去除多餘的材料並為後續的製程步驟提供大致上平坦的表面。在平坦化製程之後，該層第一阻障材料403可變成具有U形剖面輪廓的一第一阻障膜203，該層第二阻障材料405可變成具有U形剖面輪廓的一第二阻障膜205，該層第一材料409可變成具有U形剖面輪廓的一中間膜201，且該層第三阻障材料407可變成具有U形剖面輪廓的一第三阻障膜207。中間膜201、第一阻障膜203、第二阻障膜205及第三阻障膜207共同構成形成於雜質區109上的襯層結構200。該層填充材料411可變成一填充層209。由於平坦化製程，中間膜201、第一阻障膜203、第二阻障膜205、第三阻障膜207及填充層209的頂表面可大致上共平面。

藉由採用由碳化矽所形成的中間膜201，可減少或避免在沉積第三阻障材料407及/或填充材料411期間的電子遷移。結果，可提升所得到的半導體元件1B的良率及/或可靠度。

由於本揭露的半導體元件的設計，可藉由採用由碳化矽所形成的中間膜201來減少或避免電子遷移。結果，可提升製造半導體元件1A/1B的良率及/或可靠度。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，上述討論的許多製程可用不同的方法實施且以其他製程或其組合加以替代。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。所屬技術領域中具有通常知識者可自本揭露的揭示內容理解，可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

1A:半導體元件 1B:半導體元件 101:基板 103:第一介電層 103TS:頂表面 105:第二介電層 105TS:頂表面 107:第一導電層 109:雜質區 200:襯層結構 201:中間膜 203:第一阻障膜 205:第二阻障膜 207:第三阻障膜 209:填充層 401:第一遮罩層 403:第一阻障材料 405:第二阻障材料 407:第三阻障材料 409:第一材料 411:填充材料 OP:開口

本揭露的實施方式可從下列的詳細描述並結合參閱附圖得到最佳的理解。需注意的是，根據在業界的標準實務做法，各種特徵不一定是依照比例繪製。事實上，為了便於清楚討論，各種特徵的尺寸可任意放大或縮小。圖1以流程圖的形式例示本揭露一實施例的半導體元件的製造方法。圖2至6以剖面示意圖例示本揭露一實施例的半導體元件的製造流程的一部分。圖7及8是圖表，顯示根據本揭露一些實施例中形成一層第二阻障材料的製程條件的範例。圖9以剖面示意圖例示本揭露一實施例的半導體元件的製造流程的一部分。圖10是圖表，顯示根據本揭露一實施例中形成一層第一材料的製程條件的範例。圖11至13以剖面示意圖例示本揭露一實施例的半導體元件的製造流程的一部分。圖14以流程圖的形式例示本揭露另一實施例的半導體元件的製造方法20。圖15至18以剖面示意圖例示本揭露另一實施例的半導體元件的製造流程。

1A:半導體元件

101:基板

103:第一介電層

105:第二介電層

105TS:頂表面

107:第一導電層

200:襯層結構

201:中間膜

203:第一阻障膜

205:第二阻障膜

207:第三阻障膜

209:填充層

OP:開口

Claims

一種半導體元件的製造方法，包括：提供一基板；在該基板上形成一第一介電層；在該第一介電層內形成一第一導電層；在該第一介電層上形成一第二介電層；沿著該第二介電層形成一開口以露出該第一導電層；在該開口內順應性地形成一層第一材料；在該層第一材料上形成一層填充材料以完全填充該開口；以及進行一平坦化製程直到露出該第二介電層的一頂表面，以將該層第一材料變成一中間膜且該層填充材料變成一填充層，其中該中間膜包括一U形剖面輪廓及碳化矽；形成位於該第一導電層與該中間膜之間的一第一阻障膜，其中該第一阻障膜包括鈦、鉭或其組合。
如請求項1所述之半導體元件的製造方法，更包括形成位於該第一阻障膜與該中間膜之間的一第二阻障膜，其中該第二阻障膜包括氮化鈦、氮化鉭或其組合。
如請求項2所述之半導體元件的製造方法，更包括形成位於該中間膜與該填充層之間的一第三阻障膜，其中該第三阻障膜包括氮化鈦、氮化鉭或其組合，且其中該中間膜、該第一阻障膜、該第二阻障膜及該第三阻障膜構成位於該第一導電層上的一襯層結構。
如請求項3所述之半導體元件的製造方法，其中該填充層包括銅、鎢或其組合。
如請求項4所述之半導體元件的製造方法，其中該第一導電層包括鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物、金屬氮化物、過渡金屬鋁化物或其組合。
如請求項5所述之半導體元件的製造方法，其中該第一介電層包括二氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、旋塗低k介電層、化學氣相沉積低k介電層或其組合。
一種半導體元件的製造方法，包括：提供一基板；在該基板內形成一雜質區；在該基板上形成一第一介電層；沿著該第一介電層形成一開口以露出該雜質區；在該開口內順應性地形成一層第一材料；在該層第一材料上形成一層填充材料以完全填充該開口；以及進行一平坦化製程直到露出該第一介電層的一頂表面，以將該層第一材料變成一中間膜且該層填充材料變成一填充層，其中該中間膜包括一U形剖面輪廓及碳化矽；形成位於該第一導電層與該中間膜之間的一第一阻障膜，其中該第一阻障膜包括鈦、鉭或其組合。
如請求項7所述之半導體元件的製造方法，更包括形成位於該第一阻障膜與該中間膜之間的一第二阻障膜，其中該第二阻障膜包括氮化鈦、氮化鉭或其組合。
如請求項8所述之半導體元件的製造方法，更包括形成位於該中間膜與該填充層之間的一第三阻障膜，其中該第三阻障膜包括氮化鈦、氮化鉭或其組合，且其中該中間膜、該第一阻障膜、該第二阻障膜及該第三阻障膜構成位於該雜質區上的一襯層結構。
如請求項9所述之半導體元件的製造方法，其中該填充層包括銅、鎢或其組合。
如請求項10所述之半導體元件的製造方法，其中該雜質區包括n型摻雜劑或p型摻雜劑。
如請求項11所述之半導體元件的製造方法，其中該雜質區包括磊晶材料。
如請求項12所述之半導體元件的製造方法，其中該第一介電層包括二氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、旋塗低k介電層、化學氣相沉積低k介電層或其組合。