TW202338909A - 損傷之氮化矽的選擇性鈍化 - Google Patents

損傷之氮化矽的選擇性鈍化 Download PDF

Info

Publication number
TW202338909A
TW202338909A TW111123413A TW111123413A TW202338909A TW 202338909 A TW202338909 A TW 202338909A TW 111123413 A TW111123413 A TW 111123413A TW 111123413 A TW111123413 A TW 111123413A TW 202338909 A TW202338909 A TW 202338909A
Authority
TW
Taiwan
Prior art keywords
unsubstituted
substituted
silicon nitride
substrate
layer
Prior art date
Application number
TW111123413A
Other languages
English (en)
Inventor
張書錨
巴斯卡爾喬帝 布洋
艾倫 丹爵菲德
傑蘇斯坎徳拉瑞歐 曼多扎古特瑞茲
章樂
傳偉 柯
馬克 薩利
疆 呂
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202338909A publication Critical patent/TW202338909A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

揭示了用於在自組裝單層(SAM)上選擇性沉積的方法。本揭示的一些實施例利用式(I)、式(II)、式(III)、及式(IV)的前驅物： 、 、R nSi(NR'R") (4-n)(III)、R nSiX (4-n)(IV)，其中R 1及R 2獨立地選自經取代或未取代的C 1-C 20烷基，或R 1及R 2形成一經取代或未取代的C 1-C 20環烷基環，並且其中R 3、R 4、R 5、R 6、R n獨立地選自氫、經取代或未取代的C 1-C 20烷基、經取代或未取代的C 1-C 20烷氧基、及經取代或未取代的C 1-C 20乙烯基，X係選自Cl、Br、及I的鹵化物，並且n係從1至3的整數，用於在損傷的氮化矽層上形成自組裝單層(SAM)以防止在氮化矽層基板中的特徵的關鍵尺寸噴濺。

Description

損傷之氮化矽的選擇性鈍化
本揭示的實施例通常係關於形成半導體結構的方法。更特定地，本揭示的一些實施例涉及在基板上沉積鈍化層以保持基板特徵的關鍵尺寸的方法。
通常，積體電路(integrated circuit; IC)指一組電子裝置，例如，在半導體材料（通常為矽）的小晶片上形成的電晶體。通常，IC包括具有金屬線的一或多個金屬化層以將IC的電子裝置彼此連接並且連接到外部連接。通常，層間介電材料的層放置在IC的金屬化層之間用於絕緣。
半導體處理經常藉由不斷減小節點大小來引導。隨著節點沿著莫耳定律(Moore's law)前進，半導體裝置以及晶片中的關鍵尺寸(critical dimension; CD)及節距大小變得更小。預清潔及/或蝕刻製程可以導致側壁介電損失並且顯著增加特徵的關鍵尺寸，此對於需要使結構中的尺寸改變最小化的製造商而言係成問題的。
保持結構的關鍵尺寸對於電子裝置的改進效能係關鍵的。因此，需要一種維持半導體結構的關鍵尺寸的方法。
本揭示的一或多個實施例涉及一種形成半導體結構的方法。在一些實施例中，方法包含：在基板上沉積鈍化層，基板包含氮化矽層，該氮化矽層包括其中形成的至少一個特徵，該至少一個特徵具有第一寬度並且具有頂表面、底表面、及至少一個側壁表面，其中損傷的氮化矽層係在頂表面及至少一個側壁表面上，並且氧化矽層係在底表面上；以及預清潔基板以從頂表面移除損傷的氮化矽層並且從底表面移除氧化矽層。
在一或多個實施例中，該方法包含：藉由將基板暴露於前驅物來在基板上沉積鈍化層，基板包含氮化矽層，該氮化矽層包括其中形成的至少一個特徵，該至少一個特徵具有第一寬度並且具有頂表面、底表面、及至少一個側壁表面，其中損傷的氮化矽層係在頂表面及至少一個側壁表面上，並且氧化矽層係在底表面上；以及預清潔基板以從頂表面移除損傷的氮化矽層並且從底表面移除氧化矽層，其中前驅物包含根據式(I)及式(III)的化合物 ，R nSi(NR'R") (4-n)(III)，其中R 1及R 2獨立地選自經取代或未取代的C 1-C 20烷基，或R 1及R 2形成經取代或未取代的C 1-C 20環烷基環，並且其中R 3、R 4、R 5、R n獨立地選自氫、經取代或未取代的C 1-C 20烷基、經取代或未取代的C 1-C 20烷氧基、及經取代或未取代的C 1-C 20乙烯基，並且n係從1至3的整數。
在一或多個實施例中，該方法包含：藉由將基板暴露於前驅物來在基板上沉積鈍化層，基板包含氮化矽層並且包括其中形成的至少一個特徵，該至少一個特徵具有第一寬度並且具有頂表面、底表面、及至少一個側壁表面，其中損傷的氮化矽層係在頂表面及至少一個側壁表面上，並且氧化矽層係在底表面上；以及預清潔基板以從頂表面移除損傷的氮化矽層並且從底表面移除氧化矽層，其中前驅物包含根據式(II)及式(IV)的化合物， ，R nSiX (4-n)(IV)，其中R 6及R n獨立地選自氫、經取代或未取代的C 1-C 20烷基、經取代或未取代的C 1-C 20烷氧基、及經取代或未取代的C 1-C 20乙烯基，X係選自Cl、Br、及I的鹵化物，並且n係從1至3的整數。
在描述本揭示的若干示例性實施例之前，將理解，本揭示不限於在以下描述中闡述的構造或製程步驟的細節。本揭示能夠具有其他實施例並且以各種方式實踐或進行。
如在本說明書及隨附申請專利範圍中使用，術語「基板」指其上製程起作用的表面、或表面的一部分。如亦將由本領域技藝人士所理解，除非上下文另外明確地指出，提及基板亦可以指基板的僅一部分。此外，提及在基板上沉積可以意味著裸基板及其上沉積或形成有一或多個膜或特徵的基板。
如本文所使用的「基板」指任何基板或在基板上形成的材料表面，在製造製程期間在該基板上執行膜處理。例如，取決於應用，其上可以執行處理的基板表面包括材料，諸如矽、氧化矽、應變矽、絕緣體上矽(silicon on insulator; SOI)、碳摻雜的氧化矽、非晶矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石、及任何其他材料，諸如金屬、金屬氮化物、金屬合金、及其他導電材料。基板包括但不限於半導體晶圓。基板可暴露至預處理製程以拋光、蝕刻、還原、氧化、羥基化、退火、UV固化、電子束固化及/或烘焙基板表面。除了直接在基板本身的表面上處理之外，在本揭示中，如下文更詳細揭示，所揭示的任何膜處理步驟亦可在基板上形成的下層上執行，並且術語「基板表面」意欲包括如上下文指出的此種下層。因此，例如，在膜/層或部分膜/層已經沉積到基板表面上的情況下，新沉積的膜/層的暴露表面變為基板表面。
如本文所使用的「原子層沉積」或「循環沉積」指相繼暴露兩種或多種反應性化合物以在基板表面上沉積材料層。如在本說明書及隨附申請專利範圍中使用，術語「反應性化合物」、「反應性氣體」、「反應性物質」、「前驅物」、「處理氣體」及類似者可互換使用以意謂具有在表面反應（例如，化學吸附、氧化、還原）中能夠與基板表面或基板表面上的材料反應的物種的物質。將基板、或基板的部分連續或實質上連續地暴露於前驅物（或反應性氣體）。如本文在說明書全文中使用，「實質上連續地」意味著前驅物暴露的大部分持續時間不與暴露於輔試劑重疊，儘管可能存在一些重疊。
如本文使用，片語「與第二表面相比在第一表面上選擇性沉積」及類似者意味著第一量或厚度在第一表面上沉積並且第二量或厚度在第二表面上沉積，其中第二量或厚度小於第一量或厚度，或者在一些實施例中，沒有量在第二表面上沉積。
如本文使用，術語「與…相比(over)」不暗指一個表面在另一表面頂部的實體定向，而是相對於另一表面與一個表面化學反應的熱力學或動力學性質的關係。例如，與氧化物材料相比將膜選擇性沉積到損傷的介電材料上意味著膜在損傷的介電材料上沉積並且較少或沒有膜在氧化物材料上沉積；或者相對於在氧化物材料上形成膜，在損傷的介電材料上形成膜係熱力學或動力學有利的。
減小先進半導體裝置的接觸電阻(Rc)係關鍵的。在矽化之前的氧化物移除對於減小半導體裝置的接面接觸電阻係重要的。在半導體裝置中，磊晶矽結構位於在磊晶矽的頂部上的具有介電材料（諸如氮化矽(SiN)）的裝置的底部。特徵可在介電材料中形成，使得特徵的底部由磊晶矽組成，並且介電材料（例如，SiN）包含特徵的側壁表面。在矽化物形成之前，側壁介電材料可以例如藉由氧化或離子轟擊損傷，此從上游製程或真空破壞產生更多懸鍵。在一或多個實施例中，損傷的氮化矽或氮氧化矽表面來自上游製造流程，此導致表面上的化學元素改變或物理離子轟擊。在側壁介電材料係氮化矽(SiN)的實施例中，損傷表面由氮氧化矽(SiON)及/或氧化矽(SiO x)組成。當隨後移除磊晶矽上的氧化的矽層時，亦移除損傷的材料(SiON)及一些下層側壁氮化矽材料，此將導致顯著（例如，＞30%）的關鍵尺寸(CD)噴濺及產量損失。由此，一或多個實施例提供了鈍化層的沉積以鈍化氧化物層上方的介電層，用於解決CD噴濺問題。在一些實施例中，鈍化製程使用選擇性阻擋自組裝單層(self-assembled monolayer; SAM)化學物質。
由此，本揭示的一或多個實施例涉及與第二表面相比在基板的第一表面上選擇性形成自組裝單層(SAM)的方法。基板包含具有損傷的第一表面（例如，SiON）的氮化矽材料及具有氧化矽(SiO x)第二表面的磊晶矽層。在一些實施例中，本文描述的方法具有線程中端(middle end of line; MEOL)及線程後端(back end of line; BEOL)應用。
參考第1圖，第1圖係製程流程圖，本揭示的一或多個實施例涉及形成電子裝置的方法10。第1圖中示出的方法可表示在整個處理中維持真空條件的整合製程。
第2A圖至第2E圖圖示根據本揭示的一或多個實施例的在處理方法10期間的示例性裝置的橫截面圖。參見第2A圖，提供基板100用於操作12處的處理。在一些實施例中，基板100係晶圓，例如半導體基板。在一或多個實施例中，基板100包括磊晶矽層102及氮化矽層104。在一或多個實施例中，氮化矽層104具有其中形成的至少一個特徵110。
在一或多個實施例中，氮化矽層104使用任何適當的沉積技術沉積，該沉積技術諸如但不限於化學氣相沉積（chemical vapor deposition; 「CVD」）、物理氣相沉積（physical vapor deposition; 「PVD」）、分子束磊晶（molecular beam epitaxy; 「MBE」）、金屬有機化學氣相沉積（metalorganic chemical vapor deposition; 「MOCVD」）、原子層沉積（atomic  layer deposition; 「ALD」）、旋塗、或微電子裝置製造的領域中的一般技藝人士已知的其他沉積技術。
出於說明目的，第2A圖圖示了具有單個特徵110的基板100。然而，本領域的技藝人士將理解，可以存在多於一個特徵。如第2A圖所示，特徵110包括頂表面122、底表面120、及至少一個側壁表面124。特徵110的形狀可為任何適當形狀，包括但不限於溝槽、當用金屬填充時在層之間傳遞電流的通孔、及在相同裝置層內傳遞電流的線。在一些實施例中，特徵110定義介電層（氮化矽層）104中的間隙。如本文使用，術語「特徵」指任何有意的表面不規則性。特徵的適當實例包括但不限於具有頂部、兩個側壁、及底部的溝槽，具有頂部及兩個側壁的峰。特徵可以具有任何適當的深寬比（特徵的深度與特徵的寬度的比率）。在一些實施例中，深寬比大於或等於約1:1、2:1、3:1、4:1、5:1、10:1、15:1、20:1、25:1、30:1、35:1或40:1。
特徵可以具有任何適當的關鍵尺寸(CD)。如本文使用，術語「關鍵尺寸(CD)」指特徵或開口的寬度。在一或多個實施例中，特徵110的關鍵尺寸寬度w 1係在從50至100 Å的範圍中、或在從50到75 Å的範圍中、或在從60至70 Å的範圍中。
在一或多個實施例中，氮化矽層104在處理期間損傷並且損傷層106在特徵110的頂表面122及側壁124上形成。在一些實施例中，損傷層106包含氮氧化矽(SiON)。在一或多個實施例中，在處理期間，氧化物層108可在磊晶矽層102上形成。在一些實施例中，氧化物層108可係在真空破壞期間在暴露於大氣之後形成的自然氧化物層。氧化物層108係特徵110的底表面120。
如在本說明書及隨附申請專利範圍中使用，術語「氧化物」或類似者意味著材料含有指定的元素。術語不應當被解釋為暗指具體比率的元素。由此，「氧化物」或類似者可包含元素的化學計量比率或元素的非化學計量比率。
不意欲受理論束縛，若第2A圖的裝置100經歷蝕刻製程，則CD噴濺將導致側壁介電氮化矽層104的一部分損失並且特徵110的寬度增加。此種特徵110的關鍵尺寸的增加將為製造商所不期望。
由此，參見第1圖及第2B圖至第2C圖，在一或多個實施例中，形成鈍化層112。在一或多個實施例中，鈍化層112係自組裝單層。
在一些實施例中，如第2B圖中示出，鈍化層112的沉積係非選擇性的，並且鈍化層112在頂表面122、底表面120、及側壁表面124上形成。參考第2C圖，在其他實施例中，鈍化層112的沉積係選擇性的，並且鈍化層112在頂表面122及側壁表面124上形成，但不在底表面120上形成。
在一些實施例中，「選擇性」意味著目標材料（例如，鈍化層112）以大於或等於在未選擇表面上的形成速率的約1.5x、2x、3x、4x、5x、7x、10x、15x、20x、25x、30x、35x、40x、45x、或50x的速率在選擇的表面上形成。換言之，相對於未選擇表面的用於選擇表面的所述製程的選擇性大於或等於約3:2、2:1、3:1、4:1、5:1、7:1、10:1、15:1、20:1、25:1、30:1、35:1、40:1、45:1、或50:1。
在一或多個實施例中，鈍化層112藉由將基板暴露於前驅物以沉積自組裝單層(SAM)來形成。更具體地，於操作14，將基板100暴露於前驅物以沉積自組裝單層(SAM)或鈍化層112。如本文使用，片語「將基板暴露於」意味著將包括獨立材料及其上的層的基板整體地暴露於所述製程或條件。
在一或多個實施例中，前驅物可逆地鍵接到損傷層106。在一些實施例中，損傷層106包含具有前驅物可以鍵接的氮及氧原子的氮氧化矽。在一或多個實施例中，氧化物層108具有前驅物可以鍵接的氧鍵。
前驅物可以包含熟練技藝人士已知的任何適當前驅物。在一或多個實施例中，前驅物包含根據式(I)、式(II)、式(III)、及式(IV)中的一或多個的化合物：
， ，R nSi(NR'R") (4-n)(III)，R nSiX (4-n)(IV)
其中R 1及R 2獨立地選自經取代或未取代的C 1-C 20烷基，或R 1及R 2形成經取代或未取代的C 1-C 20環烷基環，並且其中R 3、R 4、R 5、R 6、R n獨立地選自氫、經取代或未取代的C 1-C 20烷基、經取代或未取代的C 1-C 20烷氧基、及經取代或未取代的C 1-C 20乙烯基，X係選自Cl、Br、及I的鹵化物，並且n係從1至3的整數。
除非另外指出，否則如本文單獨使用或作為另一基團的部分使用的術語「低碳數烷基」、「烷基」、或「烷」包括在正鏈中含有1至20個碳的直鏈及支鏈烴，諸如甲基、乙基、丙基、異丙基、丁基、第三丁基、異丁基、戊基、己基、異己基、庚基、4,4-二甲基戊基、辛基、2,2,4-三甲基-戊基、壬基、癸基、十一烷基、十二烷基、其各種支鏈異構物、及類似者。此種基團可視情況包括多達1至4個取代基。烷基可係經取代或未取代的。
如本文使用，術語「烷氧基」包括鏈接到氧原子的上述烷基基團的任一者。烷氧基可係經取代或未取代的。
如本文使用，術語「乙烯基」或「含有乙烯基」指含有乙烯基基團(-CH=CH 2)的基團。乙烯基可係經取代或未取代的。
如本文使用，術語「矽烷」指化合物SiR' 3，其中R'獨立地選自氫(H)或烷基。矽烷的烷基可係經取代或未取代的。
如本文使用，術語「鹵化物」指二元相，其一部分係鹵素原子並且其他部分係電負性小於鹵素的元素或自由基，用於製備氟化物、氯化物、溴化物、或碘化物化合物。鹵化物離子係帶有負電荷的鹵素原子。如本領域的技藝人士已知，鹵化物陰離子包括氟(F-)、氯(Cl-)、溴(Br-)、及碘(I-)。
在一或多個實施例中，式(I)的前驅物選自 及 中的一或多個。
在一或多個實施例中，式(II)的前驅物包含 。
在一或多個實施例中，基板100可以任何適當的流動速率暴露於前驅物以形成自組裝單層(SAM) 112。在一些實施例中，基板100以從50 sccm至2000 sccm、從500 sccm至2000 sccm、從1000 sccm至2000 sccm、從50 sccm至100 sccm的範圍中的流動速率暴露於前驅物。在一些實施例中，前驅物的流動速率小於或等於2000 sccm、小於或等於1000 sccm、小於或等於500 sccm、小於或等於250 sccm、小於或等於100 sccm、或小於或等於50 sccm。
在一些實施例中，基板100浸泡在前驅物的蒸汽中。在一些實施例中，浸泡週期可為用於形成自組裝單層(SAM) 112的任何適當週期。在一些實施例中，浸泡週期大於或等於10 s、大於或等於30 s、大於或等於60 s、大於或等於120 s、或大於或等於200 s。
在一或多個實施例中，在操作溫度及/或操作壓力下，前驅物係液體。在一或多個實施例中，在操作溫度及/或操作壓力下，前驅物係固體。在一些實施例中，前驅物儲存在安瓿或圓筒中，將前驅物從該安瓿或圓筒遞送到基板100。在一些實施例中，在操作溫度及/或操作壓力下，前驅物具有在從0.1 Torr至150 Torr、從0.1 Torr至50 Torr、從0.1 Torr至1 Torr、從1 Torr至150 Torr、從1 Torr至10 Torr、從10 Torr至150 Torr、從50 Torr至150 Torr、或從100 Torr至150 Torr的範圍中的蒸汽壓力。在一些實施例中，在操作溫度及/或操作壓力下，前驅物具有大於或等於約0.1 Torr的蒸汽壓力。
在一或多個實施例中，前驅物進一步包含載體氣體。在一些實施例中，載體氣體係非反應性氣體。在一些實施例中，載體氣體包含惰性氣體。在一些實施例中，惰性氣體包括氦(He)、氖(Ne)、或氬(Ar)中的一或多個。在一些實施例中，載體氣體包含氬(Ar)。
在一些實施例中，載體氣體的流動經配置為將前驅物從容器帶到基板100。在一些實施例中，控制經配置為將前驅物帶到基板100的氬(Ar)氣的流動速率。
在一些實施例中，在方法10期間控制基板100的溫度。基板100的溫度亦可稱為操作溫度。在一些實施例中，操作溫度係小於或等於450℃、小於或等於400℃、小於或等於350℃、小於或等於300℃、小於或等於275℃、小於或等於250℃、小於或等於225℃、小於或等於200℃、小於或等於150℃、小於或等於100℃、或小於或等於80℃。在一些實施例中，在自組裝單層(SAM) 112的沉積期間，操作溫度在從60℃至450℃、從60℃至250℃、從60℃至100℃、從100℃至450℃、從100℃至250℃、從200℃至450℃、從200℃至300℃、從300℃至450℃、或從400℃至450℃的範圍中。
在一或多個實施例中，藉由將基板100暴露於前驅物，在基板100上沉積鈍化層112。在一或多個實施例中，沉積係非反應性的，使得鈍化層112在頂表面122、底表面120、及側壁表面124上形成。在一或多個實施例中，當沉積係非反應性時，前驅物包含根據式(I)及式(III)的化合物
R nSi(NR'R") (4-n)(III)，
其中R 1及R 2獨立地選自經取代或未取代的C 1-C 20烷基，或R 1及R 2形成經取代或未取代的C 1-C 20環烷基環，並且其中R 3、R 4、R 5、R n獨立地選自氫、經取代或未取代的C 1-C 20烷基、經取代或未取代的C 1-C 20烷氧基、及經取代或未取代的C 1-C 20乙烯基，並且n係從1至3的整數。
在一或多個具體實施例中，當沉積係非反應性時，式(I)的前驅物選自 及 中的一或多個。
在一或多個實施例中，藉由將基板100暴露於前驅物，在基板100上選擇性沉積鈍化層112。在一或多個實施例中，沉積係選擇性的，使得鈍化層112在頂表面122上並且在側壁表面124上形成，但不在底表面120上形成。在一或多個實施例中，當沉積係選擇性時，前驅物包含根據式(II)及式(IV)的化合物
，R nSiX (4-n)(IV)，
其中R 6及R n獨立地選自氫、經取代或未取代的C 1-C 20烷基、經取代或未取代的C 1-C 20烷氧基、及經取代或未取代的C 1-C 20乙烯基，X係選自Cl、Br、及I的鹵化物，並且n係從1至3的整數。
在一或多個具體實施例中，當沉積係選擇性時，式(II)的前驅物係 。
參見第1圖及第2D圖，於操作16，在一或多個實施例中，清潔基板100。在一些實施例中，清潔係蝕刻製程。在一些實施例中，蝕刻製程可包含任何適當手段，包括但不限於電漿清潔製程。在一或多個實施例中，基板100經歷電漿處理。在一些實施例中，電漿包含氫(H 2)、氮(N 2)、或氬(Ar)電漿中的一或多個。如在本說明書中使用，包含氫、氮、或氬的電漿意味著由所述物質的分子形式形成的電漿。在一些實施例中，電漿基本上由氫、氮、氬、或其組合組成。
電漿的功率可取決於材料的組成、封裝、及/或厚度而變化。在一些實施例中，電漿功率係在約20 W至約500 W的範圍中、在約50 W至約500 W的範圍中、在約100 W至約500 W的範圍中、或在約200 W至約400W的範圍中。
電漿暴露的持續時間可取決於材料的組成、封裝及/或厚度而變化。在一些實施例中，將基板暴露於電漿達在約2 s至約60 s的範圍中、在約3 s至約30 s的範圍中、或在約5 s至約10 s的範圍中的時間段。在一些實施例中，將基板暴露於電漿達約3 s、約5 s、約10 s、或約30 s的時間段。
在一些實施例中，清潔基板100從底表面120移除氧化物層108並且從頂表面122移除損傷層106。在氧化物層108上並且在損傷層106上存在的任何鈍化層112亦在清潔期間移除。在一些實施例中，清潔基板100形成實質上不具有氧化物的底表面120及/或頂表面122。如以此方式使用，術語「實質上沒有氧化物」意味著在表面上存在小於或等於5%、2%、1%或0.5%的氧原子。在一或多個實施例中，各向異性蝕刻、熱蝕刻、或電漿蝕刻中的一或多個用於從表面蝕刻及移除氧化物層及損傷層106。在一或多個實施例中，蝕刻係定向蝕刻。在一或多個實施例中，在蝕刻之後鈍化層112餘留在側壁表面124上。
不意欲受理論束縛，認為使用本文描述的一或多種前驅物沉積鈍化層112減小氮化矽層/氮氧化矽層（氮化矽層104/損傷層106）的濕式蝕刻速率。在一些實施例中，濕式蝕刻速率減小約5 Å/min、或約10 Å/min、或約20 Å/min、或約30 Å/min、或約40 Å/min、或約50 Å/min。
參考第1圖及第2E圖，於操作18，在基板100的後續處理中，基板100可利用真空破壞從處理腔室移除。在一些實施例中，氧化物層116可在頂表面122及底表面120的一或多個上形成。在一些實施例中，氮化矽層104的頂表面122可藉由暴露於大氣中的氧來損傷並且損傷層114可在氮化矽層104的頂表面122上形成。
在一或多個實施例中，參見第1圖及第2F圖，於操作20，移除鈍化層112、損傷層114、及氧化物層116。移除可藉由熟練技藝人士已知的任何方法發生，包括但不限於蝕刻。在一或多個實施例中，移除鈍化層112、損傷層114、及氧化物層116暴露特徵110的頂表面122、底表面120、及側壁表面124。在一或多個實施例中，特徵110具有寬度w 2。在一或多個實施例中，由於使用鈍化層112，特徵110的寬度（關鍵尺寸）實質上與在形成鈍化層112之前的特徵的寬度w 1相同。如本文使用，術語「實質上相同」意味著寬度變化小於10%、小於5%、小於4%、小於3%、小於2%、或小於1%。由此，在一或多個實施例中，方法10有利地防止特徵110的關鍵尺寸放大。
在一或多個實施例中，特徵110的關鍵尺寸寬度w 2係在從50至100 Å的範圍中、或在從50到75 Å的範圍中、或在從60至70 Å的範圍中。
自組裝單層(SAM)或鈍化層112可藉由蝕刻製程移除。在一些實施例中，蝕刻製程可包含任何適當手段，包括但不限於電漿清潔製程。在一或多個實施例中，自組裝單層(SAM)或鈍化層112藉由電漿處理移除。在一些實施例中，電漿包含氫(H 2)、氮(N 2)、或氬(Ar)電漿中的一或多個。如在本說明書中使用，包含氫、氮、或氬的電漿意味著由所述物質的分子形式形成的電漿。在一些實施例中，電漿基本上由氫、氮、氬、或其組合組成。在一些實施例中，移除自組裝單層(SAM)或鈍化層112而不導致對氮化矽層104的實質損傷。
電漿的功率可取決於自組裝單層(SAM)的組成、封裝、及/或厚度以及周圍材料的組成及/或厚度而變化。在一些實施例中，電漿功率係在約20 W至約500 W的範圍中、在約50 W至約500 W的範圍中、在約100 W至約500 W的範圍中、或在約200 W至約400W的範圍中。
電漿暴露的持續時間可取決於自組裝單層(SAM)或鈍化層112的組成、封裝、及/或厚度以及周圍材料的組成及/或厚度而變化。在一些實施例中，將基板暴露於電漿達在約2 s至約60 s的範圍中、在約3 s至約30 s的範圍中、或在約5 s至約10 s的範圍中的時間段。在一些實施例中，將基板暴露於電漿達約3 s、約5 s、約10 s、或約30 s的時間段。
本揭示的額外實施例涉及用於形成所描述的裝置及方法的處理工具900，如第3圖所示。可利用可獲自Applied Materials ®的各種多處理平臺（包括Centura ®、Dual ACP、Producer ®GT、及Endura ®平臺）以及其他處理系統。在一或多個實施例中，群集工具900包括具有複數個側面的至少一個中央傳遞站921、931。機器人925、935在中央傳遞站921、931內定位並且經配置為將機器人葉片及晶圓移動到複數個側面的每一者。
群集工具900包含連接到中央傳遞站的複數個處理腔室902、904、906、908、910、912、914、916、及918，亦稱為處理站。各個處理腔室提供與相鄰處理站隔離的分離的處理區域。處理腔室可為任何適當腔室，包括但不限於氮化矽沉積腔室；PVD沉積腔室；CVD沉積腔室；自組裝單層(SAM)沉積腔室；電漿腔室；預清潔腔室；蝕刻腔室；傳遞空間，晶圓定向器/除氣腔室、低溫冷卻腔室、及類似者。處理腔室及部件的特定佈置可以取決於群集工具而變化並且不應當被視為限制本揭示的範疇。
在一或多個實施例中，群集工具900包括自組裝單層(SAM)沉積腔室以將基板暴露於前驅物並且形成自組裝單層(SAM)。在一或多個實施例中，群集工具900包括連接到中央傳遞站的預清潔腔室。
在第3圖所示的實施例中，工廠介面950連接到群集工具900的前面。在工廠介面950的前面951上，工廠介面950包括裝載腔室954及卸載腔室956。儘管將裝載腔室954圖示為在左側上並且將卸載腔室956圖示為右側上，本領域的技藝人士將理解，此僅僅表示一種可能配置。
裝載腔室954及卸載腔室956的大小及形狀可以取決於例如在群集工具900中處理的基板而變化。在所示的實施例中，裝載腔室954及卸載腔室956的大小經調節為固持晶圓盒，其中在該盒內定位複數個晶圓。
機器人952係在工廠介面950內並且可以在裝載腔室954與卸載腔室956之間移動。機器人952能夠將晶圓從裝載腔室954中的盒穿過工廠介面950傳遞到裝載閘腔室960。機器人952亦能夠將晶圓從裝載閘腔室962穿過工廠介面950傳遞到卸載腔室956中的盒。如將由本領域的技藝人士理解，工廠介面950可以具有多於一個機器人952。例如，工廠介面950可具有在裝載腔室954與裝載閘腔室960之間傳遞晶圓的第一機器人、及在裝載閘962與卸載腔室956之間傳遞晶圓的第二機器人。
所示的群集工具900具有第一區段920及第二區段930。第一區段920經由裝載閘腔室960、962連接到工廠介面950。第一區段920包括其中定位有至少一個機器人925的第一傳遞腔室921。機器人925亦被稱為機器人晶圓運輸機構。第一傳遞腔室921相對於裝載閘腔室960、962，處理腔室902、904、916、918，及緩衝腔室922、924位於中心。一些實施例的機器人925係能夠一次獨立地移動多於一個晶圓的多臂機器人。在一或多個實施例中，第一傳遞腔室921包含多於一個機器人晶圓傳遞機構。第一傳遞腔室921中的機器人925經配置為在第一傳遞腔室921周圍的腔室之間移動晶圓。獨立晶圓在晶圓運輸葉片上攜帶，該晶圓運輸葉片位於第一機器人機構的遠端。
在處理第一區段920中的晶圓之後，晶圓可以經由貫穿腔室傳遞到第二區段930。例如，腔室922、924可為單向或雙向貫穿腔室。貫穿腔室922、924可以用於例如在第二區段930中處理之前低溫冷卻晶圓或在移動回第一區段920之前允許晶圓冷卻或後處理。
系統控制器990與第一機器人925，第二機器人935，第一複數個處理腔室902、904、916、918及第二複數個處理腔室906、908、910、912、914通訊。系統控制器990可為可以控制處理腔室及機器人的任何適當部件。例如，系統控制器990可為電腦，該電腦包括中央處理單元、記憶體、適當電路、及儲存器。
製程可通常在系統控制器990的記憶體中儲存為軟體常式，當由處理器執行時，該軟體常式導致處理腔室執行本揭示的製程。軟體常式亦可由第二處理器（未圖示）儲存及/或執行，該第二處理器位於由處理器控制的硬體遠端。本揭示的一些或所有方法亦可在硬體中執行。因此，製程可在軟體中實施並且在硬體中使用電腦系統執行，作為例如特殊應用積體電路或其他類型的硬體實施方式，或作為軟體及硬體的組合。當由處理器執行時，軟體常式將通用電腦轉換為專用電腦（控制器），該專用電腦控制腔室操作，使得製程得以執行。
在一或多個實施例中，處理工具900包含中央傳遞站921、931，包含經配置為移動晶圓的至少一個機器人925、935；連接到中央傳遞站的自組裝單層(SAM)形成站、CVD站、PVD站；連接到中央傳遞站的可選預清潔站；以及連接到中央傳遞站、自組裝單層(SAM)形成站、CVD站、PVD站、或可選預清潔站中的一或多個的至少一個控制器。在一或多個實施例中，至少一個控制器具有選自下列的至少一種配置：用於使用機器人在站之間移動晶圓的配置；用於將基板暴露於前驅物並且形成自組裝單層(SAM)的配置；以及用於預清潔晶圓的配置。
在整個此說明書中提及「一個實施例」、「某些實施例」、「一或多個實施例」或「一實施例」意味著結合實施例描述的特定特徵、結構、材料、或特性包括在本揭示的至少一個實施例中。因此，在整個此說明書的各個位置中出現片語諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」不必指本揭示的相同實施例。此外，特定特徵、結構、材料或特性可以任何適當方式結合在一或多個實施例中。
儘管本文的揭示已經參考特定實施例進行描述，本領域技藝人士將理解，所描述的實施例僅說明本揭示的原理及應用。本領域技藝人士將顯而易見，可以對本揭示的方法及設備進行各種修改及變化，而不脫離本揭示的精神及範疇。因此，本揭示可以包括在隨附申請專利範圍及其等效的範疇內的修改及變化。
10:方法 12:操作 14:操作 16:操作 18:操作 20:操作 100:基板 102:磊晶矽層 104:氮化矽層 106:損傷層 108:氧化物層 110:特徵 112:自組裝單層(SAM)或鈍化層 114:損傷層 116:氧化物層 120:底表面 122:頂表面 124:側壁表面 900:處理工具 902:處理腔室 904:處理腔室 906:處理腔室 908:處理腔室 910:處理腔室 912:處理腔室 914:處理腔室 916:處理腔室 918:處理腔室 920:第一區段 921:中央傳遞站 922:緩衝腔室 924:緩衝腔室 925:機器人 930:第二區段 931:中央傳遞站 935:機器人 950:工廠介面 952:機器人 954:裝載腔室 956:卸載腔室 960:裝載閘腔室 962:裝載閘腔室 990:系統控制器 W 1:寬度 W 2:寬度
為了能夠詳細理解本揭示的上述特徵所用方式，可參考實施例進行對上文簡要概述的本揭示的更特定描述，一些實施例在附圖中示出。然而，將注意，附圖僅示出本揭示的常見實施例，並且由此不被認為限制其範疇，因為本揭示可允許其他等同有效的實施例。
第1圖圖示根據本揭示的一或多個實施例的方法的製程流程圖；
第2A圖至第2E圖圖示根據本揭示的一或多個實施例的在處理期間的示例性基板的橫截面圖；以及
第3圖圖示根據本揭示的一或多個實施例的示例性群集工具。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
102:磊晶矽層
104:氮化矽層
110:特徵
112:自組裝單層(SAM)或鈍化層

Claims (23)

  1. 一種形成一半導體結構的方法，該方法包含以下步驟： 在一基板上沉積一鈍化層，該基板包含一氮化矽層，該氮化矽層包括其中形成的至少一個特徵，該至少一個特徵具有一第一寬度、一頂表面、一底表面、及至少一個側壁表面，其中一損傷的氮化矽層係在該頂表面及該至少一個側壁表面上，並且一氧化矽層係在該底表面上；以及 預清潔該基板以從該頂表面移除該損傷的氮化矽層並且從該底表面移除該氧化矽層。
  2. 如請求項1所述之方法，其中該鈍化層在該頂表面、該底表面、及該至少一個側壁表面上沉積。
  3. 如請求項1所述之方法，其中該鈍化層在該頂表面上並且在該至少一個側壁表面上但不在該底表面上選擇性沉積。
  4. 如請求項1所述之方法，其中沉積該鈍化層之步驟包含以下步驟：將該基板暴露於一前驅物。
  5. 如請求項4所述之方法，其中該前驅物包含根據式(I)、式(II)、式(III)、及式(IV)中的一或多個的一化合物： ， ， ， ，其中R 1及R 2獨立地選自經取代或未取代的C 1-C 20烷基，或R 1及R 2形成一經取代或未取代的C 1-C 20環烷基環，並且 其中R 3、R 4、R 5、R 6、R n獨立地選自氫、經取代或未取代的C 1-C 20烷基、經取代或未取代的C 1-C 20烷氧基、及經取代或未取代的C 1-C 20乙烯基， X係選自Cl、Br、及I的一鹵化物，並且n係從1至3的一整數。
  6. 如請求項5所述之方法，其中式(I)的該前驅物選自 及 中的一或多個。
  7. 如請求項5所述之方法，其中式(II)的該前驅物包含 。
  8. 如請求項1所述之方法，其中該至少一個特徵包含一溝槽及一通孔中的一或多個。
  9. 如請求項1所述之方法，進一步包含以下步驟：從該至少一個側壁表面移除該鈍化層以暴露該氮化矽層。
  10. 如請求項9所述之方法，其中該至少一個特徵具有實質上與該第一寬度相同的一第二寬度。
  11. 如請求項10所述之方法，其中該第一寬度及該第二寬度獨立地在從60至70 Å的一範圍中。
  12. 一種形成一半導體結構的方法，該方法包含以下步驟： 藉由將一基板暴露於一前驅物來在該基板上沉積一鈍化層，該基板包含一氮化矽層，包括其中形成的至少一個特徵，該至少一個特徵具有一第一寬度、一頂表面、一底表面、及至少一個側壁表面，其中一損傷的氮化矽層係在該頂表面及該至少一個側壁表面上，並且一氧化矽層係在該底表面上；以及 預清潔該基板以從該頂表面移除該損傷的氮化矽層並且從該底表面移除氧化矽層， 其中該前驅物包含根據式(I)及式(III)的一化合物 ， ， 其中R 1及R 2獨立地選自經取代或未取代的C 1-C 20烷基，或R 1及R 2形成一經取代或未取代的C 1-C 20環烷基環，並且 其中R 3、R 4、R 5、及R n獨立地選自氫、經取代或未取代的C 1-C 20烷基、經取代或未取代的C 1-C 20烷氧基、及經取代或未取代的C 1-C 20乙烯基， 並且n係從1至3的一整數， 其中R 1及R 2獨立地選自經取代或未取代的C 1-C 8烷基，或R 1及R 2形成一經取代或未取代的C 1-C 8環烷基環，並且 其中R 3、R 4、及R 5獨立地選自氫、經取代或未取代的C 1-C 8烷基、經取代或未取代的C 1-C 8烷氧基、及經取代或未取代的C 1-C 8乙烯基。
  13. 如請求項12所述之方法，其中式(I)的該前驅物選自 及 中的一或多個。
  14. 如請求項12所述之方法，其中該至少一個特徵包含一溝槽及一通孔中的一或多個。
  15. 如請求項12所述之方法，進一步包含以下步驟：從該至少一個側壁表面移除該鈍化層並且移除該損傷的氮化矽層以暴露該氮化矽層。
  16. 如請求項15所述之方法，其中該至少一個特徵具有實質上與該第一寬度相同的一第二寬度。
  17. 如請求項16所述之方法，其中該第一寬度及該第二寬度獨立地在從60至70 Å的一範圍中。
  18. 一種形成一半導體結構的方法，該方法包含以下步驟： 藉由將一基板暴露於一前驅物來在該基板上沉積一鈍化層，該基板包含一氮化矽層並且包括其中形成的至少一個特徵，該至少一個特徵具有一第一寬度並且具有一頂表面、一底表面、及至少一個側壁表面，其中一損傷的氮化矽層係在該頂表面及該至少一個側壁表面上，並且一氧化矽層係在該底表面上；以及 預清潔該基板以從該頂表面移除該損傷的氮化矽層並且從該底表面移除該氧化矽層， 其中該前驅物包含根據式(II)及式(IV)的一化合物， ， ， 其中R 6及R n獨立地選自氫、經取代或未取代的C 1-C 20烷基、經取代或未取代的C 1-C 20烷氧基、及經取代或未取代的C 1-C 20乙烯基， X係選自Cl、Br、及I的一鹵化物，並且 n係從1至3的一整數。
  19. 如請求項18所述之方法，其中式(II)的該前驅物包含 。
  20. 如請求項18所述之方法，其中該鈍化層在該頂表面上並且在該至少一個側壁表面上但不在該底表面上選擇性沉積。
  21. 如請求項18所述之方法，進一步包含以下步驟：從該至少一個側壁表面移除該鈍化層並且移除該損傷的氮化矽層以暴露該氮化矽層。
  22. 如請求項21所述之方法，其中該至少一個特徵具有實質上與該第一寬度相同的一第二寬度。
  23. 如請求項22所述之方法，其中該第一寬度及該第二寬度獨立地在從60至70 Å的一範圍中。
TW111123413A 2021-10-31 2022-06-23 損傷之氮化矽的選擇性鈍化 TW202338909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163273990P 2021-10-31 2021-10-31
US63/273,990 2021-10-31

Publications (1)

Publication Number Publication Date
TW202338909A true TW202338909A (zh) 2023-10-01

Family

ID=86146574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111123413A TW202338909A (zh) 2021-10-31 2022-06-23 損傷之氮化矽的選擇性鈍化

Country Status (3)

Country Link
US (1) US20230136499A1 (zh)
TW (1) TW202338909A (zh)
WO (1) WO2023075865A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214896A (ja) * 1996-11-29 1998-08-11 Toshiba Corp 半導体装置の製造方法及び製造装置
JP2000277485A (ja) * 1999-03-23 2000-10-06 Toshiba Corp 半導体装置の製造方法
US20080207005A1 (en) * 2005-02-15 2008-08-28 Freescale Semiconductor, Inc. Wafer Cleaning After Via-Etching
JP4509842B2 (ja) * 2005-03-30 2010-07-21 東京エレクトロン株式会社 エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
US7994002B2 (en) * 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification

Also Published As

Publication number Publication date
WO2023075865A1 (en) 2023-05-04
US20230136499A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
JP2022531455A (ja) 非金属表面への選択的堆積
US20230420232A1 (en) Integrated method and tool for high quality selective silicon nitride deposition
US20230126055A1 (en) Selective blocking of metal surfaces using bifunctional self-assembled monolayers
TWI821805B (zh) 反向選擇性蝕刻終止層
TW202338909A (zh) 損傷之氮化矽的選擇性鈍化
US20140361436A1 (en) Semiconductor device manufacturing method, storage medium and semiconductor device
JP7465287B2 (ja) 自己形成バリア層を備えた低誘電率誘電体
US11189479B2 (en) Diffusion barrier layer
US20230197508A1 (en) Self-assembled monolayer for selective deposition
US11967523B2 (en) Self-assembled monolayer for selective deposition
US20240321633A1 (en) Ultra-thin layers by selective passivation
US20230317516A1 (en) Metal Surface Blocking Molecules for Selective Deposition
US20220275501A1 (en) Surface treatment for selective deposition
TW202407133A (zh) 整合的清潔及選擇性鉬沉積製程
CN114709167A (zh) 半导体器件及其制造方法