TWI793247B - 於封裝基材中之積體電路結構 - Google Patents

於封裝基材中之積體電路結構 Download PDF

Info

Publication number
TWI793247B
TWI793247B TW108101813A TW108101813A TWI793247B TW I793247 B TWI793247 B TW I793247B TW 108101813 A TW108101813 A TW 108101813A TW 108101813 A TW108101813 A TW 108101813A TW I793247 B TWI793247 B TW I793247B
Authority
TW
Taiwan
Prior art keywords
conductive
vertical
walls
microns
horizontal
Prior art date
Application number
TW108101813A
Other languages
English (en)
Other versions
TW201943042A (zh
Inventor
桑卡 葛尼森
威廉 Ｊ 蘭伯特
張志超
斯里查伊特拉 Ｊ 查瓦里
史蒂芬 Ａ 史密斯
麥可 Ｊ 希爾
姜振國
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201943042A publication Critical patent/TW201943042A/zh
Application granted granted Critical
Publication of TWI793247B publication Critical patent/TWI793247B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

揭露於本文的是可被包括在封裝基材之中的積體電路(IC)結構。例如，揭露於本文的是於封裝基材中之被動組件，其中，該等被動組件包括至少一非圓形通孔以及與該至少一非圓形通孔接觸的至少一接墊，且該等被動組件包括電感器或電容器。也揭露其他的具體實施例。

Description

於封裝基材中之積體電路結構
本發明係有關於於封裝基材中之積體電路結構。
在積體電路裝置中，穿過裝置的導電通路常包括電氣耦接在裝置之兩個不同層中之導線的導電通孔。這些導電通孔的形成通常藉由鑽鑿穿過電介質材料的圓孔，然後用導電材料填充該孔。
依據本發明之一實施例，係特地提出一種於積體電路(IC)封裝基材中之垂直互連件，其包含：一第一導電部；與配置於該第一導電部周圍的複數個第二導電部，其中，該等第二導電部之個別者具有一弓形涵蓋區。
100:IC結構
100A:垂直屏蔽互連件
100B:水平屏蔽互連件
100C:波導
100D:電容器
100E:電感器
100F:天線結構
100G:封裝基材屏蔽結構
102:訊號部
102A:接墊
102B:通孔
104:屏蔽部
104A:接墊
104B:通孔
106:直徑
108:直徑
110:垂直壁
110A:接墊
110B:通孔
111:高度
112:水平壁
113:高度
114:最大橫向寬度
115:寬度
116:所欲高度
117:寬度
118:電介質材料
120:最大橫向寬度
121:寬度
122:所欲高度
123:長度
124:導電板
124A:接墊
124B:通孔
126:指狀物
127:主幹
128、129:高度
130:寬度
132:長度
134:端子
136:體部
136A:接墊
136B:通孔
138、139:高度
140、141:寬度
142:天線
143:長度
144:開口
146:接地結構
146A:接墊
146B:通孔
147:高度
148:共面波導饋電結構
148A:接墊
148B:通孔
149:較長尺寸
150A:接墊
150B:通孔
151:間隙
152:導電層
1500:晶圓
1502:晶粒
1600:IC裝置
1602:基材
1604:裝置層
1606-1610:互連層
1619:金屬化堆疊(也被稱為「ILD堆疊」)
1620:源極及/或汲極(S/D)區
1622:閘極
1624:S/D接觸
1626:電介質材料
1628:互連結構
1628a:線路
1628b:通孔
1634:阻焊劑材料
1636:導電接觸
1640:電晶體
1650:IC封裝件
1652:封裝基材
1654:導電接觸
1656:晶粒
1658:第一級互連件
1660、1664:導電接觸
1662:導電通路
1666:底填材料
1668:封膠
1670:暴露接地金屬層或第二級互連件
1672,1674:表面
1700:IC裝置總成
1702:電路板
1704:中介層
1706:矽穿通孔(TSV)
1708:金屬互連件
1710:通孔
1714:嵌入式裝置
1716、1718:耦接組件
1720、1724、1726、1732:IC封裝件
1722、1728、1730:耦接組件
1734:封裝件上覆封裝件結構
1736:中介層上覆封裝件結構
1740、1742:第一、第二表面
1800:示範電氣裝置
1802:處理裝置
1804:記憶體
1806:顯示裝置
1808:音訊輸出裝置
1810:其他輸出裝置
1812:通訊晶片
1814:電池/電源電路
1818:GPS裝置
1820:其他輸入裝置
1822:天線
1824:音訊輸入裝置
由以下結合附圖的詳述說明容易了解具體實施例。為了輔助說明，類似的結構元件用相同的元件符號表示。具體實施例以附圖中的圖形舉例說明而非限制。
圖1A至圖1B及圖2至圖3根據各種具體實施 例圖示垂直屏蔽互連件之實施例的不同視圖。
圖4至圖5根據各種具體實施例圖示水平屏蔽互連件之實施例的不同視圖。
圖6根據各種具體實施例圖示波導的透視圖。
圖7根據各種具體實施例圖示電容器的透視圖。
圖8根據各種具體實施例圖示電感器的透視圖。
圖9A至圖9C根據各種具體實施例圖示天線結構的不同視圖。
圖10根據各種具體實施例圖示包括屏蔽封裝基材之積體電路(IC)封裝件的剖面側視圖。
圖11的上視圖圖示可與揭露於本文之任一IC結構一起被包括在一IC封裝件中的一晶圓與數個晶粒。
圖12的剖面側視圖圖示可與揭露於本文之任一IC結構一起被包括在IC封裝件中的IC裝置。
圖13的剖面側視圖圖示可包括揭露於本文之任一IC結構的IC封裝件。
圖14的剖面側視圖圖示可包括揭露於本文之任一IC結構的IC裝置總成。
圖15的方塊圖圖示可包括揭露於本文之任一IC結構的示範電氣裝置。
揭露於本文的是可被包括在封裝基材中之數種積體電路(IC)結構。例如，揭露於本文的是於封裝基材中之數種被動組件，其中，該等被動組件包括至少一非圓形通孔以及與該至少一非圓形通孔接觸的至少一接墊，且該等被動組件包括電感器或電容器。也揭露其他的具體實施例。
在習知封裝基材中，導電通路由導線(在封裝基材裡的金屬層中橫向延伸)與導電通孔(在金屬層之間垂直延伸)提供。導電通孔的形成習知係藉由在電介質材料中鑽鑿圓孔，然後用金屬填充該圓孔。通常是一次形成該等通孔，且限於有圓形涵蓋區(footprint)。此外，此類通孔受限於彼等可做到多微小；例如，雷射鑽成通孔的最小寬度永遠會大於雷射鑽孔的寬度。
揭露於本文的是可包括用除鑽孔以外之技術形成之圖案化通孔的數種積體電路(IC)結構。此類圖案化通孔(例如，矩形、三角形、長橢圓形、圓形、弧形等等)可用微影技術形成，且可有效準確地製成。揭露於本文的IC結構可包括互連結構、被動裝置、與其他元件，可擴大圖案化通孔的使用範圍以及改善IC總成的數位效能、射頻(RF)效能、及/或電源傳輸(例如，藉由減少損失)。
在以下的詳細說明中，參考形成彼之一部份的附圖，其中，類似的元件用相同的元件符號表示，以及用可實施的具體實施例舉例說明。應瞭解，可使用其他具體實施例以及做出結構或邏輯改變而不脫離本揭示內容的 範疇。因此，以下詳細說明沒有限制的意思。
用最有助於了解所主張之主題的方式把各種運作依次描述成為多個離散動作或運作。不過，描述的順序不應被視為暗指這些運作一定有順序相依性。特別是，這些運作可不按演示的次序來執行。所描述的運作可用與所述具體實施例不同的次序來執行。附加具體實施例可執行各種附加運作，及/或可省略所描述的運作。
為了說明本揭示內容，片語「A及/或B」意指(A)、(B)或(A與B)。為了說明本揭示內容，片語「A、B及/或C」意指(A)、(B)、(C)、(A與B)、(A與C)、(B與C)或(A、B及C)。附圖不一定按比例繪製。儘管許多附圖圖示有平壁及直角角落的直線結構，然而這只是為了便於圖解說明，且使用這些技術做成的實際裝置會有圓化角落、表面粗糙度及其他特徵。
本說明所用的片語「在一具體實施例中」或「在數個具體實施例中」各自可指一或多個相同或不同的具體實施例。此外，如在說明本揭示內容之具體實施例時所使用的術語「包含」、「包括」、「具有」及其類似者是同義的。如本文所使用的，「封裝件」與「IC封裝件」同義。在用來描述尺寸的範圍時，片語「在X與Y之間」表示包括X與Y的範圍。為了方便，片語「圖1」可用來指圖1A至圖1B的圖紙集合，且片語「圖8」可用來指圖8A至圖8C的圖紙集合。
在此揭露各種IC結構100，其包括垂直屏蔽 互連件100A、水平屏蔽互連件100B、波導100C、電容器100D、電感器100E、天線結構100F及封裝基材屏蔽結構100G。這些IC結構中之任一者可被包括在IC總成的任何適當部份中。例如，揭露於本文的任一IC結構100可被包括在IC封裝件1650(描述於下文)的封裝基材1652中。揭露於本文的IC結構100可使用於數位傳訊、RF傳訊及/或電源傳輸裝置(例如，電源管理積體電路)及其他實施例。
揭露於本文的各種IC結構100可包括數個接墊與通孔，其中該等通孔係耦接在IC組件(例如，無芯封裝基材)之不同層中的接墊。接墊及通孔可由例如銅的任何適當導電材料形成。例如，接墊及/或通孔可由一或多個金屬(例如，金屬合金)形成。接墊及通孔可被一或多個電介質材料(為求便於說明，大部份未圖示於附圖)包圍；此類電介質材料可包括模製材料、層板、旋塗電介質、或其他適當材料。在一些具體實施例中，揭露於本文的接墊可具有在10微米、100微米之間的直徑或最大直線尺寸。在一些具體實施例中，揭露於本文的通孔可具有在5微米、100微米之間的高度。
被包括在揭露於本文之IC結構100中的通孔可為圖案化通孔。不像藉由機械鑽孔或雷射鑽孔所形成的習知圓形通孔，圖案化通孔可具有有任何適當形狀的非圓形涵蓋區。在一些具體實施例中，圖案化通孔可用微影製程形成。例如，圖案化通孔的形成可藉由層壓光阻劑(例如，乾膜光阻劑)、圖案化光阻劑以形成通孔開口、電鍍金屬於 開口上以形成通孔、移除光阻劑、且層壓電介質材料(例如，積累膜(build-up film))於通孔上，然後回磨(polish back)積累膜以暴露通孔。然後，可圖案化在通孔上的接墊。用來形成圖案化通孔的技術可稱為平坦化基材技術，且可包括自對準通孔(SAV)技術、零失準通孔(ZMV)技術、微影通孔(LiV)技術、光可成像電介質(PID)技術、無凸塊無雷射嵌入式基材結構(BLESS)技術、與模塑互連基材(MIS)技術。用微影技術建立的圖案化通孔比藉由配置許多重疊鄰近的鑽鑿通孔來建立的圖案化通孔更快、更準確且更便宜；此類鑽鑿通孔結構在可能的組態中也可能較粗且受限。
揭露於本文的IC結構100可包括數個互連件。例如，圖1根據各種具體實施例圖示垂直屏蔽互連件100A。特別是，圖1A為垂直屏蔽互連件100A的透視圖，且圖1B為圖1A垂直屏蔽互連件100A的剖面側視圖(穿過圖1A的截面A-A)。圖1的屏蔽互連件100A可包括訊號部102以及分布於訊號部102周圍且與其隔開的多個屏蔽部104；圖1的垂直屏蔽互連件100A(與描述於下文的圖2垂直屏蔽互連件100A)因此可稱為「共軸通孔」。訊號部102可包括接墊102A與通孔102B；接墊102A及通孔102B的涵蓋區可為圓形，如圖1所示，或可具有其他形狀(例如，矩形或三角形形狀)。接墊102A的涵蓋區可大於通孔102B的涵蓋區使得通孔102B「降落」於接墊102A上且有允許失準的裕度。通孔102B可為形成於接墊102A上的圖案化通孔。
屏蔽部104各自可包括接墊104A與通孔104B；接墊104A及通孔104B的涵蓋區各自可具有弓形形狀，如圖1所示，或可具有其他形狀(例如，角形)。接墊104A的涵蓋區可大於通孔104B的涵蓋區使得通孔104B「降落」於接墊104A上且有允許失準的裕度。通孔104B可為形成於接墊104A上的圖案化通孔。屏蔽部104可耦接至接地線或平面，或另一合適基準。儘管圖1A圖示4個屏蔽部104，然而垂直屏蔽互連件100A可包括4個以下的屏蔽部104或4個以上的屏蔽部104。例如，在一些具體實施例中，垂直屏蔽互連件100A可包括兩個屏蔽部104(各有半圓弓形形狀)，或3個屏蔽部104。在一些具體實施例中，垂直屏蔽互連件100A可具有單一屏蔽部104(例如，有圓形涵蓋區)，但是可能更容易製成有多個屏蔽部104的垂直屏蔽互連件100A，因為在平坦化期間可能更容易移除在通孔104B周圍的材料(通過相鄰屏蔽部104之間的間隙)。
相對於利用圓形屏蔽部104的具體實施例，利用弓形屏蔽部104的具體實施例可改善寬頻(broadband)及高頻窄頻(high-frequency narrowband)效能。特別是，可實現減少的涵蓋區面積，改良的阻抗控制(例如，用於頻率相依天線及通孔之間的寬頻阻抗匹配)，減少的損失，及/或改良的串擾效能。
垂直屏蔽互連件100A的元件尺寸可具有任何適當數值。例如，在一些具體實施例中，通孔102B的直徑106可在20微米、200微米之間(例如，在20微米、50微 米之間，或約35微米)。在一些具體實施例中，接墊102A的直徑可在50微米、100微米之間，或約65微米)。在一些具體實施例中，屏蔽部104集合的直徑108可在150微米、300微米之間(例如，在200微米、300微米之間，或約250微米)。
圖2為垂直屏蔽互連件100A之另一實施例的剖面側視圖(看法與圖1B相同)。圖2的垂直屏蔽互連件100A可包括含有多個「堆疊」接墊102A及通孔102B的訊號部102，與含有多個堆疊接墊104A及通孔104B的一或多個屏蔽部104。屏蔽部104可耦接至接地線或平面，或另一合適基準。圖2垂直屏蔽互連件100A的透視圖看起來像是數個互相疊在上面的圖1A垂直屏蔽互連件100A。可堆疊任何適當個數的接墊102A及通孔102B成為垂直屏蔽互連件100A的一部份(同樣，可堆疊任何適當個數的接墊104A及通孔104B)以形成有所欲高度的垂直屏蔽互連件100A。圖2垂直屏蔽互連件100A的元件可採用圖1垂直屏蔽互連件100A之對應元件實施例中之任一的形式(例如，尺寸、形狀等等)。
圖1至圖2的具體實施例可作為共軸互連件。在以上於說明圖1至圖2時提及的垂直屏蔽互連件100A中，單一訊號部102位在一組屏蔽部104的「內部」中。在圖1至圖2之垂直屏蔽互連件100A的一些變體中，多個訊號部102可位在一組屏蔽部104的內部中以按需要提供雙軸或多軸互連件。垂直屏蔽互連件100A在使用期間可提供 強有力的隔離及良好的訊號保真度。
圖3為垂直屏蔽互連件100A之另一實施例的剖面側視圖(看法與圖1B及圖2相同)。圖3的垂直屏蔽互連件100A可包括含有多個「堆疊」接墊102A及通孔102B的訊號部102，與含有多個堆疊接墊104A及通孔104B的一或多個屏蔽部104。屏蔽部104可耦接至接地線或平面，或另一合適基準。電介質材料(未圖示)可設置在訊號部102及屏蔽部104周圍。圖3的垂直屏蔽互連件100A可為傳輸線結構，其包括通到垂直帶線過渡區(vertical stripline transition)的帶線，與通到向下3層之帶線過渡區的垂直帶線。在運作期間，行進通過圖3垂直屏蔽互連件100A的訊號可能不會遇到不連續，除了直角彎曲以外；傳輸線模式不被改變。因此，相較於習知通孔所提供的，圖3的垂直屏蔽互連件100A可展現匹配更好、頻帶較寬、且損失較低的垂直路由解決方案。可堆疊任何適當個數的接墊102A及通孔102B成為垂直屏蔽互連件100A的一部份(同樣，可堆疊任何適當個數的接墊104A及通孔104B)以形成有所欲高度的垂直屏蔽互連件100A。類似圖3中之一者的垂直屏蔽互連件100A按需要可包括帶線、接地共面波導、及/或微帶結構。
圖4根據各種具體實施例圖示水平屏蔽互連件100B的透視圖。圖2的水平屏蔽互連件100B可包括訊號部102(例如，傳輸線)與屏蔽部104。電介質材料(未圖示)可包圍在屏蔽部104內部中的訊號部102。在圖4中，各訊 號部102圖示成有方形橫截面，但是這只是實施例，揭露於本文的任一水平屏蔽互連件100B可具有任何適當的可製造橫截面(例如，矩形等等)。如下述，屏蔽部104可提供在水平屏蔽互連件100B之訊號部102周圍的法拉第籠(Faraday cage)，其減輕或排除電磁干擾及/或串擾(即便相鄰訊號部102之間的間距被減少)。
圖2水平屏蔽互連件100B的屏蔽部104可包括垂直壁110與水平壁112。垂直壁110可包括接墊110A與通孔110B(例如，圖案化通孔)，同時水平壁112可由接墊或平面薄片形成。垂直壁110及水平壁112可呈實質「實心」，以提供在訊號部102周圍的套筒(且相對於垂直壁110包括間隙或其他開口的具體實施例，可改善效能)。特別是，通孔110B可具有在接墊110A上的矩形涵蓋區(對比於「多孔」垂直壁可由降落於接墊上之不同圓形通孔提供的結構)。可同時圖案化訊號部102與垂直壁110的接墊110A；在垂直壁110包括多個接墊110A(例如，以實現所欲高度116)的具體實施例中，訊號部102可與這些接墊110A中之一或多個對齊。儘管圖4(其提供共軸互連件，如上述)圖示單一訊號部102，然而多個訊號部104可位於屏蔽部104套筒「內部」(例如，以提供雙軸或多軸互連件)。
圖4水平屏蔽互連件100B的尺寸可採用任何適當數值(例如，以實現所欲傳輸線阻抗)。例如，在一些具體實施例中，通孔110B的高度111可在10微米、50微米之間(例如，在20微米、30微米之間，或約25微米)。在一 些具體實施例中，接墊110A的高度113可在10微米、30微米之間(例如，在10微米、20微米之間，或約15微米)。在一些具體實施例中，接墊110A的寬度115可在25微米、100微米之間(例如，在40微米、70微米之間，或約55微米)。在一些具體實施例中，接墊110A的寬度115可在25微米、100微米之間(例如，在40微米、70微米之間，或約55微米)。在一些具體實施例中，通孔110B的寬度117可在10微米、50微米之間(例如，在10微米、40微米之間，或約25微米)。在一些具體實施例中，套筒的最大橫向寬度114(例如，垂直壁110之間的最大橫向距離)可在25微米、500微米之間。在一些具體實施例中，套筒的垂直高度116(例如，屏蔽部104之相鄰水平壁112的距離)可在20微米、250微米之間。
圖5為另一示範水平屏蔽互連件100B的剖面側視圖；圖5的可類似穿過圖4之截面A-A的橫截面圖。水平屏蔽互連件100B包括被建造為圖4之屏蔽部104陣列的屏蔽部104，與多個訊號部102。在圖5中，水平屏蔽互連件100B圖示成含有兩個橫列及3個直行的訊號部102，但是揭露於本文的任一屏蔽互連件100B可包括更多或更少個橫列及/或更多或更少個直行的訊號部102。圖5水平屏蔽互連件100B的元件可採用圖4水平屏蔽互連件100B之任一對應元件實施例的形式(例如，尺寸、形狀等等)。
圖6根據各種具體實施例圖示波導100C的透視圖。圖6的波導100C可包括垂直壁110及水平壁112。垂直壁110可包括接墊110A與通孔110B(例如，圖案化通 孔)，同時水平壁112可由接墊或平面薄片形成。垂直壁110及水平壁112可呈實質「實心」以圍封電磁波可傳播通過它的內部空間。在一些具體實施例中，電介質材料118可設置在波導100C的內部中。儘管圖6的垂直壁110圖示成只包括單一接墊110A，然而垂直壁110可包括多個接墊110A(例如，以實現所欲高度122)。在IC總成中，波導100C可鄰近可收發在運作期間傳播通過波導100C之電磁波的電波發射器或其他結構。
波導100C的尺寸可採用任何適當數值以實現所欲傳播特性。在一些具體實施例中，波導100C的最大橫向寬度120(例如，垂直壁110之間的最大橫向距離)可在0.5毫米、5毫米之間(例如，在1毫米、3毫米之間，或約2毫米)。在一些具體實施例中，波導100C的垂直高度122(例如，相鄰水平壁112的距離)可在20微米、250微米之間(例如，在40微米、100微米之間，或約65微米)。在一些具體實施例中，多個波導100C可排列成陣列，其類似圖5水平屏蔽互連件100B的套筒陣列(例如，有多個直行及/或橫列的波導100C)以提供多頻道波導100C。
揭露於本文的IC結構100可包括可嵌入封裝基材的被動組件；相對於使用在封裝基材表面上的離散被動組件，此類被動組件可賦予IC總成的效能優勢。例如，圖7根據各種具體實施例圖示電容器100D的透視圖。電容器100D可包括互相隔開的兩個或多個導電板124以致能經由在不同導電板124的差動電荷(differential charge)來 儲存能量。電介質材料(未圖示)可設置在導電板124之間。每個導電板124可包括從主幹127伸出的多個指狀物126，且一導電板124的指狀物126可與另一導電板124的指狀物126叉合(interdigitate)。導電板124可包括配置成堆疊的接墊124A與通孔124B；接墊124A及通孔124B可被包括在導電板124的指狀物126中，如圖7所示。儘管圖7圖示有特定個數的導電板124、接墊124A、通孔124B及指狀物126，然而這只是圖解說明且電容器100D可包括任何適當個數的導電板124、接墊124A、通孔124B及指狀物126(例如，導電板124沒有通孔124B，且只有接墊124A的單一平面層)。
電容器100D可具有任何適當尺寸。例如，在一些具體實施例中，通孔124B的高度128可在10微米、50微米之間(例如，在20微米、30微米之間，或約25微米)。在一些具體實施例中，接墊124A的高度129可在10微米、30微米之間(例如，在10微米、20微米之間，或約15微米)。在一些具體實施例中，指狀物126的寬度130可在5微米、100微米之間(例如，在10微米、60微米之間，在10微米、20微米之間，在50微米、60微米之間，約12微米，或約55微米)。在一些具體實施例中，指狀物126的長度132可在100微米、500微米之間(例如，在200微米、500微米之間，約300微米，或約400微米)。在一些具體實施例中，電容器100D的長度123可在400微米、800微米之間(例如，在500微米、700微米之間，或約650微米)。在一些具體實施例 中，電容器100D的寬度121可在300微米、800微米之間(例如，在400微米、600微米之間，或約540微米)。電容器100D的電容密度可取決於電容器100D的尺寸及其材料；例如，在一些具體實施例中，電容器100D的電容密度在10吉赫可在2.5微微法拉/平方毫米、3微微法拉/平方毫米之間。增加高度128可提高電容器100D的電容而不增加其涵蓋區。
相對於習知嵌入電容器，電容器100D可具有許多優點中之任一，它可利用在封裝基材裡之不同金屬層(用基材電介質分離)中的導電板。此類習知嵌入電容器的電容密度可能受限於基材電介質的電介質常數以及最小電介質厚度。相對於相同空間容積的習知嵌入電容器，與多個金屬層叉合的電容器100D可實現較高的電容數值。
圖8根據各種具體實施例圖示電感器100E的透視圖。電感器100E可包括兩個端子134與在端子134之間的體部136。體部136可包括轉折(turns)或迴圈(loops)的任何所欲配置以實現電感器100E的所欲電感，及其他電路(未圖示)可耦接至端子134。電介質材料(未圖示)可設置在電感器100E周圍。體部136可包括接墊136A與通孔136B以實現所欲結構；端子134本身可為接墊136A。儘管圖8圖示有特定個數及配置的接墊136A及通孔136B，這只是圖解說明且電感器100E可包括有任何適當個數排成任何適當配置的接墊136A及通孔136B。此外，通孔136B的涵蓋區可具有任何適當形狀(例如，矩形，如圖8所示)。利用非圓形之通孔136B可致能藉由減少通孔136B在與電感 器平面垂直之(水平)方向的尺寸來增加垂直定向電感器的密度，例如電感器100E。
電感器100E可具有任何適當尺寸。例如，在一些具體實施例中，電感器100E的長度143可在200微米、900微米之間(例如，在300微米、700微米之間，在500微米、700微米之間，或約600微米)。例如，在一些具體實施例中，通孔136B的高度138可在10微米、50微米之間(例如，在20微米、30微米之間，或約25微米)。在一些具體實施例中，接墊136A的高度139可在10微米、30微米之間(例如，在10微米、20微米之間，或約15微米)。在一些具體實施例中，體部136中的跡線寬度140可在5微米、50微米之間(例如，在20微米、40微米之間，或約25微米)。接墊136A的寬度141可在30微米、70微米之間(例如，在40微米、60微米之間，或約55微米)。電感器100E的電感密度可取決於電感器100E的尺寸及其材料；例如，在一些具體實施例中，電感器100E的電感密度在5吉赫可在10毫微亨利/平方毫米、30毫微亨利/平方毫米之間。
圖9根據各種具體實施例圖示天線結構100F。特別是，圖9A為天線結構100F的上視圖，圖9B為天線結構100F穿過圖9A橫截面A-A的剖面側視圖，且圖9C為天線結構100F穿過圖9A橫截面B-B的剖面側視圖。天線結構100F包括在接地結構146之開口144中的天線142。天線142可為橢圓形單極。天線142可耦接至共面波導饋電結構(coplanar waveguide feeding structure)148； 饋電結構148可包括接墊148A與通孔148B。接地結構146可包括接墊146A與通孔146B以隔離天線142、饋電結構148。開口144可延伸到在天線142下的底部接地平面以改善天線阻抗頻寬。
天線結構100F可為能夠以毫米波頻率運作的超寬頻(UWB)天線；在一些具體實施例中，天線結構100F可被包括在利用5G通訊技術之無線通訊裝置(例如，手持運算裝置、無線路由器、或存取點)裡的封裝基材中。相對於習知天線，天線結構100F也可有較低的成本、較小的涵蓋區、及/或範圍較大的工作頻率。例如，在一些具體實施例中，天線結構100F從23吉赫到75吉赫有比10分貝更好(有微不足道的例外)的回饋損失(return loss)，這表示天線結構100F的阻抗頻寬可充分涵蓋5G通訊的整個毫米波頻率範圍(高於20吉赫)。在一些具體實施例中，天線結構100F在操作頻帶有高於3分貝的最大實際增益(peak realized gain)。
天線結構100F可具有任何適當尺寸。在一些具體實施例中，天線結構100F的高度147可小於300微米；相對於習知寬頻平板天線，這表示高度可減少50%以上。在一些具體實施例中，天線142的較長尺寸149可在0.8毫米、2毫米之間(例如，在1毫米、1.5毫米之間，或約1.2毫米)。在一些具體實施例中，天線142與接地結構146的間隙151可在0.8毫米、1.2毫米之間(例如，約1毫米)。
圖10圖示包括屏蔽封裝基材1652的IC封裝 件1650。屏蔽封裝基材1652可包括封裝基材屏蔽結構100G，結構100G可包括鄰近封裝基材1652之橫向周邊地配置的接墊150A及通孔150B(例如，圖案化通孔)以在封裝基材1652周圍提供連續的(「實心」)導電壁以保護封裝基材1652的內部不受害於外面環境。在一些具體實施例中，封裝基材屏蔽結構100G可提供封裝基材1652的機械保護及/或可用作封裝基材1652邊緣的氣密密封件。在一些具體實施例中，最上面接墊150A可延伸鄰近封裝基材1652的表面1672，且靠近耦接至封裝基材1652之表面1672的晶粒1656或在其下，以提供實心頂層接地平面。晶粒1656可具有設置在彼之頂面上的導電層152(使得耦接晶粒1656與封裝基材1652的第一級互連件1658在導電層152、表面1672之間)；在一些具體實施例中，導電層152可為印刷於晶粒1656上的導電(例如，金屬)油墨。導電層152與封裝基材屏蔽結構100G可一起提供IC封裝件1650的電磁屏蔽。IC封裝件1650的其他元件可採用以下在說明圖13時提及的任何形式。
在圖10的具體實施例中，晶粒1656的側面和晶粒1656與封裝基材1652的介面可能沒有被屏蔽；當預期這些區域在感興趣頻率很少甚至沒有輻射時，此一具體實施例可能合適。在其他具體實施例中，可屏蔽晶粒1656的側面和晶粒1656與封裝基材1652的介面。
圖10包括屏蔽封裝基材1652的IC封裝件1650可能比使用習知技術來屏蔽的一些IC封裝件更容易 製造。例如，有些習知IC封裝件的屏蔽可藉由沉積共形金屬層(例如，用濺鍍法)於整個完成的IC封裝件上；此類技術在可沉積共形層之前需要單粒化(singulate)封裝基材且重構於載體上，以及也需要連接共形層與暴露接地金屬層或者是接地的第二級互連件1670。使用揭露於本文的封裝基材屏蔽結構100G和導電層152，用於封裝基材1652的「法拉第籠」屏蔽可「做成」封裝基材1652本身，這允許圖10的IC封裝件1650在單粒化(且沒有後續金屬沉積步驟)之前製造成條帶或面板的形式。此改良製程可能比習知辦法更可靠且更便宜。
揭露於本文的IC結構100可被包括在任何適當電子組件中。圖11至圖15圖示可包括任何揭露於本文之IC結構100的各種設備實施例。
圖11的上視圖圖示可被包括在IC封裝件中的晶圓1500及晶粒1502，該IC封裝件的基材包括揭露於本文的IC結構100中之一或多個。晶圓1500可由半導體材料構成且可包括有形成於晶圓1500表面上之IC結構的一或多個晶粒1502。各個晶粒1502可為包括任何適當IC之半導體產品的重覆單元。在半導體產品的製造完成後，晶圓1500可經歷使晶粒1502互相分離以提供半導體產品之離散「晶片」的單粒化製程。晶粒1502可包括一或多個電晶體(例如，下述圖12電晶體1640中之一些)及/或支援電路以路由電氣訊號至電晶體，以及任何其他IC組件。在一些具體實施例中，晶圓1500或晶粒1502可包括記憶體裝置 (例如，隨機存取記憶體(RAM)裝置，例如靜態RAM(SRAM)裝置，磁性RAM(MRAM)裝置，電阻RAM(RRAM)裝置，導電橋接式RAM(CBRAM)裝置等等)，邏輯裝置(例如，AND、OR、NAND或NOR閘)，或任何其他合適電路元件。可組合這些裝置中之多個於單一晶粒1502上。例如，由多個記憶體裝置形成的記憶體陣列可形成於與經組配為可儲存資訊於記憶體裝置中或執行存入記憶體陣列之指令的處理裝置(例如，圖15的處理裝置1802)或其他邏輯電路相同的晶粒1502上。
圖12的剖面側視圖圖示可被包括在IC封裝件中的IC裝置1600，該IC封裝件的基材包括揭露於本文的IC結構100中之一或多個。一或多個IC裝置1600可被包括在一或多個晶粒1502(圖11)中。IC裝置1600可形成於基材1602(例如，圖11的晶圓1500)上且可被包括在晶粒(例如，圖11的晶粒1502)中。基材1602可為半導體基材，共係由包括例如n型或p型材料系統(或兩者之組合)的半導體材料系統構成。基材1602可包括例如使用塊矽或絕緣體上覆矽(SOI)子結構形成的結晶基材。在一些具體實施例中，形成基材1602可使用可能或可能不與矽結合的替代材料，包括但不限於：鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、或銻化鎵。被歸類為II-VI、III-V或IV族的其他材料也可用來形成基材1602。儘管在此描述可形成基材1602的一些材料實施例，然而可使用可用作IC裝置1600之基礎的任何材料。基材1602可為經單粒化之晶粒(例如，圖11的晶 粒1502)或晶圓(例如，圖11的晶圓1500)的一部份。
IC裝置1600可包括設置在基材1602上的一或多個裝置層1604。裝置層1604可包括形成於基材1602上之一或多個電晶體1640(例如，金屬氧化物半導體場效電晶體(MOSFET))的特徵。裝置層1604可包括，例如，一或多個源極及/或汲極(S/D)區1620，控制電晶體1640中在S/D區1620間之電流流動的閘極1622，與路由電氣訊號進出S/D區1620的一或多個S/D接觸1624。電晶體1640可包括為了清晰起見而未圖示的附加特徵，例如裝置隔離區、閘極接觸及其類似者。電晶體1640不限於圖示於圖12的類型及組態且可包括各式各樣的其他類型及組態，例如，平面電晶體、非平面電晶體、兩者之組合。平面電晶體可包括雙極接面電晶體(BJT)，異質接面雙極電晶體(HBT)，或高電子移動率電晶體(HEMT)。非平面電晶體可包括FinFET電晶體，例如雙閘極電晶體或三閘極電晶體，與環繞或全周閘極電晶體，例如奈米帶及奈米線電晶體。
各電晶體1640可包括由至少兩層形成的閘極1622，閘極電介質與閘極電極。閘極電介質可包括一層或由數層組成的堆疊。該一或多個層可包括氧化矽、二氧化矽、碳化矽、及/或高k電介質材料。該高k電介質材料可包括例如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅的元素。可使用於閘極介電層的高k材料實施例包括但不限於：氧化鉿，矽酸鉿氧化合物(hafnium silicon oxide)，氧化鑭，鋁酸鑭(lanthanum aluminum oxide)，氧化鋯，矽酸鋯氧化合物，氧化鉭，氧化鈦，鋇鍶鈦氧化物(barium strontium titanium oxide)，鋇鈦氧化物，鍶鈦氧化物，氧化釔，氧化鋁，鉛鈧鉭氧化物，以及鉛鋅鈮酸鹽(lead zinc niobate)。在一些具體實施例中，閘極介電層可實施退火製程以在使用高k材料時改善它的品質。
該閘極電極可形成於閘極電介質上且可包括至少一p型功函數金屬或n型功函數金屬，這取決於電晶體1640是p型金屬氧化物半導體(PMOS)還是n型金屬氧化物半導體(NMOS)電晶體。在一些實作中，該閘極電極可由兩個或多個金屬層的堆疊組成，在此一或多個金屬層為功函數金屬層且至少一金屬層為填充金屬層(fill 1metal layer)。可包括用於其他目的的其他金屬層，例如阻障層。對於PMOS電晶體，可使用於該閘極電極的金屬包括但不限於：釕、鈀、鉑、鈷、鎳、例如氧化釕的導電金屬氧化物、與以下在說明NMOS電晶體(例如，用於功函數調控)時提及的任一金屬。對於NMOS電晶體，可使用於該閘極電極的金屬包括但不限於：鉿、鋯、鈦、鉭、鋁、這些金屬的合金、這些金屬的碳化物(例如，碳化鉿、碳化鋯、碳化鈦、碳化鉭和碳化鋁)，與以下在說明PMOS電晶體(例如，用於功函數調控)時提及的任一金屬。
在一些具體實施例中，在沿著源極-通道-汲極方向觀看電晶體1640的剖面時，閘極電極可由「U」形結構構成，其包括與基材表面實質平行的底部和與基材頂 面實質垂直的兩個側壁部份。在其他具體實施例中，形成閘極電極的金屬層中之至少一者可僅為與基材頂面實質平行且不包括與基材頂面實質垂直之側壁部份的平面層。在其他具體實施例中，閘極電極可由U形結構與平面非U形結構的組合構成。例如，閘極電極可由形成於一或更多平面非U形層上面的一或更多U形金屬層構成。
在一些具體實施例中，一對側壁間隔件可形成於閘極堆疊的相對兩側上以作為閘極堆疊的托架。該等側壁間隔件可由例如氮化矽、氧化矽、碳化矽、摻硼氮化矽及氮氧化矽的材料形成。用於形成側壁間隔件的製程為本技藝所習知且一般包括沉積及蝕刻製程步驟。在一些具體實施例中，可使用複數對間隔件；例如，在閘極堆疊的相對兩側上可形成兩對、三對、或四對側壁間隔件。
S/D區1620可形成於鄰近各電晶體1640之閘極1622的基材1602內。例如，可使用植入/擴散製程或蝕刻/沉積製程來形成S/D區1620。在前一製程中，例如硼、鋁、銻、磷或砷的摻雜物可離子植入於基材1602中以形成S/D區1620。激活摻雜物且造成它們進一步擴散至基材1602中的退火製程可在離子植入製程之後。在後一製程中，可首先蝕刻基材1602以在S/D區1620的位置形成凹部。然後可實行磊晶沉積製程以用用來製造S/D區1620的材料填滿凹部。在一些實作中，使用例如矽鍺或碳化矽的矽合金，可製成S/D區1620。在一些具體實施例中，磊晶沉積矽合金可原位摻雜例如硼、砷或磷的摻雜物。在一些 具體實施例中，使用例如鍺或III-V族材料或合金的一或多個替代半導體材料，可形成S/D區1620。在其他具體實施例中，一或多層金屬及/或金屬合金可用來形成S/D區1620。
通過設置在裝置層1604(在圖12中圖示為互連層1606-1610)上的一或多個互連層，例如電力及/或輸入/輸出(I/O)訊號的電氣訊號可路由進入及/或離開裝置層1604的裝置(例如，電晶體1640)。例如，裝置層1604的導電特徵(例如，閘極1622及S/D接觸1624)可與互連層1606-1610的互連結構1628電氣耦接。一或多個互連層1606-1610可形成IC裝置1600的金屬化堆疊(也被稱為「ILD堆疊」)1619。
互連結構1628可配置在互連層1606-1610內以路由根據各種設計的電氣訊號(特別是，該配置不限於圖12之互連結構1628的特定組態)。儘管圖12圖示有特定個數的互連層1606-1610，然而本揭示內容的具體實施例包括互連層比圖示更多或更少的IC裝置。
在一些具體實施例中，互連結構1628可包括線路1628a及/或填滿例如金屬之導電材料的通孔1628b。可將線路1628a配置成在與裝置層1604形成於其上之基材1602表面實質平行之平面的方向可路由電氣訊號。例如，線路1628a在進出圖12透視圖之圖紙之方向可路由電氣訊號。可將通孔1628b配置成在與裝置層1604形成於上之基材1602表面實質垂直之平面的方向可路由電氣訊號。在一 些具體實施例中，通孔1628b可使不同互連層1606-1610的線路1628a電氣耦接在一起。
互連層1606-1610可包括設置在互連結構1628之間的電介質材料1626，如圖12所示。在一些具體實施例中，設置在位於不同互連層1606-1610中的互連結構1628之間的電介質材料1626可具有不同的組合物；在其他具體實施例中，在不同互連層1606-1610之間的電介質材料1626的組合物可相同。
第一互連層1606可形成於裝置層1604上面。在一些具體實施例中，第一互連層1606可包括線路1628a及/或通孔1628b，如圖示。第一互連層1606的線路1628a可與裝置層1604的接觸(例如，S/D接觸1624)耦接。
第二互連層1608可形成於第一互連層1606上面。在一些具體實施例中，第二互連層1608可包括通孔1628b以使第二互連層1608的線路1628a與第一互連層1606的線路1628a耦接。儘管，為了清晰起見，線路1628a及通孔1628b用在各互連層(例如，在第二互連層1608)內的直線描繪結構，然而在一些具體實施例中，線路1628a及通孔1628b在結構及/或材料上可連續(例如，在雙鑲嵌製程期間同時填充)。
根據在說明第二互連層1608或第一互連層1606時提及的類似技術及組態，可接連形成第三互連層1610(且按需要有附加互連層)於第二互連層1608上。在一些具體實施例中，使IC裝置1600之金屬化堆疊1619更高 (亦即，離裝置層1604更遠)的互連層可較厚。
IC裝置1600可包括阻焊劑材料1634(例如，聚亞醯胺或類似材料)與形成於互連層1606-1610上的一或多個導電接觸1636。圖12圖示形式為焊墊的導電接觸1636。導電接觸1636可與互連結構1628電氣耦接且經組配為可路由電晶體(s)1640的電氣訊號至其他外部裝置。例如，銲鍵(solder bond)可形成於一或多個導電接觸1636上以機械及/或電氣耦接包括有另一組件(例如，電路板)之IC裝置1600的晶片。IC裝置1600可包括附加或替代結構以路由來自互連層1606-1610的電氣訊號；例如，導電接觸1636可包括路由電氣訊號至外部組件的其他類比特徵(例如，柱體)。
圖13圖示示範IC封裝件1650的橫截面圖，其可包括一或多個揭露於本文的IC結構100。封裝基材1652可由電介質材料形成，且可具有延伸穿過在表面1672與表面1674之間或在表面1672上之不同位置之間及/或在表面1674上之不同位置之間的電介質材料的導電通路。這些導電通路可採用以上在說明圖12時提及之任一互連件1628的形式。圖13圖示在封裝基材1652中的單一IC結構100，但是IC結構100在IC封裝件1650中的個數及位置只是圖解說明用，且任意多個IC結構100(有任何適當結構)可被包括在封裝基材1652中。
IC封裝件1650可包括晶粒1656，其經由晶粒1656之導電接觸1654、第一級互連件1658和封裝基材 1652之導電接觸1660耦接至封裝基材1652。導電接觸1660通過封裝基材1652可耦接至導電通路1662，使得晶粒1656內的電路有可能電氣耦接至不同的導電接觸1664或至IC結構100(或耦接至包括在封裝基材1652之中的其他裝置，未圖示)。圖示於圖13的第一級互連件1658為銲錫凸塊，但是可使用任何合適的第一級互連件1658。如本文所使用的，「導電接觸」可指導電材料(例如，金屬)中用作不同組件之電氣介面的一部份；導電接觸可凹入、齊平或延伸遠離組件的表面，且可採用任何適當形式(例如，導電接墊或插座)。
在一些具體實施例中，在第一級互連件1658周圍，可設置在晶粒1656、封裝基材1652之間的底填材料1666，且封膠1668可設置在晶粒1656周圍且與封裝基材1652接觸。在一些具體實施例中，底填材料1666可與封膠1668相同。若合適，可使用於底填材料1666及封膠1668的示範材料為環氧樹脂模製材料。第二級互連件1670可耦接至導電接觸1664。圖示於圖13的第二級互連件1670為焊球(例如，用於球柵陣列配置)，但是可使用任何適當第二級互連件16770(例如，針柵陣列配置的針或岸面柵格陣列配置的岸面)。第二級互連件1670可用來使IC封裝件1650耦接至另一組件，例如電路板(例如，主機板)、中介層、或另一IC封裝件，如本技藝所習知和以下在說明圖14時所述的。
儘管圖示於圖13的IC封裝件1650為覆晶封 裝件，然而可使用其他封裝架構。例如，IC封裝件1650可為球柵陣列(BGA)封裝件，例如嵌入晶圓級球柵陣列(eWLB)封裝件。在另一實施例中，IC封裝件1650可為晶圓級晶片級封裝件(WLCSP)或面板扇出(FO)封裝件。儘管圖13的IC封裝件1650中圖示單一晶粒1656，IC封裝件1650可包括多個晶粒1656(例如，複數個晶粒1656中有一或多個耦接至包括在封裝基材1652中的IC結構100)。IC封裝件1650可包括附加被動組件，例如設置在封裝基材1652之第一表面1672或第二表面1674上的面裝型電阻器、電容器及電感器。更一般地，IC封裝件1650可包括本技藝所習知的任何其他主動或被動組件。
圖14的剖面側視圖根據揭露於本文的任何具體實施例圖示IC裝置總成1700，其可包括含有一或多個IC結構100的一或多個IC封裝件。IC裝置總成1700包括設置在電路板1702(例如，可為主機板)上的許多組件。IC裝置總成1700包括在電路板1702第一表面1740上及電路板1702之第二相反表面1742上的組件；大體上，組件可設置在表面1740及1742中之一或兩者上。以下在說明IC裝置總成1700時提及之任何IC封裝件可採用以上在說明圖13時提及之任何具體實施例(例如，封裝基材1652中可包括一或多個IC結構100)的形式。
在一些具體實施例中，電路板1702可為印刷電路板(PCB)，其包括藉由電介質材料層而彼此分離且用導電通孔互連的多個金屬層。該等金屬層中之任一或多個 可形成為所欲電路圖案以路由在耦接至電路板1702的組件之間的電氣訊號(視需要，結合其他金屬層)。在其他具體實施例中，電路板1702可為非PCB基材。
圖示於圖14的IC裝置總成1700包括用耦接組件1716耦接至電路板1702之第一表面1740的中介層上覆封裝件結構(package-on-interposer structure)1736。耦接組件1716可使中介層上覆封裝件結構1736電氣及機械耦接至電路板1702，且可包括焊球(如圖14所示)、插座之公及母部份、黏著劑、底填材料及/或任何其他適當電氣及/或機械耦接結構。
中介層上覆封裝件結構1736可包括用耦接組件1718耦接至中介層1704的IC封裝件1720。耦接組件1718可採用用於該應用的任何適當形式，例如以上在說明耦接組件1716時提及的形式。儘管單一IC封裝件1720圖示於圖14，多個IC封裝件可耦接至中介層1704；實際上，附加中介層可耦接至中介層1704。中介層1704可提供用來橋接電路板1702與IC封裝件1720的中介基材。IC封裝件1720可為或包括，例如，晶粒(圖11的晶粒1502)，IC裝置(例如，圖12的IC裝置1600)，或任何其他適當組件。大體上，中介層1704可使接線分開成有較寬的間距或重新路由接線到不同的接線。例如，中介層1704可使IC封裝件1720(例如，晶粒)耦接至用於耦接至電路板1702之耦接組件1716的BGA導電接觸集合。在圖示於圖14的具體實施例中，IC封裝件1720與電路板1702附接至中介層1704的 相對兩側；在其他具體實施例中，IC封裝件1720與電路板1702可附接至中介層1704的同一側。在一些具體實施例中，3個或多個組件可用中介層1704互連。
在一些具體實施例中，中介層1704可形成為PCB，其包括藉由電介質材料層而彼此分離且用導電通孔互連的多個金屬層。在一些具體實施例中，中介層1704可由環氧樹脂，玻璃纖維增強環氧樹脂，有無機填料的環氧樹脂，陶瓷材料，或例如聚亞醯胺的聚合物材料形成。在一些具體實施例中，中介層1704可由替代剛性或撓性材料形成，它可包括上述使用於半導體基材的相同材料，例如矽、鍺、及其他III-V族及IV族材料。中介層1704可包括金屬互連件1708與通孔1710，包括但不限於：矽穿通孔(TSV)1706。中介層1704可進一步包括：包括被動及主動裝置兩者的嵌入式裝置1714。此類裝置可包括但不限於：電容器，解耦電容器，電阻器，電感器，保險絲，二極體，變壓器，感測器，靜電放電(ESD)裝置，與記憶體裝置。例如RF裝置、功率放大器、電源管理裝置、天線、陣列、感測器、和微電機系統(MEMS)裝置的更複雜裝置也可形成於中介層1704上。中介層上覆封裝件結構1736可採用本技藝所習知之中介層上覆封裝件結構的任何形式。在一些具體實施例中，中介層1704可包括一或多個IC結構100。
IC裝置總成1700可包括用耦接組件1722耦接至電路板1702之第一表面1740的IC封裝件1724。耦接組件1722可採用以上在說明耦接組件1716時提及之具體 實施例的任何形式，且IC封裝件1724可採用以上在說明IC封裝件1720時提及之具體實施例的任何形式。
圖示於圖14的IC裝置總成1700包括用耦接組件1728耦接至電路板1702之第二表面1742的封裝件上覆封裝件結構(package-on-package structure)1734。封裝件上覆封裝件結構1734可包括用耦接組件1730耦接在一起的IC封裝件1726與IC封裝件1732致使IC封裝件1726設置在電路板1702、IC封裝件1732之間。耦接組件1728及1730可採用以上在說明耦接組件1716具體實施例時提及的任何形式，且IC封裝件1726及1732可採用在說明IC封裝件1720具體實施例時提及的任何形式。封裝件上覆封裝件結構1734的組態可根據本技藝所習知的任何封裝件上覆封裝件結構。
圖15為示範電氣裝置1800的方塊圖，它可包括如本文所揭露之任何具體實施例的一或多個IC結構100。例如，電氣裝置1800的任一適當組件可包括揭露於本文的IC封裝件1650、IC裝置1600或晶粒1502中之一或多個。許多組件在圖15中圖示成被包括在電氣裝置1800中，但是若對於該應用合適，可省略或重複這些組件中之任一或多個。在一些具體實施例中，包括在電氣裝置1800的一些或所有組件可附接至一或多個主機板。在一些具體實施例中，將這些組件中之一些或所有製造在系統單晶片(SoC)晶粒上。
另外，在各種具體實施例中，電氣裝置1800 可不包括圖示於圖15的組件中之一或多個，但是電氣裝置1800可包括用於耦接至一或多個組件的介面電路。例如，電氣裝置1800可不包括顯示裝置1806，但是可包括可與顯示裝置1806耦接的顯示裝置介面電路(例如，連接器與驅動器電路)。在另一實施例集合中，電氣裝置1800可不包括音訊輸入裝置1824或音訊輸出裝置1808，但是可包括可與音訊輸入裝置1824或音訊輸出裝置1808耦接的音訊輸入或輸出裝置介面電路(例如，連接器及支援電路)。
電氣裝置1800可包括處理裝置1802(例如，一或多個處理裝置)。如本文所使用的，用語「處理裝置」或「處理器」可指任何裝置或裝置的一部份，其係處理來自暫存器及/或記憶體之電子資料以將該電子資料轉換成可存入暫存器及/或記憶體之其他電子資料。處理裝置1802可包括一或多個數位訊號處理器(DSP)，特殊應用積體電路(ASIC)，中央處理單元(CPU)，圖形處理單元(GPU)，密碼處理器(執行在硬體內之密碼演算法的特殊處理器)，伺服器處理器，或任何其他合適處理裝置。電氣裝置1800可包括記憶體1804，它本身可包括一或多個記憶體裝置，例如揮發性記憶體(例如，動態隨機存取記憶體(DRAM))，非揮發性記憶體(例如，唯讀記憶體(ROM))，快閃記憶體，固態記憶體，及/或硬碟。在一些具體實施例中，記憶體1804可包括與處理裝置1802分享晶粒的記憶體。此記憶體可用作快取記憶體且可包括嵌入式動態隨機存取記憶體(eDRAM)或自旋轉矩磁性隨機存取記憶體 (STT-MRAM)。
在一些具體實施例中，電氣裝置1800可包括通訊晶片1812(例如，一或多個通訊晶片)。例如，可將通訊晶片1812組配為可用於管理傳遞資料進出電氣裝置1800的無線通訊。用語「無線」及其衍生詞可用來描述通過非實體媒介可用調變電磁輻射傳達資料的電路、裝置、系統、方法、技術、通訊通道等等。該用語並非意謂相關裝置不包含任何配線，然而在有些具體實施例中，可能不包含。
通訊晶片1812可實現許多無線標準或協定中之任一者，包括但不限於：包括Wi-Fi(IEEE 802.11家族)的電氣及電子工程師學會(IEEE)標準、IEEE 802.16標準(例如，IEEE 802.16-2005補正)、長期演進(LTE)專案及任何補正、更新及/或修正(例如，先進LTE專案、超行動寬頻(UMB)專案(也被稱作「3GPP2」)等等)。IEEE 802.16相容寬頻無線存取(BWA)網路一般被稱作為全球互通微波存取之縮寫的WiMAX網路，其係產品通過IEEE 802.16標準之符合性及互運性測試的驗證標記。通訊晶片1812的運作可根據全球行動通信系統(GSM)，通用封包無線電服務(GPRS)，通用移動電信系統(UMTS)，高速封包存取(HSPA)，演進HSPA(E-HSPA)，或LTE網路。通訊晶片1812的運作可根據GSM演進的增強資料(EDGE)，GSMEDGE無線存取網路(GERAN)，通用陸地無線存取網路(UTRAN)，或演進UTRAN(E-UTRAN)。通訊晶片1812的 運作可根據分碼多重存取(CDMA)，分時多重存取(TDMA)，數位增強無線電信(DECT)，演進資料優化(EV-DO)，和彼等之衍生物，以及命名為3G、4G、5G等的任何其他無線協定。在其他具體實施例中，通訊晶片1812的運作可根據其他無線協定。電氣裝置1800可包括天線1822以促進無線通訊及/或接收其他無線通訊(例如，AM或FM無線電發射)。
在一些具體實施例中，通訊晶片1812可管理有線通訊，例如電氣、光學、或任何其他合適通訊協定(例如，乙太網路)。如上述，通訊晶片1812可包括多個通訊晶片。例如，第一通訊晶片1812可專用於較短程的無線通訊，例如Wi-Fi或藍芽，且第二通訊晶片1812可專用於較長程的無線通訊，例如全球定位系統(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他。在一些具體實施例中，第一通訊晶片1812可專用於無線通訊，且第二通訊晶片1812可專用於有線通訊。
電氣裝置1800可包括電池/電源電路1814。電池/電源電路1814可包括一或多個能量儲存裝置(例如，電池或電容器)及/或用於使電氣裝置1800之組件耦接至與電氣裝置1800分離之能量源的電路(例如，AC線電力)。
電氣裝置1800可包括顯示裝置1806(或對應介面電路，如上述)。顯示裝置1806可包括任何視覺指示器，例如抬頭顯示器(heads-up display)、電腦監視器、投影機、觸控螢幕顯示器、液晶顯示器(LCD)、發光二極體 顯示器、平板顯示器。
電氣裝置1800可包括音訊輸出裝置1808(或對應介面電路，如上述)。音訊輸出裝置1808可包括產生聲響指示器的任何裝置，例如喇叭、頭戴式耳機、或耳塞式耳機。
電氣裝置1800可包括音訊輸入裝置1824(或對應介面電路，如上述)。音訊輸入裝置1824可包括產生表示聲音之訊號的任何裝置，例如傳聲器、傳聲器陣列、或數位儀器(例如，有音樂儀器數位介面(MIDI)輸出的儀器)。
電氣裝置1800可包括GPS裝置1818(或對應介面電路，如上述)。如本技藝所習知的，GPS裝置1818可與基於衛星的系統通訊且可接收電氣裝置1800的位置。
電氣裝置1800可包括其他輸出裝置1810(或對應介面電路，如上述)。其他輸出裝置1810的實施例可包括音訊編碼解碼器、視訊編碼解碼器、列表機、用於提供資訊給其他裝置的有線或無線發送機、或附加儲存裝置。
電氣裝置1800可包括其他輸入裝置1820(或對應介面電路，如上述)。其他輸入裝置1820的實施例可包括加速度計、陀螺儀、羅盤、影像擷取裝置、鍵盤、游標控制裝置，例如滑鼠、電筆、觸控墊、條碼閱讀機、快速回應(QR)碼閱讀機、及感測器，或射頻識別(RFID)閱讀機。
電氣裝置1800可具有任何所欲形式因子，例 如手持或行動電氣裝置(例如，手機、智慧型手機、行動上網裝置、音樂播放器、平板電腦、膝上電腦、輕省筆電、超極致筆電、個人數位助理(PDA)、超級行動個人電腦等等)、桌上型電氣裝置、伺服器或其他網路運算組件、列表機、掃描器、監視器、機上盒、娛樂控制單元、車輛控制單元、數位攝像機、數位錄影機、或穿戴式電氣裝置。在一些具體實施例中，電氣裝置1800可為處理資料的任何其他電子裝置。
以下段落提供揭露於本文之具體實施例的各種實施例。
實施例1為一種於積體電路(IC)封裝基材中之垂直互連件，其包括：第一導電部；與配置於該第一導電部周圍的複數個第二導電部，其中，該等第二導電部各有一弓形涵蓋區。
實施例2可包括實施例1的主題，且可進一步指定該第一導電部包括一接墊與一通孔。
實施例3可包括實施例2的主題，且可進一步指定該第一導電部的該接墊及該通孔有圓形涵蓋區。
實施例4可包括實施例1-3中之任一者的主題，且可進一步指定該等第二導電部之個別者包括一接墊與一通孔。
實施例5可包括實施例4的主題，且可進一步指定該等第二導電部的該等接墊及該等通孔有弓形涵蓋區。
實施例6可包括實施例1-5中之任一者的主題，且可進一步指定該第一導電部包括多個接墊與多個通孔，且該等第二導電部之個別者包括多個接墊與多個通孔。
實施例7可包括實施例1-6中之任一者的主題，且可進一步指定該等複數個第二導電部包括4個導電部。
實施例8可包括實施例1-7中之任一者的主題，且可進一步指定該垂直互連件的外徑在200微米、300微米之間。
實施例9可包括實施例1-8中之任一者的主題，且可進一步指定該等複數個第二導電部電氣耦接至在該IC封裝基材中的一接地平面。
實施例10為一種於積體電路(IC)封裝基材中之導電結構，其包括：兩個垂直導電壁，其中，該等兩個垂直導電壁各自包括至少一通孔與至少一接墊，且該至少一通孔有一矩形涵蓋區；與兩個水平導電壁，其中，該等兩個垂直導電壁與該等兩個水平導電壁導電接觸。
實施例11可包括實施例10的主題，且可進一步包括：一導電部，其中，該導電部在該等兩個垂直導電壁之間且在該等兩個水平導電壁之間。
實施例12可包括實施例11的主題，且可進一步指定該導電部在該等兩個垂直導電壁的對應接墊之間。
實施例13可包括實施例11的主題，且可進一步指定該導電部為經排列成一陣列的複數個導電部中之一 者，且該等兩個垂直導電壁為複數個垂直導電壁中之兩個，該等複數個垂直導電壁經配置成有一導電部在該等垂直導電壁的相鄰者之間。
實施例14可包括實施例10-13中之任一者的主題，且可進一步包括：在該等垂直導電壁之間的一電介質材料。
實施例15可包括實施例10-14中之任一者的主題，且可進一步指定該至少一通孔有在10微米、50微米之間的一寬度。
實施例16可包括實施例10-15中之任一者的主題，且可進一步指定該等垂直導電壁及該等水平導電壁電氣耦接至在該IC封裝基材中的一接地平面。
實施例17可包括實施例10-16中之任一者的主題，且可進一步指定該導電結構為一波導。
實施例18為一種於積體電路(IC)封裝基材中之垂直互連件，其包括：一第一導電部，其中，該第一導電部包括至少一接墊與至少一通孔，且該至少一通孔有一非圓形涵蓋區；與配置於該第一導電部周圍的複數個第二導電部。
實施例19可包括實施例18的主題，且可進一步指定該等第二導電部之個別者包括至少一接墊與至少一通孔。
實施例20可包括實施例18-19中之任一者的主題，且可進一步指定該垂直互連件結構包括一帶線、一 微帶線或一接地共面波導。
實施例21可包括實施例18-20中之任一者的主題，且可進一步指定該等第二導電部電氣耦接至在該IC封裝基材中的一接地平面。
實施例22可包括實施例18-21中之任一者的主題，且可進一步指定該第一導電部包括至少兩個直角過渡區。
實施例23為一種於積體電路(IC)封裝基材中之被動組件，其包括：至少一非圓形通孔；以及與該至少一非圓形通孔接觸的至少一接墊；其中，該被動組件包括一電感器或一電容器。
實施例24可包括實施例23的主題，且可進一步指定該被動組件包括一電容器。
實施例25可包括實施例24的主題，且可進一步指定該至少一接墊包括從一主幹伸出的複數個指狀物。
實施例26可包括實施例25的主題，且可進一步指定該電容器包括有從一主幹伸出之複數個指狀物的至少兩個接墊，且該等兩個接墊的該等指狀物呈叉合。
實施例27可包括實施例23-26中之任一者的主題，且可進一步指定該至少一通孔包括從一主幹伸出的複數個指狀物。
實施例28可包括實施例27的主題，且可進一步指定該電容器包括有從一主幹伸出之複數個指狀物的至少兩個通孔，且該等兩個通孔的該等指狀物呈叉合。
實施例29可包括實施例23-28中之任一者的主題，且可進一步指定該被動組件包括一電感器。
實施例30可包括實施例29的主題，且可進一步指定該電感器包括至少3個接墊。
實施例31可包括實施例29-30中之任一者的主題，且可進一步指定該至少一非圓形通孔有一矩形涵蓋區。
實施例32可包括實施例29-31中之任一者的主題，且可進一步指定該接墊有在25微米、100微米之間的一寬度。
實施例33為一種積體電路(IC)封裝件，其包括：一封裝基材；與耦接至該封裝基材的一晶粒；其中，該封裝基材包括一屏蔽結構，其中，該屏蔽結構包括至少一通孔與至少一接墊，其經配置成可提供緊鄰該封裝基材之邊緣的導電材料實心壁。
實施例34可包括實施例33的主題，且可進一步指定該屏蔽結構包括在該晶粒下有一開口的一頂金屬平面。
實施例35可包括實施例33-34中之任一者的主題，且可進一步包括：在該晶粒上的一金屬層，其中，該晶粒在該金屬層與該封裝基材之間。
實施例36可包括實施例35的主題，且可進一步指定該金屬層不延伸到該晶粒的側面上。
實施例37可包括實施例33-35中之任一者的 主題，且可進一步包括：在該晶粒及該封裝基材上面的一模製材料。
實施例38為一種於積體電路(IC)封裝基材中之天線結構，其包括：一頂金屬層，其包括一天線與有一開口的一接地平面，該天線伸入該開口；耦接至該天線的一饋電結構，其中，該饋電結構包括至少一通孔；與一底金屬層，其中，該底金屬層包括該饋電結構的至少一部份且該開口伸入該底金屬層。
實施例39可包括實施例38的主題，且可進一步指定該天線有一橢圓形部份。
實施例40可包括實施例39的主題，且可進一步指定該橢圓形部份的一長軸有在1毫米、2毫米之間的一長度。
實施例41可包括實施例39-40中之任一者的主題，且可進一步指定該底金屬層包括一接地平面，其係藉由數個通孔及接墊耦接至該頂金屬層的該接地平面。
實施例42可包括實施例41的主題，且可進一步指定該等通孔為非圓形。
100D‧‧‧電容器
121‧‧‧寬度
123‧‧‧長度
124‧‧‧導電板
124A‧‧‧接墊
124B‧‧‧通孔
126‧‧‧指狀物
127‧‧‧主幹
128、129‧‧‧高度
130‧‧‧寬度
132‧‧‧長度

Claims (21)

  1. 一種於積體電路(IC)封裝基材中之導電結構，其包含：兩個垂直導電壁，其中，該等兩個垂直導電壁各自包括至少一通孔與至少一接墊，個別的垂直導電壁之該通孔及該接墊係相對於彼此以一垂直方向分布，且該至少一通孔具有一矩形涵蓋區；兩個水平導電壁，其中，該等兩個垂直導電壁係兩者皆與該等兩個水平導電壁導電接觸，及一導電部，其中該導電部係在該等兩個垂直導電壁之間，且在該等兩個水平導電壁之間，且該導電部及該等水平導電壁係相對於彼此以一垂直方向分布。
  2. 如請求項1之導電結構，其中，該導電部在該等兩個垂直導電壁的對應接墊之間。
  3. 如請求項1之導電結構，其中，該導電部為經排列成一陣列的複數個導電部中之一者，且該等兩個垂直導電壁為複數個垂直導電壁中之兩者，該等複數個垂直導電壁經配置成在該等垂直導電壁的相鄰垂直導電壁之間有一導電部。
  4. 如請求項1之導電結構，其更包含：在該等垂直導電壁之間的一電介質材料。
  5. 如請求項1之導電結構，其中，該導電結構為一波導。
  6. 如請求項1之導電結構，其中該等水平導 電壁之個別的水平導電壁係平面的。
  7. 如請求項1之導電結構，其中該等水平導電壁之個別的水平導電壁具有矩形涵蓋區。
  8. 一種於積體電路(IC)封裝基材中之被動組件，其包含：至少一非圓形通孔；以及與該至少一非圓形通孔接觸的至少一接墊；其中，該被動組件包括一電感器或一電容器，該被動組件包括具有從一主幹延伸出之複數個指狀物的至少兩個通孔，且該等兩個通孔的該等指狀物呈叉合。
  9. 如請求項8之被動組件，其中，該被動組件包括一電容器。
  10. 如請求項8之被動組件，其中，該被動組件包括一電感器。
  11. 如請求項10之被動組件，其中，該至少一非圓形通孔具有一矩形涵蓋區。
  12. 如請求項10之被動組件，其中，該接墊具有在25微米、100微米之間的一寬度。
  13. 一種電子裝置，其包含：一封裝基材；以及耦接至該封裝基材之一晶粒，其中，該封裝基材包括： 兩個垂直導電壁，該等兩個垂直導電壁各自包括至少一通孔與至少一接墊，個別的垂直導電壁之該通孔及該接墊係相對於彼此以一垂直方向分布；兩個水平導電壁，其中，該等兩個垂直導電壁係兩者皆與該等兩個水平導電壁導電接觸，及一導電部，其中該導電部係在該等兩個垂直導電壁之間，且在該等兩個水平導電壁之間，該導電部具有沿著該導電部延伸之一縱深軸，且該縱深軸係垂直於該垂直方向。
  14. 如請求項13之電子裝置，其中，該導電部之該縱深軸係與垂直導電壁之至少一接墊共平面。
  15. 如請求項13之電子裝置，其中，該導電部及該等水平導電壁係相對於彼此以一垂直方向分布。
  16. 如請求項13之電子裝置，進一步包含電氣耦接至該封裝基材之一元件，其中該元件包括一電路板或一天線。
  17. 一種電子裝置，其包含：一封裝基材；以及耦接至該封裝基材之一晶粒，其中，該封裝基材包括一被動組件，該被動組件包括一電感器或一電容器，該被動組件包括具有從一主幹延伸出之複數個指狀物的至少兩個通孔，且該等兩個通孔的該等指狀物呈叉合。
  18. 如請求項17之電子裝置，其中，該被動組件包括一電容器。
  19. 如請求項17之電子裝置，其中，該被動組件包括一電感器。
  20. 如請求項17之電子裝置，其中，該電子裝置為一手持式通訊裝置或一可穿戴式通訊裝置。
  21. 如請求項17之電子裝置，其中，該電子裝置包括一觸控式螢幕。
TW108101813A 2018-04-03 2019-01-17 於封裝基材中之積體電路結構 TWI793247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/944,728 2018-04-03
US15/944,728 US10672693B2 (en) 2018-04-03 2018-04-03 Integrated circuit structures in package substrates

Publications (2)

Publication Number Publication Date
TW201943042A TW201943042A (zh) 2019-11-01
TWI793247B true TWI793247B (zh) 2023-02-21

Family

ID=68055446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101813A TWI793247B (zh) 2018-04-03 2019-01-17 於封裝基材中之積體電路結構

Country Status (3)

Country Link
US (3) US10672693B2 (zh)
TW (1) TWI793247B (zh)
WO (1) WO2019194917A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3745534A4 (en) * 2018-01-22 2021-10-20 Kyocera Corporation ANTENNA, WIRELESS COMMUNICATION DEVICE, WIRELESS COMMUNICATION SYSTEM, VEHICLE, MOTORCYCLE AND MOBILE BODY
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
CN111696952A (zh) * 2019-03-13 2020-09-22 住友电工光电子器件创新株式会社 微波集成电路
US10867904B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device
TWI704482B (zh) * 2019-12-06 2020-09-11 友達光電股份有限公司 顯示裝置
TWI714415B (zh) * 2020-01-02 2020-12-21 福懋科技股份有限公司 半導體封裝防磁結構
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11502652B2 (en) * 2020-05-08 2022-11-15 Qualcomm Incorporated Substrate comprising capacitor configured for power amplifier output match
US11791535B2 (en) * 2020-09-28 2023-10-17 Samsung Electronics Co., Ltd. Non-galvanic interconnect for planar RF devices
CN113421872B (zh) * 2021-06-11 2022-11-01 上海壁仞智能科技有限公司 集成电路
FR3124639A1 (fr) * 2021-06-29 2022-12-30 STMicroelectronics (Alps) SAS Dispositif electronique comprenant un boitier muni d’une structure d’interconnexion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090260228A1 (en) * 2007-10-26 2009-10-22 3D Plus Process for the vertical interconnection of 3d electronic modules by vias
US20150371936A1 (en) * 2014-06-18 2015-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device Packages, Packaging Methods, and Packaged Semiconductor Devices
US20170092412A1 (en) * 2015-09-26 2017-03-30 Mathew J. Manusharow Package integrated power inductors using lithographically defined vias

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612638B2 (en) 2006-07-14 2009-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Waveguides in integrated circuits
US20100148337A1 (en) * 2008-12-17 2010-06-17 Yong Liu Stackable semiconductor package and process to manufacture same
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
US8836078B2 (en) 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US9105483B2 (en) * 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US9185793B2 (en) 2012-05-30 2015-11-10 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with through thickness coaxial structures
US9198293B2 (en) * 2013-01-16 2015-11-24 Intel Corporation Non-cylindrical conducting shapes in multilayer laminated substrate cores
US10381291B2 (en) 2015-09-25 2019-08-13 Intel Corporation Lithographacally defined vias for organic package substrate scaling
WO2017111910A1 (en) 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090260228A1 (en) * 2007-10-26 2009-10-22 3D Plus Process for the vertical interconnection of 3d electronic modules by vias
US20150371936A1 (en) * 2014-06-18 2015-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device Packages, Packaging Methods, and Packaged Semiconductor Devices
US20170092412A1 (en) * 2015-09-26 2017-03-30 Mathew J. Manusharow Package integrated power inductors using lithographically defined vias

Also Published As

Publication number Publication date
US11107757B2 (en) 2021-08-31
TW201943042A (zh) 2019-11-01
US20190304887A1 (en) 2019-10-03
US10672693B2 (en) 2020-06-02
US20210351116A1 (en) 2021-11-11
US11804426B2 (en) 2023-10-31
US20200251411A1 (en) 2020-08-06
WO2019194917A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
TWI793247B (zh) 於封裝基材中之積體電路結構
US11424195B2 (en) Microelectronic assemblies having front end under embedded radio frequency die
US10872834B2 (en) Integrated circuit structures with extended conductive pathways
US11336015B2 (en) Antenna boards and communication devices
US11937367B2 (en) Radio frequency front-end structures
US11769751B2 (en) Microelectronic assemblies
US11538758B2 (en) Waveguide interconnect bridges
EP3430646B1 (en) Stairstep interposers with integrated shielding for electronics packages
CN112086447A (zh) 无衬底双面嵌入式多管芯互连桥
CN110581132A (zh) 器件层互连
US11721649B2 (en) Microelectronic assemblies
WO2017155625A1 (en) Electronic components having three-dimensional capacitors in a metallization stack
US11522291B2 (en) Antenna boards and communication devices
CN114725053A (zh) 包括桥接器的微电子结构
EP4264667A1 (en) Microelectronic structures including glass cores
CN113451254A (zh) 集成电路封装支撑部中的磁性结构
CN114725050A (zh) 包括桥接器的微电子结构
US20240006366A1 (en) Microelectronic assemblies including stacked dies coupled by a through dielectric via
US20240006381A1 (en) Microelectronic assemblies including stacked dies coupled by a through dielectric via
EP4050726A1 (en) Integrated circuit supports with microstrips
US20230352416A1 (en) Methods and apparatus to improve signal integrity performance in integrated circuit packages