CN112086447A - 无衬底双面嵌入式多管芯互连桥 - Google Patents

无衬底双面嵌入式多管芯互连桥 Download PDF

Info

Publication number
CN112086447A
CN112086447A CN202010230745.2A CN202010230745A CN112086447A CN 112086447 A CN112086447 A CN 112086447A CN 202010230745 A CN202010230745 A CN 202010230745A CN 112086447 A CN112086447 A CN 112086447A
Authority
CN
China
Prior art keywords
bridge
conductive
die
coupled
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010230745.2A
Other languages
English (en)
Inventor
谢边村
J·谢
S·沙兰
D·马利克
R·L·赞克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112086447A publication Critical patent/CN112086447A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本文公开了微电子组件、相关设备和方法。在一些实施例中，一种微电子组件，包括：衬底，其具有导电平面；以及桥接件，其具有在第一表面处的第一触点和在相对的第二表面处的第二触点，其中，桥接件嵌入衬底中并经由第一触点耦合到衬底中的导电平面；其中，桥接件经由第二触点耦合到第一管芯和第二管芯，并且其中，桥接件不包括硅衬底。

Description

无衬底双面嵌入式多管芯互连桥
背景技术
集成电路(IC)封装可以包括嵌入式多管芯互连桥(EMIB)，其具有在第一表面上的衬底以及在相对的第二表面上的导电触点，所述导电触点用于耦合两个或更多个IC管芯。通常，包括用于管理向IC管芯的电力输送的EMIB的IC封装的供电路径是非垂直的，并且围绕嵌入式EMIB流动。
附图说明
通过以下结合附图的具体实施方式，将容易理解实施例。为了便于描述，相似的附图标记表示相似的结构元件。在附图的图中以示例而非限制的方式示出了实施例。
图1是根据各种实施例的示例性微电子组件的侧视截面图。
图2是根据各种实施例的示例性微电子组件的侧视截面图。
图3是根据各种实施例的示例性微电子组件的侧视截面图。
图4A-4D是根据各种实施例的用于制造微电子组件的示例性过程中的各个阶段的侧视截面图。
图5是根据各种实施例的示例性微电子组件的侧视截面图。
图6A-6C是根据各种实施例的用于制造微电子组件的示例性过程中的各个阶段的侧视截面图。
图7是根据各种实施例的示例性微电子组件的侧视截面图。
图8是根据本文公开的任何实施例的可以包括在微电子组件中的晶圆和管芯的顶视图。
图9是根据本文公开的任何实施例的可以包括在微电子组件中的集成电路器件的截面侧视图。
图10是根据本文公开的任何实施例的可以包括微电子组件的集成电路器件组件的截面侧视图。
图11是根据本文公开的任何实施例的可以包括微电子组件的示例性电气设备的方框图。
具体实施方式
本文公开了包括具有垂直供电路径的无衬底双面EMIB的微电子组件，以及相关的装置和方法。例如，在一些实施例中，一种微电子组件，包括：衬底，其具有导电平面；桥接件，其具有在第一表面处的第一触点和在相对的第二表面处的第二触点，以及在单个第一触点和单个第二触点之间的多个垂直堆叠的过孔，其中，桥接件嵌入衬底中并通过第一触点耦合到衬底中的导电平面；第一管芯，其耦合到桥接件的第二表面处的两个或更多个第二触点，其中，第一管芯通过所述多个垂直堆叠的过孔耦合到衬底中的导电平面；以及第二管芯，其耦合到桥接件的第二表面处的一个或多个第二触点，其中，第二管芯通过桥接件中的第二触点和导电路径耦合到第一管芯。在一些实施例中，一种微电子组件包括：衬底，其具有导电平面；以及桥接件，其具有在第一表面处的第一触点和在相对的第二表面处的第二触点，其中，桥接件嵌入衬底中并经由第一触点耦合到衬底中的导电平面，其中，桥接件经由第二触点耦合到第一管芯和第二管芯，并且其中，桥接件不包括硅。
用于IC器件小型化的驱动力已经产生了在封装组件中的管芯之间提供紧密的互连的类似驱动力。例如，新出现的诸如EMIB架构之类的互连桥用于在管芯或其他电部件之间提供密集的互连布线。为了增加封装衬底的功能，可以将互连桥嵌入封装衬底中以在沿着同一平面横向排列的一个或多个管芯之间传送信号。这样的桥接件可以利用半导体处理技术来形成密集的互连布线特征。通常，EMIB包括用于机械支撑的不具有导电特征的衬底部分(例如，载体)和在衬底部分上的具有耦合到一个或多个管芯的互连布线特征的布线部分。传统上，与其他中介层技术相比，EMIB的电力输送能力有限，因为电力输送路径是非垂直的(例如，电流路径围绕封装衬底中的EMIB流动)。
本文公开的各种实施例提供了用于改善的IC封装功能的电力输送结构，其可以直接制造到EMIB中。另外，本文公开的各种实施例应用现有的半导体处理技术来制造具有垂直电力输送结构的双面无衬底EMIB。本文公开的过程可以用于将垂直供电结构直接集成到EMIB中，这可以提供改进的电力输送并可以降低组装成本。相对于直接在硅中形成通硅(through-silicon)过孔和其他导电结构的较高成本而言，本文公开的各种实施例可以使得能够在非硅EMIB(例如，没有硅衬底部分的EMIB)中廉价地形成垂直供电结构。这样的实施例在低成本的计算应用、系统级封装应用和服务器应用(对电力输送有很高的要求)中可能是特别有利的。本文中公开的实施例可以通过提供穿过EMIB的更直接的电力输送布线，来实现改进的IC封装功能，并通过将垂直供电结构放置在原本不可用的空间中(例如，在EMIB内而不是封装衬底中和EMIB周围的传统的电力输送路径中)，来实现减小封装的尺寸。计算密度的这种提高可以为封装尺寸受到限制的可穿戴计算设备和系统级封装应用提供新的外形尺寸。
在下面的具体实施方式中，参考了构成具体实施方式的一部分的附图，其中相似的附图标记始终表示相似的部分，并且在其中通过举例说明的方式示出了可以实践的实施例。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑上的改变。因此，下面的具体实施方式将不具有限制意义。
可以以最有助于理解所要求的主题的方式将多个操作说明为依次进行的多个分离动作或操作。但说明的顺序不应解释为暗示这些操作必定是顺序相关的。具体而言，这些操作可以不按照所呈现的顺序执行。所述的操作可以以不同于所述实施例的顺序执行。在另外的实施例中可以执行多个额外的操作和/或可以省略所述的操作。
为了本公开内容的目的，短语“A和/或B”表示(A)、(B)或(A和B)。为了本公开内容的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。附图不一定按比例绘制。尽管许多附图显示了具有平壁和直角拐角的直线结构，但这只是为了便于举例说明，使用这些技术制成的实际器件将表现出圆角、表面粗糙度和其他特征。
本说明使用短语“在一个实施例中”或“在实施例中”，其每一个都可以指代一个或多个相同或不同实施例。而且，如相对于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”、“带有”等是同义词。如本文所使用的，“封装”和“IC封装”是同义词，“管芯”和“IC管芯”也是同义词。如本文所使用的，术语“桥接件”(bridge)、“互连桥(interconnectbridge)”、“EMIB”和“中介层(interposer)”可以互换地使用。术语“顶部”和“底部”在本文中可用于解释附图的各种特征，但是这些术语仅是为了易于讨论，并不意味着期望或必需的取向。除非另有说明，否则本文所用的术语“绝缘”是指“电绝缘”。在整个说明书和权利要求书中，术语“耦合”表示直接连接(诸如相连的物体之间的直接电连接、直接机械连接或直接磁连接)或通过一个或多个无源或有源中间器件的间接连接。“一(a和an)”和“该(the)”的含义包括复数引用。“在……中(in)”的含义包括“在……中(in)”和“在……上(on)”。
当用于描述尺寸范围时，短语“在X和Y之间”表示包括X和Y的范围。为方便起见，短语“图4”可用于指代图4A-4D的附图集合，短语“图6”可以用于指代图6A-6C的附图集合等。尽管在本文中以单数形式参考了某些元件，但是这样的元件可以包括多个子元件。例如，“绝缘材料”可以包括一种或多种绝缘材料。如本文所使用的，“导电触点”可以指用作不同部件之间的电接口的导电材料(例如，金属)的一部分；导电触点可以凹入部件的表面、与部件的表面平齐或延伸到部件的表面外面，并且可以采用任何合适的形式(例如，导电焊盘或插座，或导电线或过孔的部分)。
图1是示例性无衬底微电子组件100的截面侧视图，该组件包括：封装衬底102，嵌入封装衬底102中的桥接件110，以及设置在其上的多个管芯114。如图1所示，x维度是宽度，并且z维度是厚度。封装衬底102可以具有第一表面170-1和相对的第二表面170-2。桥接件110可以包括具有第一触点131的第一表面171-1和具有第二触点133的第二表面171-2，使得桥接件110是双面的。例如，桥接件110可以在第一表面171-1处经由第一触点131耦合到封装衬底102，并且在第二表面171-2处经由第二触点133耦合到封装衬底102。如本文所用的，术语“双面桥”是指在两个表面上具有连接的桥接件，所述连接通过穿过该桥接件的导电路径耦合，但是不包括具有作为在两个表面上形成连接的导电路径的通硅过孔的桥接件。
桥接件110可以包括第一部分110a和第二部分110b，其中，第一部分110a和第二部分110b具有穿过绝缘材料的导电结构。在一些实施例中，桥接件110可以包括与导电层交替的介电层。第一部分110a可以包括一个或多个堆叠式桥接过孔(SBV)117。SBV117可以垂直地布置(例如，堆叠在另一个之上)，使得下面的SBV的中心点与上面的SBV的中心点对准。SBV 117可以延伸穿过第一部分110a(例如，从桥接件110的第一表面171-1到第二部分110b)。第二部分110b可以包括：高密度导电路径118(例如，迹线和/或过孔)，用于在管芯114-1、114-2之间传送电信号(例如，如灰线所示)；以及一个或多个导电平面119(例如，电源平面或接地平面，在此导电平面分别耦合到电源或接地源)，以向管芯114-1、114-2供电(例如，如水平黑线所示)。该多个导电平面可以经由过孔(例如，如垂直黑线所示)耦合。第二部分110b中的导电平面119可以经由第一部分110a中的多个SBV 117耦合到封装衬底102中的导电平面122，以提供从封装衬底102到管芯114-1、114-2的垂直电力输送路径。如本文所用，术语“导电平面”、“电源平面”、“接地平面”和“电源/接地平面”可以互换使用。在一些实施例中，封装衬底102中的电源/接地平面122可以通过诸如各向异性导电膜之类的导电粘合剂107耦合到桥接件110中的第一触点131。在一些实施例中，封装衬底102中的电源/接地平面122可以通过导电柱、焊料或通过任何其他合适的方式耦合到桥接件110中的第一触点131。
桥接件110可以由任何合适的非硅绝缘材料制成。例如，在一些实施例中，绝缘材料可以包括介电材料，诸如二氧化硅、氮化硅、氮氧化物、聚酰亚胺材料、玻璃增强环氧基质材料或低k或超低k电介质(例如，有机-硅酸盐玻璃(OSG)、碳氧化硅(SiOC)、碳掺杂电介质、氟掺杂电介质、多孔电介质、有机聚合物电介质、可光成像的电介质和/或苯并环丁烯基聚合物)。尽管本文中使用了术语“绝缘材料”，但是桥接件110中的绝缘材料的不同层可以由不同的材料形成。
桥接件110中的导电结构(例如，SBV 117、导电路径118和导电平面119)可以由任何合适的导电材料制成，包括例如金属，诸如铜或铝，或金属合金。桥接件110中的导电结构(例如，SBV 117、导电路径118和导电平面119)可以在制造期间集成在桥接件110中。导电结构(例如，SBV 117、导电路径118和导电平面119)可以例如使用半导体制造技术形成在可移除载体上(如图4所示)。在一些实施例中，可以使用诸如薄膜沉积、蚀刻和/或光刻工艺之类的互补金属氧化物半导体(CMOS)制造技术来形成导电结构(例如，SBV 117、导电路径118和导电平面119)。这些技术可以类似于用于在管芯上制造后端互连布线的那些技术。尽管图1示出了SBV 117、导电路径118和导电平面119的特定布置，但是根据需要，桥接件110可以具有导电结构117、118、119的任何合适的布置。
在一些实施例中，与第二部分110b中的导电结构(例如，导电路径118和导电平面119)相比，第一部分110a中的导电结构(例如，SBV 117)的尺寸可以更大。例如，在一些实施例中，第一部分110a中的单个SBV 117可以具有在3微米(μm)至5μm之间的厚度，并且第二部分110b中的单个导电路径118或单个导电平面119可以具有在0.5μm至2μm之间的厚度。在一些实施例中，第一部分110a中的单个SBV 117可以具有在2μm至6μm之间的宽度，并且第二部分110b中的单个过孔(例如，穿过介电层的垂直路径)可以具有在0.5μm至3μm之间的宽度。
管芯114可以经由第一级互连108-1、108-2耦合到封装衬底102的第二表面170-2，如图所示。管芯114-1、114-2可以经由封装衬底102中的第一级互连108和导电柱115或焊接点耦合到桥接件110的第二表面171-2上的第二触点133。在一些实施例中，第一级互连108可以包括焊料凸块或焊球(如图1所示)；在其他实施例中，第一级互连108可以包括引线键合或任何其他合适的互连。在一些实施例中，桥接件110可以完全嵌入(如图1所示)封装衬底102中，使得桥接件110被封装衬底102完全包围。在一些实施例中，桥接件110的第二表面171-2可以与封装衬底102的第二表面170-2平齐(未示出)，使得管芯114可以经由第一级互连108耦合到桥接件110的第二表面171-2上的第二触点133。尽管在图1中示出了两个管芯114，但这仅是示例，并且微电子组件100可以包括一个或多个管芯114。管芯114可以执行任何适当的功能，并且可以包括处理器件、存储器、通信器件、传感器或任何其他计算部件或电路。例如，管芯114可以是中央处理单元(CPU)、图形处理单元(GPU)、专用集成电路(ASIC)、可编程逻辑器件(PLD)或任何其他期望的处理器或逻辑器件。例如，存储器管芯可以是可擦除可编程只读存储器(EPROM)芯片、非易失性存储器(例如3D XPoint)芯片、易失性存储器(例如高带宽存储器)芯片或任何其他合适的存储器器件。在一些实施例中，管芯114-1中的一个可以是PLD，而另一管芯114-2可以是GPU。在一些实施例中，管芯114-1可以是CPU，而管芯114-2可以是存储器管芯。在一些实施例中，可以将底部填充材料(未示出)设置在管芯114和封装衬底102的第二表面170-2之间。在一些实施例中，可以将包覆成型材料(未示出)设置在管芯114周围并与封装衬底102的第二表面170-2接触。
本文公开的管芯114可以包括绝缘材料(例如，如本领域中已知的，在多层中形成的介电材料)和穿过绝缘材料形成的多个导电路径。在一些实施例中，管芯114的绝缘材料可以包括介电材料，诸如二氧化硅、氮化硅、氮氧化物、聚酰亚胺材料、玻璃增强环氧基质材料或低k或超低k电介质(例如，碳掺杂电介质、氟掺杂电介质、多孔电介质、有机聚合物电介质、可光成像的电介质和/或苯并环丁烯基聚合物)。在一些实施例中，管芯114的绝缘材料可以包括半导体材料，诸如硅、锗或III-V族材料(例如，氮化镓)，以及一种或多种额外材料。例如，绝缘材料可以包括氧化硅或氮化硅。管芯114中的导电路径可以包括导电迹线和/或导电过孔，并且可以以任何合适的方式连接管芯114中的任何导电触点(例如，连接在管芯114的相同表面或不同表面上的多个导电触点)。下面参考图11讨论可以包括在本文公开的管芯114中的示例性结构。管芯114中的导电路径可以适当地由衬里材料包围，例如粘合衬里和/或阻挡衬里。
封装衬底102可以进一步包括穿过绝缘材料的导电路径116。导电路径116可以将管芯114耦合到电路板104(例如，经由第一级互连108和第二级互连109)。根据需要，穿过形成绝缘材料的任何适当数量的绝缘层的导电路径的任何适当布置，可以将管芯114彼此耦合和/或耦合到其他部件(未示出)，并且将管芯114耦合到电路板104。封装衬底102可以是有机衬底。例如，在一些实施例中，绝缘材料可以是有机材料，诸如基于环氧树脂的层压板。绝缘材料可以是例如堆积膜(例如，Ajinomoto堆积膜)。绝缘材料可以包括例如具有酚醛硬化剂的环氧树脂。导电路径可以由任何合适的导电材料制成，例如铜。虽然图1示出了具有两个管芯114的单个桥接件110，但封装衬底102可以包括任何适当数量和布置的桥接件110和管芯114。
封装衬底102可以经由封装衬底102的第一表面170-1处的第二级互连109耦合到电路板104。在一些实施例中，第二级互连109可以包括用于球栅阵列(BGA)耦合的焊球(如图1所示)；在其他实施例中，第二级互连109可以包括焊膏触点以提供连接盘栅格阵列(LGA)互连或任何其他合适的互连。电路板104可以包括导电路径(未示出)，其允许电力、接地和其他电信号在电路板104和封装衬底102之间移动，如本领域中已知的。尽管图1示出了设置在电路板104上的单个封装衬底102，这仅仅是为了便于举例说明，可以将具有一个或多个管芯114的多个封装衬底102(即，IC封装)设置在电路板104上。在一些实施例中，电路板104可以是印刷电路板(PCB)(例如，母板)。在一些实施例中，电路板104可以是另一个IC封装，并且微电子组件100可以是堆叠式封装(package-on-package)结构。在一些实施例中，电路板104可以是中介层，并且微电子组件100可以是中介层上封装(package-on-interposer)结构。
图1中示出了多个元件，但是这些元件中的多个元件可以不存在于本文公开的微电子组件中。例如，在各种实施例中，可以不包括导电柱115、导电路径116、第二级互连109和/或电路板104。此外，图1示出了为了便于举例说明而在后续附图中省略的但是可以包括在本文公开的任何微电子组件中的多个元件。这些元件的示例包括第二级互连109和/或电路板104。图1的微电子组件100的许多元件被包括在附图中的其他附图中；在讨论这些附图时，将不重复对这些元件的讨论，并且这些元件中的任意元件都可以采用本文公开的任何形式。多个元件未在图1中示出，但是可以存在于本文公开的微电子子组件中；例如，可以将额外的有源部件(诸如额外的管芯)或额外的无源部件(诸如电阻器、电容器和/或电感器)设置在封装衬底102的顶面或底面上，或者嵌入封装衬底102中，并且可以通过封装衬底102中的导电路径电连接。
图2是示例性微电子组件100的截面侧视图，该微电子组件100包括：封装衬底102，嵌入封装衬底102中的桥接件110，以及设置在其上的多个管芯114。桥接件110可以包括具有第一触点131的第一表面171-1和具有第二触点133的第二表面171-2，使得桥接件110是双面的。桥接件110可以包括第一部分110a和第二部分110b，其中第一部分110a和第二部分110b具有穿过绝缘材料的导电结构。第一部分110a可以包括一个或多个SBV117和一个或多个电源/接地平面219。SBV 117可以延伸穿过第一部分110a(例如，从桥接件110的第一表面171-1到第二部分110b)以耦合一个或多个电源/接地平面219。第一部分110a中的一个或多个电源/接地平面219可以经由第一触点131和导电柱113耦合到封装衬底102中的电源/接地平面222，并且可以耦合到第二部分110b中的一个或多个接地和/或电源平面119，以提供从封装衬底102到管芯114-1、114-2的垂直电力输送路径。
图2是示例性无衬底微电子组件100的截面侧视图，该微电子组件100包括：封装衬底102，嵌入封装衬底102中的桥接件110，以及设置在其上的多个管芯114。桥接件110可以包括具有第一触点131的第一表面171-1和具有第二触点133的第二表面171-2，使得桥接件110是双面的。桥接件110可以包括第一部分110a和第二部分110b，其中第一部分110a和第二部分110b具有穿过绝缘材料的导电结构。第一部分110a可以包括一个或多个SBV 117和一个或多个电源/接地平面219。SBV 117可以延伸穿过第一部分110a(例如，从桥接件110的第一表面171-1到第二部分110b)，并可以耦合到一个或多个电源/接地平面219。第二部分110b可以包括高密度导电路径118和一个或多个接地和/或电源平面119，如上面参考图1所述。第一部分110a中的电源/接地平面219可以经由第一触点131和导电柱113耦合到封装衬底102中的电源/接地平面222，并且可以耦合到第二部分110b中的一个或多个接地和/电源平面119以提供从封装衬底102到管芯114-1、114-2的垂直电力输送路径。可以使用任何合适的技术来形成第一部分中的电源/接地平面219，包括上面参照图1描述的半导体制造技术，并且其厚度可以在2μm至5μm之间。
图3是示例性无衬底微电子组件100的截面侧视图，该微电子组件100包括：封装衬底102，具有嵌入封装衬底102中的集成电容器的桥接件110，以及设置在其上的多个管芯114。桥接件110可以包括第一部分110a，第一部分110a具有一个或多个SBV 117、一个或多个电源/接地平面219以及跨电源/接地平面219集成的电容器380。集成电容器380可以通过提供总量增大的电容而不增大管芯114中的电容，并且通过经由桥接件110中的垂直供电路径输送电力，来提高微电子组件100的性能。电容器380可以是任何合适的电容器，如图3所示，包括金属-绝缘体-金属(MIM)电容器，在第一金属层381(即，底部电极)和第二金属层383(即，顶部电极)之间具有介电层382。电容器380可以由任何合适的绝缘体材料(诸如二氧化硅或高k介电材料)以及任何合适的金属材料(诸如铜或铝)形成。在一些实施例中，可以使用与用于形成桥接件110的材料相同的材料来形成电容器380。在一些实施例中，可以使用与用于形成桥接件110的材料不同的材料来形成电容器380。如以上参考图1所描述的，可以使用包括半导体制造技术在内的任何合适的工艺来形成电容器380。在一些实施例中，第一金属层381的第一厚度可以等于第二金属层383的第二厚度(例如，第一金属层和第二金属层具有相同的厚度)。在一些实施例中，第一金属层381的第一厚度可以与第二金属层383的第二厚度不同。
可以使用任何合适的技术来制造具有本文公开的双面无衬底桥接件的微电子组件。例如，图4A-4D是根据各种实施例的用于制造图1的桥接件110的示例性过程中的各个阶段的侧视截面图。尽管以特定顺序示出了下面相对于图4A-4D讨论的操作，但是可以以任何适当顺序执行这些操作。另外，尽管在图4A-4D中示出了特定的组件，但下面参考图4A-4D讨论的操作可以用于形成本文公开的任何桥接件110。
图4A示出了在将第一导电层450沉积在载体403(在本文中也称为衬底或硅衬底)上之后的包括载体403的组件400A。可以通过使用任何合适的技术(包括CMOS制造技术)沉积导电材料，来形成第一导电层450。第一导电层450可以是任何合适的导电材料，包括铜或铝。载体403可以是任何合适的材料，诸如硅，并且可以使用允许在过程结束时将其去除的任何合适的方式附接到子组件。
图4B示出了在形成包括多个SBV 417的桥接件的第一部分410a之后的包括组件400A的组件400B。可以通过使用任何合适的工艺(包括CMOS制造技术)沉积附加的介电层和导电层，来形成SBV。在一些实施例中，可以形成一个或多个电源/接地平面(如图2所示)，并且SBV 417提供电源/接地平面之间的垂直连接。在一些实施例中，如图7所示，仅第一部分410a可以形成桥接件110(例如，未形成第二部分410b)。
图4C示出了在第一部分410a上形成桥接件的第二部分410b之后的包括组件400B的组件400C。第二部分410b可以包括穿过绝缘材料的导电路径418、419，并且可以使用任何合适的工艺(包括CMOS制造技术)来形成。在一些实施例中，可以使用与桥接组件的第二部分410b不同的工艺来形成桥接组件的第一部分410a。在一些实施例中，可以使用不同的工艺在第一部分110a和第二部分110b中形成不同的输入/输出(I/O)密度和/或不同的导电路径尺寸。例如，在一些实施例中，第一部分410a的导电结构(例如417)的尺寸可以大于第二部分410b的导电结构(例如418、419和过孔)的尺寸，如上面参考图1描述的。在一些实施例中，与第二部分410b相比，第一部分410a可以具有较小的I/O密度，同样如上面参考图1描述的。
图4D示出了在去除载体403之后的包括组件400C的组件400D。在一些实施例中，载体去除工艺可以包括湿法蚀刻、干法蚀刻(例如，等离子体蚀刻)、湿法喷射或激光烧蚀(例如，使用准分子激光器)。在一些实施例中，可以使用粘合剂或紫外线(UV)活性释放膜来附接载体403。可以使用任何合适的工艺来沉积粘合剂或UV释放膜，包括层压、狭缝涂覆、旋涂或喷涂等。
完成的组件400D可以是单个单元，或者可以是重复单元，该重复单元可以经历切单工艺，其中将各个单元彼此分离以形成用于嵌入封装衬底中的单个桥接件。
图5是示例性微电子组件100的截面侧视图，该微电子组件100包括：封装衬底102，嵌入封装衬底102中的桥接件110，以及设置在其上的多个管芯114。如图5所示，x维度是宽度，并且z维度是厚度。封装衬底102可以具有第一表面170-1和相对的第二表面170-2。桥接件110可以包括具有第一触点131的第一表面171-1和具有第二触点133的第二表面171-2，使得桥接件110是双面的。例如，桥接件110可以在第一表面171-1处经由第一触点131耦合到封装衬底102，并在第二表面171-2处经由第二触点133耦合到封装衬底102。桥接件110可以包括：高密度导电路径118(例如，迹线和/或过孔)，用于在管芯114-1、114-2之间传送电信号(例如，灰线特征)，以及一个或多个接地和/或电源平面119(例如，平面和/或过孔)，用于向管芯114-1、114-2提供电力(例如，黑线特征)。如图5所示，桥接件110可以是厚度(Tb)在20μm至50μm之间的减薄的桥接件。电源/接地平面119可以耦合到封装衬底102中的电源/接地平面122，以提供从封装衬底102到管芯114-1、114-2的垂直电力输送路径。如图5所示，垂直电力输送路径将封装衬底102中的电源/接地平面122经由导电柱113和第一触点131耦合到桥接件110中的电源/接地平面119，并经由第二触点133和导电柱115耦合到管芯114-1、114-2。在一些实施例中，封装衬底102中的电源/接地平面122可以通过诸如各向异性导电膜之类的导电粘合剂耦合到桥接件110中的第一触点131。尽管图5示出了桥接件110中的导电结构(例如，导电路径118和电源/接地平面119)的特定布置，但是根据需要，桥接件110可以具有导电结构118、119的任何合适的布置。
可以使用任何合适的技术来制造具有本文公开的双面无衬底桥接件的微电子组件。例如，图6A-6C是根据各种实施例的在用于制造图5的桥接件110的示例性过程中各个阶段的侧视截面图。尽管以特定顺序示出了下面相对于图6A-6C讨论的操作，但是可以以任何适当顺序执行这些操作。另外，尽管在图6A-6C中示出了特定的组件，但下面参考图6A-6C讨论的操作可以用于形成本文公开的任何桥接件110。
图6A示出了在将第一导电层650沉积在载体603(在本文中也称为衬底或硅衬底)上之后的包括载体603的组件600A。可以通过使用任何合适的技术(包括CMOS制造技术)沉积导电材料，来形成第一导电层650。第一导电层650可以是任何合适的导电材料，包括铜或铝。载体603可以是任何合适的材料，诸如硅，并且可以使用允许在过程结束时将其移除的任何合适的方式附接到子组件。
图6B示出了在沉积附加介电层和导电层以形成穿过绝缘材料的导电路径618、619之后的包括组件600A的组件600B。可以使用包括CMOS制造技术在内的任何合适的工艺来形成附加介电层和导电层。
图6C示出了在去除载体603之后的包括组件600B的组件600C。在一些实施例中，载体去除工艺可以包括湿法蚀刻、干法蚀刻(例如，等离子体蚀刻)、湿法喷射或激光烧蚀(例如，使用准分子激光器)。在一些实施例中，可以使用粘合剂或紫外线(UV)活性释放膜来附接载体603。可以使用任何合适的工艺来沉积粘合剂或UV释放膜，包括层压、狭缝涂覆、旋涂或喷涂等。
完成的组件600C可以是单个单元，或者可以是重复单元，该重复单元可以经历切单工艺，其中将各个单元彼此分离以形成用于嵌入封装衬底中的单个桥接件。
图7是示例性微电子组件100的截面侧视图，该微电子组件100包括：嵌入在封装衬底102中的两个堆叠的桥接件110，以及设置在其上的多个管芯114。桥接件110-1、110-2可以是无衬底双面桥接件。第一桥接件110-1可以包括具有第一触点731-1的第一表面771-1和具有第二触点733-1的第二表面771-2。第一桥接件110-1可以包括SBV 117，并且可以进一步包括一个或多个电源/接地平面219，如上面参考图1-2所描述的。在一些实施例中，第一桥接件110-1可以包括电容器，如上面参考图3所描述的。第二桥接件110-2可以包括具有第一触点731-2的第一表面772-1和具有第二触点733-2的第二表面772-2。第二桥接件110-2可以包括高密度导电路径118以及一个或多个接地和/或电源平面119，如上面参考图1和5所描述的。第一桥接件110-1和第二桥接件110-2可以垂直堆叠，使得第二桥接件110-2的至少一部分与第一桥接件110-1的至少一部分重叠。第二桥接件110-2的第一触点731-2可以通过导电互连750耦合到第一桥接件110-1的第二触点733-1，以在封装衬底102和管芯114之间提供垂直电力输送路径。第一桥接件110-1可以使用任何合适的方式(诸如焊料凸块(如图所示)、焊球或导电粘合剂等)耦合到第二桥接件110-2。封装衬底102中的电源/接地平面122可以耦合到一个或多个管芯114，以经由第一桥接件110-1和第二桥接件110-2提供垂直供电路径。
可以使用任何合适的技术将第一桥接件110-1和第二桥接件110-2嵌入在封装衬底102中。在一些实施例中，第一桥接件110-1可以经由导电互连750耦合到第二桥接件，并且随后嵌入封装衬底102中。在一些实施例中，第一桥接件110-1可以嵌入封装衬底102中，然后第二桥接件110-2可以经由导电互连750耦合到第一桥接件110-1并且嵌入封装衬底102中。虽然图7示出了桥接件110和管芯114的特定数量和布置，但封装衬底102可以包括桥接件110和管芯114的任何适当数量和布置。
本文公开的微电子组件可以被包括在任何合适的电子部件中。图8-11示出了可以包括或被包括在本文公开的任何微电子组件中的装置的各种示例。
图8是可以被包括在本文公开的任何微电子组件(例如，本文公开的任何管芯114)中的晶圆1000和管芯1002的顶视图。晶圆1000可以由半导体材料组成，并且可以包括一个或多个具有形成在晶圆1000的表面上的IC结构的管芯1002。每个管芯1002可以是包括任何适合IC的半导体产品的重复单元。在完成该半导体产品的制造之后，晶圆1000可以经历切单工艺，其中将管芯1002彼此分离以提供半导体产品的分离“芯片”。管芯1002可以是本文公开的任何管芯114。管芯1002可以包括：一个或多个晶体管(例如，下面讨论的图9的晶体管1140中的一些)、用于将电信号传送到晶体管的支持电路、无源部件(例如，信号迹线、电阻器、电容器或电感器)、和/或任何其他IC部件。在一些实施例中，晶圆1000或管芯1002可以包括存储器器件(例如，随机存取存储器(RAM)器件，诸如静态RAM(SRAM)器件、磁性RAM(MRAM)器件、电阻性RAM(RRAM)器件、导电桥接RAM(CBRAM)器件等)、逻辑器件(例如AND、OR、NAND或NOR门)或任何其他合适的电路元件。这些器件中的多个器件可以组合在单个管芯1002上。例如，由多个存储器器件形成的存储器阵列可以与处理器件(例如，图11的处理器件1402)或者被配置为将信息存储在存储器器件中或执行存储在存储器阵列中的指令的其他逻辑单元形成在同一管芯1002上。可以使用管芯到晶圆组装技术来制造本文公开的各种微电子组件，在该技术中，将一些管芯附接到包括其他管芯的晶圆1000，并且随后将晶圆1000进行切单。
图9是可以被包括在本文公开的任何微电子组件中(例如，在任何管芯114中)的示例性IC器件1100的截面侧视图。一个或多个IC器件1100可被包括在一个或多个管芯1002(图8)中。IC器件1100可以形成在衬底1102(例如，图8的晶圆1000)上并且可以被包括在管芯(例如，图8的管芯1002)中。衬底1102可以是由半导体材料系组成的半导体衬底，该半导体材料系包括例如n型或p型材料系(或两者的组合)。衬底1102可以包括例如使用块状硅或绝缘体上硅(SOI)子结构形成的晶体衬底。在一些实施例中，衬底1102可以使用替代材料形成，替代材料可以或可以不与硅结合，包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为II-VI、III-V或IV族的其他材料也可以用于形成衬底1102。尽管此处描述了可以形成衬底1102的材料的一些示例，但是可以使用可以用作IC器件1100的基础的任何材料。衬底1102可以是经切单的管芯(例如，图8的管芯1002)或晶圆(例如，图8的晶圆1000)的一部分。
IC器件1100可以包括设置在衬底1102上的一个或多个器件层1104。器件层1104可以包括形成在衬底1102上的一个或多个晶体管1140(例如，金属氧化物半导体场效应晶体管(MOSFET))和/或器件制造商可能希望的任何其他有源和/或无源电路的特征。器件层1104可以包括：例如，一个或多个源极和/或漏极(S/D)区1120，用以控制在S/D区1120之间的晶体管1140中的电流流动的栅极1122，以及用以向/从S/D区1120传送电信号的一个或多个S/D触点1124。晶体管1140可以包括为了清楚而未示出的附加特征，诸如器件隔离区、栅极触点等。晶体管1140不限于图9所示的类型和配置，并且可以包括多种其他类型和配置，诸如例如，平面晶体管、非平面晶体管或两者的组合。非平面晶体管可以包括诸如双栅极晶体管或三栅极晶体管的FinFET晶体管，以及诸如纳米带和纳米线晶体管的环绕或全环绕栅极晶体管。
每个晶体管1140可以包括由至少两层(栅极电介质和栅电极)形成的栅极1122。栅极电介质可以包括一层或多层堆叠。该一层或多层可以包括氧化硅、二氧化硅、碳化硅和/或高k介电材料。高k介电材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以在栅极电介质中使用的高k材料的示例包括但不限于氧化铪、硅酸铪、氧化镧、氧化镧铝、氧化锆、硅酸锆、氧化钽、氧化钛、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、钽酸钪铅和铌酸锌铅。在一些示例中，当使用高k材料时，可以在栅极电介质上执行退火工艺以提高其质量。
栅电极可以形成在栅极电介质上并且可以包括至少一种p型功函数金属或n型功函数金属，这取决于晶体管1140是p型金属氧化物半导体(PMOS)还是n型金属氧化物半导体(NMOS)晶体管。在一些实施方式中，栅电极可以由两个或更多个金属层的堆叠组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。可以出于其他目的而包括其他金属层，例如阻挡层。对于PMOS晶体管，可用于栅电极的金属包括但不限于钌、钯、铂、钴、镍和导电金属氧化物(例如，氧化钌)，以及以下参考NMOS晶体管讨论的任何金属(例如，用于功函数调整)。对于NMOS晶体管，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金以及这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及以上参考PMOS晶体管讨论的任何金属(例如，用于功函数调整)。
在一些实施例中，当作为沿着源极-沟道-漏极方向的晶体管1140的横截面观察时，栅电极可以由U形结构组成，该U形结构包括基本平行于衬底的表面的底部和基本垂直于衬底的顶面的两个侧壁部分。在其他示例中，形成栅电极的金属层中的至少一个金属层可以简单地是基本平行于衬底的顶面且不包括基本垂直于衬底的顶面的侧壁部分的平面层。在其他示例中，栅电极可以由U形结构和平面、非U形结构的组合组成。例如，栅电极可以由形成在一个或多个平面的非U形层顶上的一个或多个U形金属层组成。
在一些实施例中，一对侧壁间隔物可以形成在栅极叠层的相对侧上以托住栅极堆叠。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅的材料形成。形成侧壁间隔物的工艺在本领域中是众所周知的，并且通常包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔物对；例如，可以在栅极堆叠的相对侧上形成两对、三对或四对侧壁间隔物。
S/D区1120可以形成在衬底1102内并与每个晶体管1140的栅极1122相邻。例如S/D区1120可以使用注入/扩散工艺或蚀刻/沉积工艺形成。在前一工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底1102中以形成S/D区1120。在离子注入工艺之后，是激活掺杂剂并使它们进一步扩散进入衬底1102的退火工艺。在后一工艺中，可首先蚀刻衬底1102以在S/D区1120的位置处形成凹槽。然后可以执行外延沉积工艺以利用用于制造S/D区1102的材料填充凹槽。在一些实施方式中，S/D区1120可以使用诸如硅锗或碳化硅的硅合金制造。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂原位掺杂。在一些实施例中，S/D区1120可以使用一种或多种替代半导体材料形成，例如锗或III-V族材料或合金。在另外的实施例中，可以使用一层或多层金属和/或金属合金来形成S/D区1120。
可以通过设置在器件层1104上的一个或多个互连层(在图9中示为互连层1106、1108和1110)，向和/或从器件层1104的器件(例如，晶体管1140)传送诸如电力和/或I/O信号之类的电信号。例如，器件层1104的导电特征(例如，栅极1122和S/D触点1124)可与互连层1106-1110的互连结构1128电耦合。该一个或多个互连层1106-1110可以形成IC器件1100的金属化堆叠(也称为“ILD堆叠”)1119。
可以根据各种设计来将互连结构1128布置在互连层1106-1110内以传送电信号。特别地，该布置不限于图9中所示的互连结构1128的特定配置。例如，互连结构可以布置为多向互连结构。尽管在图9中示出了特定数量的互连层1106-1110，但本公开内容的实施例包括具有比所示的更多或更少的互连层的IC器件。
在一些实施例中，互连结构1128可以包括填充有诸如金属的导电材料的线1128a和/或过孔1128b。线1128a可以被布置为在与衬底1102的其上形成器件层1104的表面基本平行的平面的方向上传送电信号。例如，从图9的角度来看，线1128a可以在进出纸面的方向上传送电信号。过孔1128b可以被布置为在与衬底1102的其上形成器件层1104的表面基本垂直的平面的方向上传送电信号。在一些实施例中，过孔1128b可以将不同的互连层1106-1110的线1128a电耦合在一起。
互连层1106-1110可以包括设置在互连结构1128之间的介电材料1126，如图9所示。在一些实施例中，在互连层1106-1110中的不同互连层中，设置在互连结构1128之间的介电材料1126可以具有不同的成分；在其他实施例中，在不同互连层1106-1110之间，介电材料1126的成分可以相同。
第一互连层1106(称为金属1或“Ml”)可以直接形成在器件层1104上。在一些实施例中，第一互连层1106可以包括线1128a和/或过孔1128b，如图所示。第一互连层1106的线1128a可以与器件层1104的触点(例如，S/D触点1124)耦合。
第二互连层1108(称为金属2或“M2”)可以直接形成在第一互连层1106上。在一些实施例中，第二互连层1108可以包括过孔1128b，以将第二互连层1108a的线1128a与第一互连层1106的线1128a耦合。尽管为了清楚起见，在每个互连层内(例如，第二互连层1108内)用线在结构上描绘了线1128a和过孔1128b，但在一些实施例中，线1128a和过孔1128b可以在结构和/或材料上是连续的(例如，在双镶嵌工艺期间同时填充)。
第三互连层1110(被称为金属3或“M3”)(以及期望的附加互连层)可以根据结合第二互连层1108或第一互连层1106描述的类似技术和配置在第二互连层1108上连续形成。在一些实施例中，在IC器件1100中的金属化叠层1119中“更高”(即，更远离器件层1104)的互连层可以更厚。
IC器件1100可以包括形成在互连层1106-1110上的阻焊剂材料1134(例如，聚酰亚胺或类似材料)和一个或多个导电触点1136。在图9中，导电触点1136被示为采用焊盘的形式。导电触点1136可以与互连结构1128电耦合，并且被配置为将晶体管1140的电信号传送到其他外部器件。例如，可以在一个或多个导电触点1136上形成焊料键合，以将包括IC器件1100的芯片与另一部件(例如，电路板)机械地和/或电气地耦合。IC器件1100可以包括附加的或可替代的结构，以从互连层1106-1110传送电信号；例如，导电触点1136可以包括用于将电信号传送到外部部件的其他类似特征(例如，柱)。
在IC器件1100是双面管芯的实施例中，IC器件1100可以在器件层1104的相对侧上包括另一个金属化叠层(未示出)。该金属化叠层可以包括多个如上面参考互连层1106-1110所讨论的互连层，以在器件层1104和位于IC器件1100的相对于导电触点1136而言的相对侧上的附加导电触点(未示出)之间提供导电路径(例如，包括导电线和过孔)。
图10是可以包括本文公开的任何微电子组件的IC器件组件1300的截面侧视图。在一些实施例中，IC器件组件1300可以是微电子组件100。IC器件组件1300包括设置在电路板1302(可以是例如母板)上的多个部件。IC器件组件1300包括设置在电路板1302的第一表面1340上和设置在电路板1302的相对的第二表面1342上的部件；通常，部件可以设置在一个或两个表面1340和1342上。下面参考IC器件组件1300讨论的任何IC封装可以采取本文公开的微电子组件的实施例中的任何合适实施例的形式。
在一些实施例中，电路板1302可以是包括多个金属层的PCB，该多个金属层通过介电材料层彼此分开并且通过导电过孔进行互连。可以以期望的电路图案形成这些金属层中的任何一层或多层，以在耦合到电路板1302的部件之间传送电信号(可选地与其他金属层结合)。在其他实施例中，电路板1302可以是非PCB衬底。
图10中所示的IC器件组件1300包括中介层上封装结构1336，其通过耦合部件1316耦合到电路板1302的第一表面1340。耦合部件1316可以将中介层上封装结构1336电气地和机械地耦合到电路板1302，并且可以包括焊球(如图10所示)、插座的公部和母部、粘合剂、底部填充材料和/或任何其他合适的电气和/或机械耦合结构。
中介层上封装结构1336可以包括通过耦合部件1318耦合到中介层1304的IC封装1320。耦合部件1318可以采用适合于应用的任何形式，例如以上参考耦合部件1316所讨论的形式。尽管在图10中示出了单个IC封装1320，但是可以将多个IC封装耦合到中介层1304；实际上，额外的中介层可以耦合到中介层1304。中介层1304可以提供用于桥接电路板1302和IC封装1320的居间衬底。IC封装1320可以是或包括例如管芯(图8的管芯1002)或任何其他合适的部件。通常，中介层1304可以将连接扩展到更宽的间距，或者将连接重新路由到不同的连接。例如，中介层1304可以将IC封装1320(例如，管芯)耦合到耦合部件1316的一组BGA导电触点，以用于耦合到电路板1302。在图10所示的实施例中，IC封装1320和电路板1302附接到中介层1304的相对侧；在其他示例中，IC封装1320和电路板1302可以附接到中介层1304的同一侧。在一些实施例中，三个或更多个部件可以通过中介层1304相互连接。
在一些实施例中，中介层1304可以形成为PCB，包括通过介电材料层彼此分离并且通过导电过孔进行互连的多个金属层。在一些实施例中，中介层1304可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料或如聚酰亚胺的聚合物材料形成。在一些实施例中，中介层1304可以由交替的刚性或柔性材料形成，其可以包括上述用于半导体衬底的相同材料，诸如硅、锗、以及其它III-V族和IV族材料。中介层1304可以包括金属互连1308和过孔1310，包括但不限于TSV 1306。中介层1304还可以包括嵌入器件1314，包括无源器件和有源器件。这样的器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、保险丝、二极管、变压器、传感器、静电放电(ESD)器件和存储器器件。也可以在中介层1304上形成诸如射频器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(MEMS)器件之类的更复杂的器件。中介层上封装结构1336可以采用本领域已知的任何中介层上封装结构的形式。
IC器件组件1300可以包括IC封装1324，其通过耦合部件1322耦合到电路板1302的第一表面1340。耦合部件1322可以采用以上参考耦合部件1316所讨论的任何实施例的形式，并且IC封装1324可以采用以上参考IC封装1320所讨论的任何实施例的形式。
图10所示的IC器件组件1300包括堆叠式封装结构1334，其通过耦合部件1328耦合到电路板1302的第二表面1342。堆叠式封装结构1334可以包括通过耦合部件1330耦合在一起的IC封装1326和IC封装1332，使得IC封装1326设置在电路板1302和IC封装1332之间。耦合部件1328和1330可以采用上述耦合部件1316的任何实施例的形式，并且IC封装1326和1332可以采用上述IC封装1320的任何实施例的形式。堆叠式封装结构1334可以根据本领域中已知的任何堆叠式封装结构来配置。
图11是可以包括本文公开的一个或多个微电子组件的示例性电气设备1400的方框图。例如，电气设备1400的部件中的任何合适的部件可以包括本文公开的IC器件组件1300、IC器件1100或管芯1002中的一个或多个，并且可以布置在本文公开的任何微电子组件中。图11中将多个部件示出为包括在电气设备1400中，但是按照应用所适合的，可以省略或重复这些部件中的任何一个或多个。在一些实施例中，可以将电气设备1400中包括的一些或全部部件附接到一个或多个母板。在一些实施例中，将这些部件中的一些或全部制造到单个片上系统(SoC)管芯上。
另外，在各种实施例中，电气设备1400可以不包括图11所示的一个或多个部件，但是电气设备1400可以包括用于耦合到一个或多个部件的接口电路。例如，电气设备1400可以不包括显示设备1406，但是可以包括显示设备接口电路(例如，连接器和驱动器电路)，显示设备1406可被耦合到该显示设备接口电路。在另一组示例中，电气设备1400可以不包括音频输入设备1424或音频输出设备1408，但是可以包括音频输入或输出设备接口电路(例如，连接器和支持电路)，音频输入设备1424或音频输出设备1408可被耦合到该音频输入或输出设备接口电路。
电气设备1400可以包括处理器件1402(例如，一个或多个处理器件)。如本文所使用的，术语“处理器件”或“处理器”可以指代用于如下的任何器件或器件的部分：处理来自寄存器和/或存储器的电子数据，以将该电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。处理器件1402可以包括一个或多个数字信号处理器(DSP)、ASIC、CPU、GPU、加密处理器(在硬件内执行加密算法的专用处理器)、服务器处理器或任何其他合适的处理器件。电气设备1400可以包括存储器1404，其自身可以包括一个或多个存储器器件，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存、固态存储器和/或硬盘驱动器。在一些示例中，存储器1404可以包括与处理器件1402共享管芯的存储器。该存储器可以用作高速缓冲存储器并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁随机存取存储器(STT-MRAM)。
在一些实施例中，电气设备1400可以包括通信芯片1412(例如，一个或多个通信芯片)。例如，通信芯片1412可以被配置为管理用于向和从电气设备1400传递数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。
通信芯片1412可以实施多个无线标准或协议中的任意一个，包括但不限于，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修正)的电气和电子工程师协会(IEEE)标准，第三代合作伙伴计划(3GPP)长期演进(LTE)，5G和5G新无线电以及任何修正、更新和/或修订(例如高级LTE项目，超移动宽带(UMB)项目(也称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常称为WiMAX网络，该缩写词代表“微波接入全球互操作性”，它是用于通过IEEE 802.16标准一致性和互操作性测试的产品的认证标志。通信芯片1412可以根据全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络进行操作。通信芯片1412可以根据GSM演进增强数据(EDGE)、GSM EDGE无线接入网络(GERAN)、通用陆地无线接入网络(UTRAN)或演进UTRAN(E-UTRAN)进行操作。通信芯片1412可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、演进数据优化(EV-DO)及其派生物以及被指定为3G、4G、5G及之后的任何其他无线协议进行操作。在其他实施例中，通信芯片1412可以根据其他无线协议进行操作。电气设备1400可以包括天线1422，以促进无线通信和/或接收其他无线通信(诸如AM或FM无线电传输)。
在一些实施例中，通信芯片1412可以管理诸如电、光或任何其他合适的通信协议(例如，以太网)的有线通信。如上所述，通信芯片1412可以包括多个通信芯片。例如，第一通信芯片1412可以专用于近距离无线通信，诸如Wi-Fi或蓝牙，并且第二通信芯片1412可以专用于远距离无线通信，诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等。在一些实施例中，第一通信芯片1412可以专用于无线通信，并且第二通信芯片1412可以专用于有线通信。
电气设备1400可以包括电池/电源电路1414。电池/电源电路1414可以包括一个或多个储能设备(例如，电池或电容器)和/或用于将电气设备1400的部件耦合到与电气设备1400分开的电源(例如AC线电源)的电路。
电气设备1400可以包括显示设备1406(或相应的接口电路，如上所述)。显示设备1406可以包括任何视觉指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电气设备1400可以包括音频输出设备1408(或相应的接口电路，如上所述)。音频输出设备1408可以包括生成声音指示器的任何设备，诸如扬声器、头戴式耳机或耳塞式耳机。
电气设备1400可以包括音频输入设备1424(或相应的接口电路，如上所述)。音频输入设备1424可以包括生成代表声音的信号的任何设备，诸如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。
电气设备1400可以包括GPS设备1418(或相应的接口电路，如上所述)。GPS设备1418可以与基于卫星的系统通信，并且可以接收电气设备1400的位置，如本领域中已知的。
电气设备1400可以包括其他输出设备1410(或相应的接口电路，如上所述)。其他输出设备1410的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机或者另外的存储设备。
电气设备1400可以包括其他输入设备1420(或相应的接口电路，如上所述)。其他输入设备1420的示例可以包括加速度计、陀螺仪、罗盘、图像捕获设备、键盘、诸如鼠标、触控笔、触摸板之类的光标控制设备、条形码读取器、快速响应(QR)码阅读器、任何传感器、或射频识别(RFID)阅读器。
电气设备1400可以具有任何所需的形状因数，例如手持式或移动电气设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板电脑、笔记本电脑、上网本电脑、超级本电脑、个人数字助理(PDA)、超移动个人计算机或其他便携式计算设备等)、台式电气设备、服务器设备或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字录像机或可穿戴电气设备。在一些实施例中，电气设备1400可以是用于处理数据的任何其他电子设备。
以下段落提供了本文公开的实施例的各种示例。
示例1是一种微电子组件，包括：衬底，其具有导电平面；第一管芯；第二管芯；以及桥接件，其嵌入衬底中，并具有在第一表面处的第一触点和在相对的第二表面处的第二触点，桥接件包括：第一导电路径，其将第一管芯耦合到第二管芯；第二导电路径，其将第一管芯耦合到第二管芯；以及多个过孔，其垂直布置并耦合到第二导电路径，其中，多个过孔中的单个过孔耦合到单个第一触点，其中，该单个第一触点耦合到衬底中的导电平面，并且其中，第一管芯和第二管芯耦合到桥接件的第二表面处的第二触点中的一个或多个第二触点。
示例2可以包括示例1的主题，并且可以进一步指定：多个过孔中的单个过孔的厚度在3微米至5微米之间。
示例3可以包括示例1的主题，并且可以进一步指定：第一导电路径和第二导电路径的厚度在0.5微米至2微米之间。
示例4可以包括示例1的主题，并且可以进一步指定：桥接件还包括：导电平面，在所述多个过孔之间并且耦合到所述多个过孔。
示例5可以包括示例4的主题，并且可以进一步指定：桥接件中的导电平面的厚度在2微米至5微米之间。
示例6可以包括示例4的主题，并且可以进一步指定：桥接件中的导电平面是第一导电平面，并且其中，桥接件还包括：第二导电平面；以及电容器，其在第一导电平面和第二导电平面之间。
示例7可以包括示例6的主题，并且可以进一步指定：电容器是金属-绝缘体-金属(MIM)电容器。
示例8可以包括示例1的主题，并且可以进一步指定：桥接件不包括硅衬底。
示例9可以包括示例1的主题，并且可以进一步指定：桥接件包括二氧化硅、氮化硅、氧氮化物、有机硅酸盐玻璃(OSG)和碳氧化硅(SiOC)中的一种或多种。
示例10可以包括示例1的主题，并且可以进一步指定：该单个第一触点通过导电粘合剂耦合到衬底中的导电平面。
示例11可以包括示例1的主题，并且可以进一步指定：该单个第一触点通过导电柱或焊接点耦合到衬底中的导电平面。
示例12可以包括示例1的主题，并且可以进一步指定：该一个或多个第二触点通过焊料耦合到第一管芯。
示例13可以包括示例1的主题，并且可以进一步指定：该一个或多个第二触点通过导电柱耦合到第一管芯。
示例14可以包括示例1的主题，并且可以进一步指定：衬底中的导电平面耦合到电源。
示例15可以包括示例1的主题，并且可以进一步指定：衬底中的导电平面耦合到接地源。
示例16可以包括示例1的主题，并且可以进一步指定：第一导电路径用于在第一管芯和第二管芯之间传送信号。
示例17可以包括示例1的主题，并且可以进一步指定：第二导电路径用于向第一管芯和第二管芯输送电力。
示例18是一种计算设备，包括：电路板；以及设置在电路板上的集成电路(IC)封装，其中，IC封装包括：封装衬底，其具有导电平面；桥接件，其具有在第一表面处的多个第一触点，在相对的第二表面处的多个第二触点，以及导电路径，所述导电路径包括在单个第一触点和单个第二触点之间的多个垂直堆叠的过孔，其中，桥接件嵌入封装衬底，并经由单个第一触点耦合到封装衬底中的导电平面；以及管芯，其耦合到桥接件的第二表面处的单个第二触点，并且通过所述多个垂直堆叠的过孔耦合到封装衬底中的导电平面。
示例19可以包括示例18的主题，并且可以进一步指定：所述多个堆叠的过孔中的单个过孔的厚度在3微米至5微米之间。
示例20可以包括示例18的主题，并且可以进一步指定：所述管芯是第一管芯，并且所述导电路径是第一导电路径，并且计算设备还包括：第二管芯，其耦合到桥接件的第二表面，并通过桥接件中的第二导电路径耦合到第一管芯。
示例21可以包括示例20的主题，并且可以进一步指定：第二导电路径的厚度在0.5微米至2微米之间。
示例22可以包括示例20的主题，并且可以进一步指定：桥接件不包括硅衬底。
示例23可以包括示例20的主题，并且可以进一步指定：桥接件包括二氧化硅、氮化硅、氧氮化物、有机硅酸盐玻璃(OSG)和碳氧化硅(SiOC)中的一种或多种。
示例24可以包括示例18的主题，并且可以进一步指定：封装衬底中的导电平面耦合到电源。
示例25可以包括示例18的主题，并且可以进一步指定：封装衬底中的导电平面耦合到接地源。
示例26可以包括示例20的主题，并且可以进一步指定：第一管芯是中央处理单元，并且第二管芯是图形处理单元。
示例27可以包括示例20的主题，并且可以进一步指定：第一管芯是中央处理单元，并且第二管芯是存储器。
示例28可以包括示例18-27中任一项的主题，并且可以进一步指定：计算设备是服务器设备。
示例29可以包括示例18-27中任一项的主题，并且可以进一步指定：计算设备是便携式计算设备。
示例30可以包括示例18-27中任一项的主题，并且可以进一步指定：计算设备是可穿戴计算设备。
示例31.一种集成电路(IC)封装，包括：封装衬底，其具有导电平面；第一管芯；第二管芯；以及桥接件，其具有在第一表面上的第一触点和在相对的第二表面上的第二触点，其中，桥接件嵌入封装衬底中，其中，桥接件经由第一触点耦合到封装衬底中的导电平面，其中，第一管芯和第二管芯经由第二触点耦合到桥接件，其中，桥接件不包括硅衬底，并且其中，桥接件包括：第一导电路径，其将第一管芯耦合到第二管芯；以及第二导电路径，其耦合到桥接件中的导电平面，其中，第二导电路径包括在单个第一触点和单个第二触点之间的直线垂直路径。
示例32可以包括示例31的主题，并且可以进一步指定：桥接件是第一桥接件，并且IC封装还包括：第二桥接件，其具有在第一表面上的第三触点和在相对的第二表面上的第四触点，其中，第二桥接件在第一桥接件的下面嵌入封装衬底中，其中，第二桥接件经由第三触点耦合到封装衬底中的导电平面，并且其中，第二桥接件包括在第二桥接件的单个第三触点和单个第四触点之间的多个垂直堆叠的过孔，并且其中，第二桥接件上的单个第四触点耦合到第一桥接件上的单个第一触点。
示例33可以包括示例32的主题，并且可以进一步指定：第二桥接件还包括：导电平面，其在所述多个垂直堆叠的过孔之间。
示例34可以包括示例31的主题，并且可以进一步指定：第一导电路径的厚度在0.5微米至2微米之间。
示例35可以包括示例32的主题，并且可以进一步指定：所述多个垂直堆叠的过孔中的单个过孔的厚度在3微米至5微米之间。
示例36可以包括示例33的主题，并且可以进一步指定：第二桥接件中的导电平面的厚度在2微米至5微米之间。
示例37可以包括示例32的主题，并且可以进一步指定：第一桥接件通过焊料耦合到第二桥接件。
示例38可以包括示例32的主题，并且可以进一步指定：第一桥接件通过导电粘合剂耦合到第二桥接件。
示例39可以包括示例31的主题，并且可以进一步指定：封装衬底中的导电平面耦合到电源。
示例40可以包括示例31的主题，并且可以进一步指定：封装衬底中的导电平面耦合到接地源。
示例41可以包括示例31的主题，并且可以进一步指定：第一导电路径用于在第一管芯和第二管芯之间传送信号。
示例42可以包括示例31的主题，并且可以进一步指定：第二导电路径用于向第一管芯输送电力。

Claims (20)

1.一种微电子组件，包括：
衬底，其具有导电平面；
第一管芯；
第二管芯；以及
桥接件，其嵌入所述衬底中，具有在第一表面处的第一触点和在相对的第二表面处的第二触点，所述桥接件包括：
第一导电路径，其将所述第一管芯耦合到所述第二管芯；
第二导电路径，其将所述第一管芯耦合到所述第二管芯；以及
多个过孔，其垂直布置并耦合到所述第二导电路径，其中，所述多个过孔中的单个过孔耦合到单个第一触点，其中，所述单个第一触点耦合到所述衬底中的所述导电平面，并且其中，所述第一管芯和所述第二管芯耦合到所述桥接件的第二表面处的所述第二触点中的一个或多个第二触点。
2.根据权利要求1所述的微电子组件，其中，所述桥接件还包括：
导电平面，其在所述多个过孔之间并且耦合到所述多个过孔。
3.根据权利要求2所述的微电子组件，其中，所述桥接件中的所述导电平面是第一导电平面，并且其中，所述桥接件还包括：
第二导电平面；以及
电容器，其在所述第一导电平面和所述第二导电平面之间。
4.根据权利要求3所述的微电子组件，其中，所述电容器是金属-绝缘体-金属(MIM)电容器。
5.根据权利要求1、2、3或4所述的微电子组件，其中，所述桥接件不包括硅衬底。
6.根据权利要求1、2、3或4所述的微电子组件，其中，所述桥接件包括二氧化硅、氮化硅、氧氮化物、有机硅酸盐玻璃(OSG)和碳氧化硅(SiOC)中的一种或多种。
7.根据权利要求1、2、3或4所述的微电子组件，其中，所述单个第一触点通过导电柱或焊接点耦合到所述衬底中的所述导电平面。
8.根据权利要求1、2、3或4所述的微电子组件，其中，所述一个或多个第二触点通过焊料或导电柱耦合到所述第一管芯。
9.一种计算设备，包括：
电路板；以及
设置在所述电路板上的集成电路(IC)封装，其中，所述IC封装包括：
封装衬底，其具有导电平面；
桥接件，其具有在第一表面处的多个第一触点，在相对的第二表面处的多个第二触点，以及导电路径，所述导电路径包括在单个第一触点和单个第二触点之间的多个垂直堆叠的过孔，其中，所述桥接件嵌入所述封装衬底，并通过所述单个第一触点耦合到所述封装衬底中的所述导电平面；以及
管芯，其耦合到所述桥接件的所述第二表面处的所述单个第二触点，并且通过所述多个垂直堆叠的过孔耦合到所述封装衬底中的所述导电平面。
10.根据权利要求9所述的计算设备，其中，所述管芯是第一管芯，并且所述导电路径是第一导电路径，并且所述计算设备还包括：
第二管芯，其耦合到所述桥接件的所述第二表面，并通过所述桥接件中的第二导电路径耦合到所述第一管芯。
11.根据权利要求9或10所述的计算设备，其中，所述桥接件不包括硅衬底。
12.根据权利要求9或10所述的计算设备，其中，所述桥接件包括二氧化硅、氮化硅、氧氮化物、有机硅酸盐玻璃(OSG)和碳氧化硅(SiOC)中的一种或多种。
13.根据权利要求9或10所述的计算设备，其中，所述封装衬底中的所述导电平面耦合到电源。
14.根据权利要求9或10所述的计算设备，其中，所述封装衬底中的所述导电平面耦合到接地源。
15.根据权利要求9或10所述的计算设备，其中，所述计算设备是可穿戴计算设备。
16.一种集成电路(IC)封装，包括：
封装衬底，其具有导电平面；
第一管芯；
第二管芯；以及
桥接件，其具有在第一表面上的第一触点和在相对的第二表面上的第二触点，其中，所述桥接件嵌入所述封装衬底中，其中，所述桥接件经由所述第一触点耦合到所述封装衬底中的所述导电平面，其中，所述第一管芯和所述第二管芯经由所述第二触点耦合到所述桥接件，其中，所述桥接件不包括硅衬底，并且其中，所述桥接件包括：
第一导电路径，其将所述第一管芯耦合到所述第二管芯；以及
第二导电路径，其耦合到所述桥接件中的导电平面，其中，所述第二导电路径包括在单个第一触点和单个第二触点之间的直线垂直路径。
17.根据权利要求16所述的IC封装，其中，所述桥接件是第一桥接件，并且所述IC封装还包括：
第二桥接件，其具有在第一表面上的第三触点和在相对的第二表面上的第四触点，其中，所述第二桥接件在所述第一桥接件的下面嵌入所述封装衬底中，其中，所述第二桥接件经由所述第三触点耦合到所述封装衬底中的所述导电平面，并且其中，所述第二桥接件包括在所述第二桥接件的单个第三触点和单个第四触点之间的多个垂直堆叠的过孔，并且其中，所述第二桥接件上的所述单个第四触点耦合到所述第一桥接件上的所述单个第一触点。
18.根据权利要求17所述的IC封装，其中，所述第二桥接件还包括：
导电平面，其在所述多个垂直堆叠的过孔之间。
19.根据权利要求17或18所述的IC封装，其中，所述第一桥接件通过焊料耦合到所述第二桥接件。
20.根据权利要求17或18所述的IC封装，其中，所述第一桥接件通过导电粘合剂耦合到所述第二桥接件。
CN202010230745.2A 2019-06-13 2020-03-27 无衬底双面嵌入式多管芯互连桥 Pending CN112086447A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/440,218 US20200395300A1 (en) 2019-06-13 2019-06-13 Substrateless double-sided embedded multi-die interconnect bridge
US16/440,218 2019-06-13

Publications (1)

Publication Number Publication Date
CN112086447A true CN112086447A (zh) 2020-12-15

Family

ID=73546983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010230745.2A Pending CN112086447A (zh) 2019-06-13 2020-03-27 无衬底双面嵌入式多管芯互连桥

Country Status (3)

Country Link
US (1) US20200395300A1 (zh)
CN (1) CN112086447A (zh)
DE (1) DE102020112887A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274475A (zh) * 2022-09-27 2022-11-01 江苏芯德半导体科技有限公司 一种具有高密度连接层的芯片封装方法及其芯片封装结构

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605630B2 (en) * 2009-10-12 2023-03-14 Monolithic 3D Inc. 3D integrated circuit device and structure with hybrid bonding
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11721677B2 (en) * 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11600567B2 (en) * 2019-07-31 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US11282716B2 (en) * 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
US11616026B2 (en) * 2020-01-17 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
KR20220019186A (ko) * 2020-08-07 2022-02-16 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11367673B2 (en) * 2020-09-02 2022-06-21 Intel Corporation Semiconductor package with hybrid through-silicon-vias
US11728273B2 (en) * 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US20220230991A1 (en) * 2021-01-21 2022-07-21 Monolithic Power Systems, Inc. Multi-die package structure and multi-die co-packing method
US11664315B2 (en) * 2021-03-11 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure with interconnection die and method of making same
US20220344250A1 (en) * 2021-04-22 2022-10-27 Qualcomm Incorporated Integrated circuit (ic) packages employing a capacitor-embedded, redistribution layer (rdl) substrate for interfacing an ic chip(s) to a package substrate, and related methods
TWI786698B (zh) * 2021-06-25 2022-12-11 力晶積成電子製造股份有限公司 半導體封裝
US20240047228A1 (en) * 2022-08-02 2024-02-08 Advanced Micro Devices, Inc. Methods for constructing package substrates with high density
US20240071937A1 (en) * 2022-08-31 2024-02-29 Microsoft Technology Licensing, Llc Semiconductor interconnect bridge packaging

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
TWI538127B (zh) * 2014-03-28 2016-06-11 恆勁科技股份有限公司 封裝裝置及其製作方法
US9542522B2 (en) * 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
US9418965B1 (en) * 2014-10-27 2016-08-16 Altera Corporation Embedded interposer with through-hole vias
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
WO2017111790A1 (en) * 2015-12-23 2017-06-29 Manusharow Mathew J Improving size and efficiency of dies
US10325841B2 (en) * 2016-02-10 2019-06-18 Renesas Electronics Corporation Semiconductor device
US20180240778A1 (en) * 2017-02-22 2018-08-23 Intel Corporation Embedded multi-die interconnect bridge with improved power delivery

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274475A (zh) * 2022-09-27 2022-11-01 江苏芯德半导体科技有限公司 一种具有高密度连接层的芯片封装方法及其芯片封装结构
CN115274475B (zh) * 2022-09-27 2022-12-16 江苏芯德半导体科技有限公司 一种具有高密度连接层的芯片封装方法及其芯片封装结构

Also Published As

Publication number Publication date
US20200395300A1 (en) 2020-12-17
DE102020112887A1 (de) 2020-12-17

Similar Documents

Publication Publication Date Title
CN112086447A (zh) 无衬底双面嵌入式多管芯互连桥
US20210335712A1 (en) Embedded bridge substrate having an integral device
US20220230964A1 (en) Microelectronic assemblies
US20240030142A1 (en) Microelectronic component having molded regions with through-mold vias
US12087746B2 (en) Microelectronic assemblies having an integrated capacitor
US20220399294A1 (en) Microelectronic assemblies having a hybrid bonded interposer for die-to-die fan-out scaling
US11721649B2 (en) Microelectronic assemblies
NL2029741B1 (en) Shield structures in microelectronic assemblies having direct bonding
US11688692B2 (en) Embedded multi-die interconnect bridge having a substrate with conductive pathways and a molded material region with through-mold vias
WO2017155625A1 (en) Electronic components having three-dimensional capacitors in a metallization stack
EP4016615A1 (en) Inter-component material in microelectronic assemblies having direct bonding
CN115458502A (zh) 具有集成薄膜电容器的微电子组件
US20220189880A1 (en) Microelectronic structures including glass cores
EP4152366A2 (en) Microelectronic assemblies including solder and non-solder interconnects
EP4016607A1 (en) Inter-component material in microelectronic assemblies having direct bonding
US20230086691A1 (en) Microelectronic assemblies including bridges
US20230082706A1 (en) Microelectronic assemblies with direct attach to circuit boards
US20230197543A1 (en) Microelectronic assemblies with adaptive multi-layer encapsulation materials
US20230087367A1 (en) Microelectronic assemblies with through die attach film connections
US20230197661A1 (en) Microelectronic assemblies with silicon nitride multilayer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination