TWI790605B

TWI790605B - 積體電路測試座

Info

Publication number: TWI790605B
Application number: TW110115850A
Authority: TW
Inventors: 葉柏榕; 黃榮書
Original assignee: 佳崨科技股份有限公司
Priority date: 2021-05-03
Filing date: 2021-05-03
Publication date: 2023-01-21
Also published as: TW202244502A

Abstract

本發明提供一種積體電路測試座，供電性接觸一積體電路，該積體電路測試座包含：一殼體，該殼體包含兩個以上的探針孔；兩個以上的探針，其分別設置於該兩個以上的探針孔，每一探針的第一端供電性接觸該積體電路的其中一個接腳；一被動元件，其設置於該殼體內，且連接相鄰的兩探針孔，該被動元件供電性接觸兩探針孔中的兩探針；由於設置該被動元件能使積體電路與測試座之間達到阻抗匹配，使得測試信號進入該積體電路時，降低信號延遲或失真問題，提供該積體電路更加穩定的測試信號。

Description

積體電路測試座

一種積體電路測試座，尤其是指一種能減少電流迴路、增加晶片測試效能的積體電路測試座。

隨著手機、電腦等消費性電子產品的銷售量逐漸增加，消費性電子產品中的運算晶片需求量逐年提升，使得製作運算晶片的半導體產業有逐年擴張的趨勢。而半導體製造的過程中除了設計、製成、封裝等步驟外，對於完成封裝後的積體電路(IC)會進行電性功能的測試，確保製作完成的積體電路能正常運作，並且淘汰未符合檢測標準的積體電路。

請參見圖8，為習知的積體電路測試探針卡43的結構示意圖。一般來說，對積體電路41進行測試時，測試機台須透過探針卡43接觸積體電路41的接腳，使得測試機台透過探針卡43與積體電路41電性連接並形成迴路，如此一來測試機台即可發送不同測試信號至積體電路41，並根據積體電路41回傳的信號判定所述積體電路41運作是否正常。

但如圖7所示，實際進行測試時，常會遇到該探針卡43與測試板45之間的阻抗未能匹配的問題，使得測試信號的電流或頻率不夠穩定，導致測試過程中無法準確判斷所述積體電路41是否符合測試標準，造成待測的積體電路41性能未能充分表現，進而被誤判為不良品。

為能在測試積體電路時提供穩定的測試信號，本發明提供一種積體電路測試座，能在測試時讓積體電路與積體電路測試座達到阻抗匹配，使測試信號能更加穩定地測試積體電路。

為達成上述目的，本發明提供之積體電路測試座其連接一積體電路，其中該積體電路包含複數接腳；該積體電路測試座包含：一殼體，包含相對的一上表面及一下表面，該殼體包含兩個以上的探針孔，該兩個以上的探針孔貫穿該上表面及該下表面；兩個以上的探針，其分別設置於該兩個以上的探針孔，每一探針包含相對的一第一端及一第二端，每一探針的該第一端供電性接觸該積體電路的其中一個接腳；一被動元件，其設置於該殼體內，且連接相鄰的兩探針孔，該被動元件供電性接觸相鄰的兩探針孔中的兩探針。

本發明另提供一種積體電路測試座，其供電性接觸一包含有複數接腳的積體電路；該積體電路測試座包含：一殼體，其包含相對的一上表面及一下表面，該殼體包含兩個以上的探針孔，該兩個以上的探針孔貫穿該上表面及該下表面；兩個以上的探針，其分別設置於該兩個以上的探針孔，每一探針包含相對的一第一端及一第二端，每一探針的該第一端供電性接觸該積體電路的其中一個接腳；一被動元件，其設置該殼體內且靠近該殼體的該上表面，且供電性接觸該複數接腳中未連接該兩個以上的探針的兩接腳。

本發明另提供一種積體電路測試座，其供電性接觸一包含有複數接腳的積體電路；該積體電路測試座包含：一殼體，其包含相對的一上表面及一下表面，該殼體包含兩個以上的探針孔，該兩個以上的探針孔貫穿該上表面及該下表面；兩個以上的探針，其分別設置於該兩個以上的探針孔，每一探針包含相對的一第一端及一第二端，每一探針的該第一端能分別電性接觸該積體電路的其中一個接腳；一被動元件，設置於該殼體中且靠近該殼體的該下表面，並電性連接該兩探針的該第二端，以及供電性接觸該積體電路測試板。

本發明另提供一種積體電路測試座，其供電性接觸一包含有複數接腳的積體電路及一積體電路測試板，該積體電路測試板包含相對的第一表面及第二表面，該第一表面靠近該積體電路，該第二表面遠離該積體電路；該積體電路測試座包含：一殼體；一被動元件，該被動元件鑲嵌於該殼體內且靠近該殼體的下表面。

本發明的該被動元件能讓本發明的積體電路測試座在測試時與待測的該積體電路達到阻抗匹配，提高該測試信號傳遞的穩定度及準確性，進而增加測試的精準度。同時，本發明更能在積體電路測試座與待測的該積體電路之間產生不同阻抗值時採用適當的該被動元件，在不同測試狀態下皆能達到阻抗匹配的功能，提高測試信號的穩定度，藉此增加積體電路測試的準確度。

另外，本發明在該殼體中嵌入適當的該被動元件，以此縮短測試信號的電流迴路，有效降低電流迴路的電阻，使測試信號的電流及頻率能更加穩定，讓測試信號進入該積體電路時較不會有信號延遲或失真的情況，在判定積體電路是否能正常運作時能更精確。

為能詳細瞭解本發明的技術特徵及實用功效，並可依照發明內容來實現，茲進一步以圖式所示的較佳實施例，詳細說明如後：

請參見圖1，本發明提供一種積體電路測試座10，其供電性接觸在一積體電路測試板20及一積體電路(IC)30之間，其中該積體電路30包含複數接腳31。該積體電路測試座10包含：一殼體11、兩個以上的探針13及一被動元件15。

該殼體11包含相對的一上表面及一下表面，該上表面供電性接觸該積體電路30，該下表面供電性接觸該該積體電路測試板20上。該殼體11包含兩個以上的探針孔111，該兩個以上的探針孔111貫穿該上表面及該下表面，且該兩個以上的探針孔111分別間隔排列於該殼體11中。

該兩個以上的探針13分別可移動地穿設於該殼體11的該兩個以上的探針孔111中，且每一個探針13並排設置。每一探針13包含相對的一第一端131及一第二端133，每一探針13的該第一端131能分別電性接觸該積體電路30的其中一個接腳31，每一探針13的該第二端133分別電性接觸該積體電路測試板20。該兩個以上的探針13可包含多個信號探針或及一個接地探針。

請參見圖1，在本發明的第一較佳實施例中，該被動元件15設置於該殼體11中，且電性接觸該兩個相鄰的探針孔111中的兩探針13。具體來說，該被動元件15連接該兩個以上的探針孔111，在實際進行測試時，透過傾斜該殼體11的方式讓該兩探針13的側表面分別在一個該探針孔111中接觸該被動元件15。

當該積體電路測試板20會產生一第一測試電流時，該第一測試電流會從該積體電路30經過其中一根探針13，接著經過該被動元件15流向另一根探針13，最後該第一測試電流再流回該積體電路30。此時該被動元件15蓄積該第一測試電流的電能量。當時進行測試時，除了該積體電路測試板20會產生該第一測試電流，該被動元件15亦能產生一第二測試電流以釋放所儲存的電能量；該第二測試電流同樣會經過其中一根探針13並流入該積體電路30，以此達到較短的電流迴路。

請參見圖2，在本發明的第二較佳實施例中，該被動元件15位於該殼體11內且靠近該殼體11的該上表面，且該被動元件15能電性接觸該複數接腳31中未連接該兩個以上的探針13的兩接腳31；較佳地，該被動元件15能電性接觸該複數接腳31中未連接該兩個以上的探針且相鄰的兩接腳31。具體來說，該被動元件15能焊接於相鄰的兩接腳31上；或者，該被動元件15設置於該殼體11內且且靠近該殼體11的該上表面。

請參見圖3，在本發明的第三較佳實施例中，該被動元件15同樣設置該殼體11內且靠近該殼體11的該上表面，且透過一導電層17電性接觸該複數接腳31中相鄰的兩接腳31。其中，該導電層17鑲嵌於該殼體11內且靠近該殼體11的上表面，並能電性接觸該複數接腳31中相鄰的兩接腳31；該被動元件15設置於該殼體11中且覆蓋該導電層17的其中一表面，並電性連接該導電層17。當進行測試時，該積體電路30的該兩接腳31接觸該導電層17，使該導電層17受擠壓而能導電，使該被動元件15透過該導電層17與該複數接腳31中相鄰的兩接腳31導通。其中該導電層17可為一受壓形變後能導電的導電膠。該導電層17能提供緩衝的功用，於進行測試時在積體電路30的該兩接腳31與該被動元件15之間作為緩衝材料，能避免該兩接腳31與該被動元件15直接碰撞，進而減少該被動元件15與該兩接腳31的損耗甚至損壞，讓該被動元件15與該兩接腳31能保持比較好的元件狀態。

其中，該被動元件15可為電容、導線、電感或電阻，皆可達到阻抗匹配的功效。在實際應用中，若該殼體11與該兩接腳31的整體阻抗偏低，則可採用電感作為該被動元件15，能提高測試時整體架構的阻抗；若該殼體11與該兩接腳31的整體阻抗偏高，則可採用電容作為該被動元件15，能減少測試時整體架構的阻抗；若該殼體11與該兩接腳31在測試時耗能過大，則可採用電阻作為該被動元件15，能減少能量損耗。換句話說，本案在實際測試時能根據測試時的阻抗值選用適當的該被動元件15，以此達到阻抗匹配，提高測試結果的精準度。

請參見圖4，在本發明的第四較佳實施例中，與第三較佳實施例的差異在於該被動元件15設置於該殼體11中且靠近該殼體11的該下表面。該被動元件15電性連接該兩個以上的探針13的其中兩探針13的該第二端133，以及供直接電性接觸該積體電路測試板20，使該被動元件15介於該積體電路測試板20及其中兩探針13之間。

請參見圖5，在本發明的第五較佳實施例中，與第四較佳實施例的差異在於更包含一導電層17A，該導電層17A鑲嵌於該殼體11中且靠近該殼體11的該下表面，並供電性接觸該積體電路測試板20上，該導電層17A能電性接觸該積體電路測試板20；該被動元件15設置於該殼體11中且位於該導電層17A的上方，並電性連接該導電層17A。同時，該被動元件15電性連接其中兩探針13的該第二端133，使該導電層17A介於其中兩探針13的該第二端133及該導電層17A之間。

請參見圖6，在本發明的第六較佳實施例中，與第四較佳實施例的差異在於該被動元件15設置於該殼體11中且靠近該殼體11的該下表面，且該被動元件15設置於該積體電路測試板20中，並靠近該積體電路測試板20的上表面。該被動元件15電性連接其中兩探針13的該第二端133，使該兩探針13與其他探針13等長。

請參見圖7，在本發明的第七較佳實施例中，與第四較佳實施例的差異在於該被動元件15鑲嵌於該殼體11內且靠近該殼體11的下表面，該積體電路測試板20包含相對的一第一表面及一第二表面，該第一表面相較於該第二表面靠近該積體電路30，該被動元件15單獨設置於該積體電路測試板20的該第一表面。

本發明的增進功效在於，本案設置該被動元件15，使本發明的積體電路測試座10在測試時與待測的該積體電路30達到阻抗匹配，提高該測試信號傳遞的穩定度及準確性，進而增加測試的精準度。

另外，由於該被動元件15係設置於該殼體11中，使該被動元件15距離該積體電路30較近，因此流經該複數接腳31、該兩探針13及該被動元件15該電流迴路較短，該電流迴路所經的電阻較小，使得測試信號進入該積體電路30時較不會有信號延遲或失真的情況，在判定積體電路30是否能正常運作時能更加準確。

以上所述僅是本發明的較佳實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。

10:積體電路測試座 11:殼體 111:探針孔 13:探針 131:第一端 133:第二端 15:被動元件 17,17A:導電層 20:積體電路測試板 21:第一表面 23:第二表面 30:積體電路 31:接腳 41:積體電路 43:探針卡 431:探針 45:測試板

圖1：本發明之第一較佳實施例側視剖面示意圖。圖2：本發明之第二較佳實施例側視剖面示意圖。圖3：本發明之第三較佳實施例側視剖面示意圖。圖4：本發明之第四較佳實施例側視剖面示意圖。圖5：本發明之第五較佳實施例側視剖面示意圖。圖6：本發明之第六較佳實施例側視剖面示意圖。圖7：本發明之第七較佳實施例側視剖面示意圖。圖8：習用之積體電路測試探針卡示意圖。

10:積體電路測試座

11:殼體

111:探針孔

13:探針

131:第一端

133:第二端

15:被動元件

20:積體電路測試板

21:第一表面

23:第二表面

30:積體電路

31:接腳

Claims

一種積體電路測試座，其供電性接觸一包含有複數接腳的積體電路；該積體電路測試座包含：一殼體，其包含相對的一上表面及一下表面，該殼體包含兩個以上的探針孔，該兩個以上的探針孔貫穿該上表面及該下表面；兩個以上的探針，其分別設置於該兩個以上的探針孔，每一探針包含相對的一第一端及一第二端，每一探針的該第一端供電性接觸該積體電路的其中一個接腳；一被動元件，其設置該殼體內且靠近該殼體的該上表面，且供電性接觸該複數接腳中未連接該兩個以上的探針的兩接腳。
如請求項1所述之積體電路測試座，其中該被動元件為一電感。
如請求項1所述之積體電路測試座，其中該被動元件為一電容。
如請求項1所述之積體電路測試座，其中該被動元件為一電阻。
一種積體電路測試座，其供電性接觸一包含有複數接腳的積體電路及一積體電路測試板；該積體電路測試座包含：一殼體，其包含相對的一上表面及一下表面，該殼體包含兩個以上的探針孔，該兩個以上的探針孔貫穿該上表面及該下表面；兩個以上的探針，其分別設置於該兩個以上的探針孔，每一探針包含相對的一第一端及一第二端，每一探針的該第一端能分別電性接觸該積體電路的其中一個接腳；一被動元件，設置於該殼體中且靠近該殼體的該下表面，並電性連接該兩探針的該第二端，以及供電性接觸該積體電路測試板。
如請求項5所述之積體電路測試座，其中該被動元件供直接電性接觸該積體電路測試板。
如請求項5所述之積體電路測試座，其中該被動元件透過一導電層電性接觸該積體電路測試板，該導電層鑲嵌於該殼體中且靠近該殼體的該下表面。
如請求項5所述之積體電路測試座，其中該被動元件設置於該積體電路測試板中，並靠近該積體電路測試板的上表面。
如請求項5到8中任一項所述之積體電路測試座，其中該被動元件為一電感。
如請求項5到8中任一項所述之積體電路測試座，其中該被動元件為一電容。
如請求項5到8中任一項所述之積體電路測試座，其中該被動元件為一電阻。
一種積體電路測試座，其供電性接觸一包含有複數接腳的積體電路及一積體電路測試板，該積體電路測試板包含相對的第一表面及第二表面，該第一表面靠近該積體電路，該第二表面遠離該積體電路；該積體電路測試座包含：一殼體；一被動元件，該被動元件鑲嵌於該殼體內且靠近該殼體的下表面。
如請求項12所述之積體電路測試座，其中該被動元件為一電感。
如請求項12所述之積體電路測試座，其中該被動元件為一電容。
如請求項12所述之積體電路測試座，其中該被動元件為一電阻。