TWI790269B - 用於低密度同位元檢查碼的可自解碼冗餘版本 - Google Patents
用於低密度同位元檢查碼的可自解碼冗餘版本 Download PDFInfo
- Publication number
- TWI790269B TWI790269B TW107127775A TW107127775A TWI790269B TW I790269 B TWI790269 B TW I790269B TW 107127775 A TW107127775 A TW 107127775A TW 107127775 A TW107127775 A TW 107127775A TW I790269 B TWI790269 B TW I790269B
- Authority
- TW
- Taiwan
- Prior art keywords
- bits
- code
- circular buffer
- reordering
- retransmission
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1835—Buffer management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
描述了用於無線通訊的方法、系統和設備。在一些實例中,無線設備(例如,使用者設備(UE)或基地站)可以使用LDPC碼對來自資訊位元集合的編碼字元進行編碼。隨後,無線設備可以傳輸編碼字元的多個版本以提高編碼字元被接收的機會。在一些態樣中,無線設備可以使用本文中的技術來產生要傳輸到接收設備的編碼字元的可自解碼冗餘版本。相應地,即使接收設備未能接收到編碼字元的原始傳輸,接收設備亦能夠從編碼字元的一或多個冗餘版本辨識資訊位元。
Description
本專利申請案主張享受由SORIAGA等人於2018年8月8日提出申請的題為「SELF-DECODABLE REDUNDANCY VERSIONS FOR LOW-DENSITY PARITY-CHECK CODES」的美國專利申請案第16/058,196,以及由SORIAGA等人於2017年8月11日提出申請的題為「SELF-DECODABLE REDUNDANCY VERSIONS FOR LOW-DENSITY PARITY-CHECK CODES」的美國臨時專利申請案第62/544,760的優先權;上述申請案之每一者申請案皆已經轉讓給本案的受讓人並且以引用的方式明確地併入本文。
大體而言,以下內容係關於無線通訊,並且更具體而言,以下內容係關於用於LDPC碼的可自解碼冗餘版本(RV)。
無線通訊系統被廣泛部署以提供諸如語音、視訊、封包資料、訊息傳遞、廣播等之類的各種類型的通訊內容。該等系統能夠經由共享可用的系統資源(例如,時間、頻率和功率)來支援與多個使用者的通訊。此種多工存取系統的實例包括諸如長期進化(LTE)系統或高級LTE(LTE-A)系統的第四代(4G)系統,以及可以被稱為新無線電(NR)系統的第五代(5G)系統。該等系統可以採用諸如分碼多工存取(CDMA)、分時多工存取(TDMA)、分頻多工存取(FDMA)、正交分頻多工存取(OFDMA)或離散傅立葉轉換擴展OFDM((DFT-S-OFDM)的技術。
無線多工存取通訊系統可以包括多個基地站或網路存取節點,每個基地站或網路存取節點同時支援針對多個通訊設備(其亦可以被稱為使用者設備(UE))的通訊。無線通訊系統中的無線設備可以以編碼字元的形式向彼此傳輸資料。可以由傳輸設備(例如,基地站或UE)使用編碼演算法來編碼該等編碼字元。可以使用糾錯碼在編碼字元中引入冗餘,以便可以偵測和糾正傳輸錯誤。具有糾錯碼的編碼演算法的一些實例包括迴旋碼(CC)、LDPC碼和極化碼。
無線設備亦可以使用重傳技術來提高關於接收到所傳輸的編碼字元的機會。例如,無線設備可以支援用於重傳編碼字元的多個版本(例如,冗餘版本(RV))的技術,以提高關於接收到編碼字元的機會。冗餘版本可以告知無線設備在編碼時添加到編碼字元中的冗餘的量。在一些情況下,編碼字元的一些冗餘版本可以主要包括同位位元,其中接收設備可以將同位位元與編碼字元的原始傳輸進行組合以便對編碼字元進行解碼。然而,在此種情況下,若接收設備未能接收到編碼字元的原始傳輸,則接收設備可能無法獨立地對編碼字元的某些重傳的版本進行解碼以辨識編碼字元中的任何資訊。結果,無線通訊系統可能經歷降低的輸送量。
所描述的技術係關於支援低密度同位元檢查(LDPC)碼的可自解碼冗餘版本的改良的方法、系統、設備或裝置。在一些實例中,無線設備(例如,使用者設備(UE)或基地站)可以使用LDPC碼對來自資訊位元集合的編碼字元進行編碼。隨後,無線設備可以傳輸編碼字元的多個版本以提高關於編碼字元被接收的機會。在一些態樣,無線設備可以使用本文中的技術來產生要傳輸到接收設備的編碼字元的可自解碼冗餘版本。相應地,即使接收設備未能接收到編碼字元的原始傳輸,接收設備亦能夠從編碼字元的一或多個冗餘版本辨識資訊位元。
描述了一種用於無線通訊的方法。該方法可以包括以下步驟:使用來自基本圖的針對提升大小值Z的經提升的LDPC碼來編碼資訊位元的集合,以產生經編碼的位元串流,該經提升的LDPC碼具有與一或多個資訊位元和同位位元對應的複數個變數節點以及複數個檢查節點;及傳輸與該資訊位元的集合對應的冗餘版本,該冗餘版本包括來自儲存該經編碼的位元串流的循環緩衝器的連續位元的集合或者來自該經編碼的位元串流的經重排序的位元的集合。
描述了一種用於無線通訊的裝置。該裝置可以包括:用於使用來自基本圖的針對提升大小值Z的經提升的LDPC碼來編碼資訊位元的集合,以產生經編碼的位元串流的構件,該經提升的LDPC碼具有與一或多個資訊位元和同位位元對應的複數個變數節點以及複數個檢查節點;及用於傳輸與該資訊位元的集合對應的冗餘版本的構件,該冗餘版本包括來自儲存該經編碼的位元串流的循環緩衝器的連續位元的集合或者來自該經編碼的位元串流的經重排序的位元的集合。
描述了另一種用於無線通訊的裝置。該裝置可以包括:處理器;與該處理器進行電子通訊的記憶體;及儲存在該記憶體中的指令。該等指令可操作以使得該處理器:使用來自基本圖的針對提升大小值Z的經提升的LDPC碼來編碼資訊位元的集合,以產生經編碼的位元串流,該經提升的LDPC碼具有與一或多個資訊位元和同位位元對應的複數個變數節點以及複數個檢查節點;及傳輸與該資訊位元的集合對應的冗餘版本,該冗餘版本包括來自儲存該經編碼的位元串流的循環緩衝器的連續位元的集合或者來自該經編碼的位元串流的經重排序的位元的集合。
描述了一種用於無線通訊的非暫時性電腦可讀取媒體。該非暫時性電腦可讀取媒體可以包括可操作以使處理器進行以下操作的指令:使用來自基本圖的針對提升大小值Z的經提升的LDPC碼來編碼資訊位元的集合,以產生經編碼的位元串流,該經提升的LDPC碼具有與一或多個資訊位元和同位位元對應的複數個變數節點以及複數個檢查節點;及傳輸與該資訊位元的集合對應的冗餘版本,該冗餘版本包括來自儲存該經編碼的位元串流的循環緩衝器的連續位元的集合或者來自該經編碼的位元串流的經重排序的位元的集合。
上述方法、裝置和非暫時性電腦可讀取媒體的一些實例亦可以包括用於以下操作的過程、特徵、構件或指令:在該連續位元的集合與該重排序的位元的集合之間進行選擇,其中該傳輸是至少部分地基於該選擇的。上述方法、裝置和非暫時性電腦可讀取媒體的一些實例亦可以包括用於以下操作的過程、特徵、構件或指令:重排序該經編碼的位元串流中的位元以建立該重排序的位元的集合;及將該重排序的位元的集合寫入第二循環緩衝器。上述方法、裝置和非暫時性電腦可讀取媒體的一些實例亦可以包括用於從該第二循環緩衝器傳輸連續位元的集合的過程、特徵、構件或指令。上述方法、裝置和非暫時性電腦可讀取媒體的一些實例亦可以包括用於至少部分地基於該冗餘版本從該第二循環緩衝器中選擇用於讀取該連續位元的集合的起始位元的過程、特徵、構件或指令。
上述方法、裝置和非暫時性電腦可讀取媒體的一些實例亦可以包括用於以下操作的過程、特徵、構件或指令:至少部分地基於該冗餘版本從該循環緩衝器中選擇被儲存的位元用於重傳;及在選擇時,重排序該等被儲存的位元,其中該重排序的位元的集合包括該等重排序的被儲存的位元。上述方法、裝置和非暫時性電腦可讀取媒體的一些實例亦可以包括用於以下操作的過程、特徵、構件或指令:經由從該循環緩衝器中非連續地讀取經排序的被儲存的位元來選擇位元,其中該重排序的位元的集合包括所選擇的位元。
上述方法、裝置和非暫時性電腦可讀取媒體的一些實例亦可以包括用於至少部分地基於該經編碼的位元串流的碼率來重排序該經編碼的位元串流中的位元用於重傳的過程、特徵、構件或指令。
在上述方法、裝置和非暫時性電腦可讀取媒體的一些實例中,至少部分地基於該經編碼的位元串流的碼率來重排序該經編碼的位元串流中的位元用於該重傳包括:經由將該經編碼的位元串流中的位元分配到複數個行和列來產生位元矩陣,其中第一相等數量的位元可以分配給每個行,並且第二相等數量的位元可以分配給每個列;對該複數個行之每一者行中的位元執行隨機循環移位;以增加行索引隨後是增加列索引的順序選擇要儲存在該第二循環緩衝器中的位元;及儲存所選擇的位元。
在上述方法、裝置和非暫時性電腦可讀取媒體的一些實例中,該經編碼的位元串流中的該資訊位元的集合中的資訊位元可以是在所選擇的位元之間均勻地分佈的。在上述方法、裝置和非暫時性電腦可讀取媒體的一些實例中,每個行包括Z個位元。在上述方法、裝置和非暫時性電腦可讀取媒體的一些實例中,該重排序可以是確保重傳可以是針對所有冗餘版本可自解碼的的結構化重排序。在上述方法、裝置和非暫時性電腦可讀取媒體的一些實例中,該經編碼的位元串流中的該等位元的該重排序可以是隨機重排序。
在上述方法、裝置和非暫時性電腦可讀取媒體的一些實例中,該經提升的LDPC碼可以被限制為與比和該基本圖相關聯的最低碼率高的碼率對應的經提升的LDPC碼。在上述方法、裝置和非暫時性電腦可讀取媒體的一些實例中,與該基本圖相關聯的該最低碼率包括母碼。上述方法、裝置和非暫時性電腦可讀取媒體的一些實例亦可以包括用於限制用於該資訊位元的集合的原始傳輸和重傳的該母碼的大小的過程、特徵、構件或者指令。
一些無線通訊系統可以支援使用糾錯碼用於在編碼字元中引入冗餘,從而可以偵測和糾正傳輸錯誤。該等糾錯碼通常可以補償經由空中介面的資訊傳輸的固有不可靠性。低密度同位元檢查(LDPC)碼是一種類型的糾錯碼,其可以用於增加傳輸的穩健性。
除了使用糾錯碼之外,無線設備亦可以支援編碼字元的重傳以增加關於編碼字元被成功接收的可能性。多個傳輸(例如,和重傳)中的每一個可以包括(例如,由編碼器的核心產生的)系統位元中的某部分以及編碼字元的同位位元,使得解碼器可以使用增量冗餘(IR)來對在多次傳輸中接收的編碼字元位元進行組合。然而,在一些情況下,當使用LDPC編碼方案時,編碼字元的一些重傳可能不是可自解碼的。亦即,即使沒有任何傳輸丟失,編碼字元的重傳亦可能不包括關於要被獨立解碼的經編碼的資料位元的足夠資訊。而是,重傳可以提供另外的同位位元以允許接收設備成功地解碼編碼字元的原始傳輸(例如,使用IR)。在此種情況下,當接收設備未能接收到編碼字元的原始傳輸時,即使在通道會支援對原始傳輸的解碼的情況下,編碼字元的一些重傳亦可能導致進一步的解碼失敗。該等額外的解碼失敗可能導致無線通訊系統中的輸送量降低,尤其是在於其中存在短脈衝干擾的通訊系統中。
冗餘版本可以在通訊的許多態樣找到用例,例如免容許傳輸、超可靠低等待時間通訊(URLLC)、系統資訊區塊(SIB)傳輸等。在NR中有四種不同的冗餘版本。冗餘版本0(RV0)因其相對於其他RV的效能通常是第一傳輸。後續傳輸可以使用RV1、RV2或RV3。RV3在高編碼率處是可自解碼的,但其IR組合增益相對低於其他RV。RV1和RV2在高編碼率處不是可自解碼的,但其IR組合增益優於RV3。在具有嚴格等待時間預算的用例(例如,URLLC)中,期望具有高碼率處的可自解碼性與IR組合增益的良好組合的高效冗餘版本。
如本文中所述,無線設備可以支援用於產生針對編碼字元的重傳,使得即使在編碼字元的原始傳輸遭受到高干擾或者根本沒有被接收到時(例如,當原始傳輸容許被丟失了時),重傳亦可以是可獨立解碼的的高效技術。具體而言,無線設備可以在將經編碼的位元串流中的位元儲存在循環緩衝器中之前重排序該等位元用於重傳。一旦該等位元被重排序並被儲存在循環緩衝器中,無線設備就可以從緩衝器中選擇位元並向接收設備傳輸所選擇的位元。經由重排序經編碼的位元串流中的位元,無線設備可以確保資訊位元的集合在所選擇的位元間均勻地分佈的。相應地,當無線設備從循環緩衝器中選擇位元用於重傳時,重傳可以包括足夠的系統位元以使得重傳在無論是否與原始的傳輸組合的情況下皆能夠由接收設備解碼。
在一個實例中,無線設備可以經由首先產生包括經編碼的位元串流中的位元的位元矩陣來重排序經編碼的位元串流中的位元。矩陣可以經由將經編碼的位元串流中的位元分配到多個行和列來產生,其中可以將相等數量的位元分配到每個行和每列。一旦產生了矩陣,無線設備可以對每個行中的位元執行隨機循環移位,以隨機化要包括在重傳中的位元。隨後,無線設備可以按照增加行索引後增加列索引的順序來選擇要被儲存在循環緩衝器中的位元,並且無線設備可以將所選擇的位元儲存在循環緩衝器中。如此,當無線設備從循環緩衝器中選擇連續的被儲存的位元的集合用於重傳時,所選擇的位元可以包括足夠的資訊位元使得重傳可以是可自解碼的。
在無線通訊系統的上下文中在下文描述了上文引入的本案內容的各態樣。隨後描述了支援針對LDPC碼的可自解碼冗餘版本的過程和信號傳遞交換的實例。參照與針對LDPC碼的可自解碼冗餘版本相關的裝置圖、系統圖和流程圖進一步說明和描述本案內容的各個態樣。
圖 1
根據本案內容的各個態樣圖示支援針對LDPC碼的可自解碼冗餘版本的無線通訊系統100的實例。無線通訊系統100包括基地站105、UE 115和核心網路130。在一些實例中,無線通訊系統100可以是長期進化(LTE)網路、高級LTE(LTE-A)網路或者新無線電(NR)網路。在一些情況下,無線通訊系統100可以支援增強型寬頻通訊、超可靠(亦即關鍵任務)通訊、低等待時間通訊,以及與低成本和低複雜度設備的通訊。
基地站105可以經由一或多個基地站天線以無線的方式與UE 115通訊。每個基地站105可以對相應的地理覆蓋區域110提供通訊覆蓋。在無線通訊系統100中圖示的通訊鏈路125可以包括:從UE 115到基地站105的上行鏈路傳輸,或者從基地站105到UE 115的下行鏈路傳輸。可以根據各種技術在上行鏈路通道或下行鏈路上對控制資訊和資料進行多工處理。可以例如使用分時多工(TDM)技術、分頻多工(FDM)技術或混合TDM-FDM技術,在下行鏈路通道上對控制資訊和資料進行多工處理。在一些實例中,在下行鏈路通道的傳輸時間間隔(TTI)期間傳輸的控制資訊可以以級聯的方式被分佈在不同的控制區域之間(例如,在共用控制區域和一或多個UE專用控制區域之間)。
UE 115可以散佈在整個無線通訊系統100中,並且每個UE 115可以是固定的或行動的。UE 115亦可以被稱為行動站、用戶站、行動單元、用戶單元、無線單元、遠端單元、行動設備、無線設備、無線通訊設備、遠端設備、行動用戶站、存取終端、行動終端、無線終端、遠端終端機、手持設備、使用者代理、行動服務客戶端、客戶端或者某個其他適當的術語。UE 115可以是蜂巢式電話、個人數位助理(PDA)、無線數據機、無線通訊設備、手持設備、平板電腦、膝上型電腦、無線電話、個人電子設備、手持設備、個人電腦、無線區域迴路(WLL)站、物聯網路(IoT)設備、萬物互聯(IoE)設備、機器類型通訊(MTC)設備、家用電器、機動車等等。
基地站105可以與核心網路130並且與彼此進行通訊。例如,基地站105可以經由回載鏈路132(例如,S1等)與核心網路130連接。基地站105可以經由回載鏈路134(例如,X2等)直接或間接地(例如,經由核心網路130)彼此進行通訊。基地站105可以執行用於與UE 115的通訊的無線電配置和排程,或者可以在基地站控制器(未圖示)的控制下進行操作。在一些實例中,基地站105可以是巨集細胞、小型細胞、熱點等。基地站105亦可以被稱為進化型節點B(eNB)105。
基地站105可以經由S1介面連接到核心網路130。核心網路130可以是進化型封包核心(EPC),其可以包括至少一個行動性管理實體(MME)、至少一個服務閘道(S-GW)和至少一個封包資料網路(PDN)閘道(P-GW)。MME可以是處理UE 115和EPC之間的信號傳遞的控制節點。所有使用者網際網路協定(IP)封包可以經由S-GW傳送,S-GW本身可以連接到P-GW。P-GW可以提供網際網路協定(IP)位址分配以及其他功能。P-GW可以連接到網路服務供應商IP服務。服務供應商IP服務可以包括網際網路、網內網路、IP多媒體子系統(IMS)和封包交換(PS)串流服務。
核心網路130可以提供使用者認證、存取授權、追蹤、IP連接以及其他存取、路由或行動功能。至少一些網路設備(諸如基地站105)可以包括諸如存取網路實體之類的子元件,其可以是存取節點控制器(ANC)的實例。每個存取網路實體可以經由多個其他存取網路傳輸實體來與多個UE 115進行通訊,其中每個存取網路傳輸實體可以是智慧無線電頭端或傳輸/接收點(TRP)的實例。在一些配置中,每個存取網路實體或基地站105的各種功能可以被分佈在各種網路設備(例如,無線電頭端和存取網路控制器)上或者合併到單個網路設備(例如,基地站105)中。
在一些情況下,UE 115和基地站105可以支援資料的重傳,以增加關於該資料被成功接收的可能性。混合自動重傳請求(HARQ)回饋是增加對於經由通訊鏈路125正確接收資料的可能性的一種技術。HARQ可以包括錯誤偵測(例如,使用循環冗餘檢查(CRC))、前向糾錯(FEC)和重傳(例如,自動重複請求(ARQ))的組合。HARQ可以在較差的無線電條件(例如,訊雜比條件)下提升MAC層處的輸送量。在一些情況下,無線設備可以支援同時槽HARQ回饋,其中該設備可以在特定的時槽中針對在該時槽中的先前符號中接收的資料提供HARQ回饋。在其他情況下,設備可以在後續的時槽中或根據某個其他時間間隔來提供HARQ回饋。
無線通訊系統100可以支援使用糾錯碼用於在編碼字元中引入冗餘,使得可以偵測和糾正傳輸錯誤。如上文所論述地,該等糾錯碼通常可以補償經由空中介面的資訊傳輸的固有不可靠性。LDPC碼是一種使用反覆運算編碼系統的糾錯碼。Gallager碼是「一般」LDPC碼的實例。一般LDPC碼是線性區塊碼,其中同位元檢查矩陣H
的大多數元素是「0」。LDPC碼可以經由二分圖(通常被稱為「Tanner圖」)來表示。在二分圖中,變數節點的集合與編碼字元的位元(例如,資訊位元或系統位元)對應,並且檢查節點的集合與定義該碼的同位元檢查約束的集合對應。圖中的邊將變數節點連接到檢查節點。因此,圖的節點被分成兩個不同的集合,其中邊連接兩種不同類型的節點-變數和檢查。
可以以各種方式來表徵在LDPC編碼時使用的圖。經由複製二分基本圖(G)(或原模圖)多次(Z次)來建立經提升的碼。次在本文中被稱為提升、提升大小或提升大小值。若變數節點和檢查節點經由圖中的「邊」(亦即,連接變數節點和檢查節點的線)連接,則變數節點和檢查節點被認為是「鄰點」。另外,對於二分基本圖(G)的每個邊(e),將置換(通常是與由k
表示的邊置換相關聯的整數值,並且被稱為提升值)應用於邊(e)的Z個副本以便與G的Z個副本互連。當且僅當對於每個檢查節點,與所有相鄰的變數節點相關聯的位元的加和對2取模為0時(亦即,該等位元包括偶數個的1),與變數節點序列具有一對一關聯的位元序列是有效編碼字元。若使用的置換(提升值)是循環的,則得到的LDPC碼可以是準循環(QC)的。
圖 2A 和圖 2B
根據本案內容的各個態樣分別圖示示例性LDPC碼的圖表示200-a和矩陣表示200-b。例如,圖2圖示表示示例性LDPC碼的二分圖200-a。二分圖200-a包括連接到四個檢查節點220(由正方形表示)的五個變數節點210(由圓圈表示)的集合。二分圖200-a中的邊連接變數節點210和檢查節點220(邊由連接變數節點210和檢查節點220的線表示)。二分圖200-a由被|E
|=12條邊連接的|V
|=5個變數節點和|C
|=4個檢查節點組成。
二分圖200-a可以由簡化的鄰接矩陣表示,該鄰接矩陣亦可以被稱為同位元檢查矩陣(PCM)。圖2B圖示二分圖200-a的矩陣表示200-b。矩陣表示200-b包括PCMH
和編碼字元向量x
,其中x 1
-x 5
表示編碼字元x
的位元。H
用於決定接收信號是否被正常解碼。H
具有與j
個檢查節點對應的C
個行和與i
個變數節點對應的V
個列(亦即,解調符號),其中行表示等式,列表示編碼字元的位元。在圖2B中,矩陣H
具有分別與四個檢查節點和五個變數節點對應的四個行和五個列。若第j
個檢查節點經由邊連接到第i
個變數節點(亦即,該兩個節點是鄰點),則在同位元檢查矩陣H
的第i
列和第j
行中存在1。亦即,第i
行和第j
列的交點當一邊聯接對應的頂點時包含「1」並當沒有邊時包含「0」。當且僅當Hx
=0時,例如,當對於每個約束節點,與該約束相鄰的位元(經由該等位元與變數節點的關聯)的加和對2取模為0(亦即,該等位元包括偶數個1)時,編碼字元向量x
表示有效的編碼字元。因此,若正確接收了編碼字元,則Hx
=0(mod 2)。當經編碼的接收信號和PCMH
的積變為「0」時,此情形表示沒有發生錯誤。
解調符號或變數節點的數量是LDPC碼長度。行(列)中的非零元素的數量被定義為行(列)權重d(c)d(v)。節點的度數是指連接到該節點的邊的數量。例如,如圖2A所示,變數節點201具有度數為三的連接性,其中邊連接到檢查節點211、212和213。變數節點202具有度數為三的連接性,其中邊連接到檢查節點211、213和214。變數節點203具有度數為二的連接性,其中邊連接到檢查節點211和214。變數節點204具有度數為二的連接性,其中邊連接到檢查節點212和214。並且變數節點205具有度數為二的連接性,其中邊連接到檢查節點212和213。該特徵在圖2B所示的矩陣H
中圖示,其中存取變數節點210的邊的數量等於對應列中的1的數量,並且被稱為變數節點度數d(v)。類似地,與檢查節點220連接的邊的數量等於對應行中的1的數量,並且被稱為檢查節點度數d(c)。例如,如圖2B所示,矩陣H
中的第一列與變數節點201對應,並且列(1,1,1,0)中的對應條目指示到檢查節點211、212和213的邊連接,而0指示沒有到檢查節點214的邊。H
的第二、第三、第四和第五列中的條目表示變數節點202、203、204和205分別到檢查節點的邊連接。
一般圖或一般碼是所有變數節點具有相同的度數並且所有約束節點具有相同的度數的一種圖或碼。另一態樣,不規則碼具有度數不同的約束節點及/或變數節點。例如,一些變數節點的度數可以是4,其他變數節點的度數可以是3,另一些變數節點的度數是2。
「提升」使得LDPC碼能夠使用並行編碼及/或解碼實現方案來實現,同時亦降低了通常與較大的LDPC碼相關聯的複雜度。提升有助於實現LDPC解碼器的高效並行化,同時仍具有相對緊湊的描述。在一些情況下,可以經由取基本PCM的Z(提升的大小)個副本,並且將(根據整數提升值k
的)隨機置換分配給每個邊附隨以互連Z個副本並獲得最終的PCM,來提升LDPC碼。最終的PCM的區塊長度是基本PCM的大小的Z倍。通常,所使用的置換是循環置換(例如,使用循環矩陣以獲得最終的PCM)。最終的PCM可以經由用高至大小Z-1的整數替換基本PCM中的非零條目來表示。整數表示與經提升的碼結構中的經提升的邊附隨相關聯的循環移位(移位了該整數值)。該等LDPC碼可以被稱為準循環LDPC碼。
經循環提升的LDPC碼亦可以被解釋為對xz
+1取模的二元多項式環上的碼。在該解釋中,二元多項式(x)=b0
+b1
x+b2
x2
+…+bz-1
xz-1
可以與基本圖之每一者變數節點相關聯。二進位向量(b0
, b1
, b2
,…, bz-1
)與關聯到經提升的圖中的Z個對應的變數節點(亦即,單個基本變數節點的Z個副本)的位元對應。經由將對應的二元多項式乘以xk
來實現對二進位向量的經由k
(被稱為與圖中的邊相關聯的提升值)的循環置換,其中乘法對xz
+1取模。基本圖中的度數為d的同位元檢查可以被解釋為相鄰的二元多項式B1
(x)、……、Bd
(x)的線性約束,記為B1
(x)+B2
(x)+…+Bd
(x)=0B1
(x)+B2
(x)+…+Bd
(x)=0,值k 1
、……、k d
是與對應的邊相關聯的循環提升值。
得到的等式等效於經循環提升的Tanner圖中的Z個同位元檢查,該Z個同位元檢查與基本圖中的單個相關聯的同位元檢查對應。因此,可以使用針對基本圖的矩陣來表示針對經提升的圖的PCM,其中為1的條目被替換為xk
形式的單項式,為0的條目被提升為0,但此時0被解釋為對xz
+1取模為0二元多項式。可以經由給定值k代替xk
來寫出此種矩陣。在此種情況下,0多項式有時被表示為「-1」,有時被表示為另一個字元,以便將其與x0
區分開。
通常,同位元檢查矩陣的子方陣表示碼的同位位元。互補列與在編碼時被設置為等於要被編碼的資訊位元的資訊位元對應。可以經由對前述子方陣中的變數進行求解以便滿足同位元檢查方程,來實現編碼。同位元檢查矩陣H可以被劃分為M和N兩部分,其中M是方形部分。因此,編碼簡化為求解Mc
=s=Nd,其中c和d包括x。在準循環碼或循環提升碼的情況下,上述代數可以被解釋為在對xz
+1取模的二元多項式環上。
可以解碼接收的LDPC編碼字元以產生原始編碼字元的重構版本。在沒有錯誤的情況下,或者在存在可糾正的錯誤的情況下,可以使用解碼來恢復經過編碼的原始資料單元。解碼器可以使用冗餘位元來偵測並糾正位元錯誤。LDPC解碼器通常經由如下進行操作:反覆運算地執行本端計算並經由沿邊在二分圖內交換訊息來傳遞該等結果,以及經由基於傳入訊息在節點處執行運算來更新該等訊息。該等步驟可以重複若干次。例如,圖200-a之每一者變數節點210最初可以被提供有「軟位元」(例如,表示編碼字元中的被接收位元),該軟位元指示對如經由從通訊通道的觀測結果決定的關聯位元的值的估計。使用該等軟位元,LDPC解碼器可以經由如下來更新訊息:從記憶體反覆運算地讀取訊息或其特定部分,並將經更新的訊息或其特定部分寫回記憶體。更新操作通常是基於對應的LDPC碼的同位元檢查約束的。在經提升的LDPC碼的實現方案中,通常並行地處理相同邊上的訊息。
被設計用於高速應用的LDPC碼通常使用具有較大的提升因數和相對較小的基本圖的準循環結構,以支援編碼和解碼操作中的高並行性。具有較高的碼率的LDPC碼(例如,訊息長度與編碼字元長度的比率)往往具有相對較少的同位元檢查。若基本同位元檢查的數量小於變數節點的度數(例如,連接到變數節點的邊的數量),則在基本圖中,該變數節點經由兩個或更多個邊連接到基本同位元檢查中的至少一個基本同位元檢查(例如,變數節點可以具有「雙邊」)。若基本同位元檢查的數量小於變數節點的度數(例如,連接到變數節點的邊的數量),則在基本圖中,該變數節點經由兩個或更多個邊連接到基本同位元檢查中的至少一個基本同位元檢查。
對於並行硬體實現方案的目的,通常不希望具有經由兩個或更多個邊連接的基本變數節點和基本檢查節點。例如,此種雙邊可能導致對相同記憶體位置的多個併發讀取和寫入操作,此舉既而可能產生資料一致性問題。在單個並行同位元檢查更新期間,基本LDPC碼中的雙邊可能觸發兩次對相同的軟位元值記憶體位置的並行讀取。因此,通常需要另外的電路系統來對寫回記憶體的軟位元值進行組合,以便恰當地併入該兩個更新。消除LDPC碼中的雙邊有助於避免此種額外的複雜性。
圖 3
根據本案內容的各個態樣圖示二分圖300的實例,二分圖300圖示對圖2A的二分圖200-a的三個副本的提升。三個副本(包括具有變數節點210和檢查節點220的第一副本、具有變數節點210'和檢查節點220'的第二副本,以及具有變數節點210''和檢查節點220''的第三副本)可以經由在該等副本當中置換同樣的邊來互連。若置換被限制為循環置換,則得到的二分圖300與具有提升Z=3的準循環LDPC對應。從其得出三個副本的原始圖200-a在本文中被稱為基本圖。為了獲得不同大小的圖,可以將「複製和置換」操作應用於基本圖。經由用Z×Z矩陣替換基本PCM之每一者條目,可以從基本圖的PCM構造經提升的圖的對應PCM。用0矩陣替換為0的條目(彼等沒有基本邊的條目),並且用Z×Z置換矩陣來替換為1的條目(指示基本邊)。在循環提升的情況下,置換是循環置換。圖 4
根據本案內容的各個態樣圖示PCM 400的整數表示的實例。圖4中所示的子區塊405圖示針對基本PCM中的條目的經移位的單位矩陣。
圖 5
根據本案內容的各個態樣圖示基本PCM 500的實例。如圖5所示,示例性基本PCM 500具有資訊(系統)位元列502(亦即,變數節點),其包括具有一定數量的度數為3的或度數更高的變數節點的「核心」結構506連同度數較高的一些狀態(經刪餘的)節點504,506和504一起形成該組資訊位元列502。為了簡化描述,儘管除了度數較高的經刪餘的狀態節點之外的所有系統位元列的度數皆是3,但是所揭示的技術不限於此。
如圖5所示,基本PCM 500結構包括同位結構510。同位結構510包括由度數為3的節點終止的累積鏈(例如,類似於IEEE 802.11n標準LDPC碼)。可以使用替代的編碼結構,例如以支援較深的錯誤基底(error floor),並且所揭示的技術可以應用於編碼結構上的此種變化。如圖5所示,基本PCM 500結構亦可以包括一或多個度數為一的同位位元508。度數為一的同位位元508是經由檢查節點僅連接到狀態節點的。
位元列502和同位結構510可以被稱為「核心圖」或「核心PCM」。如圖5所示,可以使用另外的同位位元來對核心圖進行擴展,以用於進一步的增量冗餘(IR)-HARQ傳輸(IR-HARQ擴展512),以便定義具有比與核心圖相關聯的速率低的碼率的碼。完全圖或核心圖之外的某個部分可以被稱為「擴展圖」。核心圖具有由其參數(亦即,變數節點、檢查節點、邊、刪餘等)決定的相關聯的碼率。可以對核心圖中的一些同位位元進行刪餘以支援核心圖的碼率之上的碼率。可以經由用同位位元擴展核心圖來獲得較低的編碼速率。
對基本圖和經提升的圖進行縮短可以用於實現區塊長度的較細細微性。核心圖可以具有由kb,max
表示的最大數量的資訊列。當基本碼被縮短時,一或多個資訊位元被聲明為已知的(例如,經由將該位元設置為0)並且該等資訊位元不被用在所傳輸的碼中。當基本圖中的位元是已知的時,經提升的圖中的Z個位元的整個對應列被聲明為是已知的。接收器可以先驗地知道固定為0的位元並且可以在解碼過程中利用該知識。在並行解碼架構中,在解碼過程中可以跳過整個已知列,以便已知列不在接收器處引起操作,因此編碼系統可以猶如基本圖實際上是較小的一樣進行操作。此舉通常不適用於小於整個列的縮短。
提供了基本圖結構,該基本圖結構針對在一定範圍內的縮短提供了非常好的效能。基本圖的縮短導致從最小值kb,min
到最大值kb,max
的一系列被支援的資訊列。縮短的結構保證了經提升的圖中的至多一個經提升的列的資訊位元將被部分地縮短。可以完全使用或完全縮短(例如,在基本圖級別上縮短)所有其他資訊位元列。除了基本圖中的資訊位元之外,基本圖結構亦可以支援從最小cb,min
到最大cb,max
的範圍內的多個同位位元。最小值可以小於核心圖中的同位位元的數量(例如,一些同位位元可以被刪餘)以支援較高的傳輸速率。同位位元的最大數量(cb,max
)與擴展圖中的同位位元的最大數量對應,並且可以顯著大於核心圖中的同位位元的數量。
可以經由連續最佳化過程來設計基本圖,以確保針對所有被支援的縮短的基本圖產生良好的效能。圖 6
中圖示示例性經最佳化的嵌套基本圖600。為了獲得經最佳化的基本圖600,可以最佳化具有kb,min
個資訊位元列606(用於核心和擴展基本圖二者)的基本圖,該基本圖包括狀態節點602和核心604。同位位元的總數等於cb,max
-cb,min
,並且可以經由在核心圖中對度數為二的同位位元列進行刪餘來獲得,使得基本圖產生期望的可能最高編碼速率。一旦獲得具有kb,min
個資訊位元列的基本圖,便添加列610以最佳化基本圖得到在kb,min
+1個資訊位元列上的效能。以反覆運算過程重複將位元列610添加到基本圖,直到獲得關於kb,max
個資訊位元列608的經最佳化的基本圖。
圖 7
根據本案內容的各個態樣圖示用於圖6的示例性LDPC碼結構的IR HARQ循環緩衝器700的實例。在一些情況下,無線設備可以使用經提升的LDPC碼來編碼資訊位元的集合以產生經編碼的位元串流,並且無線設備可以將經編碼的位元串流儲存在IR HARQ循環緩衝器700中。為了決定用於對經編碼的位元串流的原始傳輸的位元(亦即,RV0 705),無線設備可以選擇起始位元(例如,第一系統位元),並且無線設備可以從循環緩衝器中讀取連續位元的集合用於原始傳輸。無線設備亦可以從循環緩衝器中讀取連續位元的集合用於重傳。在該實例中,原始傳輸或重傳可以包括儲存在循環緩衝器中的系統位元和同位位元的某個部分。
除了原始傳輸之外,(例如,回應於從接收設備接收的否定認可(NACK))亦可以排程無線設備用於經編碼的位元串流的一次或多次重傳。相應地,無線設備可以辨識起始位元(例如,在原始傳輸中從循環緩衝器傳輸的最後位元之後的第一位元),並且無線設備可以從循環緩衝器中讀取起始位元之後的連續位元的集合用於重傳(例如,RV1 710)。在圖7的實例中,重傳可以包括同位擴展位元(Rmin
)。當接收設備接收到重傳時,接收設備可以在解碼過程中將重傳與原始傳輸進行組合以辨識原始傳輸中的資訊位元。在一些情況下,無線設備可以收集連續的經編碼的位元的集合並對該等位元進行重排序。隨後,無線設備可以將經重排序的位元的集合寫入第二循環緩衝器。在重傳時,無線設備可以從第二循環緩衝器傳輸經重排序的位元的集合。可以從第二循環緩衝器連續地讀取和傳輸經重排序的位元的集合。在一些實例中,無線設備可以選擇用於從第二循環緩衝器讀取連續位元的集合的起始位元。無線設備可以基於資訊位元的冗餘版本來選擇起始位元。
在一些實例中,無線設備可以從循環緩衝器中讀取起始位元之後的連續位元的集合用於重傳。無線設備可以在從循環緩衝器中讀取位元時對位元進行重排序。在重傳時,無線設備隨後可以連續地傳輸經重排序的位元。在一些實例中,無線設備可以在從循環緩衝器中讀取位元時對位元進行重排序。從而,無線設備可以從儲存在緩衝器中的經排序的位元中不連續地選擇位元,其中所選擇的不連續位元從而形成經重排序的位元的集合。在重傳時,無線設備隨後可以傳輸所選擇的不連續位元。
然而,在一些情況下,接收設備可能無法接收經編碼的位元串流的原始傳輸。如此,若接收設備接收到包括同位擴展位元的重傳,則接收設備可能無法獨立地對該等位元進行解碼。亦即,由於重傳可能不包括任何系統位元(或僅包括少量系統位元),所以重傳可能不是可自解碼的,並且若經編碼的位元串流的原始傳輸受到高干擾或根本沒有被接收到,則重傳可能無法成功解碼。結果,無線設備可能經歷降低的輸送量,並且用於重傳的資源可能被浪費。
在本文中描述的技術允許無線設備產生可自解碼的重傳,使得即使接收設備未能接收到一些資訊位元的原始傳輸,接收設備亦能夠對重傳進行解碼並辨識該等資訊位元。在一些態樣中,無線設備可以支援針對如下的技術:在將經編碼的位元串流中的位元儲存在循環緩衝器中以便用於重傳之前對該等位元進行重排序,使得重傳可以包括至少一些資訊位元並且可以是可自解碼的。因為原始傳輸可能已與高編碼增益和低複雜度相關聯,所以傳輸設備可能在原始傳輸之前不對位元進行重排序。
圖 8
根據本案內容的各個態樣圖示在其中在將位元儲存在循環緩衝器中以便進行重傳之前執行重排序的傳輸鏈800的實例。儘管未在圖8中圖示,但是在編碼之前,傳輸設備可以將(例如,與傳輸塊對應的)資訊位元的集合分段為多個段。隨後,傳輸設備可以分開地對該等片段之每一者片段進行編碼。如圖8所示,傳輸設備可以在方塊805處使用要傳輸的資訊位元和所選擇的提升大小值Z來產生經提升的圖(例如,被稱為母碼),該經提升的圖可以輸入到編碼器以便對資訊位元進行編碼。經編碼的位元可以輸入到刪餘模組,該刪餘模組可以在方塊810處(例如,根據刪餘模式)對與填充狀態節點相關聯的系統位元進行刪餘以及輸出經刪餘的位元串流。
在執行上述操作之後,在方塊815處,傳輸設備可以對經刪餘的位元串流執行固定的重排序以便用於一次或多次重傳,使得該等重傳可以是可自解碼的。根據特定的態樣,可以在將經編碼的位元儲存在要被用於選擇用於重傳的位元的循環緩衝器中之前執行重排序。經由在將位元儲存在循環緩衝器中之前(例如,基於固定演算法)對位元進行重排序,傳輸設備可以在循環緩衝器上均勻地分佈資訊位元。相應地,當傳輸設備從循環緩衝器中選擇用於重傳的連續位元的集合時,所選擇的位元可以包括多個系統位元,使得重傳可以是可自解碼的。在一些情況下,使用用於產生可自解碼的重傳的該等技術可以導致與重傳相關聯的HARQ增益的最小損失。
一旦經刪餘的位元串流中的位元被重排序並被儲存在循環緩衝器中,則在方塊820處,傳輸設備可以從循環緩衝器中選擇要重傳的位元。在一些情況下,傳輸設備可以在循環緩衝器中選擇起始位元,並且傳輸設備可以基於與重傳相關聯的冗餘版本從循環緩衝器中讀取連續位元的集合用於重傳。由於重排序將系統位元和同位位元交錯在循環緩衝器中,所以當傳輸設備從緩衝器中讀取連續位元的集合用於重傳時,重傳可以各自包含系統位元和同位位元二者,並從而可以是可自解碼的。
圖 9
根據本案內容的各個態樣圖示支援針對LDPC碼的可自解碼冗餘版本的重排序技術900的實例。在該實例中,傳輸設備可以經由將經編碼的位元串流中的位元分配到多個行和列來產生包括經編碼的位元串流中的位元的位元矩陣,其中相等數量的位元可以被分配到每個行和每列,並且該等位元可以按增加列後增加行的順序被插入。在圖9的實例中,矩陣的行之每一者行可包括Z個位元。然而,在其他實例中,矩陣的行之每一者行可以包括任意數量個(例如,大於1個)位元,使得每個行包括相同數量的位元。亦即,每個行中的位元的數量可以是基於經編碼的位元串流中的位元的數量的因數(N)來決定的。
一旦產生了矩陣,傳輸設備可以對每個行中的位元執行隨機循環移位,以隨機化要包括在重傳中的位元(如905所示)。在數個填充位元(例如,根據縮短程序)被刪餘的情況下,傳輸設備可以考慮經刪餘的位元。或者,該步驟可以是傳輸鏈800中的編碼器圖階段的一部分。
隨後,傳輸設備可以以增加行索引後增加列索引的順序選擇要儲存在循環緩衝器中的位元(910)。因為系統位元通常在矩陣的行的第一子集中找到,所以當先經由增加行索引被選擇時,儲存在循環緩衝器中的位元可以包括經交錯的系統位元和同位位元。如此,當傳輸設備從循環緩衝器中選擇連續的被儲存的位元的集合用於重傳時,所選擇的位元可以包括足夠的系統位元,使得重傳是可自解碼的。
儘管該實例被描述為先按列後按行將位元插入矩陣並對每個行中的位元執行隨機循環移位,但應理解:傳輸設備可以先按行後按列將位元插入矩陣中並對每列(或任何其他維度)中的位元執行隨機循環移位。在此種情況下,傳輸設備可以以增加列索引後增加行索引的順序選擇要儲存在循環緩衝器中的位元。換言之,傳輸設備可以將系統位元的集合和同位位元的集合交錯用於重傳,並且傳輸設備可以將經交錯的位元儲存在循環緩衝器中。此外,儘管以上實例描述了用於儲存用於原始傳輸的經編碼的位元串流以及儲存用於重傳的經重排序的經編碼的位元串流的兩個不同的緩衝器,但應當理解:傳輸設備可以使用單個循環緩衝器來執行操作。例如,傳輸設備可以先將經編碼的位元串流儲存在循環緩衝器中以便用於原始傳輸,隨後重排序循環緩衝器中的位元以便用於重傳(例如,重寫原始位元順序)。儘管被描述為隨機循環移位,但應理解:可以經由假性隨機函數提供循環移位,使得編碼器和解碼器二者皆可以基於已知資訊來決定循環移位模式。
在一些實例中,可以使用替代的交錯技術用於對循環緩衝器進行重排序以便用於重傳。例如,可以使用結構化交錯,該結構化交錯在循環緩衝器大小上在給定的訊窗大小內保持系統位元與同位位元的比例,其中訊窗大小可以小於用於傳輸或重傳的位元長度。從而,結構化交錯確保針對每個冗餘版本的重傳是可自解碼的。在其他實例中,可以使用隨機(例如,假性隨機)位元級交錯。隨機交錯(尤其是在較低碼率下)通常可以接近結構化交錯的結果。然而,隨機交錯通常在計算上比結構化交錯複雜。
另外或替代地,傳輸設備可以被配置為限制母碼率以改良重傳的自解碼性。如上文所論述地,母碼可以與提升圖對應,該提升圖可以輸入到編碼器以便對資訊位元進行編碼。母碼率可以與由傳輸設備產生的經編碼的位元串流的碼率對應。在一些態樣中,傳輸設備可以將母碼率限制為高於允許的最低碼率的碼率(例如,可以根據基本圖實現的最低碼率(例如,1/3))。如此,系統位元的數量可以在可以儲存在循環緩衝器中的經編碼的位元串流中較高。
在此種態樣中,當傳輸設備從循環緩衝器中選擇要重傳的連續位元的集合時,與當較低的碼率被用以產生經編碼的位元串流時被包括的系統位元相比,重傳可以包括較多的系統位元。由於重傳可以包括較多的系統位元,因此可以改良重傳的可自解碼性。另外,將母碼率限制為較高的碼率可以改良計算複雜度和緩衝器管理(例如,因為可以存在較少的同位位元)。在一些情況下,為了限制關於對原始傳輸和重傳進行解碼的複雜性,可以針對原始傳輸和重傳二者來限制母碼率。在一些實例中,可以使用(例如,假設)第一母碼率(例如,1/3),除了當可以使用不同的母碼率(例如,2/3)時的較高峰值速率之外。
圖 10
根據本案內容的各個態樣圖示支援針對LDPC碼的可自解碼冗餘版本的無線設備1005的方塊圖1000。無線設備1005可以是如本文中所描述的UE 115或基地站105的各態樣的實例。無線設備1005可以包括接收器1010、通訊管理器1015和傳輸器1020。無線設備1005亦可以包括處理器。該等元件之每一者元件可以彼此通訊(例如,經由一或多個匯流排)。
接收器1010可以接收諸如與各種資訊通道相關聯的封包、使用者資料或控制資訊(例如,控制通道資訊、資料通道資訊和與針對LDPC碼的可自解碼冗餘版本相關的資訊等)的資訊。資訊可以傳遞到設備的其他元件。接收器1010可以是參考圖12描述的收發機1235的各態樣的實例。接收器1010可以使用單個天線或者天線集合。
通訊管理器1015可以是參考圖12描述的通訊管理器1215的各態樣的實例。通訊管理器1015及/或其各個子元件中的至少一些可以用硬體、由處理器執行的軟體、韌體或上述各項的任意組合來實現。若以由處理器執行的軟體來實現,則通訊管理器1015及/或其各個子元件中的至少一些的功能可以由被設計為執行本案內容中描述的功能的通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、現場可程式設計閘陣列(FPGA)或其他可程式設計邏輯設備、個別閘門或電晶體邏輯單元、個別硬體元件或者上述各項的任意組合來執行。
通訊管理器1015及/或其各個子元件中的至少一些子元件在實體上可以位於各個位置,包括分佈為使得功能的各部分由一或多個實體設備在不同實體位置處實現。在一些實例中,根據本案內容的各個態樣,通訊管理器1015及/或其各個子元件中的至少一些子元件可以是分開的且不同的元件。在其他實例中,根據本案內容的各個態樣,通訊管理器1015及/或其各個子元件中的至少一些子元件可以與一或多個其他硬體元件組合,該等硬體元件包括但不限於I/O元件、收發機、網路伺服器、另一個計算設備、在本案內容中描述的一或多個其他元件或者上述各項的組合。
通訊管理器1015可以使用來自基本圖的針對提升大小值Z的經提升的LDPC碼來編碼資訊位元的集合,以產生經編碼的位元串流,經提升的LDPC碼具有與一或多個資訊位元和同位位元對應的變數節點的集合以及檢查節點的集合。通訊管理器1015隨後可以與傳輸器1020協調以便傳輸與資訊位元的集合對應的冗餘版本,冗餘版本包括來自儲存經編碼的位元串流的循環緩衝器的連續位元的集合或者來自經編碼的位元串流的經重排序的位元的集合。在一些情況下,通訊管理器1015可以與傳輸器1020協調以便在重傳中傳輸從第二循環緩衝器中選擇的位元。
傳輸器1020可以傳輸由設備的其他元件產生的信號。在一些實例中,傳輸器1020可以與接收器1010共置於收發機模組中。傳輸器1020可以從第二循環緩衝器傳輸連續位元的集合。例如,傳輸器1020可以是參考圖12描述的收發機1235的各態樣的實例。傳輸器1020可以使用單個天線或者天線的集合。
圖 11
根據本案內容的各個態樣圖示支援針對LDPC碼的可自解碼冗餘版本的通訊管理器1115的方塊圖1100。通訊管理器1115可以是參考圖10、圖12和圖13描述的通訊管理器1015、通訊管理器1215或通訊管理器1315的各態樣的實例。通訊管理器1115可以包括編碼器1120、位元選擇器1125、循環緩衝器管理器1130、位元重排序管理器1135、位元矩陣產生器1140、循環移位管理器1145以及位元交錯器1150。該等模組之每一者模組可以直接或間接地彼此通訊(例如,經由一或多個匯流排)。
編碼器1120可以使用來自基本圖的針對提升大小值Z的經提升的LDPC碼來編碼資訊位元的集合以產生經編碼的位元串流,經提升的LDPC碼具有與一或多個資訊位元和同位位元對應的變數節點的集合以及檢查節點的集合。在一些情況下,經提升的LDPC碼可以被限制為與比和基本圖相關聯的最低碼率高的碼率對應的經提升的LDPC碼。在一些情況下,與基本圖相關聯的最低碼率包括母碼。在一些情況下,編碼器1120可以限制用於資訊位元集合的原始傳輸和重傳的母碼的大小。
位元重排序管理器1135可以對經編碼的位元串流中的位元進行重排序以建立重排序的位元集合。在一些情況下,重排序是結構化的重排序,其確保重傳對於所有冗餘版本是可自解碼的。在一些情況下,對經編碼的位元串流中的位元的重排序是隨機重排序。位元重排序管理器1135可以在選擇時對所儲存的位元進行重排序。在一些情況下,經重排序的位元的集合包括經重排序的所儲存的位元。位元重排序管理器1135可以至少部分地基於冗餘版本重排序來自循環緩衝器的所儲存的位元用於重傳。位元重排序管理器1135亦可以至少部分地基於經編碼的位元串流的碼率重排序經編碼的位元串流中的位元用於重傳。
位元選擇器1125可以在連續位元的集合和經重排序的位元集合之間進行選擇。在一些情況下,傳輸是至少部分地基於該選擇的。位元選擇器1125可以至少部分地基於冗餘版本選擇用於從第二循環緩衝器中讀取連續位元的集合的起始位元。至少部分地基於冗餘版本從循環緩衝器中選擇被儲存的位元用於重傳。位元選擇器1125可以經由從循環緩衝器中不連續地讀取經排序的被儲存的位元來選擇位元。在一些情況下,經重排序的位元的集合包括所選擇的位元。位元選擇器1125可以按增加行索引後增加列索引的順序來選擇位元。
循環緩衝器管理器1130可以將經重排序的位元的集合寫入第二循環緩衝器。循環緩衝器管理器1130可以儲存所選擇的位元。位元矩陣產生器1140可以經由將經編碼的位元串流的位元分配到行和列的集合來產生位元矩陣,其中第一相等數量個位元被分配到每個行,並且第二相等數量個位元分配到每個列。在一些情況下,每個行包括Z個位元。循環移位管理器1145可以對行的集合之每一者行中的位元執行隨機循環移位。位元交錯器1150可以以增加行索引後增加列索引的順序選擇要儲存在第二循環緩衝器中的位元。
圖 12
根據本案內容的各個態樣圖示包括支援針對LDPC碼的可自解碼冗餘版本的設備1205的系統1200的圖。設備1205可以是上文所描述的(例如,參考圖10)無線設備1005或UE 115的元件的實例或者包括該等元件。設備1205可以包括用於雙向語音和資料通訊的元件,該等元件包括用於傳輸和接收通訊的元件,包括UE通訊管理器1215、處理器1220、記憶體1225、軟體1230、收發機1235、天線1240和I/O控制器1245。該等元件可以經由一或多個匯流排(例如,匯流排1210)來進行電子通訊。設備1205可以與一或多個基地站105進行無線通訊。
處理器1220可以包括智慧硬體設備(例如,通用處理器、DSP、中央處理單元(CPU)、微控制器、ASIC、FPGA、可程式設計邏輯設備、個別閘門或電晶體邏輯元件、個別硬體元件或者上述各項的任意組合)。在一些情況下,處理器1220可以被配置為使用記憶體控制器來操作記憶體陣列。在其他情況下,記憶體控制器可以整合到處理器1220中。處理器1220可以被配置為執行儲存在記憶體中的電腦可讀取指令以執行各種功能(例如,支援針對LDPC碼的可自解碼冗餘版本的功能或任務)。
記憶體1225可以包括隨機存取記憶體(RAM)和唯讀記憶體(ROM)。記憶體1225可以儲存電腦可讀取的、電腦可執行軟體1230,其包括指令,該等指令當被執行時使處理器執行本文所描述的各種功能。在一些情況下,除其他元件外,記憶體1225可以包含基本輸入/輸出系統(BIOS),該BIOS可以控制基本硬體或軟體操作,諸如與周邊元件或設備的互動。軟體1230可以包括用於實現本案內容的各態樣的代碼,包括用於支援針對LDPC碼的可自解碼冗餘版本的代碼。軟體1230可以儲存在諸如系統記憶體或其他記憶體的非暫時性電腦可讀取媒體中。在一些情況下,軟體1230可以不是由處理器直接可執行的,而是可以使電腦(例如,當被編譯和被執行時)執行本文所描述的功能。
如前述,收發機1235可以經由一或多個天線、有線或無線鏈路進行雙向通訊。例如,收發機1235可以代表無線收發機並且可以與另一個無線收發機進行雙向通訊。收發機1235亦可以包括:數據機,其用於對封包進行調制並且向天線提供經調制的封包用於傳輸,以及對從天線接收到的封包進行解調。在一些情況下,無線設備可以包括單個天線1240。然而,在一些情況下,該設備可以具有多於一個的天線1240,其可以能夠同時傳輸或接收多個無線傳輸。
I/O控制器1245可以管理設備1205的輸入和輸出信號。I/O控制器1245亦可以管理未整合到設備1205中的周邊設備。在一些情況下,I/O控制器1245可以表示到外部周邊設備的實體連接或埠。在一些情況下,I/O控制器1245可以使用諸如iOS®、ANDROID®、MS-DOS®、MS-WINDOWS®、OS/2®、UNIX®、LINUX®的作業系統或其他已知作業系統。在其他情況下,I/O控制器1245可以表示數據機、鍵盤、滑鼠、觸控式螢幕或類似設備或者與該等設備進行互動。在一些情況下,I/O控制器1245可以實現為處理器的一部分。在一些情況下,使用者可以經由I/O控制器1245或經由由I/O控制器1245控制的硬體元件來與設備1205進行互動。
圖 13
根據本案內容的各個態樣圖示包括支援針對LDPC碼的可自解碼冗餘版本的設備1305的系統1300的圖。設備1305可以是上文所描述的(例如,參考圖10)無線設備1005或基地站105的元件的實例或者包括該等元件。設備1305可以包括用於雙向語音和資料通訊的元件,該等元件包括用於傳輸和接收通訊的元件,包括基地站通訊管理器1315、處理器1320、記憶體1325、軟體1330、收發機1335、天線1340、網路通訊管理器1345和站間通訊管理器1350。該等元件可以經由一或多個匯流排(例如,匯流排1310)來進行電子通訊。設備1305可以與一或多個UE 115進行無線通訊。
處理器1320可以包括智慧硬體設備(例如,通用處理器、DSP、CPU、微控制器、ASIC、FPGA、可程式設計邏輯設備、個別閘門或電晶體邏輯元件、個別硬體元件或者其任意組合)。在一些情況下,處理器1320可以被配置為使用記憶體控制器來操作記憶體陣列。在其他情況下,記憶體控制器可以整合到處理器1320中。處理器1320可以被配置為執行儲存在記憶體中的電腦可讀取指令以執行各種功能(例如,支援針對LDPC碼的可自解碼冗餘版本的功能或任務)。
記憶體1325可以包括RAM和ROM。記憶體1325可以儲存電腦可讀取的、電腦可執行軟體1330,其包括指令,該等指令當被執行時使處理器執行本文所描述的各種功能。在一些情況下,除其他元件外,記憶體1325可以包含BIOS,該BIOS可以控制基本硬體或軟體操作,諸如與周邊元件或設備的互動。軟體1330可以包括用於實現本案內容的各態樣的代碼,包括用於支援針對LDPC碼的可自解碼冗餘版本的代碼。軟體1330可以儲存在諸如系統記憶體或其他記憶體的非暫時性電腦可讀取媒體中。在一些情況下,軟體1330可以不是由處理器直接可執行的,而是可以使電腦(例如,當被編譯和被執行時)執行本文所描述的功能。
如前述,收發機1335可以經由一或多個天線、有線或無線鏈路進行雙向通訊。例如,收發機1335可以代表無線收發機並且可以與另一個無線收發機進行雙向通訊。收發機1335亦可以包括:數據機,其用於對封包進行調制並且向天線提供經調制的封包來用於傳輸,以及對從天線接收到的封包進行解調。在一些情況下,無線設備可以包括單個天線1340。然而,在一些情況下,該設備可以具有多於一個的天線1340,其可以能夠同時傳輸或接收多個無線傳輸。
網路通訊管理器1345可以管理與核心網路的通訊(例如,經由一或多個有線回載鏈路)。例如,網路通訊管理器1345可以管理客戶端設備(如一或多個UE 115)的資料通訊的傳輸。站間通訊管理器1350可以管理與其他基地站105的通訊,並且可以包括用於與其他基地站105合作來控制與UE 115的通訊的控制器或排程器。例如,站間通訊管理器1350可以針對諸如波束成形及/或聯合傳輸的各種干擾減輕技術來協調對向UE 115的傳輸的排程。在一些實例中,站間通訊管理器1350可以提供LTE/LTE-A無線通訊網路技術內的X2介面以提供基地站105之間的通訊。
圖 14
根據本案內容的各個態樣圖示說明用於針對LDPC碼的可自解碼冗餘版本的方法1400的流程圖。如本文中所描述地,方法1400的操作可以由UE 115或基地站105或其元件實現。例如,方法1400的操作可由參考圖10至圖11所描述的通訊管理器來執行。在一些實例中,UE 115或基地站105可以執行代碼集來控制該設備的功能單元執行下文描述的功能。另外或替代地,UE 115或基地站105可以使用專用硬體執行下文描述的功能的態樣。
在方塊1405處,UE 115或基地站105可以使用來自基本圖的針對提升大小值Z的經提升的LDPC碼來編碼資訊位元的集合,以產生經編碼的位元串流,經提升的LDPC碼具有與一或多個資訊位元和同位位元對應的複數個變數節點以及複數個檢查節點。可以根據本文中描述的方法來執行方塊1405的操作。在某些實例中,方塊1405的操作的一些態樣可以由如參考圖10至圖11所描述的編碼器來執行。
在方塊1410處,UE 115或基地站105可以傳輸與資訊位元的集合對應的冗餘版本,該冗餘版本包括來自儲存經編碼的位元串流的循環緩衝器的連續位元的集合或者來自經編碼的位元串流的重排序的位元集合。可以根據本文中描述的方法來執行方塊1410的操作。在某些實例中,方塊1410的操作的一些態樣可以由如參考圖10至圖11所描述的傳輸器來執行。
圖 15
根據本案內容的各個態樣圖示說明用於針對LDPC碼的可自解碼冗餘版本的方法1500的流程圖。如本文中所描述地,方法1500的操作可以由UE 115或基地站105或其元件實現。例如,方法1500的操作可由參考圖10至圖11所描述的通訊管理器來執行。在一些實例中,UE 115或基地站105可以執行代碼集來控制該設備的功能單元以執行下文描述的功能。另外或替代地,UE 115或基地站105可以使用專用硬體執行下文描述的功能的態樣。
在方塊1505處,UE 115或基地站105可以使用來自基本圖的針對提升大小值Z的經提升的LDPC碼來編碼資訊位元的集合以產生經編碼的位元串流,經提升的LDPC碼具有與一或多個資訊位元和同位位元對應的複數個變數節點以及複數個檢查節點。可以根據本文中描述的方法來執行方塊1505的操作。在某些實例中,方塊1505的操作的一些態樣可以由如參考圖10至圖11所描述的編碼器來執行。
在方塊1510處,UE 115或基地站105可以重排序經編碼的位元串流中的位元。可以根據本文中描述的方法來執行方塊1510的操作。在某些實例中,方塊1510的操作的一些態樣可以由如參考圖10至圖11所描述的位元重排序管理器來執行。
在方塊1515處,UE 115或基地站105可以將經重排序的位元集合寫入第二循環緩衝器。可以根據本文中描述的方法來執行方塊1515的操作。在某些實例中,方塊1515的操作的一些態樣可以由如參考圖10至圖11所描述的循環緩衝器管理器來執行。
在方塊1520處,UE 115或基地站105可以從第二循環緩衝器傳輸連續位元的集合。可以根據本文中描述的方法來執行方塊1520的操作。在某些實例中,方塊1520的操作的一些態樣可以由如參考圖10至圖11所描述的傳輸器來執行。
應注意:上述方法描述了可能的實現方案,並且可以重新安排或以其他方式來修改操作和步驟,並且其他實現方案是可能的。另外,可以對來自該等方法中的兩種或更多種方法的態樣進行組合。
本文中描述的技術可以用於諸如分碼多工存取(CDMA)、分時多工存取(TDMA)、分頻多工存取(FDMA)、正交分頻多工多工存取(OFDMA)、單載波分頻多工存取(SC-FDMA)和其他系統的各種無線通訊系統。CDMA系統可以實現諸如CDMA 2000、通用陸地無線電存取(UTRA)等之類的無線電技術。CDMA 2000涵蓋IS-2000、IS-95和IS-856標準。IS-2000版本通常被稱為CDMA 2000 1X、1X等。IS-856(TIA-856)通常被稱為CDMA 2000 1xEV-DO、高速封包資料(HRPD)等。UTRA包括寬頻CDMA(WCDMA)和CDMA的其他變體。TDMA網路可以實現諸如行動通訊全球系統(GSM)的無線電技術。
OFDMA系統可以實現諸如超行動寬頻(UMB)、進化型UTRA(E-UTRA)、電氣和電子工程師協會(IEEE) 802.11(Wi-Fi)、IEEE 802.16(WiMAX)、IEEE 802.20、快閃OFDM等的無線電技術。UTRA和E-UTRA是通用行動電信系統(UMTS)的組成部分。LTE和LTE-A是使用E-UTRA的UMTS的版本。在來自名為「第三代合作夥伴計畫」(3GPP)的組織的文件中描述了UTRA、E-UTRA、UMTS、LTE、LTE-A、NR和GSM。在來自名為「第三代合作夥伴計畫2」(3GPP2)的組織的文件中描述了CDMA 2000和UMB。本文中所描述的技術可以用於上文提到的系統和無線電技術,以及其他系統和無線電技術。儘管可以出於實例的目的描述LTE或NR系統的一些態樣,並且在大部分描述中可以使用LTE或NR術語,但是本文描述的技術可以應用於LTE或NR應用之外。
巨集細胞通常覆蓋相對較大的地理區域(例如,半徑為幾公里的範圍),並且可以允許由具有在網路提供商訂閱服務的UE 115無限制的存取。與巨集細胞相比較,小型細胞可以與低功率基地站105相關聯,並且小型細胞可以在與巨集細胞相同或不同的(例如,經授權、免授權等)頻帶中進行操作。根據各個實例,小型細胞可以包括微微細胞、毫微微細胞以及微型細胞。例如,微微細胞可以覆蓋較小的地理區域,並且可以允許由具有在網路提供商訂閱服務的UE 115無限制的存取。毫微微細胞亦可以覆蓋較小的地理區域(例如,家庭),並且提供與該毫微微細胞相關聯的UE 115(例如,封閉用戶群組(CSG)中的UE 115、在家中的使用者的UE 115等)的受限的存取。巨集細胞的eNB可被稱為巨集eNB。小型細胞的eNB可被稱為小型細胞eNB、微微eNB、毫微微eNB或家庭eNB。eNB可以支援一或多個(例如,兩個、三個、四個等)細胞,並且亦可以支援使用一或多個分量載波的通訊。
本文中描述的一或多個無線通訊系統100可以支援同步或非同步操作。對於同步操作而言,基地站105可以具有相似的訊框時序,並且來自不同基地站105的傳輸可以按時間近似地對準。對於非同步操作而言,基地站105可以具有不同的訊框時序,並且來自不同基地站105的傳輸無法按時間對準。本文所述技術可被用於同步操作或非同步操作。
可以使用各種不同的技術和方法中的任何一種來表示本文中描述的資訊和信號。例如,在貫穿上文的描述中提及的資料、指令、命令、資訊、信號、位元、符號和碼片可以由電壓、電流、電磁波、磁場或磁性粒子、光場或光粒子,或者其任意組合來表示。
利用被設計為執行本文所述功能的通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、現場可程式設計閘陣列(FPGA)或其他可程式設計邏輯設備(PLD)、個別閘門或者電晶體邏輯裝置、個別硬體元件或者其任意組合,可以實現或執行結合本文中的揭示內容所描述的各個說明性的方塊和模組。通用處理器可以是微處理器,但是,在替代方案中,該處理器可以是任何習知的處理器、控制器、微控制器或者狀態機。處理器亦可以實現為計算設備的組合(例如,DSP和微處理器的組合、多個微處理器、一或多個微處理器與DSP核心的結合,或者任何其他此種配置)。
可以用硬體、由處理器執行的軟體、韌體或其任何組合來實現本文中所描述的功能。若經由由處理器執行的軟體實現,則該等功能可以作為一或多個指令或代碼儲存在電腦可讀取媒體上,或者經由電腦可讀取媒體傳輸。其他實例和實現方式處於本案和所附請求項的範疇內。例如,由於軟體的性質,可以使用由處理器執行的軟體、硬體、韌體、硬接線,或者該等項的任意組合來實現上述的功能。亦可以將實現功能的特徵實體地放置到各種位置,包括被分佈為使得在不同實體位置處實現功能的部分。
電腦可讀取媒體包括非暫時性電腦儲存媒體和通訊媒體二者,該等通訊媒體包括促進將電腦程式從一個地點傳輸到另一個地點的任何媒體。非暫時性儲存媒體可以是可以由通用電腦或專用電腦存取的任何可用媒體。經由舉例而非限制的方式,非暫時性電腦可讀取媒體可以包括隨機存取記憶體(RAM)、唯讀記憶體(ROM)、電子可抹除可程式設計唯讀記憶體(EEPROM)、快閃記憶體器、壓縮光碟(CD)ROM或其他光碟儲存、磁碟儲存或其他磁儲存設備,或者能夠用於攜帶或儲存具有指令或資料結構形式的期望的程式碼構件並可以由通用或專用電腦或者通用或專用處理器進行存取的任何其他非暫時性媒體。此外,任何連接皆可以被適當地稱為電腦可讀取媒體。例如,若使用同軸電纜、光纖光纜、雙絞線、數位用戶線路(DSL)或者諸如紅外線、無線電和微波之類的無線技術從網站、伺服器或其他遠端源傳輸軟體,則同軸電纜、光纖光纜、雙絞線、DSL或者諸如紅外線、無線電和微波之類的無線技術包括在媒體的定義中。如本文中所使用的,磁碟(disk)和光碟(disc)包括CD、鐳射光碟、光碟、數位多功能光碟(DVD)、軟碟和藍光光碟,其中磁碟通常磁性地複製資料,而光碟則用鐳射來光學地複製資料。上文的組合亦應當包括在電腦可讀取媒體的範疇之內。
如本文中所使用的,包括在請求項中,如條目列表中所使用的「或」(例如,在前面冠以諸如「至少其中之一」或「其中的一或多個」的短語的條目的列表)指示包含性列表,使得例如,A、B,或C中的至少一個的列表意味著A,或B,或C,或AB,或AC,或BC,或ABC(亦即,A和B和C)。另外,如本文中所使用的,短語「基於」不應被解釋為對封閉的一組條件的引用。例如,在不脫離本案內容的範疇的前提下,被描述為「基於條件A」的示例性步驟可以基於條件A和條件B二者。換言之,如本文中所使用的,短語「基於」將以與短語「至少部分地基於」相同的方式來解釋。
在附圖中,類似的元件或特徵可以具有相同的元件符號。另外,相同類型的各個元件可以經由在元件符號後面跟隨用於在相似的元件之間進行區分的短劃線和第二標號來區分。若本說明書中僅使用第一元件符號,則描述適用於具有相同的第一元件符號的類似元件中的任何一個,而不考慮第二元件符號或其他後續元件符號。
本文中結合附圖闡述的說明書描述了示例性配置,並不表示可以實現或者在申請專利範圍的範疇內的所有實例。貫穿本說明書所使用的術語「示例性」意指「用作示例、實例或說明」,而不是相對於其他實例而言是「較佳的」或「有優勢的」。為了提供對所描述的技術的理解,具體實施方式包括了具體的細節。然而,可以不使用該等具體細節來實施該等技術。在某些情況下,為了避免模糊所描述的實例的概念,以方塊圖形式圖示公知的結構和設備。
為使熟習此項技術者能夠實現或者使用揭示內容,提供了本文中的描述。對於熟習此項技術者而言,對本案內容的各種修改將是顯而易見的,並且在不背離本案內容的範疇的前提下,本文中定義的整體原理可適用於其他變型。因此,本案內容並不受限於本文中所描述的實例和設計,而是符合與本文中所揭示的原理和新穎特徵相一致的最廣範疇。
100‧‧‧無線通訊系統105‧‧‧基地站110‧‧‧地理覆蓋區域115‧‧‧UE125‧‧‧通訊鏈路130‧‧‧核心網路132‧‧‧回載鏈路134‧‧‧回載鏈路200-a‧‧‧圖表示/二分圖200-b‧‧‧矩陣表示201‧‧‧變數節點202‧‧‧變數節點203‧‧‧變數節點204‧‧‧變數節點205‧‧‧變數節點210‧‧‧變數節點210'‧‧‧變數節點210"‧‧‧變數節點211‧‧‧檢查節點212‧‧‧檢查節點213‧‧‧檢查節點214‧‧‧檢查節點220‧‧‧檢查節點220'‧‧‧檢查節點220"‧‧‧檢查節點300‧‧‧二分圖400‧‧‧PCM405‧‧‧子區塊500‧‧‧基本PCM502‧‧‧資訊(系統)位元列504‧‧‧狀態(經刪餘的)節點506‧‧‧核心結構508‧‧‧度數為一的同位位元510‧‧‧同位結構512‧‧‧IR-HARQ擴展600‧‧‧基本圖602‧‧‧狀態節點604‧‧‧核心606‧‧‧資訊位元列608‧‧‧資訊位元列610‧‧‧位元列700‧‧‧IR HARQ循環緩衝器705‧‧‧RV0710‧‧‧RV1800‧‧‧傳輸鏈805‧‧‧方塊810‧‧‧方塊815‧‧‧方塊820‧‧‧方塊900‧‧‧重排序技術905‧‧‧步驟910‧‧‧步驟1000‧‧‧方塊圖1005‧‧‧無線設備1010‧‧‧接收器1015‧‧‧通訊管理器1020‧‧‧傳輸器1100‧‧‧方塊圖1115‧‧‧通訊管理器1120‧‧‧編碼器1125‧‧‧位元選擇器1130‧‧‧循環緩衝器管理器1135‧‧‧位元重排序管理器1140‧‧‧位元矩陣產生器1145‧‧‧循環移位管理器1150‧‧‧位元交錯器1200‧‧‧系統1205‧‧‧設備1210‧‧‧匯流排1215‧‧‧UE通訊管理器1220‧‧‧處理器1225‧‧‧記憶體1230‧‧‧軟體1235‧‧‧收發機1240‧‧‧天線1245‧‧‧I/O控制器1300‧‧‧系統1305‧‧‧設備1310‧‧‧匯流排1315‧‧‧基地站通訊管理器1320‧‧‧處理器1325‧‧‧記憶體1330‧‧‧軟體1335‧‧‧收發機1340‧‧‧天線1345‧‧‧網路通訊管理器1350‧‧‧站間通訊管理器1400‧‧‧方法1405‧‧‧方塊1410‧‧‧方塊1500‧‧‧方法1505‧‧‧方塊1510‧‧‧方塊1515‧‧‧方塊1520‧‧‧方塊
圖1根據本案內容的各個態樣圖示支援針對LDPC碼的可自解碼冗餘版本的無線通訊系統的實例;
圖2A和圖2B根據本案內容的各個態樣分別圖示示例性LDPC碼的圖表示和矩陣表示;
圖3根據本案內容的各個態樣圖示二分圖的實例;
圖4根據本案內容的各個態樣圖示同位元檢查矩陣(PCM)的整數表示的實例;
圖5根據本案內容的各個態樣圖示示例性基本PCM的結構。
圖6根據本案內容的各個態樣圖示最佳化的嵌套基本圖的實例;圖7根據本案內容的各個態樣圖示增量冗餘(IR)混合自動重傳請求(HARQ)循環緩衝器的實例;圖8根據本案內容的各個態樣圖示示例性傳輸鏈的方塊圖;圖9根據本案內容的各個態樣圖示重排序技術的實例;圖10-圖11根據本案內容的各個態樣圖示支援針對LDPC碼的可自解碼冗餘版本的設備的方塊圖;圖12根據本案內容的各個態樣圖示包括支援針對LDPC碼的可自解碼冗餘版本的使用者設備(UE)的系統的方塊圖;圖13根據本案內容的各個態樣圖示包括支援針對LDPC碼的可自解碼冗餘版本的基地站的系統的方塊圖;圖14和圖15根據本案內容的各個態樣圖示用於產生針對LDPC碼的可自解碼冗餘版本的方法。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
700‧‧‧IR HARQ循環緩衝器
705‧‧‧RV0
710‧‧‧RV1
Claims (15)
- 一種用於無線通訊的方法,包括以下步驟:使用來自一基本圖的針對一提升大小值Z的一經提升的低密度同位元檢查(LDPC)碼來編碼資訊位元的一集合,以產生用於儲存在一第一循環緩衝器的一經編碼的位元串流,該經提升的LDPC碼具有與一或多個資訊位元和同位位元對應的複數個變數節點以及複數個檢查節點;重排序該經編碼的位元串流中的位元以建立一經重排序的位元的集合,其中資訊位元是在該經重排序的位元的集合之間均勻分佈的;及傳輸與該資訊位元的集合對應的一冗餘版本,該冗餘版本包括該經重排序的位元的集合。
- 根據請求項1之方法,亦包括以下步驟:將該經重排序的位元的集合寫入一第二循環緩衝器。
- 根據請求項2之方法,其中傳輸該冗餘版本之步驟包括以下步驟:從該第二循環緩衝器傳輸一連續位元的集合。
- 根據請求項3之方法,亦包括以下步驟:至少部分地基於該冗餘版本來從該第二循環緩衝器中選擇用於讀取該連續位元的集合的一起始位元。
- 根據請求項1之方法,亦包括以下步驟:至少部分地基於該冗餘版本來從該第一循環緩衝器中選擇被儲存的位元用於一重傳;及在選擇時,重排序該等被儲存的位元,其中該經重排序的位元的集合包括該等經重排序的被儲存的位元。
- 根據請求項1之方法,亦包括以下步驟:經由從該第一循環緩衝器中不連續地讀取被儲存的位元來選擇位元,其中該經重排序的位元的集合包括所選擇的該等位元。
- 根據請求項1之方法,亦包括以下步驟:至少部分地基於該經編碼的位元串流的一碼率來重排序該經編碼的位元串流中的位元用於一重傳。
- 根據請求項7之方法,其中重排序該經編碼的位元串流中的位元用於該重傳之步驟包括以下步驟:經由將該經編碼的位元串流中的位元分配到複數個行和列來產生一位元矩陣,其中一第一相等數量個位元被分配到每個行,並且一第二相等數量個位元被分配到每個列;該方法亦包括以下步驟:對該複數個行之每一者行中的位元執行一隨機循 環移位;以增加行索引後增加列索引的順序來選擇位元;及儲存所選擇的該等位元。
- 根據請求項8之方法,其中該經編碼的位元串流中的該資訊位元的集合中的資訊位元是在所選擇的該等位元之間均勻分佈的,或者每個行包括Z個位元。
- 根據請求項7之方法,其中該重排序是一結構化的重排序,或者對該經編碼的位元串流中的該等位元的該重排序是一隨機重排序。
- 根據請求項1之方法,其中該經提升的LDPC碼被限制為與比和該基本圖相關聯的一最低碼率高的一碼率對應的一經提升的LDPC碼。
- 根據請求項11之方法,其中與該基本圖相關聯的該最低碼率包括一母碼。
- 根據請求項12之方法,亦包括以下步驟:針對該資訊位元的集合的一原始傳輸和重傳,限制該母碼的一大小。
- 一種用於無線通訊的裝置,包括:一處理器;與該處理器進行電子通訊的記憶體;及 儲存在該記憶體中並且可操作的指令,當由該處理器執行時,該等指令使該裝置進行如請求項1至13其中任一項所述之方法。
- 一種儲存用於無線通訊的代碼的非暫時性電腦可讀取媒體,該代碼包括可由一處理器執行以進行如請求項1至13其中任一項所述之方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762544760P | 2017-08-11 | 2017-08-11 | |
US62/544,760 | 2017-08-11 | ||
US16/058,196 | 2018-08-08 | ||
US16/058,196 US10735134B2 (en) | 2017-08-11 | 2018-08-08 | Self-decodable redundancy versions for low-density parity-check codes |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201921847A TW201921847A (zh) | 2019-06-01 |
TWI790269B true TWI790269B (zh) | 2023-01-21 |
Family
ID=63371817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107127775A TWI790269B (zh) | 2017-08-11 | 2018-08-09 | 用於低密度同位元檢查碼的可自解碼冗餘版本 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10735134B2 (zh) |
CN (1) | CN111034056B (zh) |
TW (1) | TWI790269B (zh) |
WO (1) | WO2019032881A1 (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US9917675B2 (en) | 2016-06-01 | 2018-03-13 | Qualcomm Incorporated | Enhanced polar code constructions by strategic placement of CRC bits |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
JP2019165269A (ja) * | 2016-07-28 | 2019-09-26 | シャープ株式会社 | 基地局装置、端末装置および通信方法 |
US10340949B2 (en) * | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
US10735138B2 (en) | 2017-05-02 | 2020-08-04 | Futurewei Technologies, Inc. | Multi-label offset lifting method |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
US20180367245A1 (en) * | 2017-06-19 | 2018-12-20 | Qualcomm Incorporated | COMMUNICATION TECHNIQUES WITH SELF-DECODABLE REDUNDANCY VERSIONS (RVs) USING SYSTEMATIC CODES |
CA3073980C (en) * | 2017-09-11 | 2022-11-01 | Zte Corporation | Methods and apparatus for processing ldpc coded data |
WO2020039069A1 (en) * | 2018-08-24 | 2020-02-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Enhancements to limited buffer rate-matching |
US11411779B2 (en) | 2020-03-31 | 2022-08-09 | XCOM Labs, Inc. | Reference signal channel estimation |
CN113708778A (zh) * | 2020-05-22 | 2021-11-26 | 华为技术有限公司 | Ldpc的速率匹配的方法和通信装置 |
CA3195885A1 (en) | 2020-10-19 | 2022-04-28 | XCOM Labs, Inc. | Reference signal for wireless communication systems |
WO2022093988A1 (en) | 2020-10-30 | 2022-05-05 | XCOM Labs, Inc. | Clustering and/or rate selection in multiple-input multiple-output communication systems |
CN114070468B (zh) * | 2021-11-12 | 2023-05-23 | 四川天邑康和通信股份有限公司 | 一种应用于5g基站通信中冗余版本号2的自解识别方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633865B1 (en) * | 1999-12-23 | 2003-10-14 | Pmc-Sierra Limited | Multithreaded address resolution system |
US20160112064A1 (en) * | 2014-10-21 | 2016-04-21 | Huawei Technologies Co., Ltd. | Parallel history search and encoding for dictionary-based compression |
WO2017123273A1 (en) * | 2016-01-14 | 2017-07-20 | Intel IP Corporation | Informationally efficient error correction coding |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633856B2 (en) | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6961888B2 (en) | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US10784901B2 (en) * | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
CN117240415A (zh) * | 2016-08-10 | 2023-12-15 | 交互数字专利控股公司 | Harq及高级信道码 |
CN109792253A (zh) * | 2016-09-30 | 2019-05-21 | Lg电子株式会社 | Qc ldpc码速率匹配方法和用于该方法的装置 |
-
2018
- 2018-08-08 US US16/058,196 patent/US10735134B2/en active Active
- 2018-08-09 TW TW107127775A patent/TWI790269B/zh active
- 2018-08-09 WO PCT/US2018/046083 patent/WO2019032881A1/en unknown
- 2018-08-09 CN CN201880051500.4A patent/CN111034056B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633865B1 (en) * | 1999-12-23 | 2003-10-14 | Pmc-Sierra Limited | Multithreaded address resolution system |
US20160112064A1 (en) * | 2014-10-21 | 2016-04-21 | Huawei Technologies Co., Ltd. | Parallel history search and encoding for dictionary-based compression |
WO2017123273A1 (en) * | 2016-01-14 | 2017-07-20 | Intel IP Corporation | Informationally efficient error correction coding |
Non-Patent Citations (2)
Title |
---|
網路文獻 Ericsson "Bit Ordering for Circular Buffer of LDPC Codes" 3GPP TSG RAN WG1 NR Ad-Hoc#2 R1-1710484 2017年6月30日公開文件 https://portal.3gpp.org/ngppapp/TdocList.aspx?meetingId=18512 |
網路文獻 Qualcomm Incorporated "LDPC Rate Matching" 3GPP TSG-RAN WG1 R1-1711212 2017年6月30日公開文件 https://portal.3gpp.org/ngppapp/TdocList.aspx?meetingId=18512;網路文獻 Qualcomm Incorporated "LDPC rate compatible design" 3GPP 3GPP TSG-RAN WG1 NR Ad Hoc R1-1700830 2017年1月31日公開文件 https://portal.3gpp.org/ngppapp/TdocList.aspx?meetingId=18512;網路文獻 Ericsson "Bit Ordering for Circular Buffer of LDPC Codes" 3GPP TSG RAN WG1 NR Ad-Hoc#2 R1-1710484 2017年6月30日公開文件 https://portal.3gpp.org/ngppapp/TdocList.aspx?meetingId=18512 * |
Also Published As
Publication number | Publication date |
---|---|
CN111034056B (zh) | 2024-01-02 |
US10735134B2 (en) | 2020-08-04 |
EP3665781A1 (en) | 2020-06-17 |
TW201921847A (zh) | 2019-06-01 |
US20190052400A1 (en) | 2019-02-14 |
CN111034056A (zh) | 2020-04-17 |
WO2019032881A1 (en) | 2019-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI790269B (zh) | 用於低密度同位元檢查碼的可自解碼冗餘版本 | |
TWI692211B (zh) | 增強型打孔和低密度同位核對(ldpc)碼結構 | |
TWI825911B (zh) | 涉及ldpc碼中相鄰行的兩兩正交性的通訊技術 | |
TWI699976B (zh) | 用於精簡地描述經提升之低密度同位檢查碼之方法及裝置 | |
CN108781122B (zh) | 一种使用具有经过极化编码的传输的harq的方法和装置 | |
JP7017627B2 (ja) | 通信システムにおける冗長バージョン設計ソリューション | |
Hamidi-Sepehr et al. | Analysis of 5G LDPC codes rate-matching design | |
JP2023089229A (ja) | 低密度パリティ検査コードのベースグラフ選択を適用する通信技法 | |
TWI725308B (zh) | Ldpc速率相容設計中的列正交性 | |
CN110214420B (zh) | 基于互信息的递归极化码构建 | |
WO2018099196A1 (zh) | 一种编码和调制方法、通信装置 | |
CN110771077A (zh) | 使用系统性码利用可自解码冗余版本(rv)的通信技术 | |
US20120240001A1 (en) | Ldpc code family for millimeter-wave band communications in a wireless network | |
TW201742385A (zh) | 用於高效地產生多重提升的低密度同位元檢查(ldpc)碼的方法和裝置 | |
JP2020507993A (ja) | 低密度パリティチェック(ldpc)サーキュラーバッファレートマッチング | |
TWI745579B (zh) | 用於極性碼的有效率交錯器設計 | |
JP2016504866A (ja) | セルラ統合d2d通信のための端末グループベースのharqのためのシステムおよび方法 | |
JP2019532585A (ja) | 行直交(row−orthogonal)構造を用いたLDPC符号の伝送方法及びそのための装置 | |
JP2020501429A (ja) | 多重ldpcコードからldpcベースコードを選択する方法及びそのための装置 | |
TW201804742A (zh) | 針對連續解碼程序的早期終止技術 | |
CN111684725A (zh) | 用于冗余版本的低密度奇偶校验(ldpc)奇偶校验比特存储 | |
JP2019537880A (ja) | 符号化された送信のためのパンクチャ処理および再送信技法 | |
EP3665781B1 (en) | Self-decodable retransmission for ldpc code based harq systems | |
KR20220033981A (ko) | LDPC(low-density parity-check) 부호의 복호화 방법 및 장치 | |
WO2024152363A1 (zh) | 一种基于ldpc码的通信方法和通信装置 |