KR20220033981A - LDPC(low-density parity-check) 부호의 복호화 방법 및 장치 - Google Patents

Abstract

LDPC 부호의 복호화 방법 및 장치가 개시된다. LDPC 부호의 계층적 복호화 방법은, 계층 복호 순서를 설정하는 단계, 상기 계층 복호 순서에 기초하여 확대 검사 부분에 대한 제1 복호 동작을 우선적으로 수행하는 단계, 상기 확대 검사 부분에 대한 상기 제1 복호 동작이 완료된 경우, 상기 계층 복호 순서에 기초하여 코어 검사 부분에 대한 제2 복호 동작을 수행하는 단계, 및 상기 코어 검사 부분에 대한 부분 신드롬 검사 및 경판정 검사 비교를 수행함으로써 LDPC 복호의 조기 종료 여부를 판단하는 단계를 포함한다.

Description

LDPC(low-density parity-check) 부호의 복호화 방법 및 장치{METHOD AND APPARATUS FOR DECODING LOW-DENSITY PARITY-CHECK CODE}

본 발명은 LDPC(low-density parity-check) 부호의 복호화 기술에 관한 것으로, 더욱 상세하게는 계층적 반복 복호 동작 및 조기 종료 동작을 지원하기 위한 기술에 관한 것이다.

급증하는 무선 데이터의 처리를 위해, LTE(long term evolution)(또는, LTE-A)의 주파수 대역(예를 들어, 6GHz 이하의 주파수 대역)보다 높은 주파수 대역(예를 들어, 6GHz 이상의 주파수 대역)을 사용하는 통신 시스템(예를 들어, NR(new radio) 통신 시스템)이 고려되고 있다. NR 통신 시스템은 6GHz 이하의 주파수 대역뿐만 아니라 6GHz 이상의 주파수 대역을 지원할 수 있다. 또한, NR 통신 시스템은 광대역(예를 들어, 100GHz까지의 대역)에서 통신 서비스를 제공할 수 있다. NR 통신 시스템은 LTE 통신 시스템에 비해 다양한 통신 서비스 및 시나리오를 지원할 수 있다. 예를 들어, NR 통신 시스템의 사용 시나리오(usage scenario)는 eMBB(enhanced Mobile BroadBand), URLLC(Ultra Reliable Low Latency Communication), mMTC(massive Machine Type Communication) 등을 포함할 수 있다. eMBB, URLLC, 및 mMTC의 요구사항들을 만족시키기 위한 통신 기술들이 필요하다.

한편, 통신 시스템에서 신뢰성 있는 데이터 전송을 위해 오류 정정 부호(code)가 사용될 수 있다. 예를 들어, LDPC(low-density parity-check) 부호가 사용될 수 있다. 이 경우, 송신 노드(예를 들어, 기지국 또는 단말)는 LDPC 부호를 사용하여 데이터(예를 들어, 정보 비트)에 대한 부호화(encoding) 동작을 수행할 수 있고, 수신 노드(예를 들어, 단말 또는 기지국)는 LDPC 부호에 기초한 복호화(decoding) 동작을 수행함으로써 데이터(예를 들어, 정보 비트)를 획득할 수 있다. LDPC 부호가 사용되는 경우, 수신 노드에서 에러 정정 능력은 향상될 수 있다.

송신 노드는 PCM(parity check matrix) H 매트릭스를 사용하여 데이터에 대한 부호화 동작을 수행할 수 있다. PCM H 매트릭스는 M개의 행들과 N개의 열들로 구성될 수 있다. M 및 N 각각은 1 이상의 자연수일 수 있다. PCM H 매트릭스에 포함된 요소는 이진 수(예를 들어, 0 또는 1)일 수 있다. PCM H 매트릭스에 포함된 1의 밀도는 낮을 수 있다. 수신 노드는 PCM H 매트릭스(예를 들어, 송신 노드에서 부호화 동작을 위해 사용된 PCM H 매트릭스)를 사용하여 복호화 동작을 수행함으로써 에러를 정정할 수 있다. "PCM H 매트릭스"는 "PCM" 또는 "H 매트릭스"로 지칭될 수 있다.

LDPC 부호의 성능 개선 및 병렬 연산을 통한 고속 데이터 처리를 위해, QC(quasi-cyclic) LDPC 부호가 사용될 수 있다. QC LDPC 부호는 프로토그래프(protograph) 부호에 속할 수 있고, 순열 매트릭스(permutation matrix)로 구성될 수 있다. 프로토그래프는 베이스 그래프(base graph)로 지칭될 수 있다. QC LDPC 부호의 PCM(parity check matrix)은 "zero-valued Z × Z all-zero matrix"와 "non-zero-valued Z × Z permutation matrix"에 의해 구성될 수 있다. "Z × Z permutation matrix"는 "Z × Z identity matrix"의 순환 시프트(cyclic shift)에 의해 획득될 수 있다.

LDPC 부호의 PCM는 "H 매트릭스의 행에 대한 검사 노드(check node)"와 "H 매트릭스의 열에 대한 비트 노드 또는 변수 노드(variable node)"로 구성될 수 있다. QC LDPC 부호의 성능 개선을 위해, 베이스 패리티 검사 구조(base parity check structure)에서, 베이스 그래프의 행에 대한 검사 노드는 코어(core) 검사들과 확대(extension) 검사들로 구성될 수 있고, 베이스 그래프의 열에 대한 비트 노드 또는 변수 노드는 정보 열들, 코어 패리티 열들, 및 확대 패리티 열들로 구성될 수 있다.

LDPC 부호의 복호화를 위해 반복 복호 동작이 수행될 수 있다. LDPC 부호의 복호화 동작은 메시지 전달 알고리즘(message-passing algorithm) 또는 BPA(brief-propagation algorithm)를 사용하여 수행될 수 있다. 상술한 알고리즘(들)이 사용되는 경우, 변수 노드와 검사 노드 간의 LLR(log-likelihood ratio) 확률 메시지(또는, LLR 메시지)의 교환을 통해 복호화 동작이 수행될 수 있다. BPA가 사용되는 경우, 반복 복호 과정들 각각에서 변수 노드의 연산 동작 및 검사 노드의 연산 동작은 각각 수행될 수 있다. 반복 복호 횟수의 감소를 통한 성능 개선을 위해, 계층적(layered) BPA를 사용한 스케줄링 방식은 LDPC 부호에 적용될 수 있다.

BPA 및 계층적 BPA는 SPA(sum-product algorithm)로 구현될 수 있고, 계층적 BPA의 SPA는 LDPC 복호 알고리즘들 중에서 가장 우수한 성능을 제공하는 알고리즘일 수 있다. SPA가 사용되는 경우, 검사 노드의 메시지 갱신 과정에서 복잡한 연산이 수행될 수 있고, 연산 복잡도로 인하여 하드웨어 및/또는 소프트웨어의 구현이 어려울 수 있다.

높은 연산 복잡도의 문제를 해결하기 위해, MSA(min-sum algorithm)가 사용될 수 있다. 이 경우, 검사 노드에 대한 갱신 동작은 최소 값의 선택 계산에 기초하여 수행될 수 있다. 즉, 검사 노드에 대한 갱신 동작을 위한 계산은 최소 값의 선택 계산으로 근사화 될 수 있다. LDPC 부호의 복호화 동작에서 MSA가 사용되는 경우, 근사화 오차(예를 들어, 검사 노드의 갱신 연산 과정의 근사화 오차)가 발생할 수 있다. 근사화 오차로 인하여 MSA에 의한 복호화 성능은 BPA에 의한 복호화 성능보다 낮을 수 있다.

이러한 문제점을 보완하기 위해, LDPC 부호의 복호화 동작에서 N(normalization)-MSA 또는 O(offset)-MSA가 사용될 수 있다. 또한, 반복 복호 동작의 연산 복잡도를 감소시키기 위한 방법들과 연산 복잡도의 감소를 통해 전력 소모를 감소시키기 위한 방법들이 필요할 수 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 LDPC(low-density parity-check) 부호를 사용하는 통신 시스템에서 계층적 반복 복호 동작 및 조기 종료 동작을 지원하기 위한 방법 및 장치를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 LDPC 부호의 계층적 복호화 방법은, 계층 복호 순서를 설정하는 단계, 상기 계층 복호 순서에 기초하여 확대 검사 부분에 대한 제1 복호 동작을 우선적으로 수행하는 단계, 상기 확대 검사 부분에 대한 상기 제1 복호 동작이 완료된 경우, 상기 계층 복호 순서에 기초하여 코어 검사 부분에 대한 제2 복호 동작을 수행하는 단계, 및 상기 코어 검사 부분에 대한 부분 신드롬 검사 및 경판정 검사 비교를 수행함으로써 LDPC 복호의 조기 종료 여부를 판단하는 단계를 포함하며, 상기 제1 복호 동작 및 상기 제2 복호 동작 각각은 임시 변수 노드의 연산 동작, 검사 노드의 갱신 동작, 변수 노드의 갱신 동작, 및 LLR 값의 계산 동작을 포함한다.

본 출원에 의하면, 베이스 그래프 구조(base graph structure)는 코어(core) 검사(들)과 확대(extension) 검사(들)로 구성될 수 있고, 계층적 반복 복호 방법에 의하면 BER(bit error rate) 및/또는 BLER(block error rate)의 성능은 향상될 수 있다. 또한, 계층적 반복 복호 동작의 수행 횟수는 감소될 수 있고, 이에 따라 복호기에서 처리 지연 시간 및 전력 소모는 감소할 수 있다.

도 1은 통신 시스템의 제1 실시예를 도시한 개념도이다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 3은 LDPC 부호의 BG 1에 대한 베이스 패리티 검사 구조의 제1 실시예를 도시한 개념도이다.
도 4는 LDPC 부호의 BG 2에 대한 베이스 패리티 검사 구조의 제1 실시예를 도시한 개념도이다.
도 5는 통신 시스템에서 데이터의 송수신 동작을 수행하는 통신 노드의 제1 실시예를 도시한 블록도이다.
도 6은 LDPC 부호의 복호화 동작의 제1 실시예를 도시한 흐름도이다.
도 7은 LDPC 부호의 복호화 동작의 제2 실시예를 도시한 흐름도이다.
도 8은 계층 우선순위 기반의 복호 방법의 제1 실시예를 도시한 개념도이다.
도 9는 LDPC 부호의 복호화 동작의 제3 실시예를 도시한 흐름도이다.
도 10a는 BG 1에서 BER/BLER 성능을 도시한 그래프이다.
도 10b는 BG 2에서 BER/BLER 성능을 도시한 그래프이다.
도 11a는 BG 1에서 평균 반복 복호 횟수 도시한 그래프이다.
도 11b는 BG 2에서 평균 반복 복호 횟수를 도시한 그래프이다.
도 12는 LDPC 부호의 복호화 동작의 제4 실시예를 도시한 흐름도이다.
도 13a는 BG 1에서 BLER 성능을 도시한 그래프이다.
도 13b는 BG 2에서 BLER 성능을 도시한 그래프이다.
도 14a는 BG 1에서 평균 반복 복호 횟수를 도시한 그래프이다.
도 14b는 BG 2에서 평균 반복 복호 횟수를 도시한 그래프이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

본 발명에 따른 실시예들이 적용되는 통신 시스템(communication system)이 설명될 것이다. 통신 시스템은 4G 통신 시스템(예를 들어, LTE(long-term evolution) 통신 시스템, LTE-A 통신 시스템), 5G 통신 시스템(예를 들어, NR(new radio) 통신 시스템) 등일 수 있다. 4G 통신 시스템은 6GHz 이하의 주파수 대역에서 통신을 지원할 수 있고, 5G 통신 시스템은 6GHz 이하의 주파수 대역뿐만 아니라 6GHz 이상의 주파수 대역에서 통신을 지원할 수 있다. 본 발명에 따른 실시예들이 적용되는 통신 시스템은 아래 설명된 내용에 한정되지 않으며, 본 발명에 따른 실시예들은 다양한 통신 시스템에 적용될 수 있다. 여기서, 통신 시스템은 통신 네트워크(network)와 동일한 의미로 사용될 수 있고, "LTE"는 "4G 통신 시스템", "LTE 통신 시스템" 또는 "LTE-A 통신 시스템"을 지시할 수 있고, "NR"은 "5G 통신 시스템" 또는 "NR 통신 시스템"을 지시할 수 있다.

도 1은 통신 시스템의 제1 실시예를 도시한 개념도이다.

도 1을 참조하면, 통신 시스템(100)은 복수의 통신 노드들(110-1, 110-2, 110-3, 120-1, 120-2, 130-1, 130-2, 130-3, 130-4, 130-5, 130-6)을 포함할 수 있다. 또한, 통신 시스템(100)은 코어 네트워크(core network)(예를 들어, S-GW(serving-gateway), P-GW(PDN(packet data network)-gateway), MME(mobility management entity))를 더 포함할 수 있다. 통신 시스템(100)이 5G 통신 시스템(예를 들어, NR(new radio) 시스템)인 경우, 코어 네트워크는 AMF(access and mobility management function), UPF(user plane function), SMF(session management function) 등을 포함할 수 있다.

복수의 통신 노드들(110 내지 130)은 3GPP(3rd generation partnership project) 표준에서 규정된 통신 프로토콜(예를 들어, LTE 통신 프로토콜, LTE-A 통신 프로토콜, NR 통신 프로토콜 등)을 지원할 수 있다. 복수의 통신 노드들(110 내지 130)은 CDMA(code division multiple access) 기술, WCDMA(wideband CDMA) 기술, TDMA(time division multiple access) 기술, FDMA(frequency division multiple access) 기술, OFDM(orthogonal frequency division multiplexing) 기술, Filtered OFDM 기술, CP(cyclic prefix)-OFDM 기술, DFT-s-OFDM(discrete Fourier transform-spread-OFDM) 기술, OFDMA(orthogonal frequency division multiple access) 기술, SC(single carrier)-FDMA 기술, NOMA(Non-orthogonal Multiple Access) 기술, GFDM(generalized frequency division multiplexing) 기술, FBMC(filter bank multi-carrier) 기술, UFMC(universal filtered multi-carrier) 기술, SDMA(Space Division Multiple Access) 기술 등을 지원할 수 있다. 복수의 통신 노드들 각각은 다음과 같은 구조를 가질 수 있다. 통신 노드는 "통신 장치"로 지칭될 수 있다.

도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시예를 도시한 블록도이다.

도 2를 참조하면, 통신 노드(200)는 적어도 하나의 프로세서(210), 메모리(220) 및 네트워크와 연결되어 통신을 수행하는 송수신 장치(230)를 포함할 수 있다. 또한, 통신 노드(200)는 입력 인터페이스 장치(240), 출력 인터페이스 장치(250), 저장 장치(260) 등을 더 포함할 수 있다. 통신 노드(200)에 포함된 각각의 구성 요소들은 버스(bus)(270)에 의해 연결되어 서로 통신을 수행할 수 있다.

프로세서(210)는 메모리(220) 및 저장 장치(260) 중에서 적어도 하나에 저장된 프로그램 명령(program command)을 실행할 수 있다. 프로세서(210)는 중앙 처리 장치(central processing unit, CPU), 그래픽 처리 장치(graphics processing unit, GPU), 또는 본 발명의 실시예들에 따른 방법들이 수행되는 전용의 프로세서를 의미할 수 있다. 메모리(220) 및 저장 장치(260) 각각은 휘발성 저장 매체 및 비휘발성 저장 매체 중에서 적어도 하나로 구성될 수 있다. 예를 들어, 메모리(220)는 읽기 전용 메모리(read only memory, ROM) 및 랜덤 액세스 메모리(random access memory, RAM) 중에서 적어도 하나로 구성될 수 있다.

다시 도 1을 참조하면, 통신 시스템(100)은 복수의 기지국들(base stations)(110-1, 110-2, 110-3, 120-1, 120-2), 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)을 포함할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 매크로 셀(macro cell)을 형성할 수 있다. 제4 기지국(120-1) 및 제5 기지국(120-2) 각각은 스몰 셀(small cell)을 형성할 수 있다. 제1 기지국(110-1)의 셀 커버리지(cell coverage) 내에 제4 기지국(120-1), 제3 단말(130-3) 및 제4 단말(130-4)이 속할 수 있다. 제2 기지국(110-2)의 셀 커버리지 내에 제2 단말(130-2), 제4 단말(130-4) 및 제5 단말(130-5)이 속할 수 있다. 제3 기지국(110-3)의 셀 커버리지 내에 제5 기지국(120-2), 제4 단말(130-4), 제5 단말(130-5) 및 제6 단말(130-6)이 속할 수 있다. 제4 기지국(120-1)의 셀 커버리지 내에 제1 단말(130-1)이 속할 수 있다. 제5 기지국(120-2)의 셀 커버리지 내에 제6 단말(130-6)이 속할 수 있다.

여기서, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 NB(NodeB), eNB(evolved NodeB), gNB, ABS(advanced base station), HR-BS(high reliability-base station), BTS(base transceiver station), 무선 기지국(radio base station), 무선 트랜시버(radio transceiver), 액세스 포인트(access point), 액세스 노드(node), RAS(radio access station), MMR-BS(mobile multihop relay-base station), RS(relay station), ARS(advanced relay station), HR-RS(high reliability-relay station), HNB(home NodeB), HeNB(home eNodeB), RSU(road side unit), RRH(radio remote head), TP(transmission point), TRP(transmission and reception point) 등으로 지칭될 수 있다.

복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 UE(user equipment), TE(terminal equipment), AMS(advanced mobile station), HR-MS(high reliability-mobile station), 터미널(terminal), 액세스 터미널(access terminal), 모바일 터미널(mobile terminal), 스테이션(station), 가입자 스테이션(subscriber station), 모바일 스테이션(mobile station), 휴대 가입자 스테이션(portable subscriber station), 노드(node), 다바이스(device), OBU(on board unit) 등으로 지칭될 수 있다.

한편, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 서로 다른 주파수 대역에서 동작할 수 있고, 또는 동일한 주파수 대역에서 동작할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀 링크(ideal backhaul link) 또는 논(non)-아이디얼 백홀 링크를 통해 서로 연결될 수 있고, 아이디얼 백홀 링크 또는 논-아이디얼 백홀 링크를 통해 서로 정보를 교환할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀 링크 또는 논-아이디얼 백홀 링크를 통해 코어 네트워크와 연결될 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 코어 네트워크로부터 수신한 신호를 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)에 전송할 수 있고, 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)로부터 수신한 신호를 코어 네트워크에 전송할 수 있다.

또한, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 MIMO 전송(예를 들어, SU(single user)-MIMO, MU(multi user)-MIMO, 대규모(massive) MIMO 등), CoMP(coordinated multipoint) 전송, 캐리어 집성(carrier aggregation, CA) 전송, 비면허 대역(unlicensed band)에서 전송, 단말 간 직접 통신(device to device communication, D2D)(또는, ProSe(proximity services)), IoT(Internet of Things) 통신, 이중 연결성(dual connectivity, DC) 등을 지원할 수 있다. 여기서, 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 기지국(110-1, 110-2, 110-3, 120-1, 120-2)과 대응하는 동작, 기지국(110-1, 110-2, 110-3, 120-1, 120-2)에 의해 지원되는 동작을 수행할 수 있다. 예를 들어, 제2 기지국(110-2)은 SU-MIMO 방식을 기반으로 신호를 제4 단말(130-4)에 전송할 수 있고, 제4 단말(130-4)은 SU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다. 또는, 제2 기지국(110-2)은 MU-MIMO 방식을 기반으로 신호를 제4 단말(130-4) 및 제5 단말(130-5)에 전송할 수 있고, 제4 단말(130-4) 및 제5 단말(130-5) 각각은 MU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다.

제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 CoMP 방식을 기반으로 신호를 제4 단말(130-4)에 전송할 수 있고, 제4 단말(130-4)은 CoMP 방식에 의해 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3)으로부터 신호를 수신할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 자신의 셀 커버리지 내에 속한 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)과 CA 방식을 기반으로 신호를 송수신할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 제4 단말(130-4)과 제5 단말(130-5) 간의 D2D를 제어할 수 있고, 제4 단말(130-4) 및 제5 단말(130-5) 각각은 제2 기지국(110-2) 및 제3 기지국(110-3) 각각의 제어에 의해 D2D를 수행할 수 있다.

다음으로, 통신 시스템에서 LDPC(low-density parity-code) 부호의 복호화 방법들이 설명될 것이다. 통신 노드들 중에서 제1 통신 노드에서 수행되는 방법(예를 들어, 신호의 전송 또는 수신)이 설명되는 경우에도 이에 대응하는 제2 통신 노드는 제1 통신 노드에서 수행되는 방법과 상응하는 방법(예를 들어, 신호의 수신 또는 전송)을 수행할 수 있다. 즉, 기지국(예를 들어, 송신 노드)의 동작이 설명된 경우에 이에 대응하는 단말(예를 들어, 수신 노드)은 기지국의 동작과 상응하는 동작을 수행할 수 있다. 반대로, 단말(예를 들어, 수신 노드)의 동작이 설명된 경우에 이에 대응하는 기지국(예를 들어, 송신 노드)은 단말의 동작과 상응하는 동작을 수행할 수 있다.

QC(quasi-cyclic) LDPC 부호는 프로토그래프(protograph) 부호에 속할 수 있고, 순열 매트릭스(permutation matrix)로 구성될 수 있다. 프로토그래프는 베이스 그래프(base graph)로 지칭될 수 있다. QC LDPC 부호의 PCM(parity check matrix)은 베이스 그래프에 의해 구성될 수 있다. QC LDPC 부호는 코어 검사 부분(core check part)과 확대 검사 부분(extension check part)으로 구성될 수 있다. 계층적(layered) 반복 복호 절차에서 계층 복호 순서의 설정(또는, 결정)을 통해 BER(bit error rate) 및/또는 BLER(block error rate)의 성능은 향상될 수 있다. 베이스 그래프의 코어 검사 부분을 포함하는 PCM H 매트릭스의 행에 대한 부분 신드롬 연산 및 부호(sign) 변화를 판단하는 연산이 적용됨으로써, 복호 동작은 조기 종료될 수 있다. 따라서 LDPC 복호기에서 연산 복잡도, 복호 지연 시간, 및/또는 전력 소모는 감소할 수 있다.

LDPC 부호는 선형 블록 부호의 하나의 예일 수 있다. LDPC 부호는 PCM H 매트릭스로 정의될 수 있다. PCM H 매트릭스는 "PCM" 또는 "H 매트릭스"를 의미할 수 있다. LDPC 복호기는 채널을 통해 수신된 신호를 LLR(log-likelihood ratio)로 변환할 수 있다. LLR은 입력으로 사용될 수 있다. LLR은 확률 메시지를 의미할 수 있다. 복호 동작은 Tanner 그래프에서 정의된 검사 노드(check node)와 "변수 노드(variable node) 또는 비트 노드(bit node)" 간의 확률 메시지 교환에 의해 수행될 수 있다.

Tanner 그래프는 코드워드(codeword) 내의 비트열에 해당하는 변수 노드(들)의 집합과 해당 비트열이 만족해야 하는 패리티 검사에 해당하는 검사 노드(들)의 집합으로 구성되는 이분 그래프(bipartite graph)일 수 있다. 따라서 변수 노드는 PCM의 열에 해당할 수 있고, 검사 노드는 PCM의 행에 해당할 수 있다. PCM에서 non-zero 값을 가지는 엔트리(entry)에 상응하는 변수 노드와 검사 노드는 연결될 수 있다.

LDPC 부호의 성능은 PCM의 구성에 따라 달라질 수 있다. LDPC 부호의 성능 개선 및 병렬 연산을 통한 고속 데이터 처리를 위해, QC LDPC 부호가 사용될 수 있다. QC LDPC 부호의 PCM은 "zero-valued Z × Z all-zero matrix"와 "non-zero-valued Z × Z permutation matrix"에 의해 구성될 수 있다. "Z × Z permutation matrix"는 "Z × Z identity matrix"의 순환 시프트(cyclic shift)에 의해 획득될 수 있다.

LDPC 부호의 PCM는 "H 매트릭스의 행에 대한 검사 노드"와 "H 매트릭스의 열에 대한 비트 노드 또는 변수 노드"로 구성될 수 있다. QC LDPC 부호의 성능 개선을 위해, H 매트릭스의 행에 대한 검사 노드는 코어(core) 검사들과 확대(extension) 검사들로 구성될 수 있고, H 매트릭스의 열에 대한 비트 노드 또는 변수 노드는 정보 열들, 코어 패리티 열들, 및 확대 패리티 열들로 구성될 수 있다.

LDPC 부호의 PCM은 구조화된 그래프(structured graph)일 수 있고, 베이스 그래프를 리프팅(lifting)함으로써 큰 그래프(예를 들어, 리프트(lifted) 그래프)가 구성될 수 있다. 베이스 그래프의 Z 복사본이 획득될 수 있고, Z 복사본들 사이의 베이스 경계(edge)의 Z 복사본을 순환(permuting)함으로써 리프트 그래프는 구성될 수 있다. 결과적으로, 부호가 순환 그룹의 동작에 따라 변하지 않기 때문에, QC LDPC 부호가 될 수 있다.

LDPC 부호는 부호와 LDGM(low-density generator matrix)의 연결로 구성될 수 있다. LDPC 부호의 구조는 상대적으로 높은 코드율을 가지는 LDPC 부분으로 시작할 수 있다. LDPC 부분은 베이스 그래프의 코어 부분일 수 있다. 코드 부분의 패리티 검사 노드의 개수는 m_core일 수 있다. 예를 들어, m_core는 4일 수 있다. 변수 노드는 kb개의 정보 변수 노드와 m_core개의 패리티 변수 노드로 구성될 수 있다. 베이스 그래프 1(BG 1)이 사용되는 경우에 kb는 22일 수 있고, 베이스 그래프 2(BG 2)가 사용되는 경우에 kb는 20일 수 있다. m_core는 4일 수 있다. LDGM 부분에서 모든 추가 변수 노드는 다른 변수 노드의 이웃 코어로부터 획득된 고유한 검사 노드들 각각에 연결된 "확대 정도(extension degree)가 1인 변수 노드"일 수 있다.

그래프에서 제공되는 리프팅 크기들(lifting sizes)의 집합은 "Z = A × 2j"의 모든 값일 수 있다. Z의 범위는 2 ~ 384일 수 있다. "A = {2, 3, 5, 7, 9, 11, 13, 15}"으로 정의될 수 있고, "j = 0, 1, 2, ..., 7"로 정의될 수 있다. 따라서 Z의 전체 리프팅 집합은 51개의 요소(element)들을 포함할 수 있다. 51개의 요소들은 {2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 18, 20, 22, 24, 26, 28, 30, 32, 36, 40, 44, 48, 52, 56, 60, 64, 72, 80, 88, 96, 104, 112, 120, 128, 144, 160, 176, 192, 208, 224, 240, 256, 288, 320, 352, 384}일 수 있다.

도 3은 LDPC 부호의 BG(base graph) 1에 대한 베이스 패리티 검사 구조의 제1 실시예를 도시한 개념도이고, 도 4는 LDPC 부호의 BG 2에 대한 베이스 패리티 검사 구조의 제1 실시예를 도시한 개념도이다.

도 3 및 도 4를 참조하면, 베이스 패리티 검사 구조는 검사 노드와 변수 노드로 구성될 수 있다. 매트릭스 내에서 1은 베이스 경계(edge)가 존재하는 것을 지시할 수 있다. 베이스 그래프 구조에서 열은 정보 열들(core columns), 코어 패리티 열들(core parity columns), 및 확대 패리티 열들(extension parity columns)로 구성될 수 있다. 확대 패리티 열들은 "extension degree one parity-bit columns"일 수 있다. 리프팅 크기 Z를 가지는 리프트 그래프에서, 각 열은 Z개의 변수 노드들에 상응할 수 있다. 1을 가지는 엔트리는 integer modulo Z로 대치될 수 있다. 이 동작에 의하면, QC LDPC 부호의 리프트(lifted) PCM 표현이 생성될 수 있다.

베이스 그래프 구조의 행은 코어 검사 행과 확대 검사 행으로 구성될 수 있다. 코어 패리티 열 내의 비트들은 코어 패리티 검사를 만족할 수 있다. 확대 패리티 열의 각 degree one parity bit는 확대 검사를 만족할 수 있다.

2가지의 rate-compatible base graphs(예를 들어, BG 1 및 BG 2)는 LDPC 부호의 베이스 그래프로 사용될 수 있다. BG 1 및 BG 2 중에서 하나가 사용될 수 있다. LDPC 부호에 사용되는 BG는 TBS(transport block size)와 부호율(code rate)에 기초하여 결정될 수 있다. TBS는 A로 지칭될 수 있고, 부호율은 R로 지칭될 수 있다. "A ≤ 292인 경우", "A ≤ 3824이고, R ≤ 0.67인 경우", 또는 "R ≤ 0.25인 경우", BG 2가 사용될 수 있다. 그 외의 경우에 BG 1이 사용될 수 있다.

BG 1과 BG 2는 유사한 구조를 가질 수 있다. BG 1은 68개의 열들과 46개의 행들로 구성될 수 있다. 68개의 열들은 22개의 정보 비트 열들, 4개의 코어 패리티 열들, 및 42개의 확대 패리티 열들을 포함할 수 있다. 46개의 행들은 4개의 코어 검사들 및 42개의 확대 검사들을 포함할 수 있다. BG 2는 52개의 열들과 42개의 행들로 구성될 수 있다. 52개의 열들은 10개의 정보 비트 열들, 4개의 코어 패리티 열들, 및 38개의 확대 패리티 열들을 포함할 수 있다. 42개의 행들은 4개의 코어 검사들 및 38개의 확대 검사들을 포함할 수 있다. BG 1이 사용되는 경우, QC LDPC 부호의 리프트 PCM의 크기는 [46·Z × 68·Z]일 수 있다. BG 2가 사용되는 경우, QC LDPC 부호의 리프트 PCM의 크기는 [42·Z × 52·Z]일 수 있다.

도 5는 통신 시스템에서 데이터의 송수신 동작을 수행하는 통신 노드의 제1 실시예를 도시한 블록도이다.

도 5를 참조하면, 송신 노드(510)는 LDPC 부호기(511), 변조기(512) 등을 포함할 수 있다. LDPC 부호기(511) 및 변조기(512)의 동작들은 송신 노드(510)에 포함된 프로세서(예를 들어, 도 2에 도시된 프로세서(210))에 의해 수행될 수 있다. 송신 노드(510)는 기지국 또는 단말일 수 있다. 수신 노드(520)는 LDPC 복호기(521), 복조기(522) 등을 포함할 수 있다. LDPC 복호기(521) 및 복조기(522)의 동작들은 수신 노드(520)에 포함된 프로세서(예를 들어, 도 2에 도시된 프로세서(210))에 의해 수행될 수 있다.

수신 노드(520)는 단말 또는 기지국일 수 있다. 데이터의 전송 동작에서, 데이터(예를 들어, 정보 비트)는 LDPC 부호기(511)에 입력될 수 있다. LDPC 부호기(511)는 데이터에 대한 부호화 동작을 수행할 수 있고, 부호화된 데이터(예를 들어, 코드워드)를 출력할 수 있다. 부호화된 데이터는 변조기(512)에 입력될 수 있다. 변조기(512)는 부호화된 데이터에 대한 변조 동작을 수행함으로써 변조 심볼(들)을 생성할 수 있다. 변조 심볼(들)은 무선 자원(예를 들어, 채널)을 통해 전송될 수 있다.

수신 노드(520)는 송신 노드(510)로부터 신호(예를 들어, 변조 심볼(들))를 수신할 수 있다. 복조기(522)는 신호에 대한 복조 동작을 수행함으로써 복조 심볼(들)을 생성할 수 있다. 복조 심볼(들)은 LDPC 복호기(521)에 입력될 수 있다. LDPC 복호기(521)에 입력되는 복조 심볼(들)은 LLR 값들(예를 들어, 소프트 비트들(soft bits))일 수 있다. LDPC 복호기(521)는 복조 심볼(들)에 대한 복호화 동작을 수행함으로써 데이터를 복구할 수 있다. 복호화 동작은 Tanner 그래프에서 검사 노드와 변수 노드 간에 LLR 확률 메시지를 교환함으로써 수행될 수 있다.

한편, LDPC 복호기는 미리 설정된 반복 횟수만큼 반복 복호 동작을 수행할 수 있다. 예를 들어, LDPC 복호기는 LLR 값들에 기초하여 검사 노드의 갱신(update) 동작, 변수 노드의 갱신 동작, 부호화 비트의 경판정 동작, 및 종료 판정 동작을 수행할 수 있다. LDPC 부호의 복호를 위해 메시지 전달(message passing) 알고리즘 및 BPA(brief-propagation algorithm)가 사용될 수 있다. 초기화 과정 이후의 반복 루프 내에서 검사 노드의 갱신 동작, 변수 노드의 갱신 동작, 복호 데이터의 경판정 동작, 및 종료 판정 동작이 수행될 수 있다.

도 6은 LDPC 부호의 복호화 동작의 제1 실시예를 도시한 흐름도이다.

도 6을 참조하면, LDPC 부호의 복호화 동작은 도 5에 도시된 LDPC 복호기(521)에서 수행될 수 있다. LDPC 복호기(521)의 동작(들)은 도 2에 도시된 프로세서(210)에 의해 수행될 수 있다. LDPC 부호의 반복 복호 동작에서 사용되는 변수들은 아래 표 1과 같이 정의될 수 있다. LDPC 복호기의 동작은 복잡도 감소를 위해 LLR 영역에서 기술될 수 있다. 여기서,

가 정의될 수 있다.

BPA에 기초한 복호 동작은 초기화 동작(S601) 및 반복 복호 동작(예를 들어, S602 내지 S605)을 포함할 수 있다. BPA는 SPA(sum-product algorithm)에 의해 구현될 수 있다. 초기화 동작(S601)은 변수 노드의 메시지의 초기화 동작을 의미할 수 있다. 반복 복호 동작은 검사 노드의 갱신 동작(S602), 변수 노드의 갱신 동작(S603), LLR 값의 계산 동작(S604), LLR 값에 대한 경판정 동작(S605), 및 복호 동작의 종료 판정 동작(S606)을 포함할 수 있다. S606은 조기 종료 판정 동작일 수 있다. S602 내지 S606은 반복 수행될 수 있다.

수신 노드(예를 들어, 수신 노드에 포함된 LDPC 복호기)는 초기화 동작을 수행할 수 있다(S601). 수신 노드는 "통신 장치"일 수 있다. 초기화 동작(S601)은 아래 수학식 1에 기초하여 수행될 수 있다.

초기화 동작(S601)이 완료된 경우, 수신 노드는 검사 노드의 갱신 동작을 수행할 수 있다(S602). 검사 노드의 갱신 동작(S602)은 아래 수학식 2에 기초하여 수행될 수 있다.

여기서,

가 정의될 수 있다. x가 0 미만인 경우, sign(x)는 -1일 수 있다. x가 0 이상인 경우, sign(x)는 1일 수 있다.

검사 노드의 갱신 동작(S602)이 완료된 경우, 수신 노드는 변수 노드의 갱신 동작을 수행할 수 있다(S603). 변수 노드의 갱신 동작(S603)은 아래 수학식 3에 기초하여 수행될 수 있다.

변수 노드의 갱신 동작(S603)이 완료된 경우, 수신 노드는 변수 노드(

)에 대한 LLR 값을 계산할 수 있다(S604). 변수 노드(

)에 대한 LLR 값은 아래 수학식 4에 기초하여 계산될 수 있다. 여기서,

가 정의될 수 있다.

LLR 값의 계산 동작(S404)이 완료된 경우, 수신 노드는 LLR 값(예를 들어, LLR 데이터)에 대한 경판정 동작을 수행함으로써 출력 값(

)을 결정할 수 있다(S605). 경판정 동작(S605)은 아래 수학식 5에 기초하여 수행될 수 있다. 출력 값(

)은 LDPC 복호기의 출력 값일 수 있다.

수신 노드는 S605의 출력 값(

)에 기초하여 복호 동작의 종료 여부를 판단할 수 있다(S606). 복호 동작의 종료 여부를 판단하기 위해, "신드롬(syndrome) 연산을 통한 조기 종료의 판단 동작", "복호 데이터의 부호(sign)의 변화를 통한 조기 종료의 판단 동작", 또는" 최대 반복 횟수의 도달 여부에 기초한 조기 종료의 판단 동작"이 사용될 수 있다. 신드롬 연산을 통한 조기 종료의 판단 동작이 사용되는 경우, 복호 데이터의 경판정 값과 패리티 검사 매트릭스 간의 신드롬 연산 결과(예를 들어, 신드롬 검사 결과)가

인 경우", 반복 복호 동작은 종료(예를 들어, 조기 종료)될 수 있다. 복호 데이터의 부호의 변화를 통한 조기 종료의 판단 동작이 사용되는 경우, 수신 노드는 이전 반복 복호 단계에서 복호 데이터의 부호(sign)와 현재 반복 복호 단계에서 복호 데이터의 부호(sign) 간의 변화가 확인할 수 있다. 모든 복호 데이터에 대한 부호(sign) 변화가 없는 경우, 수신 노드는 반복 복호 동작은 종료(예를 들어, 조기 종료)할 수 있다. 반복 복호 동작의 수행 횟수가 최대 반복 횟수에 도달하는 경우, 반복 복호 동작은 종료(예를 들어, 조기 종료)될 수 있다. 반복 복호 동작이 종료되지 않은 것으로 판단되면, 반복 복호 동작(예를 들어, S602 내지 S606)이 다시 수행될 수 있다.

한편, SPA가 사용되는 경우, 검사 노드의 갱신 동작(S602)을 위한 계산의 복잡도는 높을 수 있다. 이러한 문제점을 해결하기 위해 MSA(min-sum algorithm)가 사용될 수 있다. 이 경우, S602는 아래 수학식 6에 기초하여 수행될 수 있다.

MSA가 사용되는 경우, SPA의 근사화에 따른 에러 정정 능력의 손실이 수반될 수 있다. 이러한 문제점을 해결하기 위해 N(normalized)-MSA 또는 O(offset)-MSA가 사용될 수 있다. N-MSA는 정규화 계수가 반영된 MSA일 수 있고, O-MSA는 오프셋이 반영된 MSA일 수 있다.

N-MSA가 사용되는 경우, S602는 아래 수학식 7에 기초하여 수행될 수 있다. 아래 수학식 7에서 α는 정규화 계수일 수 있다.

O-MSA가 사용되는 경우, S602는 아래 수학식 8에 기초하여 수행될 수 있다. 아래 수학식 8에서 β는 오프셋일 수 있다.

한편, BPA 기반의 LDPC 부호의 복호화 동작에서, 검사 노드의 갱신을 위해 모든 검사 노드들에 대한 계산이 수행될 수 있고, 변수 노드의 갱신을 위해 모든 변수 노드들에 대한 계산이 수행될 수 있다. 이 경우, 많은 메모리가 필요한 문제점이 있다. BPA 기반의 LDPC 부호의 복호화 동작에서, 반복 복호 횟수의 감소를 통해 복호 성능을 개선하기 위해 계층적(layered) BPA가 사용될 수 있다. LDPC 부호에 대한 계층적 반복 복호 동작이 수행되는 경우, 반복 복호 루프 내에서 PCM(예를 들어, H 매트릭스)의 행(들)은 계층으로 구분될 수 있다. 수신 노드는 각 계층 내에서 검사 노드와 변수 노드를 갱신함으로써 복호 동작을 수행할 수 있다.

도 7은 LDPC 부호의 복호화 동작의 제2 실시예를 도시한 흐름도이다.

도 7을 참조하면, LDPC 부호의 복호화 동작은 도 5에 도시된 LDPC 복호기(521)에서 수행될 수 있다. LDPC 복호기(521)의 동작(들)은 도 2에 도시된 프로세서(210)에 의해 수행될 수 있다. 도 7에 도시된 복호화 동작은 계층적 복호화 동작일 수 있다.

반복 복호 동작이 수행되는 경우, 복호 루프 내에서 계층 루프가 구성될 수 있고, 수신 노드(예를 들어, 수신 노드에 포함된 LDPC 복호기)는 각 계층 루프 내에서 임시 변수 노드의 연산 동작(S702), 검사 노드의 갱신 동작(S703), 및 변수 노드의 갱신 동작(S704)을 수행할 수 있고, 채널 LLR 데이터(예를 들어, LLR 값)를 계산할 수 있다(S705). 모든 계층 루프들에서 채널 LLR 데이터의 계산이 완료된 경우, 수신 노드는 각 반복 루프에 대한 복호 데이터 추출 및 경판정 동작(S706)을 수행할 수 있고, 그 결과에 기초하여 복호 동작의 종료(예를 들어, 조기 종료) 여부를 결정할 수 있다.

단계 S707에서 수신 노드는 반복 루프마다 "신드롬 연산을 통한 조기 종료의 판단 동작", "복호 데이터의 부호(sign)의 변화를 통한 조기 종료의 판단 동작", 또는" 최대 반복 횟수의 도달 여부에 기초한 조기 종료의 판단 동작"을 수행할 수 있다. 또는, 수신 노드는 계층 루프마다 "부분 신드롬 연산을 통한 조기 종료의 판단 동작" 또는 "부분 복호 데이터의 부호(sign)의 변화를 통한 조기 종료의 판단 동작"을 수행할 수 있다.

SPA 방식에 따른 LDPC 부호의 계층적 반복 복호 동작(예를 들어, 도 7에 도시된 계층적 반복 복호 동작)은 다음과 같이 수행될 수 있다. 초기화 동작(S701) 이후의 계층적 반복 복호 동작에서 모든 계층 루프들에 대한 연산은 순차적으로 수행될 수 있다. 수신 노드는 각 계층 루프 내에서 모든 이웃 변수 노드들에 대한 임시 변수 노드(Qtemp)의 연산 동작(S702), 검사 노드(R _cv )의 갱신 동작(S703), 및 변수 노드(Q _v )의 갱신 동작(S704)을 수행할 수 있다. 각 계층적 반복 복호 동작 내에서 모든 계층 루프들에 대한 연산이 완료된 경우, 수신 노드는 복호 데이터의 경판정 동작(S706)을 수행함으로써 복호 데이터(

)를 획득할 수 있다.

초기화 동작(S701)은 아래 수학식 9에 기초하여 수행될 수 있다.

초기화 동작(S701)이 완료된 경우, 계층적 반복 복호 동작(예를 들어, S702 내지 S706)은 아래 수학식 10에 기초하여 수행될 수 있다.

"

이고, x가 0보다 작은 경우", sign(x)는 -1일 수 있다. 그 외의 경우, sign(x)는 1일 수 있다.

계층적 반복 복호동작에서 SPA가 사용되는 경우, 에러 복원 성능은 우수하지만, 복잡한 연산으로 인하여 구현이 어려울 수 있다. 구현 복잡도를 낮추기 위해, 계층적 반복 복호 동작에서 MSA가 사용될 수 있다. MSA 기반의 LDPC 부호의 복호화 동작은 다음과 같이 수행될 수 있다. 이 경우, LDPC 부호의 복호 동작은 모든 변수 노드들의 인덱스(

)에 대한

의 부호 연산 및 최소 값의 연산을 통해 수행될 수 있다.

수신 노드는 아래 수학식 11에 기초하여 초기화 동작을 수행할 수 있다.

초기화 동작이 완료된 경우, 수신 노드는 아래 수학식 12에 기초하여 계층적 반복 복호 동작을 수행할 수 있다.

상술한 계층적 반복 복호 동작에서 N-MSA가 적용되는 경우, 수학식 12에서 "

"는 수학식 7로 대체될 수 있다. 또는, 상술한 계층적 반복 복호 동작에서 O-MSA가 적용되는 경우, 수학식 12에서 "

"는 수학식 8로 대체될 수 있다.

실시예들에서 코어 검사들과 확대 검사들로 구성되는 베이스 그래프를 사용하는 LDPC 부호에 대한 계층적 반복 복호 동작 및 계층적 반복 복호 동작의 조기 종료 방법이 제안될 것이다. 실시예들에서 제안되는 제안 방식 1에서, 베이스 그래프 구조를 가지는 LDPC 부호를 위한 계층적 BPA 기반의 복호 동작에서 확대 검사 부분의 계층 복호 동작은 우선적으로 수행될 수 있고, 그 후에 코어 검사 부분의 계층 복호 동작은 수행될 수 있다.

도 3 및/또는 도 4에 도시된 베이스 그래프(BG)의 행은 코어 검사들과 확대 검사들로 구성될 수 있다. 확대 검사들의 각 행에서 1로 설정된 엔트리의 개수(또는, 비율)는 코어 검사들의 각 행에서 1로 설정된 엔트리의 개수(또는, 비율)보다 작을 수 있다. LDPC 부호에 해당하는 코어 부분과 LDGM에 해당하는 확대 부분으로 구성되는 베이스 그래프의 특성에 기초하여, BPA 기반의 계층적 반복 복호 동작에서 계층 복호 동작은 우선적으로 수행될 수 있다. 이 동작에 의하면, 복호 성능은 향상될 수 있고, 반복 복호 횟수에 대한 이득은 획득될 수 있다.

도 8은 계층 우선순위 기반의 복호 방법의 제1 실시예를 도시한 개념도이다.

도 8을 참조하면, 계층적 반복 복호 동작에서 확대 검사 부분에 대한 계층 복호 동작은 우선적으로 수행될 수 있다. 즉, 계층적 BPA가 적용되는 경우, 수신 노드는 확대 검사 부분에 대한 계층 복호 동작을 우선적으로 수행할 수 있고, 그 후에 코어 검사 부분에 대한 계층 복호 동작을 수행할 수 있다.

도 9는 LDPC 부호의 복호화 동작의 제3 실시예를 도시한 흐름도이다.

도 9를 참조하면, LDPC 부호의 복호화 동작은 도 5에 도시된 LDPC 복호기(521)에서 수행될 수 있다. LDPC 복호기(521)의 동작(들)은 도 2에 도시된 프로세서(210)에 의해 수행될 수 있다. 도 9에 도시된 복호화 동작은 계층적 복호화 동작일 수 있다. 도 7에 도시된 복호화 동작과 비교하여, 도 9에서 수신 노드(예를 들어, 통신 장치)는 계층 복호 순서의 설정 동작(S902)을 더 수행할 수 있다. S902 외의 나머지 단계들은 도 8에 도시된 해당 단계들과 동일 또는 유사하게 수행될 수 있다. 도 9에 도시된 방식은 "제안 방식 1"로 지칭될 수 있다.

단계 S902에서 계층 복호 순서가 설정(또는, 결정)될 수 있다. 예를 들어, "확대 검사 부분에 대한 계층 복호 동작이 우선적으로 수행되고, 그 후에 코어 검사 부분에 대한 계층 복호 동작이 수행되는 것"으로 설정될 수 있다.

도 9에 도시된 실시예는 다음과 같이 적용될 수 있다. 베이스 그래프(BG)의 행의 크기는 H_R일 수 있고, 코어 검사들의 행의 크기는 4일 수 있고, 확대 검사들의 행의 크기는 H_R-4일 수 있다. BG 1에서 H_R은 46일 수 있고, BG 2에서 H_R은 42일 수 있다.

종래 계층 복호 동작은 H_R의 모든 행들에 대해 순차적으로 수행될 수 있다. 예를 들어, 계층 복호 동작은 rCnt = 1 ~ H_R의 범위 내에서 BG의 행 번호(rowNo)가 1부터 순차적으로 증가하면서 수행될 수 있다. 이 경우, 계층 복호 동작이 수행되는 BG의 행 번호인 rowNo는 "rowNo = rCnt"로 설정될 수 있다.

본 출원에서 제안되는 계층 복호 동작에서 확대 검사 부분은 우선순위를 가질 수 있고, 계층 복호 동작이 수행되는 BG의 행 번호(rowNo)는 단계 S902에서 설정될 수 있다. 수신 노드는 확대 검사 부분이 코어 검사 부분보다 우선하도록 계층 복호 순서를 설정할 수 있다. 예를 들어, 수신 노드는 아래 수학식 13에 기초하여 계층 복호 순서를 설정할 수 있다.

또는, 수신 노드는 수학식 13 대신에 아래 수학식 14, 수학식 15, 또는 수학식 16을 사용하여 계층 복호 순서를 설정할 수 있다. 아래 수학식들에서 "% 연산"은 "modulus 연산"을 의미할 수 있다.

수신 노드는 설정된 계층 복호 순서에 기초하여 나머지 단계들(예를 들어, S903 내지 S908)을 수행할 수 있다. 단계 S903 내지 S908은 도 7에 도시된 단계 S702 내지 S707과 동일 또는 유사하게 수행될 수 있다.

도 9에 도시된 실시예에 따른 복호 성능 분석은 다음과 같이 수행될 수 있다. LDPC 부호기(예를 들어, 도 5에 도시된 LDPC 부호기(511))는 베이스 그래프 구조에 따라 생성된 PCM H 매트릭스를 사용하여 부호화된 데이터를 생성할 수 있다. 부호화된 데이터는 변조기(예를 들어, 도 5에 도시된 변조기(512))에 입력될 수 있다. 변조기의 출력(예를 들어, 변조된 데이터)은 채널(예를 들어, AWGN(additive white Gaussian noise) 채널)을 통해 전송될 수 있다. 수신 노드(예를 들어, 도 5에 도시된 수신 노드(520))에서 수신된 신호는 복조기(예를 들어, 도 5에 도시된 복조기(522))에 입력될 수 있다. 복조기의 출력 신호는 LDPC 복호기(예를 들어, 도 5에 도시된 LDPC 복호기(521))에 입력될 수 있다. LDPC 복호기는 신호에 대한 복호 동작을 수행할 수 있다. 각 반복 복호 동작의 이후에, LDPC 복호기의 출력인 경판정 데이터에 대한 신드롬은 검사(check)될 수 있고, 수신 노드는 신드롬 검사 결과가 0이면 반복 복호 동작을 조기 종료할 수 있다.

BER 및 BLER 각각은 송신 노드(예를 들어, 도 5에 도시된 송신 노드(510))의 전송 데이터와 LDPC 복호기의 출력 데이터 간의 비교를 통해 계산될 수 있다. 평균 반복 복호 횟수는 복호 동작의 완료까지 필요한 반복 복호 횟수를 누적함으로써 도출될 수 있다.

복호 성능 분석에서 사용된 시나리오는 아래 표 2와 같을 수 있다.

도 10a는 BG 1에서 BER/BLER 성능을 도시한 그래프이고, 도 10b는 BG 2에서 BER/BLER 성능을 도시한 그래프이다.

도 10a 및 도 10b를 참조하면, BER 1E-6에서 제안 방식 1(예를 들어, 도 9에 도시된 방법)은 종래 방식에 비해 약 0.1dB의 성능 이득을 제공할 수 있고, BLER 1E-4에서 제안 방식 1은 종래 방식에 비해 약 0.2dB의 성능 이득을 제공할 수 있다.

도 11a는 BG 1에서 평균 반복 복호 횟수 도시한 그래프이고, 도 11b는 BG 2에서 평균 반복 복호 횟수를 도시한 그래프이다.

도 11a를 참조하면, Es/No -3.4dB에서 제안 방식 1에 따른 평균 반복 복호 횟수는 종래 방식에 따른 평균 반복 복호 횟수에 비해 10.8% 감소할 수 있다.

도 11b를 참조하면, Es/No 5.6dB에서 제안 방식 1에 따른 평균 반복 복호 횟수는 종래 방식에 따른 평균 반복 복호 횟수에 비해 7.3% 감소할 수 있다.

상술한 복호 성능의 분석 결과에 기초하면, 제안 방식 1(예를 들어, 도 9에 도시된 방법)은 종래 방식에 비해 BER/BLER 성능 개선을 제공할 수 있다. 또한, 제안 방식 1에 의하면, 평균 반복 복호 횟수는 감소할 수 있고, 이에 따라 복호 동작에 따른 지연 시간은 감소할 수 있고, 전력 소모는 감소할 수 있다.

다음으로 제안 방식 2가 설명될 것이다. 제안 방식 2에서, 제안 방식 1에 따른 반복 복호 횟수를 감소시키기 위한 조기 종료 방법이 설명될 것이다. 아래 도 12에 따른 실시예는 제안 방식 2일 수 있다.

도 12는 LDPC 부호의 복호화 동작의 제4 실시예를 도시한 흐름도이다.

도 12를 참조하면, LDPC 부호의 복호화 동작은 도 5에 도시된 LDPC 복호기(521)에서 수행될 수 있다. LDPC 복호기(521)의 동작(들)은 도 2에 도시된 프로세서(210)에 의해 수행될 수 있다. 도 12에 도시된 복호화 동작은 계층적 복호화 동작일 수 있다. 도 12에 도시된 S1201 내지 S1206은 도 9에 도시된 S901 내지 S906과 동일 또는 유사하게 수행될 수 있다.

조기 종료 방법은 "코어 검사들과 확대 검사들의 행으로 구성되는 베이스 그래프를 가지는 LDPC 부호의 계층적 반복 복호 동작에서 코어 검사 부분"에 적용될 수 있다. 종래 방법(예를 들어, 종래 계층적 복호 방법)에서 LDPC 부호의 PCM의 모든 계층들에 대해 조기 종료를 위한 연산이 수행될 수 있다. 제안 방식 2(예를 들어, 도 12에 도시된 실시예)에서 조기 종료를 위한 연산은 코어 검사 부분에 대해서만 수행될 수 있다. 이 동작에 의하면, 연산 복잡도는 감소할 수 있고, 전력 소모는 감소할 수 있다. 또한, 반복 복호 횟수도 감소할 수 있다.

조기 종료 방법은 S1207 내지 S1210을 포함할 수 있다. 조기 종료를 위한 연산 동작은 계층적 부분 신드롬 계산(S1208)과 계층적 부분 LLR 값(예를 들어, 부호(sign))의 변화 계산(S1209)을 통해 수행될 수 있다. S1208에서, 수신 노드는 각 계층의 모든 이웃 변수 노드들에 대하여 계산된 LLR 값(예를 들어, 채널 LLR 데이터의 부호)의 부분 신드롬 계산을 수행할 수 있다. S1209에서, 수신 노드는 각 계층의 모든 연결된 변수 노드들에 대하여 채널 LLR 데이터의 부호(예를 들어, S1208의 결과)의 변화를 확인할 수 있다.

한편, SPA 방식이 적용되는 경우, 도 12에 도시된 계층적 반복 복호 동작은 다음과 같이 수행될 수 있다. 수신 노드는 아래 수학식 17에 기초하여 초기화 동작을 수행할 수 있다(S1201).

초기화 동작(S1201) 이후의 동작들(예를 들어, S1202 내지 S1211)은 아래 수학식 18 내지 수학식 20에 기초하여 수행될 수 있다. 수신 노드는 수학식 18에 따른 동작들을 수행할 수 있고, 그 후에 수학식 19에 따른 동작들을 수행할 수 있고, 그 후에 수학식 20에 따른 동작들을 수행할 수 있다.

또는, MSA 방식이 적용되는 경우, 도 12에 도시된 계층적 반복 복호 동작은 다음과 같이 수행될 수 있다. 수신 노드는 아래 수학식 21에 기초하여 초기화 동작을 수행할 수 있다(S1201).

초기화 동작(S1201) 이후의 동작들(예를 들어, S1202 내지 S1211)은 아래 수학식 22 내지 수학식 24에 기초하여 수행될 수 있다. 수신 노드는 수학식 22에 따른 동작들을 수행할 수 있고, 그 후에 수학식 23에 따른 동작들을 수행할 수 있고, 그 후에 수학식 24에 따른 동작들을 수행할 수 있다.

상술한 동작들은 다음과 같이 수행될 수 있다. 수학식 18 및 수학식 22에서

는 "계층적 반복 복호 동작에서 검사 노드에 연결된 모든 변수 노드들에 대하여 계산되는 변수 노드 메시지(

)의 경판정 결과의 부호 비교 누적값(

)과 경판정 데이터의 부분 신드롬 누적값(

)의 초기화 과정"을 의미할 수 있다.

수학식 18 및 수학식 22에서 c = F(c')는 계층 복호 순서의 설정 동작을 의미할 수 있다. 함수 F()는 수학식 13 내지 수학식 16 중에서 하나일 수 있다. 수학식 18 및 수학식 22에서

는 검사 노드에 연결된 변수 노드의 연산 과정에서 검사 노드 메시지의 경판정 결과의 변화 및 부분 신드롬 누적값의 초기화를 의미할 수 있다.

수학식 18, 수학식 19, 수학식 22, 및 수학식 23에서 아래 표 3에 기재된 수학식은 계층 복호 동작에서 베이스 그래프의 확대 검사 부분에 해당하는 계층의 검사 노드에 연결된 모든 변수 노드들의 경판정 데이터의 변화 및 부분 신드롬 연산 동작일 수 있다.

표 3에서

에 의하면, 각 계층 내에서 검사 노드에 연결된 변수 노드의 연산 과정에서 사용되는 이전 반복 복호 및 계층에서 획득된 변수 노드 메시지(

)의 경판정 결과가 연산될 수 있다.

표 3에서

에 의하면, 각 계층 내에서 검사 노드에 연결된 변수 노드의 연산 과정에서 획득된 변수 노드 메시지(

)의 경판정 결과가 연산될 수 있다. 표 3에서

는

인 경우에 1일 수 있다. 그 외의 경우에

는 0일 수 있다.

표 3에서

에 의하면, 이전 변수 노드 메시지의 경판정 값과 현재 변수 노드 메시지의 경판정 값의 변화가 계산될 수 있다. 경판정 값의 변화가 없는 경우, 0이 출력될 수 있다. 경판정 값의 변화가 있는 경우, 1이 출력될 수 있다.

표 3에서

는 경판정 비교 값의 누적 연산을 의미할 수 있다. 표 3에서

는 이번 연산에서 획득된 변수 노드의 경판정 값을 사용한 부분 신드롬 연산을 의미할 수 있다.

수학식 20 및 수학식 24에서 아래 표 4에 기재된 수학식은 계층 복호 동작에서 각 계층의 검사 노드에 대한 부분 경판정 비교의 누적 및 부분 신드롬 결과의 연산을 의미할 수 있다.

표 4에서

는 조기 종료 조건(

)의 연산을 의미할 수 있다. "부분 경판정 비교 값의 변화가 없고, 부분 신드롬 연산 결과가 0인 경우", 조기 종료 조건의 연산 결과는 0일 수 있다. 그 외의 경우, 조기 종료 조건의 연산 결과는 1일 수 있다.

"모든 계층들에서 반복 복호 동작에 대한 연산이 종료된 경우" 또는 "확대 검사 부분에 대한 계층 연산이 종료된 경우", 수신 노드는 아래의 조건들 중에서 적어도 하나가 만족하면 반복 복호 동작을 종료(예를 들어, 조기 종료)할 수 있다. 수신 노드는 변수 노드 메시지에 대한 정보 영역에 대한 경판정 연산을 수행한 후에 반복 복호 동작을 종료(예를 들어, 조기 종료)할 수 있다.

- 조건 1: "조기 종료 조건(

)의 연산 결과" = 0

- 조건 2: "반복 복호 동작의 수행 횟수" = "최대 반복 복호 횟수"

한편, 상술한 제안 방식 2의 성능 분석(예를 들어, 조기 종료 성능 분석)은 제안 방식 1과 동일한 시나리오(예를 들어, 5G NR LDPC 부호의 BG가 적용되는 시나리오)에서 수행될 수 있다.

도 13a는 BG 1에서 BLER 성능을 도시한 그래프이고, 도 13b는 BG 2에서 BLER 성능을 도시한 그래프이다.

도 13a 및 도 13b를 참조하면, 제안 방식 2(예를 들어, 도 12에 도시된 방법)에 의하면, 종래 방식(즉, 도 13a에서 "BLER (계층적 디코딩)")에 비해 BLER 성능은 개선될 수 있다. 제안 방식 2에 의하면, 제안 방식 1(예를 들어, 도 9에 도시된 방법)에 비해 BLER 성능은 열화되지 않을 수 있다.

도 14a는 BG 1에서 평균 반복 복호 횟수를 도시한 그래프이고, 도 14b는 BG 2에서 평균 반복 복호 횟수를 도시한 그래프이다.

도 14a를 참조하면, Es/No -3.4dB에서 제안 방식 2에 따른 평균 반복 복호 횟수는 종래 방식에 따른 평균 반복 복호 횟수에 비해 18.7% 감소할 수 있다. 또한, Es/No -3.4dB에서 제안 방식 2에 따른 평균 반복 복호 횟수는 제안 방식 1에 따른 평균 반복 복호 횟수에 비해 8.8% 감소할 수 있다.

도 14b를 참조하면, Es/No 5.6dB에서 제안 방식 2에 따른 평균 반복 복호 횟수는 종래 방식에 따른 평균 반복 복호 횟수에 비해 17.24% 감소할 수 있다. Es/No 5.6dB에서 제안 방식 2에 따른 평균 반복 복호 횟수는 제안 방식 1에 따른 평균 반복 복호 횟수에 비해 10.69% 감소할 수 있다.

상술한 복호 성능의 분석 결과에 기초하면, 제안 방식 2(예를 들어, 도 12에 도시된 방법)은 종래 방식에 비해 BER/BLER 성능 개선을 제공할 수 있다. 또한, 제안 방식 2에 의하면, 평균 반복 복호 횟수는 감소할 수 있고, 이에 따라 복호 동작에 따른 지연 시간은 감소할 수 있고, 전력 소모는 감소할 수 있다.

본 발명에 따른 방법들은 다양한 컴퓨터 수단을 통해 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 컴퓨터 판독 가능 매체에 기록되는 프로그램 명령은 본 발명을 위해 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.

컴퓨터 판독 가능 매체의 예에는 롬(rom), 램(ram), 플래시 메모리(flash memory) 등과 같이 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러(compiler)에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터(interpreter) 등을 사용해서 컴퓨터에 의해 실행될 수 있는 고급 언어 코드를 포함한다. 상술한 하드웨어 장치는 본 발명의 동작을 수행하기 위해 적어도 하나의 소프트웨어 모듈로 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (1)

1. 통신 장치에 의해 수행되는 LDPC(low-density parity-check) 부호의 계층적(layered) 복호화 방법으로서,
   계층 복호 순서를 설정하는 단계;
   상기 계층 복호 순서에 기초하여 확대 검사 부분(extension check part)에 대한 제1 복호 동작을 우선적으로 수행하는 단계;
   상기 확대 검사 부분에 대한 상기 제1 복호 동작이 완료된 경우, 상기 계층 복호 순서에 기초하여 코어 검사 부분(core check part)에 대한 제2 복호 동작을 수행하는 단계; 및
   상기 코어 검사 부분에 대한 부분 신드롬(syndrome) 검사 및 경판정 검사 비교를 수행함으로써 LDPC 복호의 조기 종료 여부를 판단하는 단계를 포함하며,
   상기 제1 복호 동작 및 상기 제2 복호 동작 각각은 임시 변수 노드(variable node)의 연산 동작, 검사 노드(check node)의 갱신 동작, 변수 노드의 갱신 동작, 및 LLR(log-likelihood ratio) 값의 계산 동작을 포함하는, LDPC 부호의 계층적 복호화 방법.

Images