JP2019537880A - 符号化された送信のためのパンクチャ処理および再送信技法 - Google Patents

Abstract

本開示の様々な態様は、情報の通信のための(たとえば、ワイヤレス通信のための)再送信技法に関する。いくつかの態様では、パンクチャされた符号化データを含む、デバイスの第1の送信が失敗した場合、デバイスの第2の送信は(たとえば、NAKに応答して)、パンクチャされたビットを送信することを伴い得る。いくつかの態様では、第1の送信のためのデータを符号化するために使われるコーディングレートは、第2の送信のためのエラーレート(たとえば、ブロックエラーレート)を満たすように選択される。第2の送信は、符号化データの少なくとも一部も含み得る。いくつかの態様では、パンクチャ処理は、符号化データについてのビット位置のビットエラー確率に基づいて生成されるパンクチャパターンに従って実施され得る。

Description

関連出願の相互参照
本出願は、その全体が参照により本明細書に組み込まれている、2016年10月26日に出願した特許協力条約出願第PCT/CN2016/103351号の優先権および利益を主張する。

本明細書で説明する様々な態様は、通信に関し、より詳細には、限定はしないが、符号化された送信のためのパンクチャ処理および再送信技法に関する。

ワイヤレス通信システムは、ノイズのあるチャネルを介して、デジタルメッセージの信頼できる送信を容易にするために、エラー訂正コードを使うことができる。ブロックコードは、エラー訂正コードの1つのタイプである。典型的なブロックコードでは、情報メッセージまたはシーケンスはブロックに分割され、送信デバイスにおけるエンコーダは、情報メッセージに冗長性を数学的に追加する。符号化された情報メッセージにおけるこの冗長性の活用は、メッセージの信頼性を向上し、ノイズにより起こり得るビットエラーの訂正を可能にする。すなわち、部分的にはチャネルによるノイズの追加によりビットエラーが起こり得るとしても、受信デバイスにおけるデコーダが、情報メッセージを確実に復元するために、冗長性を利用し得る。エラー訂正ブロックコードの例は、特に、ハミングコード、Bose-Chaudhuri-Hocquenghem(BCH)コード、およびターボコードを含む。ターボコードを利用する3GPP LTEネットワーク、およびIEEE802.11n Wi-Fiネットワークなど、多くの既存のワイヤレス通信ネットワークが、そのようなブロックコードを利用する。

通信性能を(たとえば、ワイヤレス通信システムにおいて)さらに向上するために、ハイブリッド自動再送要求(HARQ)方式などの再送信方式が使われ得る。HARQ方式では、第1の送信が正しく復号されなかった場合、コード化ブロックが再送信される。いくつかのケースでは、所望のレベルの通信性能を達成するために、いくつかの再送信が必要とされ得る。ただし、複数の再送信に関連付けられた遅延があると、HARQ方式は、非常に厳しいレイテンシおよび/または信頼性要件を有するシステムに、十分に堅牢な性能を提供することができない場合がある。

したがって、高レベルの性能を(たとえば、低レイテンシアプリケーションおよび他の堅牢アプリケーションに)提供することができるエラー訂正技法が必要である。

以下は、本開示のいくつかの態様の基本的な理解をもたらすように、そのような態様の簡略化された概要を提示する。この概要は、本開示のすべての企図された特徴の広範な概要ではなく、本開示のすべての態様の主要な要素または重要な要素を特定するものでもなく、本開示のいずれかまたはすべての態様の範囲を定めるものでもない。その唯一の目的は、後で提示されるより詳細な説明の前置きとして、本開示のいくつかの態様の様々な概念を簡略化された形態で提示することである。

一態様では、本開示は、メモリと、メモリに結合されたプロセッサとを含む、通信のために構成された装置を提供する。プロセッサおよびメモリは、データの第1のブロックを符号化して、複数のビットを含む符号化データを生成することと、複数のビットに関連付けられたビット位置についてのビットエラー確率に基づいて、パンクチャパターンを生成することと、パンクチャパターンに従って、複数のビットからなる部分をパンクチャして、データの第2のブロックを生成することと、データの第2のブロックを含む第1の情報を送信することと、別の送信が必要とされると判断することと、複数のビットからなる部分を含む第2の情報を送信することであって、第2の情報は、判断の結果として送信される、こととを行うように構成される。

本開示の別の態様は、データの第1のブロックを符号化して、複数のビットを含む符号化データを生成するステップと、複数のビットに関連付けられたビット位置についてのビットエラー確率に基づいて、パンクチャパターンを生成するステップと、パンクチャパターンに従って、複数のビットからなる部分をパンクチャして、データの第2のブロックを生成するステップと、データの第2のブロックを含む第1の情報を送信するステップと、別の送信が必要とされると判断するステップと、複数のビットからなる部分を含む第2の情報を送信するステップであって、第2の情報は、判断の結果として送信される、ステップとを含む、通信のための方法を提供する。

本開示の別の態様は、通信のために構成された装置を提供する。装置は、データの第1のブロックを符号化して、複数のビットを含む符号化データを生成するための手段と、複数のビットに関連付けられたビット位置についてのビットエラー確率に基づいて、パンクチャパターンを生成するための手段と、パンクチャパターンに従って、複数のビットからなる部分をパンクチャして、データの第2のブロックを生成するための手段と、データの第2のブロックを含む第1の情報を送信するための手段と、別の送信が必要とされると判断するための手段であって、送信するための手段は、複数のビットからなる部分を含む第2の情報を送信するように構成され、第2の情報は、判断の結果として送信される、手段とを含む。

本開示の別の態様は、データの第1のブロックを符号化して、複数のビットを含む符号化データを生成することと、複数のビットに関連付けられたビット位置についてのビットエラー確率に基づいて、パンクチャパターンを生成することと、パンクチャパターンに従って、複数のビットからなる部分をパンクチャして、データの第2のブロックを生成することと、データの第2のブロックを含む第1の情報を送信することと、別の送信が必要とされると判断することと、複数のビットからなる部分を含む第2の情報を送信することであって、第2の情報は、判断の結果として送信される、こととを行うためのコードを含むコンピュータ実行可能コードを記憶する非一時的コンピュータ可読媒体を提供する。

本開示のこれらおよび他の態様は、以下の発明を実施するための形態を検討すれば、より十分に理解されよう。本開示の他の態様、特徴、および実装形態は、添付の図とともに本開示の特定の実装形態の以下の説明を検討すれば、当業者に明らかになろう。本開示の特徴が以下のいくつかの実装形態および図に対して論じられ得るが、本開示のすべての実装形態が、本明細書において説明される有利な特徴のうちの1つまたは複数を含み得る。言い換えれば、1つまたは複数の実装形態が、いくつかの有利な特徴を有するものとして説明され得るが、そのような特徴のうちの1つまたは複数はまた、本明細書で説明する本開示の様々な実装形態に従って使用され得る。同様に、いくつかの実装形態が、デバイス、システム、または方法の実装形態として以下で説明され得るが、そのような実装形態が様々なデバイス、システム、および方法で実施され得ることを理解されたい。

添付の図面は、本開示の態様の説明を助けるために提示され、態様の限定ではなく、態様の例示のためにのみ提供されている。

本開示の態様が使われ得る例示的通信システムのブロック図である。 本開示の態様が使われ得る例示的通信デバイスのブロック図である。 通信チャネルの例示的表現の図である。 ポーラーコードに対する分極の例の図である。 ポーラーコードに基づくエンコーダの例示的構造の図である。 ポーラーコード向けの例示的HARQ技法の図である。 本開示のいくつかの態様による例示的パンクチャ処理および再送信技法の図である。 本開示のいくつかの態様による、HARQプロセスの例を示すフローチャートである。 本開示のいくつかの態様による、HARQプロセスの別の例を示すフローチャートである。 本開示のいくつかの態様による、マザーコードを生成するためのプロセスの例を示すフローチャートである。 本開示のいくつかの態様による、第1の送信を行うためのプロセスの例を示すフローチャートである。 本開示のいくつかの態様による、再送信プロセスの例を示すフローチャートである。 本開示のいくつかの態様による、マザーコード中の情報ビットの位置を判断する例の図である。 本開示のいくつかの態様による、マザーコード中の情報ビットの位置を判断するためのプロセスの例を示すフローチャートである。 本開示のいくつかの態様による、パンクチャパターンを生成するための反復プロセスの例を示すフローチャートである。 本開示のいくつかの態様による、パンクチャパターンを判断するための反復プロセスの例を示すフローチャートである。 本開示のいくつかの態様によるパンクチャパターンの例の図である。 本開示のいくつかの態様による、暫定パンクチャパターンの生成のためのSNRを判断するためのプロセスの例を示すフローチャートである。 本開示のいくつかの態様による例示的エンコーダおよびデコーダデバイスのブロック図である。 本開示のいくつかの態様による、符号化を行う装置(たとえば、電子デバイス)のための例示的ハードウェア実装形態を示すブロック図である。 本開示のいくつかの態様による、通信プロセスの例を示すフローチャートである。 本開示のいくつかの態様による、パンクチャパターンを生成する態様の例を示すフローチャートである。 本開示のいくつかの態様による、別の送信のための目標ブロックエラーレートに基づくレートでデータを符号化するためのプロセスの例を示すフローチャートである。 本開示のいくつかの態様による、チャネル状態に基づいてコーディングレートを選択するためのプロセスの例を示すフローチャートである。 本開示のいくつかの態様による、目標ブロックエラーレートに基づくレートでデータを送信するためのプロセスの例を示すフローチャートである。 本開示のいくつかの態様による、再送信に含められるべき符号化ビットの量を判断するためのプロセスの例を示すフローチャートである。 本開示のいくつかの態様による、再送信に符号化データを含めるかどうかを判断するためのプロセスの例を示すフローチャートである。

本開示の様々な態様は、符号化された情報の再送信に関する。たとえば、本明細書における教示は、情報の通信のための(たとえば、ワイヤレス通信のための)ハイブリッド自動再送要求(HARQ)機能性を提供するのに使うことができる。いくつかの態様では、デバイスは、符号化データをパンクチャして、パンクチャされた符号化データの第1のセット(たとえば、マザーコード)を与える。デバイスは次いで、パンクチャされた符号化データの第1のセットをパンクチャして、パンクチャされた符号化データの第2のセットを第1の送信用に与える。いくつかの態様では、第1の送信のためのデータを符号化するために使われるコーディングレートは、第2の送信のためのエラーレート(たとえば、ブロックエラーレート)を満たすように選択される。デバイスの第1の送信が失敗した(たとえば、受信機からNAKが受信された)場合、デバイスは、あらかじめパンクチャされた符号化ビットを送信することを伴う第2の送信を呼び出す。第2の送信は、パンクチャされた符号化データの第1のセットからの符号化データの少なくとも一部も含み得る。いくつかの態様では、パンクチャ処理は、符号化データについてのビット位置のビットエラー確率に基づいて生成されるパンクチャパターンに従って実施され得る。

添付の図面に関して以下に記載する詳細な説明は、様々な構成の説明として意図されており、本明細書において説明する概念が実践される場合がある唯一の構成を表すことは意図されていない。詳細な説明は、様々な概念の完全な理解を提供する目的のための具体的な詳細を含む。しかしながら、これらの概念はこれらの具体的な詳細がなくても実践され得ることが、当業者には明らかであろう。さらに、本開示の範囲から逸脱することなく、代替構成が考案されてよい。加えて、本開示の関連する詳細を不明瞭にしないように、よく知られている要素は詳細に説明されず、または省略される。

本開示全体にわたって提示する様々な概念は、幅広い種類の電気通信システム、ネットワークアーキテクチャ、および通信規格にわたって実装され得る。たとえば、第3世代パートナーシッププロジェクト(3GPP)は、しばしば、ロングタームエボリューション(LTE)ネットワークと呼ばれる、発展型パケットシステム(EPS)を伴うネットワーク用のいくつかのワイヤレス通信規格を定義する標準化団体である。第5世代(5G)ネットワークなどのLTEネットワークの発展型バージョンは、限定はしないが、ウェブブラウジング、ビデオストリーミング、VoIP、ミッションクリティカルアプリケーション、マルチホップネットワーク、リアルタイムのフィードバックを伴うリモート操作(たとえば、遠隔手術)などを含む、多くの異なるタイプのサービスまたはアプリケーションを提供し得る。このように、本明細書における教示は、限定はしないが、5G技術、第4世代(4G)技術、第3世代(3G)技術、および他のネットワークアーキテクチャを含む様々なネットワーク技術に従って実装され得る。また、本明細書で説明する技法は、ダウンリンク、アップリンク、ピアツーピアリンク、または何らかの他のタイプのリンク用に使われ得る。

使われる実際の電気通信規格、ネットワークアーキテクチャ、および/または通信規格は、特定の適用例およびシステムに課される全体的な設計制約に依存する。例示のために、以下では、5Gシステムおよび/またはLTEシステムのコンテキストにおける様々な態様について説明する場合がある。しかしながら、本明細書における教示は、他のシステムにおいても使われ得ることを諒解されたい。したがって、5Gのコンテキストにおける機能性および/またはLTE用語の参照は、他のタイプの技術、ネットワーク、構成要素、シグナリングなどに等しく適用可能であると理解されるべきである。

例示的通信システム
図1は、ユーザ機器(UE)がワイヤレス通信シグナリングにより他のデバイスと通信することができるワイヤレス通信システム100の例を示す。たとえば、第1のUE102および第2のUE104が、送受信ポイント(TRP)106および/または他のネットワーク構成要素(たとえば、コアネットワーク108、インターネットサービスプロバイダ(ISP)110、ピアデバイスなど)によって管理されるワイヤレス通信リソースを使って、TRP106と通信し得る。いくつかの実装形態では、システム100の構成要素のうちの1つまたは複数は、デバイス間(D2D)リンク112または何らかの他の同様のタイプの直接リンクを介して、互いと直接通信し得る。

システム100の構成要素のうちの2つ以上の間での情報の通信は、情報を符号化することを伴い得る。たとえば、TRP106は、TRP106がUE102またはUE104に送るデータまたは制御情報を符号化する場合がある。別の例として、UE102は、UE102がTRP106またはUE104に送るデータまたは制御情報を符号化し得る。符号化は、ポーラーコーディングなどのブロックコーディングを伴い得る。本明細書における教示によると、UE102、UE104、TRP106、またはシステム100の何らかの他の構成要素のうちの1つまたは複数は、パンクチャし、あらかじめパンクチャされた情報で再送信するためのエンコーダ114を含み得る。

ワイヤレス通信システム100の構成要素およびリンクは、異なる実装形態において異なる形をとり得る。UEの例には、限定はしないが、セルラーデバイス、モノのインターネット(IoT)デバイス、セルラーIoT(CIoT)デバイス、LTEワイヤレスセルラーデバイス、マシンタイプ通信(MTC)セルラーデバイス、スマートアラーム、リモートセンサー、スマートフォン、モバイルフォン、スマートメーター、携帯情報端末(PDA)、パーソナルコンピュータ、メッシュノード、およびタブレットコンピュータがある。

いくつかの態様では、TRPは、特定の物理セル向けの無線ヘッド機能性を組み込む物理エンティティを指し得る。いくつかの態様では、TRPは、直交周波数分割多重化(OFDM)に基づくエアインターフェースを用いる5G新規無線(NR)機能性を含み得る。NRは、限定ではなく例として、拡張モバイルブロードバンド(eMBB)、ミッションクリティカルサービス、およびIoTデバイスの大規模展開をサポートすることができる。TRPの機能性は、1つまたは複数の態様では、CIoT基地局(C-BS)、ノードB、発展型ノードB(eノードB)、無線アクセスネットワーク(RAN)アクセスノード、無線ネットワークコントローラ(RNC)、基地局(BS)、無線基地局(RBS)、基地局コントローラ(BSC)、トランシーバ基地局(BTS)、トランシーバ機能(TF)、無線トランシーバ、無線ルータ、基本サービスセット(BSS)、拡張サービスセット(ESS)、マクロセル、マクロノード、ホームeNB(HeNB)、フェムトセル、フェムトノード、ピコノード、または何らかの他の適切なエンティティの機能性と同様であって(またはそれらを含むか、もしくはそれらに組み込まれて)よい。異なるシナリオ(たとえば、NR、LTEなど)では、TRPは、gノードB(gNB)、eNB、基地局と呼ばれるか、または他の用語を使って参照される場合がある。

様々なタイプのネットワークツーデバイスリンクおよびD2Dリンクが、ワイヤレス通信システム100においてサポートされ得る。たとえば、D2Dリンクは、限定なしで、マシン間(M2M)リンク、MTCリンク、車両間(V2V)リンク、および車両事物間(V2X)リンクを含み得る。ネットワークツーデバイスリンクは、限定なしで、アップリンク(または逆方向リンク)、ダウンリンク(または順方向リンク)、および車両ツーネットワーク(V2N)リンクを含み得る。

例示的通信構成要素
図2は、本明細書における教示を使うことができる第1のワイヤレス通信デバイス202および第2のワイヤレス通信デバイス204を含むワイヤレス通信システム200の概略図である。いくつかの実装形態では、第1のワイヤレス通信デバイス202または第2のワイヤレス通信デバイス204は、図1のUE102、UE104、TRP106、または何らかの他の構成要素に対応し得る。

図示される例では、第1のワイヤレス通信デバイス202は、通信チャネル206(たとえば、ワイヤレスチャネル)を介して、第2のワイヤレス通信デバイス204にメッセージを送信する。メッセージの信頼できる通信を提供するために対処されるべき、そのような方式における1つの問題は、通信チャネル206に影響するノイズ208を考慮に入れることである。

ブロックコードまたはエラー訂正コードはしばしば、ノイズのあるチャネルを介して、メッセージの信頼できる送信を行うのに使われる。典型的なブロックコード中では、第1の(送信)ワイヤレス通信デバイス202における情報ソース210からの情報メッセージまたはシーケンスがブロックに分割され、各ブロックは、Kビットの長さを有する。エンコーダ212が、情報メッセージに数学的に冗長性を加え、Nの長さを有するコードワードを生じ、ここでN>Kである。ここで、コードレートRは、メッセージ長とブロック長との間の比率である(すなわち、R=K/N)。符号化情報メッセージ中でのこの冗長性の活用が、送信されるメッセージを、第2の(受信)ワイヤレス通信デバイス204において確実に受信するための鍵であり、送信されるメッセージに対して分与されるノイズ208により起こり得るビットエラーの訂正が、冗長性により可能になる。すなわち、第2の(受信)ワイヤレス通信デバイス204におけるデコーダ214は、部分的には、チャネル206へのノイズ208の追加によりビットエラーが起こり得るとしても、情報シンク216に与えられる情報メッセージを確実に復元するのに、冗長性を利用することができる。

特に、ハミングコード、Bose-Chaudhuri-Hocquenghem(BCH)コード、およびターボコードを含む、そのようなエラー訂正ブロックコードの多くの例が、当業者には知られている。いくつかの既存のワイヤレス通信ネットワークが、そのようなブロックコードを利用する。たとえば、3GPP LTEネットワークはターボコードを使い得る。ただし、将来のネットワーク向けに、ポーラーコードと呼ばれる、新たなカテゴリのブロックコードが、信頼できるとともに効率的な情報転送の起こり得る機会に、他のコードと比較して向上した性能を与える。

ポーラーコードは、ポーラーコードを定義する再帰アルゴリズムを用いてチャネル分極が生成される線形ブロックエラー訂正コードである。ポーラーコードは、対称バイナリ入力離散無記憶チャネルのチャネル容量を達成する第1の明示的コードである。すなわち、ポーラーコードは、ノイズが存在するときに所与の帯域幅の離散無記憶チャネル上で送信され得るエラーなし情報の量に対するチャネル容量(シャノン限界)または理論的上限を達成する。この容量は、単純な逐次消去(SC)デコーダを用いて達成され得る。

本開示は、いくつかの態様では、ポーラーコードを用いるハイブリッド自動再送要求(HARQ)の使用に関する。たとえば、エンコーダ212は、第1の送信のための符号化データ218を生成し得る。エンコーダ212は、ビットエラー確率に基づいてパンクチャパターンを判断するためのモジュール220および判断されたパンクチャパターンを使って符号化データをパンクチャするためのモジュール222を含む。本明細書で使用するパンクチャ処理という用語は、たとえば、オリジナルブロックのビットのいくつかを省く(たとえば、除去する)ことによって、ブロックのサイズを低減することを指し得る。

第1のワイヤレス通信デバイス202は、パンクチャされた符号化データを含む第1の送信を第2のワイヤレス通信デバイス204に送る。さらに、エンコーダ212は、第2の送信のための符号化された情報(たとえば、第1の送信中で送られなかった、符号化データのパンクチャ済みの部分)を、再送信が必要とされる場合に備えて記憶する。

第2のワイヤレス通信デバイス204において、デコーダ214は、第1の送信用に復号するためのモジュール224(たとえば、本明細書における教示に従って実装されるSCデコーダ)を含む。デコーダ214が、第1の送信の受信されたパンクチャされた符号化データを正しく復号することができない場合、第2のワイヤレス通信デバイス204は、第1のワイヤレス通信デバイス202にNAKフィードバック(図示せず)を送ればよい。

NAKフィードバックに応答して、第1のワイヤレス通信デバイス202は、第1の送信中で送られなかった符号化データ(たとえば、パンクチャされた符号化データ)を含む第2の送信(再送信と呼ばれ得る)を、第2のワイヤレス通信デバイス204に送ってよい。いくつかのケースでは、第2の送信は、繰返し情報も含み得る。繰返し情報は、たとえば、第1の送信中で送られた符号化データ(たとえば、符号化データの少なくとも一部分)の繰返しを含み得る。

第2のワイヤレス通信デバイス204はこのように、第2の送信からのパンクチャされたビット(および、任意選択で、符号化データ)226を取得することができる。本明細書における教示によると、第1の送信用に復号するためのモジュール224は、第2の送信を介して受信された符号化ビットを、(第1の送信の)受信データを復号するのに使うことができる。上述したように、この情報は、第1の送信中で送られなかった(たとえば、パンクチャされた)データ情報を含む。さらに、この情報は、いくつかのケースでは、第1の送信からの符号化データの少なくとも一部分の繰返しを含み得る。したがって、第1の送信用に復号するためのモジュール224は、第1の送信の符号化データと、第2の送信の符号化データのソフト合成を実施することができる。

以下でより詳しく論じるように、いくつかの態様では、開示するHARQ方式は、超信頼性低レイテンシ通信(URLLC)に有効であり得る。URLLCアプリケーションは、たとえば、5Gシステムまたは何らかの他のタイプの通信システムにおいて使われ得る。URLLCは、スマートグリッド、工業オートメーション、拡張現実、および他の高性能アプリケーションなどのアプリケーションをサポートするのに使うことができる。いくつかの態様では、URLLCアプリケーションは、非常に厳しい性能要件を有し得る。たとえば、1E-5または一層低いオーダーでのブロックエラーレート(BLER)が規定される場合がある。さらに、1ミリ秒(ms)以下のオーダーでのレイテンシが規定される場合がある。

ポーラーコード
ポーラーコードの手短な概論が続く。図3の上部を参照すると、バイナリ入力離散無記憶チャネル302がW:X→Yと表される場合があり、ここでXはチャネルWの入力であり、Yは出力である。このチャネルの容量CはC=I(X;Y)であり、ここでIは相互情報関数を表す。

図3の下部を参照すると、複数の入力のための有効チャネルW_VEC308が、次のように表され得る。バイナリ入力の例、すなわち0≦C≦1に対して、変換は以下の動作を含み得る。チャネルW302のN個のコピーで始めて、Table 1(表1)の式1に記載するように、1対1マッピングG_N×N310が、U入力(U₀、U₁、...、U_N)からX出力(X₀、X₁、...、X_N)に適用される。有効チャネルW_VEC308はこのように作成され、X_N=U_N・G_N×Nである。N=2という比較的単純なケースに対して、G_N×Nは、Table 1(表1)の式2に記載するように表され得る。

Wが、消失確率「ε」をもつバイナリ消失チャネル(BEC)であると仮定すると、Table 1(表1)の式3に記載する関係は(図4の図解400に関して)真である。図4において、U₀は、チャネルW₀向けの入力であり、Y₀は出力である。同様に、U₁は、チャネルW₁向けの入力であり、Y₁は出力である。

チャネルW₀:U₀→Y^Nについて、消失確率(ε^-)は、Table 1(表1)の式4で説明される。チャネルW1:U₁→(Y^N,U₀)について、消失確率(ε⁺)は、Table 1(表1)の式5で説明される。上記のことを鑑みて、W₁は、W₀よりも優れたチャネルである。したがって、U₁は、U₀よりも高い信頼性を有することになる。上記動作は再帰的に実施されてよく、Nにわたるさらなる分極を産する。

ポーラーコードエンコーダ構造
ポーラーコード用のエンコーダ構造500の例を、図5に示す。上述したように、異なるポーラーコードサブチャネルの品質は、かなり異なり得る。いくつかの実装形態では、サブチャネルは、送信機中のエンコーダの入力と、受信機中の逐次消去(SC)デコーダの出力との間のビットチャネルに対応する。

図5の例では、最良サブチャネルから最悪サブチャネルにわたるポーラーコードサブチャネルが、前のセクションで論じたように、各サブチャネルに関連付けられた、対応するエラー確率に基づいてサブセット中に割り振られる。この例では、情報ビット502は最良サブチャネル上に置かれ、凍結ビット504(ゼロ値をもつ)は最悪サブチャネル上に置かれる。ビット反転置換506が、所望のシーケンス中でデコーダの出力ビットを与えるのに使われる。符号化は、アダマール行列508で乗算した後で実施される。ポーラーコードの生成行列は、アダマール行列の行からなる。SCデコーダの低エラー確率に対応する行は、情報ビット用に、残りの行は凍結ビット用に選択される。

このように、ポーラーコードは、ブロックコード(N,K)の1つのタイプであり、Nはコードブロックサイズ(コードワード長)であり、Kは情報ビットの数であることがわかり得る。ポーラーコードを用いると、分極行列の元の構築は、

のクロネッカー積に基づくので、コードワード長Nは、2の累乗(たとえば、256、512、1024など)である。

HARQ例
HARQインクリメンタル冗長(HARQ-IR)方式は、送信効率を向上するために、ワイヤレス通信システムにおいて広く使われている。HARQ-IR方式では、コード化ブロックは、第1の送信が正しく復号されなかった場合に再送信される。典型的なアプリケーションにおける送信の最大数は4である。ただし、いくつかのアプリケーションは、異なる再送信限度を使い得る。

ポーラーコード用のHARQ-IR方式600の例を、図6に示す。簡単にするために、第1の送信および第2の送信(再送信)のみが示されている。第1の送信のμ領域602中で、情報ビットが、AおよびBとして示される2つのサブブロックに割り振られる。Fブロックは、ゼロの値をもつ凍結ビット用である。ビット反転置換および符号化の後、X領域中のコード化ブロックが取得される。このブロックの第1の送信(1TX)604が受信機において正しく復号された場合、送信は終わる。

ただし、第1の送信(1TX)604が正しく復号されなかった場合、送信機は、B情報ビットをもつ、μ領域606中の新たなコードワードを生成する。ビット反転置換および符号化の後、送信機は、X2領域中の対応するコード化ブロックを送るための第2の送信(2TX)608を呼び出す。受信機が、第2の送信(2TX)608用のB情報を正しく復号しなかった場合、第3の送信が呼び出されてよく、以下同様である。

第2の送信(2TX)608中のB情報が受信機によって正しく復号された場合、第1の送信中のB情報は凍結ビットとしてセットされ、第1の送信中のA情報は相応して復号される。この場合、これは、第1の送信中のA情報用に低レートを取得することと等価である。

性能の見地からは、図6のアルゴリズムはこのように、コーディング利得において、既存の(たとえば、非ポーラーコーディング)HARQ-IR方式と等価であり得る。図6において、2つの送信の後の等価コーディングレートは、第1の送信のブロックサイズでの、第1の送信の半分である。したがって、性能は、第1の送信のブロックサイズの2倍での、ハーフレートコーディングを使う場合の性能よりも悪くなり得る。その上、図6のアルゴリズムは、2つの別個のコーディングプロセスを伴い、すなわち、1つは第1の送信用であり、もう1つは第2の送信用である。

図6のアルゴリズムにおいて、2つの送信の後の等価コーディングレートは、第2の送信の情報ビットを凍結ビットとしてセットすることによって、第1の送信の半分まで低減される。これは、コーディング利得が、ターボコードおよび低密度パリティチェック(LDPC)コード用の従来のHARQ-IR方式として取得されないことを含意する。さらに、性能は、複数の送信からのダイバーシティ利得がないので、フェージングチャネルの下ではより悪くなり得る。

上記のことを鑑みて、既存のアルゴリズムは、URLLCにおいて適用しにくい場合がある。URLLCシステムでは、送信の最大数は、低レイテンシ要件を満たすように、比較的低くてよい。たとえば、送信の最大数は、2(または何らかの他の数)に制限されてよく、所望のブロックエラーレート(BLER)が依然として、この少数の送信で満たされるという要件がある。既存の方式は、送信の最大許容数内で所望のBLERを満たすことができない場合がある。したがって、既存のHARQ方式は、URLLCアプリケーションにおける超信頼性および低レイテンシ要件が与えられると、URLLC用に十分に効率的でない場合がある。

ポーラーコード用の低レイテンシおよび超信頼性HARQ方式
本開示は、いくつかの態様では、ポーラーコード用の効率的インクリメンタル冗長HARQに関する。本明細書における教示に従って、低レイテンシおよび超信頼性(たとえば、URLLCアプリケーションにとって十分な)を提供し得るポーラーコード用のHARQについての設計目的の例が続く。第1に、最終送信の目標BLERが保証され得る。たとえば、開示する技法は、フェージングチャネルの下で、堅牢な性能とともに第2の送信についての保証されたBLERを提供することができる。第2に、第1の送信のための適切なコーディングレートが、効率を増すように選択され得る。第3に、より多くのリソースが、超低残差BLERを提供するように、最終送信に割り振られ得る。たとえば、より良好な性能を得るために、第1の送信のための目標BLERは、第2の送信のための目標BLERとは異なってよい。さらに、チャネルが、予想されるよりも悪い場合、より多くのコード化ビットが送信され得る。

例示的HARQ動作
図7は、上記設計目的を満たすのに使われ得るポーラーコード用の例示的HARQ動作700を示す。HARQ動作700向けの入力は、データ用の、長さがKビットのブロックDと、(各々が0の値をもつ)凍結ビット用の、長さがN-KのブロックFとを含む入力ビット702からなる。図7のブロックDは概して、図6のAおよびBブロックに対応する。

HARQ動作700について、図8のプロセス800とともに記載する。プロセス800は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス800は、通信関連の動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック802において、装置(たとえば、エンコーダを含むデバイス)が、入力ビットを符号化してポーラーコードワードを生成する。ブロック804において、装置は、第1のパンクチャパターンを使ってポーラーコードワードをパンクチャすることによって、いわゆるマザーコードを生成する。パンクチャされるビットの数は、選択されたコーディングレートに基づく。

これらの動作は、図7の符号化およびパンクチャ処理704によって表される。この例では、所望のマザーコード706はポーラーコード(M,K)である。オリジナルコード(N,K)、すなわち、長さNを有するとともにK個の情報ビットを含む入力ビット702が符号化され、情報ビットについての位置が、以下で説明するアルゴリズムを使って判断される。マザーコード706(ポーラーコード(M,K))は、パンクチャパターンP_N-M(以下で論じる)に従ってN-M個のコード化ビット708をパンクチャすることによって取得される。

図8のブロック806において、装置は、第2のパンクチャパターン(以下で論じるパンクチャパターンP_N-MおよびP_M-Lに基づく)を使って、マザーコードをパンクチャして、第1の送信のためのデータのブロックを与える。図7に示すように、マザーコード706の符号化ビットX(M)のうちのM-L個のビット710、すなわち指定されたX''(M-L)がパンクチャされ、コード化ビット712、すなわち指定されたX'(L)が、第1の送信(1TX)714用に残る。つまり、ビット710(1)、710(2)、〜710(M-L)が(あらかじめパンクチャされたビット708とともに)パンクチャされ、符号化ビット712(1)、712(2)、〜712(L)が第1の送信714用に残る。

図8のブロック808において、装置は第1の送信を行う。したがって、ビット712(1)〜712(L)が、図7の第1の送信714中に送信される。

本明細書において論じるように、いくつかのケースでは、再送信が必要とされる場合がある。たとえば、装置は、受信装置が第1の送信をうまく復号することができなかったという指示(たとえば、NAK)を受信する場合がある。アプリケーション要件によっては、1つまたは複数の再送信が許されてよい。

ブロック810において、再送信が必要とされる場合、装置は、ブロック806においてマザーコードからパンクチャされたビットを送る。さらに、いくつかのケースでは、マザーコードからのコード化ビット(すなわち、ブロック808における第1の送信中に送られたビット)のうちの少なくともいくつかも送られてよい。したがって、図7では、第2の送信(2TX)716は、M-L個のコード化ビット710A(X''(M-L)ビット710に対応する)を含む。さらに、いくつかのケースでは、マザーコードからのコード化ビット712Aのうちの少なくともいくつか(すなわち、第1の送信714中に送られたコードビットのうちの少なくとも1つ)が、送信716中に再送信され得る。

例示的符号化動作
上述したように、本明細書における教示によるHARQプロセスは、第1の送信および第2の送信(または最終送信)に関していくつかのBLER目的を満たすように設計され得る。図9は、そのようなプロセス900の例を示している。プロセス900は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス900は、通信関連の動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック902において、装置(たとえば、エンコーダを含むデバイス)が、マザーコード用の情報ビットの数(たとえば、マザーコードのサイズ)を判断する。いくつかの態様では、この数は、送信ブロックサイズに基づき得る。

ブロック904において、装置は、マザーコードを符号化するためのコーディングレートを選択する。いくつかの態様では、このコーディングレートは、最終送信のための目標エラーレート(たとえば、第2の送信のための目標BLER)に基づいて選択され得る。本明細書において論じるように、目標エラーレートは、チャネルの状態(たとえば、目標長期SNR)に基づき得る。

ブロック906において、装置はマザーコードを生成する。たとえば、装置は、ブロック902において選択されたコーディングレートに従って入力データを符号化し得る。本明細書において論じるように、この符号化はポーラーコーディングであってよい。

ブロック908において、装置は、第1の送信のためのコーディングレートを選択する。いくつかの態様では、このコーディングレートは、第1の送信のための目標エラーレート(たとえば、目標BLER)に基づいて選択され得る。たとえば、マザーコードは、送信されるべきデータのブロックを生成するように、コーディングレートに従って(パンクチャ処理を用いて)符号化され得る。

ブロック910において、装置は第1の送信を行う。たとえば、装置は、ワイヤードまたはワイヤレス通信媒体を介して、データの符号化ブロックを受信装置に送り得る。

本明細書において論じるように、いくつかのケースでは、再送信が起こる場合がある。たとえば、装置は、受信装置が第1の送信をうまく復号することができなかったという指示(たとえば、NAK)を受信する場合がある。アプリケーション要件によっては、1つまたは複数の再送信が許されてよい。

ブロック912において、必要とされる場合、装置は、最後の送信のための目標エラーレート(たとえば、目標BLER)を満たすように、最終送信にリソースを割り振る。

ブロック914において、装置は、ブロック912において割り振られたリソースを使って最終送信を行う。

マザーコードの生成
図10は、マザーコードを生成するためのプロセス1000の例を示す。プロセス1000は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス1000は、通信関連の動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック1002において、装置(たとえば、エンコーダを含むデバイス)が、K個の情報ビットおよびN-K個の凍結ビットを含むオリジナルコードを取得する。

ブロック1004において、装置は、サイズMをもつマザーコードを生成するのに使われるべきパンクチャパターンP_N-Mを判断する。このパンクチャパターンの生成については、図13とともに、以下でより詳しく論じる。

上述したように、マザーコードの情報ビットの数は、トランスポートブロックサイズに基づき得る。したがって、マザーコードのサイズは、上位プロトコルレイヤによって規定されるプロトコルデータ単位(PDU)のサイズに依存し得る。いくつかの態様では、上位レイヤは、送信されるデータのタイプ、システム要件、または他の要因に基づいて、トランスポートブロックサイズを設定してよい。

概して、URLLCにおけるトランスポートブロックサイズは比較的小さくてよい。したがって、この場合、トランスポートブロックは、高レイテンシを避けるために、1つのコードブロックの中に符号化され得る。

上記のことを鑑みると、いくつかの態様では、図7におけるDというサイズは、トランスポートブロックサイズに依存し得る。1つの非排他的例では、図7の第1の送信714用のブロックサイズは、図6のブロックサイズと同じである(たとえば、やはり同じDをもつ)。したがって、図7のマザーコード706用のブロックサイズは、図6のブロックサイズよりも大きく、そうであることによって、より良好な性能が可能になる。

ブロック1006において、(以下の)ブロック1008の符号化とともに、装置は、マザーコード中の情報ビットについての位置を判断する。いくつかの態様では、この動作は、受信機において実施され得る復号動作に対応し得る。これらのビット位置の判断については、図13および図14とともに、以下でより詳しく論じる。

ブロック1008において、装置は、情報ビットおよび凍結ビットを符号化して、サイズ(たとえば、長さ)Nをもつコードワードを生成する。マザーコードを生成するための変調順序およびコーディングレートは、長期信号対ノイズ比(SNR)に従って、第2の送信のための目標BLERを達成するように選択され得る。長期SNRは、たとえば、ある時間期間にわたってチャネルを介して受信されるデータのSNRを平均することによって取得され得る。

ブロック1010において、装置は、パンクチャパターンP_N-Mに従ってオリジナルポーラーコード(N,K)からN-M個のコード化ビットをパンクチャすることによって、マザーコードの生成を完了する。

第1の送信のためのコードの生成
図11は、マザーコードから第1の送信のためのコードを生成するためのプロセス1100の例を示す。プロセス1100は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス1100は、通信関連の動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック1102において、装置(たとえば、エンコーダを含むデバイス)が、反復プロセスを実施して、マザーコードをパンクチャするためのパンクチャパターンP_M-Lを判断する。図15〜図17とともに以下でより詳しく論じるように、反復プロセスは、i=0〜i=M-LについてのP_N-M+iを判断することを伴う。いくつかの態様では、パンクチャビットの数は、第1の送信のための目標BLERに基づき得る。

ブロック1104において、装置は、ブロック1102において判断されたパンクチャパターンを使って、マザーコードをパンクチャする。このパンクチャ処理は、第1の送信のためのブロックX'(L)(たとえば、図7のコード化ビット712)を与える。

ブロック1106において、装置はブロックX'(L)を送信する。

第2の送信のためのコードの生成
第1の送信中のコードが正しく復号されない場合、受信機は、送信機にNAK信号をフィードバックしてよい。それに応答して、送信機は、第2の(または最後の)送信のためのコード化ビットを生成することになる。第2の送信のためのコーディングレートは、チャネル品質に基づいて(たとえば、CQIフィードバックに基づいて)判断され得る。このコーディングレートが、第1の送信のためのコーディングレート以上の場合、第2の送信は、第1の送信のM-L個のパンクチャされたビットX''からなる。パンクチャされたビットをすべて送ることは、第2の送信のための所望の性能が満たされることを確実にする助けになる。第2の送信のための判断されたコーディングレートが、第1の送信のコーディングレート未満の場合、第2の送信のための目標BLERを満たすために、マザーコードの追加コード化ビットが送信されることになる。追加コード化ビットが必要とされる場合、ビットは、第2の送信のための最良性能に従って選択され得る。

上記から、第2の送信のBLERは、マザーコードを生成するときの、より大きいブロックサイズの使用により、既存のアルゴリズムのものよりも低くてよいことを諒解されたい。その上、開示するアルゴリズムは、第2の送信の目標BLERを保証するということにおいて、良好なスループットを提供することができる。また、第2の送信は、図6の例とは対照的に、別個のポーラーコーディング動作を伴わない。

図12は、マザーコードから第1の送信のためのコードを生成するためのプロセス1200の例を示す。プロセス1200は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス1200は、通信関連の動作をサポートすることが可能な任意の適切な装置によって実装され得る。

任意選択のブロック1202および1204は、サポートされる再送信の最大数を判断することを伴う。所与のシナリオにおいて使われる再送信の数は、動作要件に基づき得る。いくつかの態様では、送信の最大数は、フレーム構造によって制限され得る。たとえば、時分割複信(TDD)システムでは、ターンアラウンド(たとえば、ダウンリンクへの)が求められる前に、固定量の時間が、一方向(たとえば、アップリンク)での送信に割り振られる。したがって、いくつかのケースでは、すべての再送信は、ターンアラウンドが起こる前に完了する必要があり得る。したがって、再送信時間バジェットは、いくつかのケースではフレーム構造に依存し得る。代替として、または追加として、再送信時間バジェットは、何らかの他の1つの要因または他の複数の要因に基づき得る。

任意選択のブロック1202において、装置(たとえば、エンコーダを含むデバイス)が、時間バジェットを判断し得る。たとえば、装置は、HARQプロセスに使われるべきフレーム構造に基づいて時間バジェットを算出することができる。

任意選択のブロック1204において、装置は、時間バジェットに基づいて、第1の情報の送信に関連付けられた再送信の量を選択し得る。たとえば、装置は、時間バジェットを再送信の持続時間(たとえば、再送信にかかるであろう時間の最大量)で除算することによって、再送信の最大数を判断することができる。

ブロック1206〜1210は、第2の(または最後の)送信を用いて追加コード化ビットを送るかどうかを判断することを伴う。この場合、判断は、第1および第2の送信のためのコーディングレートに基づく。

ブロック1206において、装置は、第1の情報の送信のための第1のコーディングレートを、第2の情報の送信のための第2のコーディングレートと比較する。

ブロック1208において、装置は、比較に基づいて、パンクチャされたビットをもつ、マザーコードからのコード化ビットを送信するかどうかを判断する。たとえば、第2のコーディングレートが第1のコーディングレート未満の場合、装置は、繰返し情報を送信してよい。

ブロック1210において、ブロック1208の判断が、コード化ビットを送信することである場合、装置は、第2の情報の送信のためのコーディングレートに基づいて、送るべきコード化ビットの量を判断する。たとえば、コーディングレートが追加ビットを考慮する場合、追加コード化ビットが送られ得る。

ブロック1212において、装置は、第1の送信用にパンクチャされたビットを送信する。さらに、装置は、ブロック1208の判断によっては、マザーコードからのコード化ビットを送信してよい。

パンクチャパターン生成
上述したように、各送信のためのコード化ビットは、パンクチャパターンに従って、マザーコードからコードビットのうちのいくつかをパンクチャすることによって取得される。いくつかの態様では、パンクチャパターンは、より良好な性能を取得するように規定され得る。

ポーラーコード用のオリジナルコード化ブロックサイズは、2の累乗である。マザーコードは、オリジナルブロックサイズが2の累乗でない場合は、オリジナルコード化ブロックをパンクチャすることによって取得され得る。上述したように、マザーコードからのいくつかのビットをパンクチャすることによって、別のパンクチャ処理動作が、各送信のためのコード化ビットを生成するのに使われる。これらのパンクチャ処理動作の両方のための統一パンクチャパターンを生成するための技法について、ここで論じる。

以下は、所望のマザーポーラーコードが(M,K)であり、MおよびLがブロックサイズであり、Kが情報ビットの数である例を提示する。第1の送信のためのコード化ビットの長さはLである。Nは、Mよりも大きい、2の最も小さい整数累乗である。マザーポーラーコード(M,K)は、オリジナルポーラーコード(N,K)からN-M個のコード化ビットをパンクチャすることによって取得することができ、第1の送信のためのコード化ビットは、マザーコードから別のM-L個のコード化ビットをさらにパンクチャすることによって取得することができる。最終パンクチャパターンは、以下のステップ1、2、および3によって取得することができる。

ステップ1-マザーコード用のパンクチャパターンを生成する
パンクチャパターンは、M個の連続する1と、それに続くN-M個の連続するゼロからなるP_N-M=(1,1,...,1,0,...0)_Nとして表され得る。パンクチャパターン中の0の値は、対応するロケーションにあるコード化ビットがパンクチャされることを意味する。

ステップ2-マザーコード中の情報ビットの位置を判断する
マザーコード中の情報ビットの位置は、ステップ1において定義されるパンクチャパターンを使って判断され得る。最初に、ガウス近似(GA)のための適切な信号対ノイズ比(SNR)、密度発展(DE)アルゴリズム、または何らかの他の同様のアルゴリズムが選択される。構成SNRは、コーディングレートの増加とともに、より大きくなる。一実装形態では、選択された構成SNRは、ノイズ分散値δ²をもつS_initial dBである。情報ビットの位置は、図14にさらに記載するように、図13に示す手順に続いて取得され得る。

情報ビットについての位置は、「D」によって示される位置である。情報ビットについての位置は、各送信において同じままであってよい(すなわち、変えられる必要はない)。これは、図6のHARQ-IR方式とは対照的である。

図14は、マザーコード中の情報ビットの位置を判断するためのプロセス1400の例を示す。プロセス1400は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス1400は、通信関連の動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック1402において、装置(たとえば、エンコーダを含むデバイス)が、指定されたブロックサイズおよびコーディングレートに適用可能なSNRを判断する。SNRの対応するノイズ分散値δ²が次いで、図13のパンクチャパターンベクトル1300とともに使われる。

ブロック1404において、装置は、図13のNビットベクトル1302の各項目を、図示のように、2/δ²になるように初期化する。

ブロック1406において、装置は、(ステップ1からの)パンクチャパターンP_N-Mを、最後のN-M個の項目をゼロとしてセットすることによって適用する。図13において、対応するパンクチャ動作1304はこのように、パンクチャの後1306に、図示されるベクトルを生じる。

ブロック1408において、装置は、ガウス近似(GA)または密度発展(DE)を使って、各位置のビットエラー確率(BEP)を判断する。ブロック1410において、装置は次いで、BEPを昇順にソートする。図13において、対応するBEPおよびソート動作1308はこのように、ソートされたビット1310をもつ、図示されるベクトルを生じる。

ブロック1412において、装置は、最も信頼できる位置を情報ビット(図13において「D」によって示される)に割り振り、最も信頼できない位置を凍結ビット(図13において「F」によって示される)に割り振る。

ステップ3-最終パンクチャパターンP_N-Lを取得する
最終パンクチャパターンP_N-Lは、ステップ3aおよび3bにおいて記載する2つの動作をM-L回稼動すること(すなわち、反復パンクチャパターン選択プロセス)によって取得される。

ステップ3a-パンクチャパターンP_N-M+I i=1、...、M-Lを判断する
パンクチャパターンP_N-M+iは、N-M+i個のビットをパンクチャするために使われる。ネスト化構造を得るために、パンクチャパターンP_N-M+iは、パンクチャパターンP_N-M+i中の1のフィールドの位置にもう1つのゼロを追加することによって取得される。パンクチャパターンP_N-M+i-1の中にはM-i+1個の1があるので、P_N-M+iに対してはM-i+1個の可能パンクチャパターンがある。前のサブセクションに記載した手順を使って、可能パンクチャパターンすべてに対してセットされたBEPが、GA、DE、または何らかの他の適切なアルゴリズムの使用により取得され得る。対応するブロックエラーレート(BLER)は、情報ビットについての位置にあるBEPの合計を算出することによって取得され得る。最小BLERをもつパンクチャパターンが、パンクチャパターンM-i+1として選択される。

ステップ3b-構成SNRをGA用に更新する
構成SNRは、パンクチャビットの数の増加とともにより大きくなり得るので、より多くのコード化ビットがパンクチャされる場合、構成SNRは増大される。したがって、構成SNRは、パンクチャパターンP_N-M+iが判断された後で更新されてよい。手順は、パンクチャパターンP_N-M+iを判断するためのものと同様であってよい。第1に、パンクチャパターンは、P_N-M+iとして固定される。次いで、構成SNRは、S_initial+Δとして設定され、情報ビットのBLERが判断される。ステップΔは、固定値(たとえば、0.01dBという値または何らかの他の適切な値)である。算出されたBLERが目標BLERよりも低い場合、現在の構成SNRが、次のパンクチャパターンP_N-M+i+1を判断するために使われる。そうでない場合、構成SNRは1ステップΔだけ増大され、情報ビットのBLERは再度算出される。取得されたBLERが目標BLER未満に(またはそれと等しく)なると、ループは終了する。

現在のパンクチャパターンは、パンクチャされたビットを前のパンクチャパターン中に含むので、パンクチャ位置はネストされる。したがって、開示するパンクチャパターン生成方式は、レートマッチング用に非常に柔軟である。

例示的反復プロセス
図15〜図18は、ステップ3aおよび3bに対応するいくつかの反復プロセスを示す。具体的には、図15〜図17は、いくつかの態様ではステップ3aに対応し、図18は、いくつかの態様ではステップ3bに対応する。

図15は、マザーコードをパンクチャするためのパンクチャパターンを判断するための反復プロセス1500の例を示す。プロセス1500は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス1500は、通信関連の動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック1502において、装置(たとえば、エンコーダを含むデバイス)が、SNR_initialを判断し、i=1をセットする。

ブロック1504において、装置は、iの現在の反復についてのパンクチャパターンP_N-M+iを判断する。この動作については、図16とともに以下でより詳しく説明する。

ブロック1506において、装置は、ループの次の反復のために、(たとえば、新たなノイズ分散値を取得するために)SNRを更新する。上述したように、パンクチャビットの数が変わると、SNRは変わり得る。

ブロック1508において、装置は、ループの最後の反復が完了したかどうかを判断する。i≠M-Lである場合、プロセスはブロック1510へ続き、ここでiは増分される。プロセスフローは次いで、ループの次の反復のためにブロック1504に戻る。

ブロック1508においてi=M-Lである場合、プロセスフローはブロック1512に移る。ここで、(i=M-Lに対する)ループの最後の反復のためのパンクチャパターンが、最終パンクチャパターンとして使われる。たとえば、このパンクチャパターンは、図11のブロック1104において使うことができよう。

図16は、マザーコードをパンクチャするためのパンクチャパターンを判断するための反復プロセス1600のより詳細な例を示す。プロセス1600は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス1600は、通信関連の動作をサポートすることが可能な任意の適切な装置によって実装され得る。

プロセス1600は、連続して、一連の暫定パンクチャパターンを生成するステップを伴い、各連続する暫定パンクチャパターンは、直前の暫定パンクチャパターンよりも1つ多いパンクチャビットを有する。たとえば、第1の暫定パンクチャパターンは、マザーコードからのパンクチャビットの数(N-M)プラス1を含む。第2の暫定パンクチャパターンは、第1の暫定パンクチャパターンからのパンクチャビットの数プラス1を含み、マザーコードをパンクチャするための指定された数(i=M-L)のパンクチャビットを有する最後の暫定パンクチャパターンが取得されるまで、以下同様に続く。具体的には、最後の暫定パンクチャパターンは、N-L個のパンクチャビット(パンクチャパターンP_N-MからのN-M個のパンクチャビット、プラスM-L個の暫定パンクチャパターンの連続生成によって追加されたM-L個のパンクチャビット)を有することになる。

暫定パンクチャパターンの各々について、その暫定パンクチャパターン用に(すなわち、ループのその反復において)追加されるパンクチャビットの最適な位置が判断される。上述したように、これは、(コード化ビット内の)新たに追加されたパンクチャビットの、異なる潜在的位置に対応するBLERを比較することによって判断される。最低BLERをもつビット位置に対応するパターンは、最終暫定パンクチャパターンとして指定される。

反復プロセスは、最後の暫定パンクチャパターンが生成されるまで繰り返される。ループの各反復において、別のパンクチャビットが追加され、そのビット向けの最良位置(および、したがって対応する暫定パンクチャパターン)が識別される。

図17は、暫定パンクチャパターン1700のセットを示す。暫定パンクチャパターンは連続して生成され、マザーコードを生成するのに使われたパンクチャパターンP_N-M1702で始まる。ループの第1の反復1706の後に生成された第1の暫定パンクチャパターンP_N-M+11704は、パンクチャパターンP_N-M1702と比較して1つ多いパンクチャビットを有する。ループの第2の反復1710の後に生成された第2の暫定パンクチャパターンP_N-M+21708は、第1の暫定パンクチャパターンP_N-M+11704と比較して1つ多いパンクチャビットを有する。ループのM-L回の反復の後に生成された最後の暫定パンクチャパターンP_N-M+11712は、パンクチャパターンP_N-M1702と比較してM-L個多いパンクチャビットを有する。

パンクチャパターンP_N-M1702は、N-M個のパンクチャビットとともにM個の符号化ビット1714(1)、1714(2)、〜1714(M)を含む。M個の符号化ビット1714(1)、1714(2)、〜1714(M)は、パンクチャパターンP_N-M1702の生成のために特に算出されたノイズ分散値δ²を使って投入される。

第1の暫定パンクチャパターンP_N-M+11704は、追加パンクチャビット1716を含む。本明細書において論じるように、パンクチャパターンP_N-M1702のM個の符号化ビット1714(1)、1714(2)、〜1714(M)の間での、この追加パンクチャビットのための最良位置は、パンクチャビットがビット1714(1)にあるケースのためのBLER、パンクチャビットがビット1714(2)にあるケースのためのBLERなどを、パンクチャビットがビット1714(M)にあるケースまで連続して算出することによって識別される。これらのM個のBLERからの最低BLERが識別され、対応するビット位置が、第1の暫定パンクチャパターンP_N-M+11704用のパンクチャビット1716として選択される。

識別された第1の暫定パンクチャパターンP_N-M+11704は、M-1個の符号化ビット1718(1)、1718(2)、〜1718(M-1)をN-M+1個のパンクチャビットとともに有する。M-1個の符号化ビット1716(1)、1716(2)、〜1718(M-1)は、第1の暫定パンクチャパターンP_N-M+11704の生成のために特に算出されたノイズ分散値δ²を使って投入される。

第2の暫定パンクチャパターンP_N-M+21708は、別のパンクチャビット1720を含む。やはり、パンクチャパターンP_N-M+11704のM-1個の符号化ビット1718(1)、1718(2)、〜1718(M-1)の間での、この追加パンクチャビットのための最良位置は、パンクチャビットがビット1718(1)にあるケースのためのBLER、パンクチャビットがビット1718(2)にあるケースのためのBLERなどを、パンクチャビットがビット1718(M-1)にあるケースまで連続して算出することによって識別される。これらのM-1個のBLERからの最低BLERが識別され、対応するビット位置が、第2の暫定パンクチャパターンP_N-M+21708用のパンクチャビット1720として選択される。

識別された第2の暫定パンクチャパターンP_N-M+21708は、M-2個の符号化ビット1722(1)、1722(2)、〜1722(M-2)をN-M+2個のパンクチャビットとともに有する。M-2個の符号化ビット1722(1)、1722(2)、〜1722(M-2)は、第2の暫定パンクチャパターンP_N-M+21708の生成のために特に算出されたノイズ分散値δ²を使って投入される。

上記動作は、最後の暫定パンクチャパターンP_N-L1712が生成されるまで、ループの各反復に対して繰り返される。最後の暫定パンクチャパターンP_N-L1712は、L個の符号化ビット1724(1)、1724(2)、〜1724(L)をN-L個のパンクチャビットとともに有する。L個の符号化ビット1724(1)、1724(2)、〜1724(L)は、最後の暫定パンクチャパターンP_N-L1712の生成のために特に算出されたノイズ分散値δ²を使って投入される。

ここで図16の詳細を参照すると、ブロック1602〜1608は、暫定パンクチャパターンを生成するために実施される動作を表す。したがって、装置(たとえば、エンコーダを含むデバイス)は、ブロック1602〜1608をM-L回繰り返し実施して、第1の暫定パンクチャパターン、第2の暫定パンクチャパターンなどを、最後の暫定パンクチャパターンまで連続して生成する。

ブロック1602において、装置は、パンクチャパターンP_N-M+iを識別するために使われるべきノイズ分散を判断する。たとえば、装置は、図18とともに以下でより詳しく論じるように、ループの現在の反復のための符号化ビットの数(M-i)についてのSNRを判断することができる。

ブロック1604において、暫定パンクチャパターンP_N-M+i+1の現在の反復のM-i+1個のコード化ビットの各々について(すなわち、各潜在的パンクチャビット位置について)、装置は、ビットを0にセットし、残りのM-i個のビットの各々についてのBEPを算出し、これらの残りのM-i個のビット用のBEPから(たとえば、BEPを加えることによって)BLERを算出する。

ブロック1606において、装置は、ブロック1604において算出されたM-i+1個のBLERから最良BLERを識別する。たとえば、装置は、最低値を有する、BLERのセットのうちのBLERを識別することができる。

ブロック1608において、装置は、最良BLERに対応するパンクチャパターンを、ループのこの反復のパンクチャパターンとして選択する。ブロック1606において、複数のBLERが最低値を有すると識別された場合、潜在的パターンのうちの1つを選択するために、タイブレーク手順が利用され得る。たとえば、最も低い信頼性に関連付けられたパンクチャビット位置を有する候補パンクチャパターンが選択され得る。

ブロック1610において、装置は、iの残りの値に対して、i=M-Lまで、ブロック1602〜1608を繰り返す。したがって、この反復手順の最後では、生成された最後のパンクチャパターンがパンクチャパターンP_N-Lとなる。

ブロック1612において、装置は、ループの最後の反復のためのパンクチャパターン(パンクチャパターンP_N-L)を、マザーコードをパンクチャするのに使われるべき最終パンクチャパターンとして使う。たとえば、図17の最後の暫定パンクチャパターンP_N-L1712は、図15のブロック1512、図11のブロック1104、または図8のブロック806において使われ得る。

図18は、所与の暫定パンクチャパターンを生成するためのノイズ分散を判断するための反復プロセス1800の例を示す。プロセス1800は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス1800は、通信関連の動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック1802において、装置(たとえば、エンコーダを含むデバイス)が最初に、反復プロセス1800において使われるべきSNRを、SNR_initialに等しく設定する。いくつかの実装形態では、SNR_initialは、ある時間期間にわたる平均SNRとして算出される。

ブロック1804において、装置は、SNRの現在の値に基づいてBLERを算出する。したがって、ループの第1の反復について、BLER算出に使われるSNRはSNR_initialに等しい。

ブロック1806において、装置は、ブロック1804において算出されたBLERが目標BLER未満であるかどうかを判断する。BLERが目標BLER未満の場合、プロセスはブロック1808に続き、ここでSNRはステップΔだけ増分される。プロセスフローは次いで、ループの次の反復のためにブロック1804に戻る。したがって、ループの第2の反復(適用可能な場合)について、BLER算出に使われるSNRはSNR_initial+Δに等しい。ループの第3の反復(適用可能な場合)について、BLER算出に使われるSNRはSNR_initial+2Δに等しく、以下同様である。ステップΔの値は、たとえば、所望のレベルの正確さ(より小さいΔでのより高い正確さ)と計算コスト(より大きいΔでのより高いコスト)との間の妥協点として選択され得る。

ブロック1806においてBLERが目標BLER以上の場合、プロセスフローはブロック1810に移る。ここで、最後のSNR(すなわち、目標BLER以下のBLERを生じたSNR)のノイズ分散が、暫定パンクチャパターンループの現在の反復のためのノイズ分散として使われる。たとえば、このノイズ分散は、図16のブロック1602において使うことができよう。

例示的エンコーダおよびデコーダ
図19は、本明細書における教示に従って構築された例示的エンコーダ1902および例示的デコーダ1904を示す。いくつかの態様では、エンコーダ1902およびデコーダ1904は、それぞれ、図2のエンコーダ212およびデコーダ214に対応し得る。

エンコーダ1902は、データ1906を符号化して、符号化データ1908を生成する。本明細書における教示によると、エンコーダ1902は、第1の送信に含まれていなかった、パンクチャされた情報を含む再送信でポーラーコーディングするためのモジュール1910を含み得る。

デコーダ1904は、符号化データ1908を(たとえば、図示しない通信チャネルを介した送信の後で)復号して、復元データ1912を与える。本明細書における教示によると、デコーダ1904は、再送信中で受信された、パンクチャされた情報を使って、第1の送信からの情報を復号するためのモジュール1914を含み得る。

いくつかの実装形態では、エンコーダ1902は、インターフェース1916、インターフェース1918、または両方を含み得る。そのようなインターフェースは、たとえば、インターフェースバス、バスドライバ、バス受信機、他の適切な回路機構、またはそれらの組合せを含み得る。たとえば、インターフェース1916は、受信機デバイス、バッファ、または信号を受信するための他の回路機構を含み得る。別の例として、インターフェース1918は、出力デバイス、ドライバ、または信号を送るための他の回路機構を含み得る。いくつかの実装形態では、インターフェース1916および1918は、エンコーダ1902の1つまたは複数の他の構成要素(図19に示さない他の構成要素)とインターフェースするように構成され得る。

いくつかの実装形態では、デコーダ1904は、インターフェース1920、インターフェース1922、または両方を含み得る。そのようなインターフェースは、たとえば、インターフェースバス、バスドライバ、バス受信機、他の適切な回路機構、またはそれらの組合せを含み得る。たとえば、インターフェース1920は、受信機デバイス、バッファ、または信号を受信するための他の回路機構を含み得る。別の例として、インターフェース1922は、出力デバイス、ドライバ、または信号を送るための他の回路機構を含み得る。いくつかの実装形態では、インターフェース1920および1922は、デコーダ1904の1つまたは複数の他の構成要素(図19に示さない他の構成要素)とインターフェースするように構成され得る。

エンコーダ1902およびデコーダ1904は、異なる実装形態では異なる形をとり得る。いくつかのケースでは、エンコーダ1902および/またはデコーダ1904は集積回路であってよい。いくつかのケースでは、エンコーダ1902および/またはデコーダ1904は、他の回路機構(たとえば、プロセッサおよび関連回路機構)を含む集積回路中に含められ得る。

例示的な装置
図20は、本開示の1つまたは複数の態様による符号化を使うように構成された装置2000の例示的ハードウェア実装形態のブロック図を示す。装置2000は、UE、送受信ポイント(TRP)、gNB、基地局、または本明細書において教示される符号化をサポートする何らかの他のタイプのデバイス内で、具現化し、または実装され得る。様々な実装形態では、装置2000は、アクセス端末、アクセスポイント、または何らかの他のタイプのデバイス内で具現化し、または実装され得る。様々な実装形態では、装置2000は、モバイルフォン、スマートフォン、タブレット、ポータブルコンピュータ、サーバ、ネットワークエンティティ、パーソナルコンピュータ、センサー、アラーム、ビークル、マシン、エンターテインメントデバイス、医療デバイス、または回路機構を有する任意の他の電子デバイス内で具現化し、または実装され得る。

装置2000は、通信インターフェース2002(たとえば、少なくとも1つのトランシーバ)と、記憶媒体2004と、ユーザインターフェース2006と、メモリデバイス2008と、処理回路2010(たとえば、少なくとも1つのプロセッサ)とを含む。これらの構成要素は、図20において接続線によって概略的に表される、シグナリングバスまたは他の適切な構成要素を介して互いに結合され、かつ/または互いに電気通信するように配置され得る。シグナリングバスは、処理回路2010の特定の適用例、および全体的な設計制約に応じて、任意の数の相互接続バスおよびブリッジを含み得る。シグナリングバスは、通信インターフェース2002、記憶媒体2004、ユーザインターフェース2006、およびメモリデバイス2008の各々が処理回路2010に結合され、かつ/または処理回路2010と電気通信するように、様々な回路を互いにリンクさせる。シグナリングバスはまた、タイミングソース、周辺装置、電圧調整器、および電力管理回路などの様々な他の回路(図示せず)をリンクさせ得るが、これらの回路は当技術分野でよく知られており、したがって、これ以上は説明しない。

通信インターフェース2002は、装置2000のワイヤレス通信を容易にするように適合され得る。たとえば、通信インターフェース2002は、ネットワークの中の1つまたは複数の通信デバイスに関して双方向への情報の通信を容易にするように適合された回路機構および/またはプログラミングを含み得る。したがって、いくつかの実装形態では、通信インターフェース2002は、ワイヤレス通信システム内でのワイヤレス通信のための1つまたは複数のアンテナ2012に結合され得る。いくつかの実装形態では、通信インターフェース2002は、ワイヤベースの通信のために構成され得る。たとえば、通信インターフェース2002は、バスインターフェース、送付/受信インターフェース、あるいはドライバ、バッファ、または信号を出力および/もしくは取得する(たとえば、集積回路から信号を出力し、かつ/またはそこへの信号を受信する)ための他の回路機構を含む何らかの他のタイプの信号インターフェースであってよいであろう。通信インターフェース2002は、1つまたは複数のスタンドアロンの受信機および/または送信機、ならびに1つまたは複数のトランシーバを用いて構成され得る。図示される例では、通信インターフェース2002は、送信機2014および受信機2016を含む。

メモリデバイス2008は、1つまたは複数のメモリデバイスを表し得る。示すように、メモリデバイス2008は、コーディング関連の情報2018を、装置2000によって使われる他の情報とともに維持し得る。いくつかの実装形態では、メモリデバイス2008および記憶媒体2004は、共通メモリ構成要素として実装される。メモリデバイス2008はまた、処理回路2010または装置2000の何らかの他の構成要素によって処理されるデータを記憶するために使用され得る。

記憶媒体2004は、プロセッサ実行可能コードもしくは命令(たとえば、ソフトウェア、ファームウェア)などのプログラミング、電子的なデータ、データベース、または他のデジタル情報を記憶するための1つまたは複数のコンピュータ可読、機械可読、および/またはプロセッサ可読デバイスを表し得る。記憶媒体2004はまた、プログラミングを実行するときに処理回路2010によって操作されるデータを記憶するのに使われ得る。記憶媒体2004は、ポータブル記憶デバイスまたは固定記憶デバイス、光記憶デバイス、およびプログラミングを記憶、収容、または搬送することが可能な様々な他の媒体を含む、汎用プロセッサまたは専用プロセッサによってアクセスされ得る任意の利用可能な媒体であってよい。

限定ではなく例として、記憶媒体2004は、磁気記憶デバイス(たとえば、ハードディスク、フロッピーディスク、磁気ストリップ)、光ディスク(たとえば、コンパクトディスク(CD)またはデジタル多用途ディスク(DVD))、スマートカード、フラッシュメモリデバイス(たとえば、カード、スティック、またはキードライブ)、ランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、プログラマブルROM(PROM)、消去可能PROM(EPROM)、電気的消去可能PROM(EEPROM)、レジスタ、リムーバブルディスク、およびコンピュータによってアクセスされ得るとともに読み取られ得るソフトウェアおよび/または命令を記憶するための任意の他の好適な媒体を含み得る。記憶媒体2004は、製造品(たとえば、コンピュータプログラム製品)の中で具現化され得る。例として、コンピュータプログラム製品は、パッケージング材料の中のコンピュータ可読媒体を含み得る。上記のことに鑑みて、いくつかの実装形態では、記憶媒体2004は、非一時的な(たとえば、有形の)記憶媒体であり得る。

記憶媒体2004は、処理回路2010が記憶媒体2004から情報を読み取り、かつ記憶媒体2004に情報を書き込むことができるように、処理回路2010に結合され得る。すなわち、記憶媒体2004は、少なくとも1つの記憶媒体が処理回路2010と一体である例および/または少なくとも1つの記憶媒体が処理回路2010から分離されている例を含め、記憶媒体2004が少なくとも処理回路2010によってアクセス可能であるように処理回路2010に結合され得る(たとえば、装置2000内に存在する、装置2000の外部にある、複数のエンティティにわたって分散されるなど)。

記憶媒体2004によって記憶されているプログラミングは、処理回路2010によって実行されると、処理回路2010に、本明細書で説明する様々な機能および/またはプロセス動作のうちの1つまたは複数を実施させる。たとえば、記憶媒体2004は、処理回路2010の1つまたは複数のハードウェアブロックにおける動作を調整するために、ならびに通信インターフェース2002をそれらのそれぞれの通信プロトコルを利用するワイヤレス通信用に利用するために構成された動作を含み得る。いくつかの態様では、記憶媒体2004は、本明細書に記載する動作を実施するためのコードを含むコンピュータ実行可能コードを記憶する非一時的コンピュータ可読媒体であってよい。

処理回路2010は、一般に、記憶媒体2004上に記憶されたそのようなプログラミングの実行を含む処理のために適合される。本明細書で使用する「コード」または「プログラミング」という用語は、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語と呼ばれるのか、またはそれ以外で呼ばれるのかにかかわらず、限定はしないが、命令、命令セット、データ、コード、コードセグメント、プログラムコード、プログラム、プログラミング、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行ファイル、実行スレッド、プロシージャ、関数などを含むように広く解釈されなければならない。

処理回路2010は、データを取得し、処理し、かつ/または送り、データのアクセスおよび記憶を制御し、コマンドを出し、かつ他の所望の動作を制御するように構成される。処理回路2010は、少なくとも1つの例において適切な媒体によって与えられる所望のプログラミングを実装するように構成された回路機構を含み得る。たとえば、処理回路2010は、1つもしくは複数のプロセッサ、1つもしくは複数のコントローラ、および/または実行可能プログラミングを実行するように構成された他の構造として実装され得る。処理回路2010の例は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理構成要素、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または本明細書で説明する機能を実施するように設計されたそれらの任意の組合せを含み得る。汎用プロセッサは、マイクロプロセッサ、ならびに任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械を含み得る。処理回路2010はまた、DSPおよびマイクロプロセッサの組合せ、いくつかのマイクロプロセッサ、DSPコアと連携する1つもしくは複数のマイクロプロセッサ、ASICおよびマイクロプロセッサ、または任意の他の数の様々な構成などの、コンピューティング構成要素の組合せとして実装され得る。処理回路2010のこれらの例は説明のためであり、本開示の範囲内の他の適切な構成も企図される。

本開示の1つまたは複数の態様によれば、処理回路2010は、本明細書で説明する装置のいずれかまたはすべてのための特徴、プロセス、機能、動作および/またはルーチンのいずれかまたはすべてを実施するように適合され得る。たとえば、処理回路2010は、図1〜図19および図21〜図27に関して説明されるステップ、機能、および/または処理のいずれかを実施するように構成され得る。本明細書で使用する、処理回路2010に関する「適合される」という用語は、処理回路2010が、本明細書で説明する様々な特徴に従って、特定のプロセス、機能、動作および/またはルーチンを実施するように構成されること、使われること、実装されること、および/またはプログラムされることのうちの1つまたは複数を指し得る。

処理回路2010は、図1〜図19および図21〜図27とともに説明される動作のいずれか1つを実践するための手段(たとえば、そのための構造)として機能する特定用途向け集積回路(ASIC)など、特別なプロセッサであり得る。処理回路2010は、送信するための手段および/または受信するための手段の一例として働き得る。様々な実装形態では、処理回路2010は、図2の第1のワイヤレス通信デバイス202(たとえば、エンコーダ212)または図19のエンコーダ1902の機能性を提供し、かつ/または組み込むことができる。

装置2000の少なくとも1つの例によると、処理回路2010は、符号化するための回路/モジュール2020、生成するための回路/モジュール2022、パンクチャするための回路/モジュール2024、出力するための回路/モジュール2026、別の送信が必要とされると判断するための回路/モジュール2028、SNRを判断するための回路/モジュール2030、ビットエラー確率を判断するための回路/モジュール2032、コーディングレートを選択するための回路/モジュール2034、チャネルの状態を判断するための回路/モジュール2036、ビットの量を判断するための回路/モジュール2038、比較するための回路/モジュール2040、または符号化データを含めるかどうか判断するための回路/モジュール2042のうちの1つまたは複数を含み得る。様々な実装形態において、符号化するための回路/モジュール2020、生成するための回路/モジュール2022、パンクチャするための回路/モジュール2024、出力するための回路/モジュール2026、別の送信が必要とされると判断するための回路/モジュール2028、SNRを判断するための回路/モジュール2030、ビットエラー確率を判断するための回路/モジュール2032、コーディングレートを選択するための回路/モジュール2034、チャネルの状態を判断するための回路/モジュール2036、ビットの量を判断するための回路/モジュール2038、比較するための回路/モジュール2040、または符号化データを含めるかどうか判断するための回路/モジュール2042は、少なくとも部分的に、図2の第1のワイヤレス通信デバイス202(たとえば、エンコーダ212)または図19のエンコーダ1902について上述した機能性を提供し、かつ/または組み込むことができる。

上述のように、記憶媒体2004によって記憶されているプログラミングは、処理回路2010によって実行されると、処理回路2010に、本明細書で説明する様々な機能および/またはプロセス動作のうちの1つまたは複数を実施させる。たとえば、プログラミングは、処理回路2010に、様々な実装形態において、図1〜図19および図21〜図27に関して本明細書において説明される様々な機能、ステップ、および/またはプロセスを実施させることができる。図20に示すように、記憶媒体2004は、符号化するためのコード2044、生成するためのコード2046、パンクチャするためのコード2048、出力するためのコード2050、別の送信が必要とされると判断するためのコード2052、SNRを判断するためのコード2054、ビットエラー確率を判断するためのコード2056、コーディングレートを選択するためのコード2058、チャネルの状態を判断するためのコード2060、ビットの量を判断するためのコード2062、比較するためのコード2064、または符号化データを含めるかどうか判断するためのコード2066のうちの1つまたは複数を含み得る。様々な実装形態において、符号化するためのコード2044、生成するためのコード2046、パンクチャするためのコード2048、出力するためのコード2050、別の送信が必要とされると判断するためのコード2052、SNRを判断するためのコード2054、ビットエラー確率を判断するためのコード2056、コーディングレートを選択するためのコード2058、チャネルの状態を判断するためのコード2060、ビットの量を判断するためのコード2062、比較するためのコード2064、または符号化データを含めるかどうか判断するためのコード2066は、符号化するための回路/モジュール2020、生成するための回路/モジュール2022、パンクチャするための回路/モジュール2024、出力するための回路/モジュール2026、別の送信が必要とされると判断するための回路/モジュール2028、SNRを判断するための回路/モジュール2030、ビットエラー確率を判断するための回路/モジュール2032、コーディングレートを選択するための回路/モジュール2034、チャネルの状態を判断するための回路/モジュール2036、ビットの量を判断するための回路/モジュール2038、比較するための回路/モジュール2040、または符号化データを含めるかどうか判断するための回路/モジュール2042のための、本明細書に記載する機能性を提供するために実行されるか、そうでなければ提供するのに使われ得る。

符号化するための回路/モジュール2020は、たとえば、情報を符号化することに関するいくつかの機能を実施するように適合された回路および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、符号化するためのコード2044)を含み得る。いくつかの態様では、符号化するための回路/モジュール2020(たとえば、符号化するための手段)は、たとえば処理回路に相当し得る。

いくつかの態様では、符号化するための回路/モジュール2020は、符号化アルゴリズムを実行し得る。たとえば、符号化するための回路/モジュール2020は、ブロックコーディングアルゴリズムまたはポーラーコーディングアルゴリズムを実施し得る。いくつかの態様では、符号化するための回路/モジュール2020は、図1〜図19および図21〜図27とともに本明細書に記載する符号化動作を実施し得る。符号化するための回路/モジュール2020は次いで、得られた符号化情報を(たとえば、パンクチャするための回路/モジュール2024、メモリデバイス2008、通信インターフェース2002、または何らかの他の構成要素に)出力する。

生成するための回路/モジュール2022は、たとえば、パンクチャパターンを生成することに関するいくつかの機能を実施するように適合された回路および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、生成するためのコード2046)を含み得る。いくつかの態様では、生成するための回路/モジュール2022(たとえば、生成するための手段)は、たとえば処理回路に相当し得る。

いくつかの態様では、生成するための回路/モジュール2022は、マザーコードをパンクチャするためのパンクチャパターンを生成し、かつ/または反復プロセスを介してパンクチャパターンを生成し得る。たとえば、生成するための回路/モジュール2022は、図1〜図19および図21〜図27とともに本明細書に記載するパンクチャパターン生成動作を実施し得る。生成するための回路/モジュール2022は次いで、得られたパンクチャパターンを(たとえば、パンクチャするための回路/モジュール2024、メモリデバイス2008、通信インターフェース2002、または何らかの他の構成要素に)出力する。

パンクチャするための回路/モジュール2024は、たとえば、情報をパンクチャすることに関するいくつかの機能を実施するように適合された回路および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、パンクチャするためのコード2048)を含み得る。いくつかの態様では、パンクチャするための回路/モジュール2024(たとえば、パンクチャするための手段)は、たとえば処理回路に相当し得る。

いくつかの態様では、パンクチャするための回路/モジュール2024は、符号化データをパンクチャすることができる。たとえば、パンクチャするための回路/モジュール2024は、図1〜図19および図21〜図27とともに本明細書に記載するパンクチャ処理動作を実施し得る。パンクチャするための回路/モジュール2024は次いで、得られたパンクチャ済みの情報を(たとえば、出力するための回路/モジュール2026、メモリデバイス2008、通信インターフェース2002、または何らかの他の構成要素に)出力する。

出力するための回路/モジュール2026は、たとえば、情報を出力する(たとえば、送るまたは送信する)ことに関するいくつかの機能を実施するように適合された回路および/またはプログラミング(たとえば、記憶媒体2004に記憶されている、出力するためのコード2050)を含み得る。いくつかの実装形態では、出力するための回路/モジュール2026は、情報を(たとえば、装置2000の、符号化するための回路/モジュール2020、パンクチャするための回路/モジュール2024、メモリデバイス2008、または何らかの他の構成要素から)取得し、情報を処理する(たとえば、情報を送信用に符号化する)ことができる。いくつかのシナリオでは、出力するための回路/モジュール2026は、情報を別のデバイスに送信する別の構成要素(たとえば、送信機2014、通信インターフェース2002、または何らかの他の構成要素)に情報を送る。いくつかのシナリオでは(たとえば、出力するための回路/モジュール2026が送信機を含む場合)、出力するための回路/モジュール2026は、無線周波数シグナリングまたは適用可能な通信媒体に適した何らかの他のタイプのシグナリングを介して、情報を直接別のデバイス(たとえば、最終的な宛先)に送信する。

出力するための回路/モジュール2026(たとえば、出力するための手段、送るための手段、送信するための手段など)は、様々な形をとり得る。いくつかの態様では、出力するための回路/モジュール2026は、たとえば、本明細書で論じられるような処理回路に相当し得る。いくつかの態様では、出力するための回路/モジュール2026は、たとえば、インターフェース(たとえば、バスインターフェース、送信インターフェース、または何らかの他のタイプの信号インターフェース)、通信デバイス、トランシーバ、送信機、または本明細書で論じられるような何らかの他の同様の構成要素に相当し得る。いくつかの実装形態では、通信インターフェース2002は、出力するための回路/モジュール2026および/または出力するためのコード2050を含む。いくつかの実装形態では、出力するための回路/モジュール2026および/または出力するためのコード2050は、情報を送信するように通信インターフェース2002(たとえば、トランシーバまたは送信機)を制御するように構成される。

別の送信が必要とされると判断するための回路/モジュール2028は、たとえば、再送信を実施するかどうかを判断することに関するいくつかの機能を実施するように適合された回路機構および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、別の送信が必要とされると判断するためのコード2052)を含み得る。いくつかの態様では、別の送信が必要とされると判断するための回路/モジュール2028(たとえば、別の送信が必要とされると判断するための手段)は、たとえば、処理回路に対応し得る。

いくつかのシナリオでは、別の送信が必要とされると判断するための回路/モジュール2028は、フィードバック情報を取得することができる。たとえば、別の送信が必要とされると判断するための回路/モジュール2028は、ACKまたはNAKを(たとえば、装置2000の通信インターフェース2002、メモリデバイス2008、または何らかの他の構成要素)から取得し得る。別の送信が必要とされると判断するための回路/モジュール2028は、フィードバックがNAKまたは何らかの他の同様の値である場合、再送信することを選んでよい。別の送信が必要とされると判断するための回路/モジュール2028は次いで、判断の指示を(たとえば、出力するための回路/モジュール2026、メモリデバイス2008、または何らかの他の構成要素に)出力すればよい。

SNRを判断するための回路/モジュール2030は、たとえば、パンクチャパターンを生成する際に使用するためのSNRを判断することに関するいくつかの機能を実施するように適合された回路機構および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、SNRを判断するためのコード2054)を含み得る。いくつかの態様では、SNRを判断するための回路/モジュール2030(たとえば、生成するための手段)は、たとえば処理回路に相当し得る。

いくつかの態様では、SNRを判断するための回路/モジュール2030は、図1〜図19および図21〜図27とともに本明細書に記載するパンクチャパターン生成動作を実施することができる。たとえば、SNRを判断するための回路/モジュール2030は、暫定パンクチャパターンのためのブロックエラーレートが目標ブロックエラーレート以下になるまで、暫定信号対ノイズ比を増大することによって、信号対ノイズ比を判断し得る。SNRを判断するための回路/モジュール2030は次いで、得られたSNRを(たとえば、生成するための回路/モジュール2022、メモリデバイス2008、通信インターフェース2002、または何らかの他の構成要素に)出力する。

ビットエラー確率を判断するための回路/モジュール2032は、たとえば、パンクチャビットの異なる位置についてのビットエラー確率を判断することに関するいくつかの機能を実施するように適合された回路機構および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、ビットエラー確率を判断するためのコード2056)を含み得る。いくつかの態様では、ビットエラー確率を判断するための回路/モジュール2032(たとえば、生成するための手段)は、たとえば処理回路に相当し得る。

いくつかの態様では、ビットエラー確率を判断するための回路/モジュール2032は、図1〜図19および図21〜図27とともに本明細書に記載するように、ビットエラー確率を判断することができる。たとえば、ビットエラー確率を判断するための回路/モジュール2032は、ノイズ分散に基づいてビットエラー確率を判断し得る。いくつかのケースでは、ビットエラー確率の判断は、ガウス近似アルゴリズムまたは密度発展アルゴリズムに基づき得る。ビットエラー確率を判断するための回路/モジュール2032は次いで、得られたパンクチャパターンを(たとえば、生成するための回路/モジュール2022、メモリデバイス2008、通信インターフェース2002、または何らかの他の構成要素に)出力する。

コーディングレートを選択するための回路/モジュール2034は、たとえば、情報を符号化するためのコーディングレートを選択することに関するいくつかの機能を実施するように適合された回路機構および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、コーディングレートを選択するためのコード2058)を含み得る。いくつかの態様では、コーディングレートを選択するための回路/モジュール2034(たとえば、コーディングレートを選択するための手段)は、たとえば処理回路に相当し得る。

コーディングレートを選択するための回路/モジュール2034は、様々な入力に基づいてコーディングレートを選択することができる。たとえば、コーディングレートを選択するための回路/モジュール2034は、目標エラーレート、チャネル状態、または何らかの他の入力に基づいてコーディングレートを選択し得る。したがって、コーディングレートを選択するための回路/モジュール2034は最初に、入力情報を(たとえば、装置2000の、チャネルの状態を判断するための回路/モジュール2036、メモリデバイス2008、または何らかの他の構成要素から)取得し得る。コーディングレートを選択するための回路/モジュール2034はこのように、適切な入力に基づいて、使われるべきコーディングレートを(たとえば、図1〜図19および図21〜図27とともに本明細書において論じるように)判断することができる。コーディングレートを選択するための回路/モジュール2034は次いで、選択の指示を(たとえば、符号化するための回路/モジュール2020、出力するための回路/モジュール2026、ビットの量を判断するための回路/モジュール2038、メモリデバイス2008、エンコーダ、または何らかの他の構成要素に)出力すればよい。

チャネルの状態を判断するための回路/モジュール2036は、たとえば、ある時間期間にわたってチャネルの状態を判断することに関するいくつかの機能を実施するように適合された回路機構および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、チャネルの状態を判断するためのコード2060)を含み得る。いくつかの態様では、チャネルの状態を判断するための回路/モジュール2036(たとえば、チャネルの状態を判断するための手段)は、たとえば処理回路に相当し得る。

いくつかのシナリオでは、チャネルの状態を判断するための回路/モジュール2036は、チャネル測定を呼び出し得る。たとえば、チャネルの状態を判断するための回路/モジュール2036は、チャネルを監視するように、通信インターフェース2002を制御し(かつ、任意選択で、別のデバイスによるチャネル測定についてのパターンを送り)、または装置2000の何らかの他の構成要素を制御することができる。チャネルの状態を判断するための回路/モジュール2036はしたがって、受信された信号情報を取得し、この情報を処理して、少なくとも1つのチャネル推定値を生成し得る。チャネルの状態を判断するための回路/モジュール2036は次いで、チャネル推定値の指示を(たとえば、コーディングレートを選択するための回路/モジュール2034、メモリデバイス2008、または何らかの他の構成要素に)出力すればよい。

ビットの量を判断するための回路/モジュール2038は、たとえば、(たとえば、あらかじめ送信された符号化データのうちの)何個のビットを再送信に使うかを判断することに関するいくつかの機能を実施するように適合された回路機構および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、ビットの量を判断するためのコード2062)を含み得る。いくつかの態様では、ビットの量を判断するための回路/モジュール2038(たとえば、ビットの量を判断するための手段)は、たとえば処理回路に相当し得る。

ビットの量を判断するための回路/モジュール2038は、コーディングレートに基づいてビットの量を判断することができる。したがって、ビットの量を判断するための回路/モジュール2038は、コーディングレート情報を(たとえば、装置2000の、コーディングレートを選択するための回路/モジュール2034、メモリデバイス2008、または何らかの他の構成要素から)取得することができる。ビットの量を判断するための回路/モジュール2038は次いで、コーディングレート情報に基づいて、使うべきビットの数を(たとえば、本明細書において論じるように)算出する。ビットの量を判断するための回路/モジュール2038は次いで、ビットの数の指示を(たとえば、出力するための回路/モジュール2026、メモリデバイス2008、符号化するための回路/モジュール2020、エンコーダ、または何らかの他の構成要素に)出力すればよい。

比較するための回路/モジュール2040は、たとえば、2つの値を比較することに関するいくつかの機能を実施するように適合された回路機構および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、比較するためのコード2064)を含み得る。いくつかの態様では、比較するための回路/モジュール2040(たとえば、比較するための手段)は、たとえば処理回路に相当し得る。

1つのシナリオでは、比較するための回路/モジュール2040は、第1のコーディングレートおよび第2のコーディングレートを(たとえば、コーディングレートを選択するための回路/モジュール2034、メモリデバイス2008、または装置2000の何らかの他の構成要素から)取得する。比較するための回路/モジュール2040は、これらの値のうちのどの1つが、これらの値のうちの他の1つよりも大きいかを(たとえば、減算演算を実施することによって)判断する。比較するための回路/モジュール2040は次いで、この判断の結果を(たとえば、符号化データを含めるかどうか判断するための回路/モジュール2042、メモリデバイス2008、または何らかの他の構成要素に)出力し得る。

符号化データを含めるかどうか判断するための回路/モジュール2042は、たとえば、符号化データを第2の情報に(たとえば、再送信用に)含めるかどうか判断することに関するいくつかの機能を実施するように適合された回路機構および/またはプログラミング(たとえば、記憶媒体2004上に記憶された、符号化データを含めるかどうか判断するためのコード2066)を含み得る。いくつかの態様では、符号化データを含めるかどうかを判断するための回路/モジュール2042(たとえば、符号化データを含めるかどうかを判断するための手段)は、たとえば処理回路に相当し得る。

いくつかのシナリオでは、符号化データを含めるかどうか判断するための回路/モジュール2042は、符号化データを再送信とともに含めるかどうかを判断することができる。たとえば、符号化データを含めるかどうか判断するための回路/モジュール2042は、取得されたコーディングレートが第1の送信のコーディングレート未満かどうかを判断することができる。そうである場合、第2の送信のための目標BLERを満たすために、追加符号化ビットが送信される必要があり得る。符号化データを含めるかどうか判断するための回路/モジュール2042は次いで、上記判断の指示を(たとえば、出力するための回路/モジュール2022、通信インターフェース2002、メモリデバイス2008、または何らかの他の構成要素に)出力すればよい。

第1の例示的プロセス
図21は、本開示のいくつかの態様による、通信のためのプロセス2100を示す。プロセス2100は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス2100は、通信関連動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック2102において、装置(たとえば、エンコーダを含むデバイス)が、データの第1のブロックを符号化して、複数のビットを含む符号化データを生成する。いくつかの態様では、符号化はポーラーコーディングを含み得る。

いくつかの実装形態では、図20の、符号化するための回路/モジュール2020がブロック2102の動作を実施する。いくつかの実装形態では、図20の符号化するためのコード2044が、ブロック2102の動作を実施するために実行される。

ブロック2104において、装置は、複数のビットに関連付けられたビット位置についてのビットエラー確率に基づいて、パンクチャパターンを生成する。パンクチャパターンの生成は、異なる実装形態では異なる形をとり得る。

いくつかの態様では、パンクチャパターンの生成は、第1の暫定パンクチャパターンから最後の暫定パンクチャパターンまで連続して、複数の暫定パンクチャパターンを生成することであって、暫定パンクチャパターンのうちのどの1つの中のパンクチャビットの量も、暫定パンクチャパターンのうちのどの他の1つの中のパンクチャビットの量とは異なる、ことと、最後の暫定パンクチャパターンを最終パンクチャパターンとして選択することとを含み得る。いくつかの態様では、最後の暫定パンクチャパターンの中のパンクチャビットの量は、暫定パンクチャパターンのうちのどの他の1つの中のパンクチャビットの量よりも大きくてよい。いくつかの態様では、第1の暫定パンクチャパターンの生成は、パンクチャビットについての複数の位置に基づいて複数のブロックエラーレートを算出すること(ブロックエラーレートの算出)と、ブロックエラーレートのうちの最低ブロックエラーレートを識別すること(最低ブロックエラーレートの識別)と、最低ブロックエラーレートに基づいて第1の暫定パンクチャパターンを識別することとを含み得る。

いくつかの態様では、パンクチャパターンの生成は、第1の暫定パンクチャパターンを生成することと、第1の暫定パンクチャパターンの生成の後で第2の暫定パンクチャパターンを生成することとを含み得る。いくつかの態様では、第1の暫定パンクチャパターンの生成は、第1のノイズ分散を判断することと、第1のパンクチャビットについての複数の位置に基づいて、複数の第1のブロックエラーレートを算出することであって、各第1のブロックエラーレートは第1のノイズ分散に基づき得る、こととを含み得る。いくつかの態様では、第2の暫定パンクチャパターンの生成は、第1のノイズ分散とは異なる第2のノイズ分散を判断することと、第2のパンクチャビットについての複数の位置に基づいて、複数の第2のブロックエラーレートを算出することであって、各第2のブロックエラーレートは第2のノイズ分散に基づき得る、こととを含み得る。

いくつかの態様では、パンクチャパターンの生成は、第1の信号対ノイズ比の第1のノイズ分散を判断することと、第1のノイズ分散に基づいて、ビットエラー確率の第1のサブセットを判断することと、ビットエラー確率の第1のサブセットに基づいて、第1の暫定パンクチャパターンを生成することと、第1の信号対ノイズ比とは異なる第2の信号対ノイズ比の第2のノイズ分散を判断することと、第2のノイズ分散に基づいて、ビットエラー確率の第2のサブセットを判断することと、第1の暫定パンクチャパターンおよびビットエラー確率の第2のサブセットに基づいて、第2の暫定パンクチャパターンを生成することとを含み得る。いくつかの態様では、プロセス2100は、第1の暫定パンクチャパターンのための第1のブロックエラーレートが目標ブロックエラーレート以下になるまで暫定の第1の信号対ノイズ比を増大することによって、第1の信号対ノイズ比を判断することと、第2の暫定パンクチャパターンのための第2のブロックエラーレートが目標ブロックエラーレート以下になるまで暫定の第2の信号対ノイズ比を増大することによって、第2の信号対ノイズ比を判断することとをさらに含み得る。いくつかの態様では、各ビットエラー確率の判断は、ガウス近似アルゴリズムに基づき得る。いくつかの態様では、各ビットエラー確率の判断は、密度発展アルゴリズムに基づき得る。

いくつかの態様では、パンクチャパターンの生成は、複数の暫定パンクチャパターンを生成することと、暫定パンクチャパターンに基づいて複数のブロックエラーレートを判断することと、暫定パンクチャパターンのうちのある暫定パンクチャパターンを、ブロックエラーレートのうちの最低ブロックエラーレートに関連付けられているものとして識別することと、識別された暫定パンクチャパターンを最終パンクチャパターンとして選択することとを含み得る。

いくつかの態様では、パンクチャパターンの生成は、複数の暫定パンクチャパターンのための対応するブロックエラーレート(BLER)を、ビットエラー確率に基づいて判断することと、暫定パンクチャパターンのうちの1つを、最低ブロックエラーレートを有するものとして識別することと、識別された暫定パンクチャパターンを最終パンクチャパターンとして選択することとを含み得る。

いくつかの実装形態では、図20の生成するための回路/モジュール2022がブロック2104の動作を実施する。いくつかの実装形態では、図20の生成するためのコード2046が、ブロック2104の動作を実施するために実行される。

ブロック2106において、装置は、ブロック2104のパンクチャパターンに従って、複数のビットからなる部分をパンクチャして、データの第2のブロックを生成する。

いくつかの実装形態では、図20のパンクチャするための回路/モジュール2024がブロック2106の動作を実施する。いくつかの実装形態では、図20のパンクチャするためのコード2048が、ブロック2106の動作を実施するために実行される。

ブロック2108において、装置は、データの第2のブロックを含む第1の情報を送信する。

いくつかの実装形態では、図20の出力するための回路/モジュール2026がブロック2108の動作を実施する。いくつかの実装形態では、図20の出力するためのコード2050が、ブロック2108の動作を実施するために実行される。

ブロック2110において、装置は、別の送信が必要とされると判断する。たとえば、装置は、第1の送信を受信した別の装置からNAKを受信し得る。

いくつかの実装形態では、図20の、別の送信が必要とされると判断するための回路/モジュール2028が、ブロック2110の動作を実施する。いくつかの実装形態では、図20の、別の送信が必要とされると判断するためのコード2052が、ブロック2110の動作を実施するために実行される。

ブロック2112において、装置は、ブロック2110の判断の結果として第2の情報を送信する。いくつかの態様では、第2の情報は、ブロック2106からの、複数のビットからなる部分を含み得る。

いくつかの実装形態では、図20の出力するための回路/モジュール2026がブロック2112の動作を実施する。いくつかの実装形態では、図20の出力するためのコード2050が、ブロック2112の動作を実施するために実行される。

いくつかの態様では、プロセス2100は、第2の情報の送信のための目標エラーレートを満たすために第1のコーディングレートを選択することをさらに含み得る。この場合、第1のデータは、第1のコーディングレートに従って符号化され得る。いくつかの態様では、プロセス2100は、ある時間期間にわたる、チャネルについての信号対ノイズ比(SNR)を判断することをさらに含み得る。この場合、第1のコーディングレートは、SNRに基づいて選択され得る。いくつかの態様では、プロセス2100は、第1の情報の送信のための目標エラーレートを満たすために第2のコーディングレートを選択することをさらに含み得る。この場合、第1の情報は、第2のコーディングレートに従って送信され得る。

いくつかの態様では、第2の情報は、符号化データのある部分をさらに含み得る。いくつかの態様では、繰返し情報は、符号化パリティ情報の少なくとも一部分を含み得る。いくつかの態様では、プロセス2100は、第1の情報の送信のための第1のコーディングレートを第2の情報の送信のための第2のコーディングレートと比較することと、比較に基づいて、第2の情報の中で符号化データを送信するかどうかを判断することとをさらに含み得る。いくつかの態様では、プロセス2100は、第2の情報の送信のためのコーディングレートに基づいて、符号化データ用のビットの量を判断することをさらに含み得る。

いくつかの態様では、プロセス2100は、上記特徴のどの組合せも含み得る。

第2の例示的プロセス
図22は、本開示のいくつかの態様による、通信のためのプロセス2200を示す。プロセス2200の1つまたは複数の態様は、図21のプロセス2100とともに(たとえば、それに加えて、またはその一部として)使われ得る。たとえば、プロセス2200は、少なくともいくつかの態様では、図21のブロック2104に対応し得る。プロセス2200は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス2200は、通信関連動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック2202において、装置(たとえば、エンコーダを含むデバイス)が、第1の暫定パンクチャパターンのための第1のブロックエラーレートが目標ブロックエラーレート以下になるまで暫定の第1の信号対ノイズ比を増大することによって、第1の信号対ノイズ比を判断する。

いくつかの実装形態では、図20の、SNRを判断するための回路/モジュール2030がブロック2202の動作を実施する。いくつかの実装形態では、図20の、SNRを判断するためのコード2054が、ブロック2202の動作を実施するために実行される。

ブロック2204において、装置は、第1の信号対ノイズ比の第1のノイズ分散を判断する。

いくつかの実装形態では、図20の、SNRを判断するための回路/モジュール2030がブロック2204の動作を実施する。いくつかの実装形態では、図20の、SNRを判断するためのコード2054が、ブロック2204の動作を実施するために実行される。

ブロック2206において、装置は、第1のノイズ分散に基づいて、ビットエラー確率の第1のサブセット(たとえば、図21のブロック2104のビットエラー確率のサブセット)を判断する。

いくつかの実装形態では、図20の、ビットエラー確率を判断するための回路/モジュール2032がブロック2206の動作を実施する。いくつかの実装形態では、図20の、ビットエラー確率を判断するためのコード2056が、ブロック2206の動作を実施するために実行される。

ブロック2208において、装置は、ビットエラー確率の第1のサブセットに基づいて、第1の暫定パンクチャパターンを生成する。

いくつかの実装形態では、図20の生成するための回路/モジュール2022がブロック2208の動作を実施する。いくつかの実装形態では、図20の生成するためのコード2046が、ブロック2208の動作を実施するために実行される。

ブロック2210において、装置は、第2の暫定パンクチャパターンのための第2のブロックエラーレートが目標ブロックエラーレート以下になるまで暫定の第2の信号対ノイズ比を増大することによって、第2の信号対ノイズ比を判断する。いくつかの態様では、第2の信号対ノイズ比は、第1の信号対ノイズ比とは異なってよい。

いくつかの実装形態では、図20の、SNRを判断するための回路/モジュール2030がブロック2210の動作を実施する。いくつかの実装形態では、図20の、SNRを判断するためのコード2054が、ブロック2210の動作を実施するために実行される。

ブロック2212において、装置は、第2の信号対ノイズ比の第2のノイズ分散を判断する。

いくつかの実装形態では、図20の、SNRを判断するための回路/モジュール2030がブロック2212の動作を実施する。いくつかの実装形態では、図20の、SNRを判断するためのコード2054が、ブロック2212の動作を実施するために実行される。

ブロック2214において、装置は、第2のノイズ分散に基づいて、ビットエラー確率の第2のサブセット(たとえば、図21のブロック2104のビットエラー確率のサブセット)を判断する。

いくつかの実装形態では、図20の、ビットエラー確率を判断するための回路/モジュール2032がブロック2214の動作を実施する。いくつかの実装形態では、図20の、ビットエラー確率を判断するためのコード2056が、ブロック2214の動作を実施するために実行される。

ブロック2216において、装置は、第1の暫定パンクチャパターンおよびビットエラー確率の第2のサブセットに基づいて、第2の暫定パンクチャパターンを生成する。

いくつかの実装形態では、図20の生成するための回路/モジュール2022がブロック2216の動作を実施する。いくつかの実装形態では、図20の生成するためのコード2046が、ブロック2216の動作を実施するために実行される。

いくつかの態様では、プロセス2200は、上記特徴のどの組合せも含み得る。

第3の例示的プロセス
図23は、本開示のいくつかの態様による、通信のためのプロセス2300を示す。プロセス2300の1つまたは複数の態様は、図21のプロセス2100とともに(たとえば、それに加えて、またはその一部として)使われ得る。たとえば、プロセス2300は、少なくともいくつかの態様では、図21のブロック2102に対応し得る。プロセス2300は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス2300は、通信関連動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック2302において、装置(たとえば、エンコーダを含むデバイス)が、第2の情報の送信(たとえば、図21のブロック2112の送信)用の目標ブロックエラーレートを満たすために第1のコーディングレートを選択する。

いくつかの実装形態では、図20の、コーディングレートを選択するための回路/モジュール2034がブロック2302の動作を実施する。いくつかの実装形態では、図20の、コーディングレートを選択するためのコード2058が、ブロック2302の動作を実施するために実行される。

ブロック2304において、装置は、第1のコーディングレートに従って、データの第1のブロックを符号化する(たとえば、図21のブロック2102の符号化)。

いくつかの実装形態では、図20の、符号化するための回路/モジュール2020がブロック2304の動作を実施する。いくつかの実装形態では、図20の符号化するためのコード2044が、ブロック2304の動作を実施するために実行される。

いくつかの態様では、プロセス2300は、上記特徴のどの組合せも含み得る。

第4の例示的プロセス
図24は、本開示のいくつかの態様による、通信のためのプロセス2400を示す。プロセス2400の1つまたは複数の態様は、図21のプロセス2100とともに(たとえば、それに加えて、またはその一部として)使われ得る。たとえば、プロセス2400は、少なくともいくつかの態様では、図21のブロック2102に対応し得る。プロセス2400は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス2400は、通信関連動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック2402において、装置(たとえば、エンコーダを含むデバイス)が、ある時間期間にわたるチャネルの状態を判断する。

いくつかの実装形態では、図20の、チャネルの状態を判断するための回路/モジュール2036がブロック2402の動作を実施する。いくつかの実装形態では、図20の、チャネルの状態を判断するためのコード2060が、ブロック2402の動作を実施するために実行される。

ブロック2404において、装置は、チャネルの状態に基づいて第1のコーディングレートを選択する。たとえば、図23のブロック2302の第1のコーディングレートは、ブロック2402において判断されたチャネル状態に基づいて算出され得る。したがって、目標ブロックエラーレートを満たすための第1のコーディングレートの選択は、チャネル状態に基づき得る。

いくつかの実装形態では、図20の、コーディングレートを選択するための回路/モジュール2034がブロック2404の動作を実施する。いくつかの実装形態では、図20の、コーディングレートを選択するためのコード2058が、ブロック2404の動作を実施するために実行される。

いくつかの態様では、プロセス2400は、上記特徴のどの組合せも含み得る。

第5の例示的プロセス
図25は、本開示のいくつかの態様による、通信のためのプロセス2500を示す。プロセス2500の1つまたは複数の態様は、図21のプロセス2100とともに(たとえば、それに加えて、またはその一部として)使われ得る。たとえば、プロセス2500は、少なくともいくつかの態様では、図21のブロック2106および2108に対応し得る。プロセス2500は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス2500は、通信関連動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック2502において、装置(たとえば、エンコーダを含むデバイス)が、第1の情報の送信のための目標エラーレートを満たすために第2のコーディングレートを選択する。たとえば、このコーディングレートは、マザーコードに適用されるべきパンクチャ処理(たとえば、図21のブロック2106のパンクチャ処理)を判断するのに使われ得る。いくつかの態様では、第1の情報の送信のための目標ブロックエラーレートは、第2の情報の送信のための目標ブロックエラーレートとは異なってよい。

いくつかの実装形態では、図20の、コーディングレートを選択するための回路/モジュール2034がブロック2502の動作を実施する。いくつかの実装形態では、図20の、コーディングレートを選択するためのコード2058が、ブロック2502の動作を実施するために実行される。

ブロック2504において、装置は、第2のコーディングレートに従って第1の情報を送信する。たとえば、この送信は、図21のブロック2108の送信に対応し得る。

いくつかの実装形態では、図20の出力するための回路/モジュール2026がブロック2504の動作を実施する。いくつかの実装形態では、図20の出力するためのコード2050が、ブロック2504の動作を実施するために実行される。

いくつかの態様では、プロセス2500は、上記特徴のどの組合せも含み得る。

第6の例示的プロセス
図26は、本開示のいくつかの態様による、通信のためのプロセス2600を示す。プロセス2600の1つまたは複数の態様は、図21のプロセス2100とともに(たとえば、それに加えて、またはその一部として)使われ得る。たとえば、プロセス2600は、少なくともいくつかの態様では、図21のブロック2112に対応し得る。プロセス2600は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス2600は、通信関連動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック2602において、装置(たとえば、エンコーダを含むデバイス)が、第2の情報(たとえば、図21のブロック2112の第2の情報)の送信のためのコーディングレートを選択する。いくつかの態様では、この選択は、チャネル品質指示(CQI)フィードバックに基づき得る。いくつかの態様では、第2の情報は、符号化データの少なくとも一部分(たとえば、図21のブロック2102の符号化データの少なくとも一部分)を含み得る。

いくつかの実装形態では、図20の、コーディングレートを選択するための回路/モジュール2034がブロック2602の動作を実施する。いくつかの実装形態では、図20の、コーディングレートを選択するためのコード2058が、ブロック2602の動作を実施するために実行される。

ブロック2604において、装置は、符号化データの少なくとも一部分のためのビットの量を判断する。いくつかの態様では、この判断は、第2の情報の送信のためのコーディングレートに基づき得る。たとえば、コーディングレートが追加ビットを認める場合、追加符号化データビットが、図21のブロック2212における第2の情報の送信に含められてよい。

いくつかの実装形態では、図20の、ビットの量を判断するための回路/モジュール2038がブロック2604の動作を実施する。いくつかの実装形態では、図20の、ビットの量を判断するためのコード2062が、ブロック2604の動作を実施するために実行される。

いくつかの態様では、プロセス2600は、上記特徴のどの組合せも含み得る。

第7の例示的プロセス
図27は、本開示のいくつかの態様による、通信のためのプロセス2700を示す。プロセス2700の1つまたは複数の態様は、図21のプロセス2100とともに(たとえば、それに加えて、またはその一部として)使われ得る。たとえば、プロセス2700は、少なくともいくつかの態様では、図21のブロック2112に対応し得る。プロセス2700は、UE、TRP、gNB、アクセス端末、基地局、または(符号化を行う)他の何らかの適切な装置の中に位置する場合がある処理回路(たとえば、図20の処理回路2010)内で起こり得る。当然、本開示の範囲内の様々な態様では、プロセス2700は、通信関連動作をサポートすることが可能な任意の適切な装置によって実装され得る。

ブロック2702において、装置(たとえば、エンコーダを含むデバイス)が、第1の情報の送信のための第1のコーディングレートを、第2の情報の送信のための第2のコーディングレートと比較する。たとえば、図23のブロック2302のコーディングレートが、図25のブロック2502の第2のコーディングレートと比較され得る。

いくつかの実装形態では、図20の比較するための回路/モジュール2040がブロック2702の動作を実施する。いくつかの実装形態では、図20の比較するためのコード2064が、ブロック2702の動作を実施するために実行される。

ブロック2704において、装置は、ブロック2702の比較に基づいて、符号化データの少なくとも一部分を第2の情報に含めるかどうかを判断する。たとえば、装置は、第2のコーディングレートが第1のコーディングレート未満の場合、符号化データの少なくとも一部分(たとえば、図26のブロック2604からの少なくとも一部分)を送信してよい。

いくつかの実装形態では、図20の、符号化データを含めるかどうかを判断するための回路/モジュール2042が、ブロック2704の動作を実施する。いくつかの実装形態では、図20の、符号化データを含めるかどうかを判断するためのコード2066が、ブロック2704の動作を実施するために実行される。

いくつかの態様では、プロセス2700は、上記特徴のどの組合せも含み得る。

追加態様
本明細書に記載する例は、本開示のいくつかの概念を例示するために提供される。これらは本質的に例示にすぎず、他の例が本開示および添付の請求項の範囲内に収まることがあることを当業者は理解するであろう。本明細書の教示に基づいて、本明細書で開示される態様は他の任意の態様から独立して実装されることがあり、これらの態様のうちの2つ以上は様々な方法で結合されることがあることを、当業者は理解されたい。たとえば、本明細書に記載された任意の数の態様を使用して、装置が実装されてよく、または方法が実践されてよい。さらに、本明細書に記載する態様のうちの1つもしくは複数に加えて、または、それら以外の他の構造、機能性、または構造および機能性を使用して、そのような装置を実装し、またはそのような方法を実践することができる。

当業者は容易に理解するであろうが、本開示全体にわたって説明された様々な態様は、任意の適切な電気通信システム、ネットワークアーキテクチャ、および通信規格に拡張され得る。例として、様々な態様は、まだ定義されていない規格により記述されるものを含めて、ワイドエリアネットワーク、ピアツーピアネットワーク、ローカルエリアネットワーク、他の適切なシステム、またはこれらの任意の組合せに適用され得る。

多くの態様について、たとえばコンピューティングデバイスの要素によって実施されるべき、動作のシーケンスに関して説明している。本明細書で説明する様々なアクションは、特定の回路、たとえば中央処理ユニット(CPU)、グラフィック処理ユニット(GPU)、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、または様々な他のタイプの汎用もしくは専用のプロセッサもしくは回路によって、1つまたは複数のプロセッサによって実行されるプログラム命令によって、あるいは両方の組合せによって実施され得ることが認識されよう。加えて、本明細書で説明するこれらの動作のシーケンスは、実行の際に関連するプロセッサに本明細書で説明する機能性を実施させることになる、コンピュータ命令の対応するセットをその中に記憶させた、コンピュータ可読記憶媒体の任意の形で完全に具現化されると考えることができる。したがって、本開示の様々な態様は、そのすべてが特許請求される主題の範囲内に入ることが企図されているいくつかの異なる形で具現され得る。加えて、本明細書で説明する態様ごとに、任意のそのような態様の対応する形態について、たとえば、説明するアクションを実施する「ように構成された論理」として本明細書で説明する場合がある。

当業者は、情報および信号が、様々な異なる技術および技法のいずれかを使用して表され得ることを諒解するであろう。たとえば、上記の説明全体にわたって言及されることがあるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表される場合がある。

さらに、当業者は、本明細書で開示する態様に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装されてよいことを諒解されよう。ハードウェアとソフトウェアとのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明した。そのような機能が、ハードウェアとして実装されるのか、またはソフトウェアとして実装されるのかは、特定の適用例および全体的なシステムに課される設計制約によって決まる。当業者は、説明した機能性を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。

上で示された構成要素、ステップ、特徴、および/または機能のうちの1つまたは複数は、単一の構成要素、ステップ、特徴もしくは機能として再構成され、かつ/もしくは結合されることがあり、またはいくつかの構成要素、ステップ、もしくは機能において具現化されることがある。本明細書で開示する新規の特徴から逸脱することなく、追加の要素、構成要素、ステップ、および/または機能が追加され得る。上で示された装置、デバイス、および/または構成要素は、本明細書で説明する方法、特徴、またはステップの1つまたは複数を実施するように構成され得る。また、本明細書で説明する新規のアルゴリズムは、ソフトウェアに効率的に実装されることがあり、かつ/またはハードウェアに組み込まれることがある。

開示された方法におけるステップの特定の順序または階層は、例示的なプロセスの例示であることを理解されたい。設計上の選好に基づいて、方法におけるステップの特定の順序または階層が再構成されてよいことが理解される。添付の方法の請求項は、様々なステップの要素を例示的な順序で提示したものであり、請求項において特に記載されていない限り、提示された特定の順序または階層に限定されることを意図するものではない。

本明細書で開示した態様に関連して説明した方法、シーケンス、またはアルゴリズムは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはそれら2つの組合せにおいて具現化され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で既知の任意の他の形の記憶媒体内に存在することができる。記憶媒体の例は、プロセッサが記憶媒体から情報を読み取ることができ、かつ記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体は、プロセッサと一体化してよい。

「例示的」という語は、本明細書では「例、事例、または例示として機能すること」を意味するために使用される。本明細書で「例示的」と記載されている任意の態様は、必ずしも他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、すべての態様が論じられた特徴、利点、または動作モードを含むことを必要としない。

本明細書において使用される用語は、特定の態様のみを説明することを目的としており、態様を限定するものではない。本明細書で使用する単数形「a」、「an」、および「the」は、文脈が別段明確に示さない限り、複数形も含むものとする。「備える(comprises)」、「備えること(comprising)」、「含む(includes)」または「含むこと(including)」という用語は、本明細書で使用されるとき、述べられた特徴、整数、ステップ、動作、要素、または構成要素の存在を明示するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループの存在または追加を除外しないことがさらに理解されよう。さらに、「または」という用語は、ブール演算子「OR」と同じ意味を有し、すなわち、「いずれか」および「両方」の可能性を含み、別段に明記されていない限り、「排他的論理和」(「XOR」)に限定されないことを理解されたい。2つの隣接する語の間の記号「/」は、別段に明記されていない限り、「または」と同じ意味を有することも理解されたい。さらに、「〜に接続される」、「〜に結合される」、または「〜と通信している」などの句は、別段に明記されていない限り、直接の接続に限定されない。

本明細書において「第1の」、「第2の」などの呼称を使用する、要素へのいかなる言及も、一般に、それらの要素の数量または順序を限定しない。むしろ、これらの呼称は、本明細書では、2つ以上の要素または要素の例を区別する好都合な方法として使用され得る。したがって、第1の要素および第2の要素への言及は、そこで2つの要素だけが使用され得ること、または第1の要素が何らかの形で第2の要素に先行しなければならないことを意味しない。また、別段に記載されていない限り、要素のセットは、1つまたは複数の要素を含み得る。加えて、説明または特許請求の範囲において使用される「a、b、またはcのうちの少なくとも1つ」または「a、b、またはcのうちの1つまたは複数」という形態の用語は、「aもしくはbもしくはc、またはこれらの要素の任意の組合せ」を意味する。たとえば、この用語は、a、またはb、またはc、またはaおよびb、またはaおよびc、またはaおよびbおよびc、または2a、または2b、または2c、または2aおよびbなどを含み得る。

本明細書で使用する「判断すること」という用語は、多種多様なアクションを包含する。たとえば、「判断すること」は、算出すること、計算すること、処理すること、導出すること、調査すること、検索すること(たとえば、テーブル、データベース、または別のデータ構造を検索すること)、確認することなどを含み得る。また、「判断すること」は、受信すること(たとえば、情報を受信すること)、アクセスすること(たとえば、メモリ内のデータにアクセスすること)などを含み得る。また、「判断すること」は、解決すること、選択すること、選出すること、確立することなどを含み得る。

上記の開示は例示的な態様を示すが、添付の特許請求の範囲から逸脱することなく、本明細書において様々な変更および修正が行われ得ることに留意されたい。本明細書で説明する態様による方法クレームの機能、ステップまたはアクションは、別段に明記されていない限り、特定の順序で実施される必要はない。さらに、要素は、単数形で説明または請求される場合があるが、単数形への限定が明示的に述べられていない限り、複数形が企図される。

100 ワイヤレス通信システム、システム
102 第1のUE、UE
104 第2のUE、UE
106 送受信ポイント(TRP)
108 コアネットワーク
110 インターネットサービスプロバイダ(ISP)
112 デバイス間(D2D)リンク
114 エンコーダ
200 ワイヤレス通信システム
202 第1のワイヤレス通信デバイス
204 第2のワイヤレス通信デバイス
206 通信チャネル、チャネル
210 情報ソース
212 エンコーダ
214 デコーダ
216 情報シンク
220 ビットエラー確率に基づいてパンクチャパターンを判断するためのモジュール
222 判断されたパンクチャパターンを使って符号化データをパンクチャするためのモジュール
224 第1の送信用に復号するためのモジュール
302 バイナリ入力離散無記憶チャネル
308 有効チャネル
1902 エンコーダ
1904 デコーダ
1910 第1の送信に含まれていなかった、パンクチャされた情報を含む再送信でポーラーコーディングするためのモジュール
1914 再送信中で受信された、パンクチャされた情報を使って、第1の送信からの情報を復号するためのモジュール
1916 インターフェース
1918 インターフェース
1920 インターフェース
1922 インターフェース
2000 装置
2002 通信インターフェース
2004 記憶媒体
2006 ユーザインターフェース
2008 メモリデバイス
2010 処理回路
2012 アンテナ
2014 送信機
2016 受信機
2020 符号化するための回路/モジュール
2022 生成するための回路/モジュール
2024 パンクチャするための回路/モジュール
2026 出力するための回路/モジュール
2028 別の送信が必要とされると判断するための回路/モジュール
2030 SNRを判断するための回路/モジュール
2032 ビットエラー確率を判断するための回路/モジュール
2034 コーディングレートを選択するための回路/モジュール
2036 チャネルの状態を判断するための回路/モジュール
2038 ビットの量を判断するための回路/モジュール
2040 比較するための回路/モジュール
2042 符号化データを含めるかどうか判断するための回路/モジュール
2044 符号化するためのコード
2046 生成するためのコード
2048 パンクチャするためのコード
2050 出力するためのコード
2052 別の送信が必要とされると判断するためのコード
2054 SNRを判断するためのコード
2056 ビットエラー確率を判断するためのコード
2058 コーディングレートを選択するためのコード
2060 チャネルの状態を判断するためのコード
2062 ビットの量を判断するためのコード
2064 比較するためのコード
2066 符号化データを含めるかどうか判断するためのコード

Claims (30)

1. 通信の方法であって、
   データの第1のブロックを符号化して、複数のビットを含む符号化データを生成するステップと、
   前記複数のビットに関連付けられたビット位置についてのビットエラー確率に基づいて、パンクチャパターンを生成するステップと、
   前記パンクチャパターンに従って、前記複数のビットからなる部分をパンクチャして、データの第2のブロックを生成するステップと、
   データの前記第2のブロックを含む第1の情報を送信するステップと、
   別の送信が必要とされると判断するステップと、
   前記複数のビットからなる前記部分を含む第2の情報を送信するステップであって、前記第2の情報は、前記判断の結果として送信される、ステップとを含む方法。
2. 前記パンクチャパターンの前記生成は、
   第1の暫定パンクチャパターンから最後の暫定パンクチャパターンまで連続して、複数の暫定パンクチャパターンを生成するステップであって、前記暫定パンクチャパターンのうちのどの1つの中のパンクチャビットの量も、前記暫定パンクチャパターンのうちのどの他の1つの中のパンクチャビットの量とは異なる、ステップと、
   前記最後の暫定パンクチャパターンを最終パンクチャパターンとして選択するステップとを含む、請求項1に記載の方法。
3. 前記最後の暫定パンクチャパターンの中のパンクチャビットの量は、前記暫定パンクチャパターンのうちのどの他の1つの中のパンクチャビットの量よりも大きい、請求項2に記載の方法。
4. 前記第1の暫定パンクチャパターンの前記生成は、
   パンクチャビットについての複数の位置に基づいて、複数のブロックエラーレートを算出するステップと、
   前記ブロックエラーレートのうちの最低ブロックエラーレートを識別するステップと、
   前記最低ブロックエラーレートに基づいて前記第1の暫定パンクチャパターンを識別するステップとを含む、請求項2に記載の方法。
5. 前記パンクチャパターンの前記生成は、
   第1の暫定パンクチャパターンを生成するステップと、
   前記第1の暫定パンクチャパターンの前記生成の後で第2の暫定パンクチャパターンを生成するステップとを含む、請求項1に記載の方法。
6. 前記第1の暫定パンクチャパターンの前記生成は、
   第1のノイズ分散を判断するステップと、
   第1のパンクチャビットについての複数の位置に基づいて、複数の第1のブロックエラーレートを算出するステップであって、各第1のブロックエラーレートは、前記第1のノイズ分散に基づく、ステップとを含む、請求項5に記載の方法。
7. 前記第2の暫定パンクチャパターンの前記生成は、
   前記第1のノイズ分散とは異なる第2のノイズ分散を判断するステップと、
   第2のパンクチャビットについての複数の位置に基づいて、複数の第2のブロックエラーレートを算出するステップであって、各第2のブロックエラーレートは前記第2のノイズ分散に基づく、ステップとを含む、請求項6に記載の方法。
8. 前記パンクチャパターンの前記生成は、
   第1の信号対ノイズ比の第1のノイズ分散を判断するステップと、
   前記第1のノイズ分散に基づいて、前記ビットエラー確率の第1のサブセットを判断するステップと、
   前記ビットエラー確率の前記第1のサブセットに基づいて、第1の暫定パンクチャパターンを生成するステップと、
   前記第1の信号対ノイズ比とは異なる第2の信号対ノイズ比の第2のノイズ分散を判断するステップと、
   前記第2のノイズ分散に基づいて、前記ビットエラー確率の第2のサブセットを判断するステップと、
   前記第1の暫定パンクチャパターンおよび前記ビットエラー確率の前記第2のサブセットに基づいて、第2の暫定パンクチャパターンを生成するステップとを含む、請求項1に記載の方法。
9. 前記第1の暫定パンクチャパターンのための第1のブロックエラーレートが目標ブロックエラーレート以下になるまで暫定の第1の信号対ノイズ比を増大することによって、前記第1の信号対ノイズ比を判断するステップと、
   前記第2の暫定パンクチャパターンのための第2のブロックエラーレートが前記目標ブロックエラーレート以下になるまで暫定の第2の信号対ノイズ比を増大することによって、前記第2の信号対ノイズ比を判断するステップとをさらに含む、請求項8に記載の方法。
10. 各ビットエラー確率の前記判断はガウス近似アルゴリズムに基づく、請求項8に記載の方法。
11. 各ビットエラー確率の前記判断は密度発展アルゴリズムに基づく、請求項8に記載の方法。
12. 前記パンクチャパターンの前記生成は、
    複数の暫定パンクチャパターンを生成するステップと、
    前記暫定パンクチャパターンに基づいて複数のブロックエラーレートを判断するステップと、
    前記暫定パンクチャパターンのうちのある暫定パンクチャパターンを、前記ブロックエラーレートのうちの最低ブロックエラーレートに関連付けられているものとして識別するステップと、
    前記識別された暫定パンクチャパターンを最終パンクチャパターンとして選択するステップとを含む、請求項1に記載の方法。
13. 前記符号化はポーラーコーディングを含む、請求項1に記載の方法。
14. 前記第2の情報の前記送信のための目標ブロックエラーレートを満たすために第1のコーディングレートを選択するステップをさらに含み、
    データの前記第1のブロックの前記符号化は、前記第1のコーディングレートに基づく、請求項1に記載の方法。
15. ある時間期間にわたってチャネルの状態を判断するステップをさらに含み、
    前記第1のコーディングレートは、前記チャネルの前記状態に基づいて選択される、請求項14に記載の方法。
16. 前記第1の情報の前記送信のための目標ブロックエラーレートを満たすために第2のコーディングレートを選択するステップをさらに含み、
    前記第1の情報は前記第2のコーディングレートに従って送信される、請求項14に記載の方法。
17. 前記第1の情報の前記送信のための前記目標ブロックエラーレートは、前記第2の情報の前記送信のための前記目標ブロックエラーレートとは異なる、請求項16に記載の方法。
18. 前記第2の情報は、前記符号化データの少なくとも一部分をさらに含む、請求項1に記載の方法。
19. 前記第2の情報の前記送信のためのコーディングレートに基づいて、前記符号化データの前記少なくとも一部分についてのビットの量を判断するステップをさらに含む、請求項18に記載の方法。
20. 前記第1の情報の前記送信のための第1のコーディングレートを前記第2の情報の前記送信のための第2のコーディングレートと比較するステップと、
    前記比較に基づいて、前記符号化データの少なくとも一部分を前記第2の情報に含めるかどうかを判断するステップとをさらに含む、請求項1に記載の方法。
21. 通信のための装置であって、
    メモリと、
    前記メモリに結合されたプロセッサとを備え、
    前記プロセッサおよび前記メモリは、
    データの第1のブロックを符号化して、複数のビットを含む符号化データを生成することと、
    前記複数のビットに関連付けられたビット位置についてのビットエラー確率に基づいて、パンクチャパターンを生成することと、
    前記パンクチャパターンに従って、前記複数のビットからなる部分をパンクチャして、データの第2のブロックを生成することと、
    データの前記第2のブロックを含む第1の情報を送信することと、
    別の送信が必要とされると判断することと、
    前記複数のビットからなる前記部分を含む第2の情報を送信することであって、前記第2の情報は、前記判断の結果として送信される、こととを行うように構成される、装置。
22. 前記パンクチャパターンの前記生成は、
    第1の暫定パンクチャパターンから最後の暫定パンクチャパターンまで連続した、複数の暫定パンクチャパターンの生成であって、前記暫定パンクチャパターンのうちのどの1つの中のパンクチャビットの量も、前記暫定パンクチャパターンのうちのどの他の1つの中のパンクチャビットの量とは異なる、生成と、
    最終パンクチャパターンとしての、前記最後の暫定パンクチャパターンの選択とを含む、請求項21に記載の装置。
23. 前記第1の暫定パンクチャパターンの前記生成は、
    パンクチャビットについての複数の位置に基づく、複数のブロックエラーレートの算出と、
    前記ブロックエラーレートのうちの最低ブロックエラーレートの識別と、
    前記最低ブロックエラーレートに基づく、前記第1の暫定パンクチャパターンの識別とを含む、請求項22に記載の装置。
24. 前記パンクチャパターンの前記生成は、
    第1の暫定パンクチャパターンの生成と、
    前記第1の暫定パンクチャパターンの前記生成の後の、第2の暫定パンクチャパターンの生成とを含む、請求項1に記載の装置。
25. 前記第1の暫定パンクチャパターンの前記生成は、第1のノイズ分散を判断することと、第1のパンクチャビットについての複数の位置に基づいて、複数の第1のブロックエラーレートを算出することであって、各第1のブロックエラーレートは、前記第1のノイズ分散に基づく、こととを含み、
    前記第2の暫定パンクチャパターンの前記生成は、前記第1のノイズ分散とは異なる第2のノイズ分散を判断することと、第2のパンクチャビットについての複数の位置に基づいて、複数の第2のブロックエラーレートを算出することであって、各第2のブロックエラーレートは前記第2のノイズ分散に基づく、こととを含む、請求項24に記載の装置。
26. 通信のための装置であって、
    データの第1のブロックを符号化して、複数のビットを含む符号化データを生成するための手段と、
    前記複数のビットに関連付けられたビット位置についてのビットエラー確率に基づいて、パンクチャパターンを生成するための手段と、
    前記パンクチャパターンに従って、前記複数のビットからなる部分をパンクチャして、データの第2のブロックを生成するための手段と、
    データの前記第2のブロックを含む第1の情報を送信するための手段と、
    別の送信が必要とされると判断するための手段とを備え、
    送信するための前記手段は、前記複数のビットからなる前記部分を含む第2の情報を送信するように構成され、前記第2の情報は、前記判断の結果として送信される、装置。
27. 前記第2の情報の前記送信のための目標ブロックエラーレートを満たすために第1のコーディングレートを選択するための手段であって、データの前記第1のブロックの前記符号化は前記第1のコーディングレートに基づく、手段と、
    前記第1の情報の前記送信のための目標ブロックエラーレートを満たすために第2のコーディングレートを選択するための手段であって、前記第1の情報は前記第2のコーディングレートに従って送信される、手段とをさらに備える、請求項26に記載の装置。
28. 前記第2の情報は、前記符号化データの少なくとも一部分をさらに含み、
    前記装置は、前記第2の情報の前記送信のためのコーディングレートに基づいて、前記符号化データの前記少なくとも一部分についてのビットの量を判断するための手段をさらに備える、請求項26に記載の装置。
29. 前記第1の情報の前記送信のための第1のコーディングレートを前記第2の情報の前記送信のための第2のコーディングレートと比較するための手段と、
    前記比較に基づいて、前記符号化データの少なくとも一部分を前記第2の情報に含めるかどうかを判断するための手段とをさらに備える、請求項26に記載の装置。
30. コンピュータ実行可能コードを記憶するコンピュータ可読記憶媒体であって、
    データの第1のブロックを符号化して、複数のビットを含む符号化データを生成することと、
    前記複数のビットに関連付けられたビット位置についてのビットエラー確率に基づいて、パンクチャパターンを生成することと、
    前記パンクチャパターンに従って、前記複数のビットからなる部分をパンクチャして、データの第2のブロックを生成することと、
    データの前記第2のブロックを含む第1の情報を送信することと、
    別の送信が必要とされると判断することと、
    前記複数のビットからなる前記部分を含む第2の情報を送信することであって、前記第2の情報は、前記判断の結果として送信される、こととを行うためのコードを含む、コンピュータ可読記憶媒体。

Images