TWI786899B - 半導體元件及其半導體元件的靜電放電保護方法 - Google Patents

半導體元件及其半導體元件的靜電放電保護方法 Download PDF

Info

Publication number
TWI786899B
TWI786899B TW110139350A TW110139350A TWI786899B TW I786899 B TWI786899 B TW I786899B TW 110139350 A TW110139350 A TW 110139350A TW 110139350 A TW110139350 A TW 110139350A TW I786899 B TWI786899 B TW I786899B
Authority
TW
Taiwan
Prior art keywords
electrical contact
electrostatic discharge
protection unit
semiconductor chip
contact point
Prior art date
Application number
TW110139350A
Other languages
English (en)
Other versions
TW202306098A (zh
Inventor
李俊祿
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI786899B publication Critical patent/TWI786899B/zh
Publication of TW202306098A publication Critical patent/TW202306098A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種半導體晶片、一種半導體元件以一種半導體元件的靜電放電保護方法。該半導體晶片具有一電性接觸點、一應用電路以及一靜電放電保護單元。該應用電路依據藉由該電性接觸點所接收的一訊號而執行多個操作。該靜電放電保護單元耦接到該電性接觸點。該靜電放電保護單元的電容值是可調整的。

Description

半導體元件及其半導體元件的靜電放電保護方法
本申請案主張2021年7月22日申請之美國正式申請案第17/382,751號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露關於一種半導體晶片。特別是有關於一種具有可調整電容值之多個靜電放電保護單元的半導體晶片。
當兩個帶有不同電荷的物體相互接觸時，就會發生靜電放電(ESD)。舉例來說，當一半導體晶片的一墊片(pad)接觸一帶電荷物體時，例如人體或一電路板，即會發生一靜電放電事件。在此情況中，該半導體晶片的該墊片上將會感應到一劇烈放電電流，以便將累積在該半導體晶片中或是該帶電荷物體中的電荷進行放電。為了保護在該半導體晶片中的該等元件被該劇烈且密集的放電電流所損傷，通常會在該半導體晶片的該等墊片上附加靜電放電保護電路。
然而，靜電放電保護電路通常包括多個電容元件，其可能造成由該等墊片所接收到的多個訊號失真。舉例來說，因為一訊號必須對 該等電容元件進行充電或放電，所以將會拉長該訊號的一上升時間以及一下降時間。再者，當該等訊號具有較高頻率時，也將更難以辨別由該等訊號所傳送的資料。此外，在一多晶片元件中，例如包括多個堆疊動態隨機存取記憶體(DRAM)晶片的一記憶體元件中，分屬不同秩(rank)的該等晶片可相互耦接以接收相同訊號並平行操作。在此情況中，這些訊號必須對耦接在一起的所有該等晶片中的該等電容元件進行充電或放電，使得該等訊號的品質更加惡化。
上文之「先前技術」說明僅提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體晶片，包括一電性接觸點、一應用電路以及一靜電放電保護單元。該應用電路經配置以依據至少由該電性接觸點所接收的一訊號而執行多個操作。該靜電放電保護單元耦接到該電性接觸點。該靜電放電保護單元的電容值是可調整的。
在一些實施例中，該靜電放電保護單元包括一第一靜電放電保護元件以及一第二靜電放電保護元件。該第一靜電放電保護元件耦接在該電性接觸點與一電壓端子之間，並具有第一電容值。該第二靜電放電保護元件耦接在該電性接觸點與該電壓端子之間，並具有第二電容值。該電壓端子耦接到一地電壓或一電源電壓。
在一些實施例中，該靜電放電保護單元還包括一開關，與該第二靜電放電保護元件串聯耦接在該電性接觸點與該電壓端子之間。該半導體晶片還包括一控制電路，經配置以導通或截止該開關，進而調整該 靜電放電保護單元的電容值。
在一些實施例中，該靜電放電保護單元還包括一熔絲，與該第二靜電放電保護元件串聯耦接在該電性接觸點與該電壓端子之間。該熔絲經配置以被熔斷進而降低該靜電放電保護單元的電容值。
在一些實施例中，該靜電放電保護元件包括一個二極體。
本揭露之另一實施例提供一種半導體元件。該半導體元件包括一第一半導體晶片以及一第二半導體晶片。該第一半導體晶片包括一第一電性接觸點、一第一應用電路以及一第一靜電放電保護單元。該第一應用電路經配置以依據至少藉由該第一電性接觸點所接收的一訊號而執行多個操作。該第一靜電放電保護單元耦接到該第一電性接觸點。該第二半導體晶片包括一第二電性接觸點、一第二應用電路以及一第二靜電放電保護單元。該第二應用電路經配置以依據至少藉由該第二電性接觸點所接收的一訊號而執行多個操作。該第二靜電放電保護單元耦接到該第二電性接觸點。該第一電性接觸點耦接到該第二電性接觸點以接收一相同訊號。該第一靜電放電保護單元的電容值是可調整的，以及該第二靜電放電保護單元的電容值是可調整的。
在一些實施例中，該第一靜電放電保護單元包括一第一靜電放電保護元件以及一第二靜電放電保護元件。該第一靜電放電保護元件耦接在該第一電性接觸點與一電壓端子之間，並具有第一電容值。該第二靜電放電保護元件耦接在該第一電性接觸點與該電壓端子之間，並具有第二電容值。該電壓端子耦接到一地電壓或一電源電壓。
在一些實施例中，該第一靜電放電保護單元還包括一開關，與該第二靜電放電保護元件串聯耦接在該第一電性接觸點與該電壓端 子之間。該第一半導體晶片還包括一控制電路，經配置以導通或截止該開關進而調整該第一靜電放電保護單元的電容值。
在一些實施例中，該第一靜電放電保護單元還包括一熔絲，與該第二靜電放電保護元件串聯耦接在該第一電性接觸點與該電壓端子之間。該熔絲經配置以被熔斷進而降低該第一靜電放電保護單元的電容值。
在一些實施例中，該第一靜電放電保護元件包括一個二極體。
在一些實施例中，該第一半導體晶片的該第一應用電路以及該第二半導體晶片的該第二應用電路為動態隨機存取記憶體(DRAM)電路。
在一些實施例中，該半導體元件還包括一基底，其中該第一半導體晶片設置在該基底上，而該第二半導體晶片堆疊在該第一半導體晶片上。
在一些實施例中，該半導體元件還包括一基底，該第一半導體晶片設置在該基底的一第一表面上，而該第二半導體晶片設置在該基底的一第二表面上。
在一些實施例中，該第一半導體晶片還包括一第三電性接觸點以及一第三靜電放電保護單元。該第三電性接觸點經配置以接收一第一半導體晶片選擇訊號。該第三靜電放電保護單元耦接在該第三電性接觸點與一電壓端子之間。該第三靜電放電保護單元的電容值是不可調整的。
在一些實施例中，該第二半導體晶片還包括一第四電性接觸點以及一第四靜電放電保護單元。該第四電性接觸點經配置以接收一第 二半導體晶片選擇信號，該第二半導體晶片選擇訊號不同於該第一半導體晶片選擇訊號；以及該第四靜電放電保護單元耦接在該第四電性接觸點與該電壓端子之間。該第四靜電放電保護單元的電容值是不可調整的。
本揭露之再另一實施例提供一種半導體元件的靜電放電保護方法。該半導體元件包括一第一半導體晶片以及一第二半導體晶片，該第一半導體晶片包括一第一電性接觸點，該第二半導體晶片包括一第二電性接觸點。該靜電放電保護方法包括在該第一半導體晶片中形成一第一靜電放電保護單元，其中該第一靜電放電保護單元耦接到該第一電性接觸點；在該第二半導體晶片中形成一第二靜電放電保護單元，其中該第二靜電放電保護單元耦接到該第二電性接觸點；將該第一電性接觸點耦接到該第二電性接觸點；以及調整該第一靜電放電保護單元的電容值以及該第二靜電放電保護單元的電容值。
在一些實施例中，該第一靜電放電保護單元包括複數個靜電放電保護元件，耦接在該第一電性接觸點與一電壓端子之間。該電壓端子耦接到一地電壓或一電源電壓。調整該第一靜電放電保護單元的該電容值以及該第二靜電放電保護單元的該電容值包括將該複數個靜電放電保護元件中的至少其中一個與該第一電性接觸點或該電壓端子的耦接斷開。
在一些實施例中，該半導體元件還包括至少一半導體晶片，該至少一半導體晶片具有相同於該第一半導體晶片的一結構，且該至少一半導體晶片包括一電性接觸點，耦接到該第一半導體晶片的該第一電性接觸點。該靜電放電保護方法還包括依據包括在該半導體元件中之該第一半導體晶片、該第二半導體晶片以及該至少一半導體晶片的一總數量，以決定該第一靜電放電保護單元與該第二靜電放電保護單元的目標電容 值。
在一些實施例中，該第一半導體晶片與該第二半導體晶片中的每一個包括動態隨機存取記憶體電路。
在一些實施例中，該半導體元件還包括一基底，該第一半導體晶片設置在該基底上，而該第二半導體晶片堆疊在該第一半導體晶片上。
由於該半導體晶片、該半導體元件以及該半導體元件的該靜電放電保護方法可依據系統需求而控制該等靜電放電保護單元的電容值，所以可以減輕該等靜電放電保護單元的電容值所引起的訊號失真。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
30:半導體元件
40:半導體元件
50:靜電放電保護方法
100:半導體晶片
110':電性接觸點
1101~110N:電性接觸點
120:應用電路
130':靜電放電保護單元
130A1~130AN:靜電放電保護單元
130B1~130BN:靜電放電保護單元
132':第一靜電放電保護元件
132A:第一靜電放電保護元件
132B:第一靜電放電保護元件
134':第二靜電放電保護元件
134A:第二靜電放電保護元件
134B:第二靜電放電保護元件
136':第一熔絲
136A:熔絲
136B:熔絲
138':第二熔絲
200:半導體晶片
2101~210N:電性接觸點
220:應用電路
230':靜電放電保護單元
2301~230N:靜電放電保護單元
232:第一靜電放電保護元件
232':靜電放電保護元件
234:第二靜電放電保護元件
236:開關
236':開關
240:控制電路
300A:第一半導體晶片
300B:第二半導體晶片
300C:半導體晶片
310A1~310AN:第一電性接觸點
310B1~310BN:第二電性接觸點
320A:第一應用電路
320B:第二應用電路
330A1~330AN:第一靜電放電保護單元
330B1~330BN:第二靜電放電保護單元
340A:電性接觸點
340B:電性接觸點
350A:靜電放電保護單元
350B:靜電放電保護單元
A1:第一表面
A2:第二表面
CN1:導電結構
D1A:二極體
D1B:二極體
D2A:二極體
D2B:二極體
GND:地電壓
S1:基底
S2:基底
S510:步驟
S520:步驟
S530:步驟
S540:步驟
SIGC1:訊號
SIGCN:訊號
SIGEN1:第一半導體晶片選擇訊號
SIGEN2:第二半導體晶片選擇訊號
V1:矽穿孔
VDD:電源電壓
VT:電壓端子
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號指相同的元件。
圖1是電路結構示意圖，例示本揭露一實施例的半導體晶片。
圖2是電路結構示意圖，例示本揭露一實施例在圖1中的多個靜電放電保護單元。
圖3是電路結構示意圖，例示本揭露其他實施例的靜電放電保護單 元。
圖4是電路結構示意圖，例示本揭露其他實施例的半導體晶片。
圖5是電路結構示意圖，例示本揭露一實施例在圖4中的靜電放電保護單元。
圖6是電路結構示意圖，例示本揭露其他實施例的靜電放電保護單元。
圖7是電路結構示意圖，例示本揭露一實施例的半導體元件。
圖8是結構示意圖，例示一實施例在圖7中之半導體元件的結構。
圖9是結構示意圖，例示另一實施例在圖7中之半導體元件的結構。
圖10是電路結構示意圖，例示本揭露另一實施例的半導體元件。
圖11是流程示意圖，例示本揭露一實施例之半導體元件的靜電放電保護方法。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneatb)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的 (upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」可被使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，為精確地相同的、相等的，或是平坦的，或者是其可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異可因為製造流程而發生。
在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，均包括在半導體元件的範疇中。
應當理解，在本揭露的描述中，上方(above)(或之上(up))對應Z方向箭頭的該方向，而下方(below)(或之下(down))對應Z方向箭頭的相對方向。
圖1是電路結構示意圖，例示本揭露一實施例的半導體晶片100包括電性接觸點1101到110N、一應用電路120以及靜電放電保護單元130A1到130AN以及130B1到130BN，其中N為正整數，舉例來說，N為4、6或8，但並不以此為限。在一些實施例中，N亦可為1。在此情況中，半導體晶片100會包括一電性接觸點1101以及靜電放電保護單元130A1、130B1。
每一個電性接觸點1101到110N可接收一訊號。在一些實施例中，電性接觸點1101到110N可為接腳(pins)、焊墊(solder pads)、微凸塊(micro bumps)或用於外部連接之其他類型的接觸體。應用電路120可依 據由電性接觸點1101到110N所接收的該等訊號而執行多個操作。舉例來說，應用電路120可為一動態隨機存取記憶體(DRAM)電路。在此情況中，其中一些電性接觸點1101到110N會接收多個讀取/寫入命令以及對應於該等命令的多個位址或資料，而應用電路120會依據該等命令而執行多個讀取操作或多個讀取操作，並經由其中一些電性接觸點1101到110N而傳送所要求的資料。
由於電性接觸點1101到110N是用於外部連接，所以靜電放電保護單元130A1到130AN以及130B1到130BN可耦接到電性接觸點1101到110N，以在電性接觸點1101到110N處提供多個放電路徑，從而避免靜電放電電流損傷應用電路120。如圖1所示，每一個靜電放電保護單元130A1到130AN以及130B1到130BN耦接到電性接觸點1101到110N中的一相對應電性接觸點。舉例來說，靜電放電保護單元130A1耦接到電性接觸點1101，而靜電放電保護單元130AN耦接到電性接觸點110N。再者，在本實施例中，靜電放電保護單元130A1到130AN以及130B1到130BN的電容值是可調整的。亦即，每一個靜電放電保護單元130A1到130AN以及130B1到130BN的電容值可依據系統需求而調整。
圖2是電路結構示意圖，例示本揭露一實施例的多個靜電放電保護單元130A1與130B1。在本實施例中，靜電放電保護單元130A1到130AN以及130B1到130BN可具有相同結構。如圖2所示，靜電放電保護單元130A1包括一第一靜電放電保護元件132A以及一第二靜電放電保護元件134A。
第一靜電放電保護元件132A耦接在第一電性接觸點1101與地電壓GND之間，而第二靜電放電保護元件134A亦耦接在第一電性接 觸點1101與地電壓GND之間。第一靜電放電保護元件132A具有第一電容值，而第二靜電放電保護元件134A具有第二電容值。
由於第一靜電放電保護元件132A與第二靜電放電保護元件134A並聯耦接在第一電性接觸點1101與地電壓GND之間，靜電放電保護單元130A1的等效電容值(equivalent capacitance)大致為第一靜電放電保護元件132A之第一電容值以及第二靜電放電保護元件134A之第二電容值的總和。在本實施例中，為了允許靜電放電保護單元130A1具有可調整的電容值，靜電放電保護單元130A1還包括一熔絲136A，與第二靜電放電保護元件134A串聯耦接在第一電性接觸點1101與地電壓GND之間。在此情況中，因為熔絲136A可被熔斷以將第二靜電放電保護元件134A與第一電性接觸點1101或地電壓GND的耦接斷開，所以第二靜電放電保護元件134A將不再用以提供在第一電性接觸點1101與地電壓GND之間的放電路徑，從而降低了第一靜電放電保護單元130A1的電容值。亦即，第一靜電放電保護單元130A1的電容值可依據系統需求而藉由熔斷熔絲136A以進行調整。在一些實施例中，半導體晶片100還可包括其他電路或元件(在圖2中並未顯示)以控制熔絲136A，以使熔絲136A可被熔斷，而不會損傷在半導體晶片100中的其他元件。
如圖2所示，第一靜電放電保護元件132A包括一個二極體D1A。二極體D1A具有一陽極以及一陰極，該陽極耦接到地電壓GND，該陰極耦接到第一電性接觸點1101。類似地，第二靜電放電保護元件134A亦具有一個二極體D2A，具有一陽極以及一陰極，該陽極耦接到地電壓GND，該陰極耦接到第一電性接觸點1101。因此，當在靜電放電事件期間在第一電性接觸點1101的電壓劇烈上升時，二極體D1A/D2A將會 崩潰(broken down)，從而提供靜電放電電流的放電路徑。在一些實施例中，二極體D1A與D2A可具有相同尺寸。在此情況中，第一靜電放電保護元件132A的第一電容值可大致等於第二靜電放電保護元件134A的第二電容值。然而，本揭露並不以此為限。在一些其他實施例中，二極體D1A與D2A可具有不同尺寸，而第一靜電放電保護元件132A的第一電容值可不同於第二靜電放電保護元件134A的第二電容值。再者，在一些其他實施例中，第一靜電放電保護元件132A與第二靜電放電保護元件134A可包括二極體、電容器、電阻器及/或電晶體。
類似地，靜電放電保護單元130B1具有一第一靜電放電保護元件132B、一第二靜電放電保護元件134B以及一熔絲136B。然而，靜電放電保護單元130B1可耦接在第一電性接觸點1101與一電源電壓(power voltage)VDD之間。亦即，靜電放電保護單元130B1可用於提供其他放電路徑到用於靜電放電保護的電源電壓VDD。在此情況中，第一靜電放電保護元件132B的二極體D1B具有一陽極以及一陰極，該陽極耦接到第一電性接觸點1101，該陰極耦接到電源電壓VDD。類似地，第二靜電放電保護元件134B的二極體D2B具有一陽極以及一陰極，該陽極耦接到第一電性接觸點1101，而該陰極耦接到電源電壓VDD。因此，若是在靜電放電事件期間在第一電性接觸點的該電壓劇烈下降的話，則二極體D1B及/或D2B將會崩潰，也因此提供靜電放電電流的放電路徑。亦即，靜電放電保護單元130A1到130N可用於提供放電路徑到地電壓GND，而靜電放電保護單元130B1到130BN可用於提供放電路徑到電源電壓VDD。然而，本揭露並不以此為限。在一些其他實施例中，半導體晶片100可依據系統需求而省略一些靜電放電保護單元130A1到130AN以及130B1到130BN。舉 例來說，在一些實施例中，若是可忽略在電源電壓VDD上的靜電放電事件時，半導體晶片100可包括靜電放電保護單元130A1到130AN，並省略靜電放電保護單元130B1到130BN。
圖3是電路結構示意圖，例示本揭露其他實施例的靜電放電保護單元130'。在一些實施例中，靜電放電保護單元130'可用於取代在半導體晶片100中的靜電放電保護單元130A1到130AM以及130B1到130BN。如圖3所示，靜電放電保護單元130'包括一第一靜電放電保護元件132'、一第二靜電放電保護元件134'、一第一熔絲136'以及一第二熔絲138'。第一熔絲136'與第一靜電放電保護元件132'串聯耦接在一電性接觸點110'與電壓端子VT之間，而第二熔絲138'與第二靜電放電保護元件134'串聯耦接在一電性接觸點110'與電壓端子VT之間。電壓端子VT可耦接到地電壓GND或電源電壓VDD。此外，第一靜電放電保護元件132'的電容值以及第二靜電放電保護元件134'的電容值可為不同。在利用靜電放電保護單元130'取代每一個靜電放電保護單元130A1到130AN以及130B1到130BN的情況中，在半導體晶片100出廠或是半導體晶片100安裝之前，製造商可依據客戶需求決定熔斷第一熔絲136'或第二熔絲138'以提供具有預期電容值的靜電放電保護。在一些實施例中，靜電放電保護單元130'還可包括更多靜電放電保護元件以及熔絲，以便提供更多電容值的選擇。
圖4是電路結構示意圖，例示本揭露其他實施例的半導體晶片200。半導體晶片200包括電性接觸點2101到210N、一應用電路220、靜電放電保護單元2301到230N以及一控制電路240。在此實施例中，靜電放電保護單元2301到230N可與靜電放電保護單元130A1到130AN以及130B1到130BN具有不同的結構。圖5是電路結構示意圖，例 示本揭露一實施例的靜電放電保護單元2301。在本實施例中，靜電放電保護單元2301到230N可具有相同結構。如圖5所示，靜電放電保護單元2301包括一第一靜電放電保護元件232、一第二靜電放電保護元件234以及一開關236。
第一靜電放電保護元件232耦接在第一電性接觸點2101與電壓端子VT之間，以及第二靜電放電保護元件234與開關236串聯耦接在第一電性接觸點2101與電壓端子VT之間。電壓端子VT可耦接到地電壓GND或電源電壓VDD。在此情況中，控制電路240可導通或截止開關236以調整第一靜電放電保護單元2301的電容值。再者，第一靜電放電保護元件232的第一電容值可相同於或不同於第二靜電放電保護元件234的第二電容值。此外，在一些實施例中，靜電放電保護單元2301還包括更多靜電放電保護元件以及更多開關以提供更多電容值的選擇。
圖6是電路結構示意圖，例示本揭露其他實施例的靜電放電保護單元230'可用於實施半導體晶片200的靜電放電保護單元2301到230N。如圖6所示，靜電放電保護單元230'包括複數個靜電放電保護元件232'以及複數個開關236'。每一個靜電放電保護元件232'與一開關236'串聯耦接在一電性接觸點210'與地電壓之間。在此情況中，藉由導通靜電放電保護單元230'中不同數量的開關236'，便可將靜電放電保護單元230'調整成具有不同的電容值。亦即，藉由包括更多靜電放電保護元件232'與開關236'，其允許靜電放電保護單元230'提供更多不同電容值的選擇。
圖7是電路結構示意圖，例示本揭露一實施例的半導體元件30。半導體元件30包括一第一半導體晶片300A以及一第二半導體晶片300B。在本實施例中，半導體晶片300A、300B可具有相同結構。舉例來 說，如圖7所示，第一半導體晶片300A包括第一電性接觸點310A1到310AN、一第一應用電路320A以及第一靜電放電保護單元330A1到330AN。而且，第二半導體晶片300B包括第二電性接觸點310B1到310BN、一第二應用電路320B以及第二靜電放電保護單元330B1到330BN。再者，每一個第一靜電放電保護單元330A1到330AN可耦接在第一電性接觸點310A1到310AN中的一個第一電性接觸點與電壓端子VT之間，而每一個第二靜電放電保護單元330B1到330BN可耦接在第二電性接觸點310B1到310BN中的一個第二電性接觸點與電壓端子VT之間，其中該等電壓端子VT可依據系統需求而耦接到地電壓GND或示電源電壓VDD。在一些其他實施例中，如圖1所示，為了提供放電路徑到地電壓GND與電源電壓VDD，所以第一半導體晶片300A與第二半導體晶片300B可包括更多靜電放電保護單元，以使電性接觸點310A1到310AN以及310B1導310BN的每一個可被兩個靜電放電保護單元所保護，其中一個耦接到地電壓GND，而另外一個耦接電源電壓VDD。
在本實施例中，第一靜電放電保護單元330A1到330AN以及第二靜電放電保護單元330B1到330BN可具有相同於如圖3所示的靜電放電保護單元130A1或130B1的結構，所以第一靜電放電保護單元330A1到330AN之每一個的電容值是可調整的，且第二靜電放電保護單元330B1到330BN之每一個的電容值是可調整的。
再者，如圖7所示，每一個第一電性接觸點310A1到310AN可耦接到第二電性接觸點310B1到310BN中一相對應第二電性接觸點，以接收一相同訊號。舉例來說，半導體元件30可為一記憶體系統，而第一應用電路320A以及第二應用電路320B可為DRAM電路，且兩者可結 合以對半導體元件30提供較大的頻寬(bandwidth)以及較大的記憶體空間。在此情況中，第一電性接觸點310A1到310AN以及第二電性接觸點310B1到310BN可用於接收相同訊號。舉例來說，第一電性接觸點310A1與第二電性接觸點310B1可耦接在一起以接收一訊號SIGC1。然而，由於第一靜電放電保護單元330A1與第二靜電放電保護單元330B1為電容性，所以第一應用電路320A與第二應用電路320B感測到訊號SIGC1的實際電壓之前，訊號SIGC1需要對第一靜電放電保護單元330A1以及第二靜電放電保護單元330B1的各等效電容器或寄生電容器進行充電。因此，訊號SIGC1會因為第一靜電放電保護單元330A1以及第二靜電放電保護單元330B1的電容值而失真(distorted)。
為了減輕訊號SIGC1的失真，第一靜電放電保護單元330A1與第二靜電放電保護單元330B1的電容值可被調整。舉例來說，第一靜電放電保護單元330A1與第二靜電放電保護單元330B1可具有相同於如圖2所示之靜電放電保護單元130A1的結構。在此情況中，製造商可使第一靜電放電保護單元330A1的其中一個熔絲熔斷，並使第二靜電放電保護單元330B1中的其中一個熔絲熔斷，使得第一靜電放電保護單元330A1與第二靜電放電保護單元330B1的電容值都能夠降低。再者，由於第一電性接觸點310A1是耦接到第二電性接觸點310B1，所以在靜電放電事件期間，第一靜電放電保護單元330A1與第二靜電放電保護單元330B1均可用於提供放電路徑。因此，即使第一靜電放電保護單元330A1與第二靜電放電保護單元330B1中的一些熔絲被熔斷，第一靜電放電保護單元330A1與第二靜電放電保護單元330B1中餘留的靜電放電保護元件仍可對第一半導體晶片300A與第二半導體晶片300B提供足夠的保護。然而，本揭露並 未限制於以如圖2所示的靜電放電保護單元130A1實施第一靜電放電保護單元330A1到330AN以及第二靜電放電保護單元330B1到330BN。在一些其他實施例中，如圖3所示的靜電放電保護單元130'、如圖5所示的靜電放電保護單元2301或是如圖6所示的靜電放電保護單元230'可依據系統需求而適於實施第一靜電放電保護單元330A1到330AN以及第二靜電放電保護單元330B1到330BN。
圖8是結構示意圖，例示一實施例之半導體元件30的結構。如圖8所示，半導體元件30還包括一基底S1。第一半導體晶片300A設置在基底S1上，而第二半導體晶片300B堆疊在第一半導體晶片300A上。在本實施例中，每一個第二電性接觸點310B1到310BN可藉由一矽穿孔(TSV)V1耦接到第一電性接觸點310A1到310AN中一相對應的第一電性接觸點。然而，本揭露並不以此為限。舉例來說，在一些其他實施例中，第二半導體晶片300B可堆疊在第一半導體晶片300A上，且無須覆蓋第一電性接觸點310A1到310AN，所以第二電性接觸點310B1到310BN可藉由打線接合(wiring bonding)而耦接到第一電性接觸點310A1到310AN。然而，本揭露並未限制第一半導體晶片300A以及第二半導體晶片300B須相堆疊。
圖9是結構示意圖，例示另一實施例之半導體元件30的結構。如圖9所示，第一半導體晶片300A設置在基底S2的一第一表面A1上，而第二半導體晶片300B設置在基底S2的一第二表面A2上。亦即，第一半導體晶片300A與第二半導體晶片300B可以一背對背(back-to-back)方式設置。在此情況中，第二電性接觸點310B1到310BN可藉由基底S2的多個導電結構CN1而耦接到第一電性接觸點310A1到310AN。
在一些實施例中，並非第一半導體晶片300A的所有電性接觸點都會耦接到第二半導體晶片300B的該等電性接觸點。舉例來說，如圖7所示，第一半導體晶片300A還包括一電性接觸點340A以及一靜電放電保護單元350A，而第二半導體晶片300B還包括一電性接觸點340B以及一靜電放電保護單元350B。舉例來說，第一半導體晶片300A與第二半導體晶片300B可分屬不同秩(ranks)的記憶體。在此情況中，電性接觸點340A可用於接收一第一半導體晶片選擇訊號SIGEN1，而電性接觸點340B可用於接收一第二半導體晶片選擇訊號SIGEN2。亦即，電性接觸點340A與電性接觸點340B耦接到不同訊號源以接收不同訊號。因此，第一半導體晶片300A與第二半導體晶片300B可分別且各自依據第一半導體晶片選擇訊號SIGEN1以及第二半導體晶片選擇訊號SIGEN2而啟動(enabled)。在此情況中，由於每一個晶片選擇訊號SIGEN1與SIGEN2僅需要對靜電放電保護單元350A的電容值或是靜電放電保護單元350B的電容值進行充電，所以由靜電放電保護單元350A的電容值以及靜電放電保護單元350B的電容值所造成之晶片選擇訊號SIGEN1與SIGEN2的失真是相對能夠預測以及可接受的。因此，在本實施例中，靜電放電保護單元350A的電容值可為固定的且是不可調整的。類似地，靜電放電保護單元350B的電容值是固定的且是不可調整的。
在一些實施例中，半導體元件30還可包括再更多的半導體晶片，以進一步增加記憶體空間及/或資料頻寬。圖10是電路結構示意圖，例示本揭露另一實施例的半導體元件40。半導體元件40與半導體元件30具有類似結構，並可依據類似原理進行操作。然而，半導體元件40還包括一第三半導體晶片300C，其具有與半導體晶片300A、300B相同的 結構。在此情況中，若是一訊號傳送到三個半導體晶片300A、300B、300C，則三個半導體晶片300A、300B、300C之應用電路320A、320B、320C感應到此訊號的實際電壓之前，此訊號將必須對三個半導體晶片300A、300B、300C的等效電容器或寄生電容器進行充電。
舉例來說，如圖10所示，電性接觸點310A1、310B1、310C1可耦接在一起以接收相同訊號SIGC1，而電性接觸點310AN、310BN、310CN可耦接在一起以接收相同訊號SIGCN。在此情況中，由於靜電放電保護單元330A1、330B1、330C1的電容值，所以訊號SIGC1將會失真。為了避免該等訊號因為耦接到電性接觸點310A1、310B1、310C1的靜電放電保護單元330A1、330B1、330C1而失真，可以調整靜電放電保護單元330A1、330B1、330C1的電容值。舉例來說，若將圖6所示的靜電放電保護單元230'用以實現半導體元件40中的靜電放電保護單元330A1、330B1、330C1的話，則在每一個靜電放電保護單元330A1、330B1、330C1中，可將複數個開關236'的其中兩個截止以降低其電容值。然而，在一些實施例中，若將圖6所示的靜電放電保護單元230'用以實現半導體元件30中的靜電放電保護單元330A1及330B1，則在每一個靜電放電保護單元330A1及330B1中，可將複數個靜電放電保護單元230'的其中一個截止。亦即，依據系統需求，例如耦接在一起之該等半導體晶片的數量，可對應調整靜電放電保護單元230'的電容值。
圖11是流程示意圖，例示本揭露一實施例之半導體元件30的靜電放電保護方法50。靜電放電保護方法50包括步驟S510到S540，但並不以下列的順序所限制。
S510：在第一半導體晶片300A中形成第一靜電放電保護 單元330A1到330AN；S520：在第二半導體晶片300B中形成第二靜電放電保護單元330B1到330BN；S530：將每一個第一電性接觸點310A1到310AN耦接到第二電性接觸點310B1到310BN中一相對應的第二電性接觸點；以及S540：調整第一靜電放電保護單元330A1到330AN的電容值以及第二靜電放電保護單元330B1到330BN的電容值。
在步驟S510與S520中，如圖2所示的靜電放電保護單元130A1、如圖3所示的靜電放電保護單元130'、如圖5所示的靜電放電保護單元2301或是如圖6所示的靜電放電保護單元230'可用於實現每一個第一靜電放電保護單元330A1到330AN以及每一個第二靜電放電保護單元330B1到330BN。
在本實施例中，在步驟S530中，第一電性接觸點310A1到310AN可對應耦接到第二電性接觸點310B1到310BN，以接收的相同訊號；而在步驟S540中，可調整第一靜電放電保護330A1到330AN的電容值以及每一個第二靜電放電保護單元330B1到330BN的電容值。然而，在一些實施例中，在步驟S530之前，可執行步驟S540。舉例來說，若是製造商或使用者在一更早階段中已知在半導體元件30中將有兩個半導體晶片300A及300B相耦接，則製造商或使用者可依據靜電放電保護單元330A1到330AN以及330B1到330BN的設計，藉由截止靜電放電保護單元330A1到330AN以及330B1到330BN的一些開關或是熔斷靜電放電保護單元330A1到330AN以及330B1到330BN的一些熔絲，以調整靜電放電保護單元330A1到330AN的電容值以及第二靜電放電保護單元330B1到330BN的 電容值。舉例來說，在靜電放電保護單元330A1中之多個靜電放電保護元件中的至少一個可從第一電性接觸點310A或電壓端子VT斷開耦接，從而降低靜電放電保護單元330A1的電容值。接著，半導體晶片300A、300B可安裝到基底S1，並可對應地將電性接觸點310A1到310AN以及310B1到310BN相耦接。
再者，在一些實施例中，靜電放電保護單元330A1到330AN以及330B1到330BN的目標電容值可依據在半導體元件30中之該等半導體晶片的總數量而確定。舉例來說，如圖7所示的半導體元件30包括兩個半導體晶片300A、300B，而如圖10所示的半導體元件40包括三個半導體晶片300A、300B、300C。在此情況中，半導體元件40之三個半導體晶片300A、300B、300C中的多個靜電放電保護單元的目標電容值可小於半導體元件30之兩個半導體晶片300A、300B中之該等靜電放電保護單元的目標電容值。亦即，可依據系統需求，例如耦接在一起之該等半導體晶片的數量，調整該等靜電放電保護單元的電容值。
總之，該半導體晶片、該半導體元件以及該半導體元件的靜電放電保護方法可依據系統需求而調整該等靜電放電保護單元的電容值。因此，當多個半導體晶片堆疊或耦接在一起以同時接收多個相同訊號時，可減輕由那些半導體晶片之該等靜電放電保護單元的電容值所造成的訊號失真，藉此縮短該等訊號的上升時間與下降時間，以及改善該等訊號的傳送品質。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代 上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟包含於本申請案之申請專利範圍內。
100:半導體晶片
1101~110N:電性接觸點
120:應用電路
130A1~130AN:靜電放電保護單元
130B1~130BN:靜電放電保護單元
GND:地電壓
VDD:電源電壓

Claims (13)

  1. 一種半導體元件，包括：一第一半導體晶片，包括：一第一電性接觸點；一第一應用電路，經配置以依據至少藉由該第一電性接觸點所接收的一訊號而執行多個操作；以及一第一靜電放電保護單元，耦接到該第一電性接觸點；以及一第二半導體晶片，包括：一第二電性接觸點；一第二應用電路，經配置以依據至少藉由該第二電性接觸點所接收的一訊號而執行多個操作；以及一第二靜電放電保護單元，耦接到該第二電性接觸點；其中該第一電性接觸點耦接到該第二電性接觸點以接收一相同訊號；該第一靜電放電保護單元的電容值是可調整的；以及該第二靜電放電保護單元的電容值是可調整的；其中該第一半導體晶片還包括：一第三電性接觸點，經配置以接收一第一半導體晶片選擇訊號；以及一第三靜電放電保護單元，耦接在該第三電性接觸點與一電壓端子之間；其中該第三靜電放電保護單元的電容值是不可調整的。
  2. 如請求項1所述之半導體元件，其中該第一靜電放電保護單元包括：一第一靜電放電保護元件，耦接在該第一電性接觸點與一電壓端子之間，並具有第一電容值；以及一第二靜電放電保護元件，耦接在該第一電性接觸點與該電壓端子之間，並具有第二電容值；其中該電壓端子耦接到一地電壓或一電源電壓。
  3. 如請求項2所述之半導體元件，其中：該第一靜電放電保護單元還包括一開關，與該第二靜電放電保護元件串聯耦接在該第一電性接觸點與該電壓端子之間；以及該第一半導體晶片還包括一控制電路，經配置以導通或截止該開關進而調整該第一靜電放電保護單元的電容值。
  4. 如請求項2所述之半導體元件，其中：該第一靜電放電保護單元還包括一熔絲，與該第二靜電放電保護元件串聯耦接在該第一電性接觸點與該電壓端子之間；以及該熔絲經配置以被熔斷進而降低該第一靜電放電保護單元的電容值。
  5. 如請求項2所述之半導體元件，其中該第一靜電放電保護元件包括一個二極體。
  6. 如請求項1所述之半導體元件，其中該第一半導體晶片的該第一應用 電路以及該第二半導體晶片的該第二應用電路為動態隨機存取記憶體電路。
  7. 如請求項1所述之半導體元件，還包括一基底，其中該第一半導體晶片設置在該基底上，而該第二半導體晶片堆疊在該第一半導體晶片上。
  8. 如請求項1所述之半導體元件，還包括一基底，該第一半導體晶片設置在該基底的一第一表面上，而該第二半導體晶片設置在該基底的一第二表面上。
  9. 如請求項1所述之半導體元件，其中該第二半導體晶片還包括：一第四電性接觸點，經配置以接收一第二半導體晶片選擇信號，該第二半導體晶片選擇訊號不同於該第一半導體晶片選擇訊號；以及一第四靜電放電保護單元，耦接在該第四電性接觸點與該電壓端子之間；其中該第四靜電放電保護單元的電容值是不可調整的。
  10. 一種半導體元件的靜電放電保護方法，該半導體元件包括一第一半導體晶片以及一第二半導體晶片，該第一半導體晶片包括一第一電性接觸點，該第二半導體晶片包括一第二電性接觸點，而該靜電放電保護方法包括：在該第一半導體晶片中形成一第一靜電放電保護單元，其中該第 一靜電放電保護單元耦接到該第一電性接觸點；在該第二半導體晶片中形成一第二靜電放電保護單元，其中該第二靜電放電保護單元耦接到該第二電性接觸點；將該第一電性接觸點耦接到該第二電性接觸點；以及調整該第一靜電放電保護單元的電容值以及該第二靜電放電保護單元的電容值；其中該半導體元件還包括至少一半導體晶片，該至少一半導體晶片具有相同於該第一半導體晶片的一結構，且該至少一半導體晶片包括一電性接觸點，耦接到該第一半導體晶片的該第一電性接觸點，而該靜電放電保護方法還包括：依據包括在該半導體元件中之該第一半導體晶片、該第二半導體晶片以及該至少一半導體晶片的一總數量，以決定該第一靜電放電保護單元與該第二靜電放電保護單元的目標電容值。
  11. 如請求項10所述之靜電放電保護方法，其中該第一靜電放電保護單元包括複數個靜電放電保護元件，耦接在該第一電性接觸點與一電壓端子之間，該電壓端子耦接到一地電壓或一電源電壓，而調整該第一靜電放電保護單元的該電容值以及該第二靜電放電保護單元的該電容值包括：將該複數個靜電放電保護元件中的至少其中一個與該第一電性接觸點或該電壓端子的耦接斷開。
  12. 如請求項10所述之靜電放電保護方法，其中該第一半導體晶片與該第二半導體晶片中的每一個包括動態隨機存取記憶體電路。
  13. 如請求項10所述之靜電放電保護方法，其中該半導體元件還包括一基底，該第一半導體晶片設置在該基底上，而該第二半導體晶片堆疊在該第一半導體晶片上。
TW110139350A 2021-07-22 2021-10-22 半導體元件及其半導體元件的靜電放電保護方法 TWI786899B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/382,751 US11715706B2 (en) 2021-07-22 2021-07-22 Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
US17/382,751 2021-07-22

Publications (2)

Publication Number Publication Date
TWI786899B true TWI786899B (zh) 2022-12-11
TW202306098A TW202306098A (zh) 2023-02-01

Family

ID=84976068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110139350A TWI786899B (zh) 2021-07-22 2021-10-22 半導體元件及其半導體元件的靜電放電保護方法

Country Status (3)

Country Link
US (1) US11715706B2 (zh)
CN (1) CN115692381A (zh)
TW (1) TWI786899B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120236444A1 (en) * 2011-03-14 2012-09-20 Qualcomm Incorporated Charge pump electrostatic discharge protection
US8878304B2 (en) * 2011-11-04 2014-11-04 Richtek Technology Corporation, R.O.C. Fuse circuit for final test trimming of integrated circuit chip
US20150188312A1 (en) * 2013-12-27 2015-07-02 Cambridge Silicon Radio Limited Electrostatic discharge protection
TW201628160A (zh) * 2015-01-20 2016-08-01 台灣積體電路製造股份有限公司 靜電放電結構、使用靜電放電結構之電路及使用靜電放電結構之方法
TW201840087A (zh) * 2017-04-27 2018-11-01 力旺電子股份有限公司 靜電放電電路
TW202005041A (zh) * 2018-06-04 2020-01-16 茂達電子股份有限公司 靜電放電保護電路
TW202119722A (zh) * 2019-11-01 2021-05-16 立積電子股份有限公司 具有靜電放電保護機制的積體電路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009253B2 (en) * 2003-08-06 2006-03-07 Esd Pulse, Inc. Method and apparatus for preventing microcircuit thermo-mechanical damage during an ESD event
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
US10971458B2 (en) * 2019-01-07 2021-04-06 Credo Technology Group Limited Compensation network for high speed integrated circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120236444A1 (en) * 2011-03-14 2012-09-20 Qualcomm Incorporated Charge pump electrostatic discharge protection
US8878304B2 (en) * 2011-11-04 2014-11-04 Richtek Technology Corporation, R.O.C. Fuse circuit for final test trimming of integrated circuit chip
US20150188312A1 (en) * 2013-12-27 2015-07-02 Cambridge Silicon Radio Limited Electrostatic discharge protection
TW201628160A (zh) * 2015-01-20 2016-08-01 台灣積體電路製造股份有限公司 靜電放電結構、使用靜電放電結構之電路及使用靜電放電結構之方法
TW201840087A (zh) * 2017-04-27 2018-11-01 力旺電子股份有限公司 靜電放電電路
TW202005041A (zh) * 2018-06-04 2020-01-16 茂達電子股份有限公司 靜電放電保護電路
TW202119722A (zh) * 2019-11-01 2021-05-16 立積電子股份有限公司 具有靜電放電保護機制的積體電路

Also Published As

Publication number Publication date
US20230028109A1 (en) 2023-01-26
CN115692381A (zh) 2023-02-03
US11715706B2 (en) 2023-08-01
TW202306098A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
TWI683396B (zh) 包含面對面配置半導體晶粒之裝置
US9184130B2 (en) Electrostatic protection for stacked multi-chip integrated circuits
US8552569B2 (en) Stacked semiconductor device including ESD protection circuits and method of fabricating the stacked semiconductor device
US8604626B2 (en) Reduced susceptibility to electrostatic discharge during 3D semiconductor device bonding and assembly
US8243486B2 (en) Semiconductor device
US20150070863A1 (en) Low package parasitic inductance using a thru-substrate interposer
CN102270611B (zh) 半导体装置
US9853446B2 (en) Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
US9224702B2 (en) Three-dimension (3D) integrated circuit (IC) package
US10488452B2 (en) Test board for semiconductor device and test system including the same
TWI786899B (zh) 半導體元件及其半導體元件的靜電放電保護方法
US10535994B2 (en) Air gap metal tip electrostatic discharge protection
CN110854084B (zh) 半导体封装及制造半导体封装的方法
TWI803090B (zh) 半導體元件、電子系統及其半導體元件的靜電放電保護方法
TWI798925B (zh) 半導體晶片、電子裝置及其電子裝置的靜電放電保護方法
TW201841338A (zh) 半導體裝置
US10192853B2 (en) Method for preparing a semiconductor apparatus
CN115996580A (zh) 封装装置、存储器装置以及半导体装置
KR20170057563A (ko) 인터페이스 보드