TWI783965B - 用於評估稀有失效事件的電路良率分析方法及系統 - Google Patents

用於評估稀有失效事件的電路良率分析方法及系統 Download PDF

Info

Publication number
TWI783965B
TWI783965B TW107102192A TW107102192A TWI783965B TW I783965 B TWI783965 B TW I783965B TW 107102192 A TW107102192 A TW 107102192A TW 107102192 A TW107102192 A TW 107102192A TW I783965 B TWI783965 B TW I783965B
Authority
TW
Taiwan
Prior art keywords
failure
transform
samples
processor
dimension
Prior art date
Application number
TW107102192A
Other languages
English (en)
Other versions
TW201837702A (zh
Inventor
許諾
敬 王
祐晟 崔
正平 江
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201837702A publication Critical patent/TW201837702A/zh
Application granted granted Critical
Publication of TWI783965B publication Critical patent/TWI783965B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/62—Performing operations exclusively by counting total number of pulses ; Multiplication, division or derived operations using combined denominational and incremental processing by counters, i.e. without column shift
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Discrete Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Biology (AREA)
  • Operations Research (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Complex Calculations (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

一種用於評估稀有失效事件的電路良率分析方法及其系 統，所述方法包括：執行初始採樣，以檢測在多維度參數空間中分別位於一個或多個失效區處的失效樣本；產生失效樣本沿每一維度在離散值處的分佈；識別所述失效樣本；執行變換以將所述失效樣本投影到變換空間中的所有維度中；以及針對所述參數空間中的每一維度來分類失效區的類型。

Description

用於評估稀有失效事件的電路良率分析方法及 系統
本發明的一些實施例是有關於集成電路(IC)良率分析以及執行集成電路良率分析的系統，集成電路良率分析包括一種通過減少對影響產品良率的一個或多個稀有失效事件(failure event)進行識別及分析所需的模擬次數來提高重要性採樣蒙特卡羅(importance sampling Monte Carlo,ISMC)模擬的效率及準確性的方法。
在集成電路(integrated circuit，IC)良率分析的領域中，當存在許多製程變化性來源時(例如，當存在多於100個製程變化性來源時)，對極稀有失效事件(即，很少發生的失效事件)進行評估已變得越來越具有挑戰性。這些情況可被歸類為高維度問題，其中維度的數目是指不同電路中的製程變化性來源的數目。
不同的製程變化性來源可因例如與將被分析良率的電子電路對應的代表性單元中具有數十或數百個電晶體而造成。另 外，每一個電晶體可具有多個特性，其中，一個或多個電晶體的一個或多個特性可因製程變化性而極大地偏離預期形式。
作為更具體的實例，靜態隨機存取記憶體(static random access memory，SRAM)的動態性能規範可通過對實際電路設計模擬進行測試而得到評估。為對靜態隨機存取記憶體的動態規範進行評估，可能需要包括對所分析的靜態隨機存取儲存單元與未選擇的/虛設的相鄰單元的連接進行分析。由於不能在可接受數目的所模擬樣本中收斂到穩定的稀有失效率，因此將相鄰單元引入到分析中會本質上導致高維度問題，從而使傳統的重要性採樣(importance sampling，IS)方法將不足以檢測並識別極稀有失效事件。
失效率在“高西格瑪”尾部(“high-sigma”tail)(例如，6σ或高於6σ)的分佈處頗為重要，這是因為陣列需要數十億的壽命循環，且由於即使只有少量單元的失效便可為災難性的。為確保在基於模擬的評估/生效階段中捕獲極其稀有失效事件，在實際中，可需要多於1e11次標準蒙特卡羅(Monte Carlo，MC)模擬，此可使恆定採樣預算緊繃。
另外，現有的重要性採樣方法一般來說因“維度災難(the curse of dimensionality)”而不穩定且不準確，這意味著對於任何類型的採樣來說，樣本的準確性或覆蓋範圍(coverage)與待分析的維度/製程變化性來源的數目成反比。在給定恆定數目的樣本條件下，如果樣本散佈在極高維度的空間中，則覆蓋範圍的基數 (basis)將非常小。另外，已證明代理模型(surrogated model)及其他採樣方式在分析大數目的維度時會失效，這是因為它們一般來說不能準確地檢測失效區。
作為另一實例，對於一些新興技術(例如，自旋轉移力矩磁性隨機存取記憶體(spin-transfer-torque magnetic random-access-memory，STT-MRAM))來說，自由層(free layer)與釘扎層(pinned layer)之間極小的初始磁化角(例如，近似為零的初始角)會引起內在的裝置寫入操作失效/寫入誤差率(write-error-rate，“WER”)。因此，無法直接應用重要性採樣(IS)函數的傳統最優化方法，這是因為在高西格瑪區處無法使用移位的或被重新塑形的高斯採樣來捕獲稀有失效區。
因此，提供用於在較少數目的所模擬樣本中識別稀有失效事件的新方法可為有用的。
本發明的一些實施例提供用於提高重要性採樣蒙特卡羅(ISMC)模擬效率及準確性的方法以及執行所述方法的系統。
根據一些實施例，提供一種用於評估稀有失效事件的電路良率分析方法，所述方法包括：執行初始採樣，以檢測在多維度參數空間(parametric space)中分別位於一個或多個失效區處的失效樣本(failed sample)；產生失效樣本沿每一維度在離散值處的分佈；識別(identifying)所述失效樣本；執行變換以將所述 失效樣本投影到變換空間(transform space)中的所有維度中；以及針對所述參數空間中的每一維度來分類(classifying)失效區的類型。
所述方法還可包括以疊代(iterative)方式將重要性採樣(IS)函數最優化，以通過維度縮減來抑制所述維度中的每一維度的不良影響。
進行所述最優化的方法可對應於所述失效區的類型。
所述方法還可包括：判斷是否因對所述重要性採樣函數進行所述最優化而發生向稀有失效率的收斂；以及進一步以疊代方式將所述重要性採樣函數最優化，直到發生所述收斂為止。
所述方法還可包括執行重要性採樣蒙特卡羅(importance sampling Monte Carlo)以計算所分析電路的失效率。
所述變換可包括離散餘弦變換(discrete cosine transform，DCT)、離散正弦變換(discrete sine transform，DST)或離散傅立葉變換(discrete Fourier transform，DFT)。
所述分類可包括基於變換空間中的所述維度的標記(signature)來確定所述維度中的哪一維度是重要的。
所述分類可包括評估與所述失效樣本對應的所述變換的第二變換係數(transform coefficient)及第三變換係數。
所述分類可包括判斷所述第二變換係數與所述第三變換係數哪一者更大，其中當所述第二變換係數更大時，所述失效區的類型被分類為高西格瑪失效類型(high-sigma failure type)，且 其中當所述第三變換係數更大時，所述失效區的類型被分類為集中失效類型(concentrated failure type)。
根據一些實施例，提供一種用於評估稀有失效事件的電路良率分析系統，所述系統包括處理器以及記憶體，所述記憶體上儲存有指令(instruction)，所述指令在由所述處理器執行時使所述處理器：執行初始採樣，以檢測在多維度參數空間中分別位於一個或多個失效區處的失效樣本；產生所述失效樣本沿每一維度在離散值(discrete value)處的分佈；識別所述失效樣本；執行變換以將所述失效樣本投影到變換空間中的所有維度中；以及針對所述參數空間中的每一維度來分類所述失效區的類型。
所述指令在由所述處理器執行時可進一步使所述處理器以疊代方式將重要性採樣(IS)函數最優化，以通過維度縮減來抑制所述維度中的每一維度的不良影響。
所述指令在由所述處理器執行時可進一步使所述處理器根據所述失效區的分類類型以疊代方式將所述重要性採樣函數最優化。
所述指令在由所述處理器執行時可進一步使所述處理器：判斷是否因對所述重要性採樣函數進行所述最優化而發生向稀有失效率的收斂；以及進一步以疊代方式將所述重要性採樣函數最優化，直到發生所述收斂為止。
所述指令在由所述處理器執行時可進一步使所述處理器執行重要性採樣蒙特卡羅以計算所述電路的失效率。
所述變換可包括離散餘弦變換(DCT)、離散正弦變換(DST)或離散傅立葉變換(DFT)。
所述指令在由所述處理器執行時可進一步使所述處理器通過基於變換空間中的所述維度的標記確定所述維度中的哪一維度是重要的來分類所述失效區的類型。
所述指令在由所述處理器執行時可進一步使所述處理器通過評估與所述失效樣本對應的所述變換的第二變換係數及第三變換係數來分類所述失效區的類型。
所述指令在由所述處理器執行時可進一步使所述處理器通過判斷所述第二變換係數與所述第三變換係數中的哪一者更大來分類所述失效區的類型，其中當所述第二變換係數更大時，所述失效區的類型被分類為高西格瑪失效類型，且其中當所述第三變換係數更大時，所述失效區的類型被分類為集中失效類型。
根據實施例，提供一種用於評估稀有失效事件的電路良率分析方法，所述方法包括：對所模擬樣本的初始數目執行變換，以指示與所分析電路對應的變化性維度的數目；基於所述變換，檢測所述變化性維度中的具有失效樣本的變化性維度；分類所述變化性維度中的具有失效樣本的變化性維度中的每一者的失效類型；以及基於所述分類，以疊代方式將所述變化性維度中的具有失效樣本的變化性維度中的每一者的重要性採樣函數最優化。
進行所述最優化的方法可對應於所述失效區的類型。
100:機率密度函數
110:高西格瑪尾部區
120:集中失效區
310:均勻樣本
320:濾波器
330:不均勻樣本
340:變換
350:首要的變化性維度
400:變換空間
410a:第一分量
410b:第二分量
410c:第三分量
510:離散餘弦變換濾波
520:ReliefF方式
610:高西格瑪尾部失效區
620:集中失效區
700、900:圖表
710:維度
720:重要維度
910:初始磁化角(θ0)變化性
1000:比較
1010:比較例
1100:寫入誤差率
1110:製程變化性
1120:初始磁化角變化性
pdf(x):初始機率分布函數
g(x):最優化重要性采樣分布函數
S210、S220、S230、S240、S250、S260:步驟
θ0:初始磁化角
結合附圖閱讀以下說明可更詳細地理解一些實施例，在附圖中：圖1是根據用於對本揭露的實施例進行例示的實例的指示集中失效區及高西格瑪尾部失效區(high-sigma tail failure region)的機率密度函數(probability density function)。
圖2是根據本揭露實施例的用於評估稀有失效事件的方法的總體流程圖。
圖3是繪示根據本揭露實施例的基於濾波器的維度縮減技術(filter-based dimension reduction technique)的方塊圖。
圖4繪示根據本揭露實施例的實例的來自不同分佈的離散餘弦變換係數被投影到變換空間中。
圖5A和圖5B繪示根據本揭露實施例的基於濾波器的維度縮減技術以及根據比較例的維度縮減技術。
圖6繪示根據本揭露實施例的對重要性採樣函數進行的最優化。
圖7繪示根據本揭露實施例的對靜態隨機存取記憶體陣列動態寫入失效進行的分析的實例。
圖8繪示靜態隨機存取記憶體陣列寫入失效的分析結果，且繪示根據本揭露實施例的使用維度選擇的重要性採樣與不使用維度選擇的重要性採樣的比較。
圖9繪示根據本揭露實施例的自旋轉移力矩磁性隨機存取記憶體寫入誤差率分析。
圖10繪示對根據本揭露實施例及根據比較例的重要性採樣蒙特卡羅準確性及收斂的驗證。
圖11繪示根據本揭露實施例的自旋轉移力矩磁性隨機存取記憶體寫入誤差率。
通過參照對實施例及附圖的以下詳細說明，可更容易地理解本發明概念的特徵及其實現方法。在下文中，將參照附圖更詳細地闡述實施例，在所有的附圖中，相同的參考編號指代相同的元件。然而，本發明可被實施為各種不同形式，而不應被視為僅限於本文中所例示的實施例。確切來說，提供這些實施例作為實例是為了使本揭露將透徹及完整，並將向所屬領域中的技術人員全面傳達本發明的各個方面及特徵。因此，可不再闡述對於所屬領域的普通技術人員完整地理解本發明的各個方面及特徵而言並非必需的製程、元件及技術。除非另外注明，否則在所有附圖及書面說明通篇中相同的參考編號表示相同的元件，且因此，將不再對其予以重複說明。在圖式中，為清晰起見，可誇大各元件、各層及各區的相對大小。
在以下說明中，出於解釋目的，闡述各種具體細節來提供對各種實施例的透徹理解。然而，顯而易見的是，可不使用這 些具體細節或者使用一種或多種等效配置來實踐各種實施例。在其他實例中，以方塊圖形式示出眾所周知的結構及裝置以避免不必要地混淆各種實施例。
應理解，儘管本文中可能使用用語“第一(first)”、“第二(second)”、“第三(third)”等來闡述各種元件、組件、區、層及/或區段，然而這些元件、組件、區、層及/或區段不應受這些用語限制。這些用語用於區分各個元件、組件、區、層或區段。因此，在不背離本發明的精神及範圍的條件下，以下所述第一元件、組件、區、層或區段亦可被稱為第二元件、組件、區、層或區段。
為易於解釋，本文中可使用例如“在…之下(beneath)”、“在…下面(below)”、“下部的(lower)”、“在…下方(under)”、“在…上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。應理解，空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。舉例來說，若圖中所示裝置被翻轉，則被描述為位於其他元件或特徵“下面”或“之下”或者“下方”的元件此時將被取向為位於所述其他元件或特徵“上方”。因此，示例性用語“在…下面”及“在…下方”可囊括“上方”及“下方”兩種取向。裝置可具有其他取向(例如，旋轉90度或處於其他取向)且本文中使用的空間相對性描述語應相應地進行解釋。
應理解，當稱一元件、層、區或組件位於另一元件、層、區或組件“上(on)”、“連接到(connected to)”或“耦合到(coupled to)”另一元件、層、區或組件時，所述元件、層、區或組件可直接位於所述另一元件、層、區或組件上、直接連接到或直接耦合到所述另一元件、層、區或組件，抑或可存在一個或多個中間元件、層、區或組件。然而，“直接連接/直接耦合(directly connected/directly coupled)”則是指一個組件與另一個組件直接連接或直接耦合，而不具有中間組件。另外，還應理解，當稱一元件或層“位於”兩個元件或層“之間(between)”時，所述元件或層可為所述兩個元件或層之間的唯一元件或層，抑或也可存在一個或多個中間元件或層。
出於本揭露的目的，“X、Y及Z中的至少一者”及“選自由X、Y及Z組成的群組中的至少一者”可被視為僅X、僅Y、僅Z或X、Y及Z中的兩者或多者的任何組合，例如，舉例來說，XYZ、XYY、YZ及ZZ。在通篇中相同的編號指代相同的元件。本文所用用語“及/或(and/or)”包括相關列出項中的一個或多個項的任意及所有組合。
本文所用術語僅是出於闡述特定實施例的目的而並非旨在限制本發明。除非上下文清楚地另外指明，否則本文所用單數形式“一(a及an)”旨在也包括複數形式。還應理解，當在本說明書中使用用語“包括(comprises、comprising、includes及including)”時，是指明所陳述特徵、整數、步驟、操作、元件 及/或組件的存在，但不排除一個或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組的存在或添加。本文所用用語“及/或”包括相關列出項中的一個或多個項的任意及所有組合。當例如“...中的至少一個(at least one of)”等表達位於一系列元件之後時，是修飾整個系列的元件而非修飾所述一系列元件中的各別元件。
本文所用用語“實質上(substantially)”、“大約(about)”及類似用語用作近似用語、而並非作為程度用語，並且旨在考慮到所屬領域的普通技術人員將知的測量值或計算值的固有偏差。另外，在闡述本發明的實施例時使用“可(may)”是指“本發明的一個或多個實施例”。本文所用用語“使用(use)”、“正使用(using)”及“被使用(used)”可被視為分別與用語“利用(utilize)”、“正利用(utilizing)”及“被利用(utilized)”同義。另外，用語“示例性(exemplary)”旨在指實例或例示。
當某一實施例可被以不同方式實施時，特定製程次序可與所闡述的次序不同地執行。舉例來說，兩個連續闡述的製程可實質上同時執行或以與所闡述的次序相反的次序執行。
在本文中參照剖視圖闡述各種實施例，所述剖視圖為實施例及/或中間結構的示意性例示。因此，預期會因例如製造技術及/或容差而導致相對於例示形狀的變化。因此，本文所揭露的實施例不應被視為僅限於各個區的特定例示形狀，而是應包含由例 如製造引起的形狀偏差。舉例來說，被例示為矩形的植入區通常應具有圓形特徵或曲線特徵及/或在其邊緣存在植入濃度的梯度而非從植入區到非植入區為二元變化。同樣地，通過植入而形成的隱埋區可在所述隱埋區與在進行植入時所經過的表面之間的區中引起一些植入。因此，圖式中所例示的區為示意性的且其形狀並非旨在例示裝置的區的實際形狀且並非旨在進行限制。
根據本文所述本發明的實施例的電子裝置或電裝置及/或任何其他相關裝置或組件可利用任何適合的硬件、固件(例如，應用專用集成電路(application-specific integrated circuit))、軟件或軟件、固件及硬件的組合來實施。舉例來說，可將這些裝置的各種組件形成在一個集成電路(integrated circuit，IC)芯片上或單獨的集成電路芯片上。此外，可將這些裝置的各種組件實施在柔性印刷電路膜(flexible printed circuit film)、載帶封裝(tape carrier package，TCP)、印刷電路板(printed circuit board，PCB)上或形成在一個襯底上。此外，這些裝置的各種組件可為在一個或多個計算裝置中由一個或多個處理器運行、執行計算機程序指令並與用於執行本文所述各種功能性的其他系統組件進行交互的過程或線程(thread)。計算機程序指令儲存在可在使用例如(舉例來說)隨機存取記憶體(random access memory，RAM)等標準記憶體裝置的計算裝置中實施的記憶體中。計算機程序指令也可儲存在例如(舉例來說)壓縮盤只讀記憶體(compact disc read only memory，CD-ROM)、閃存驅動器(flash drive)或類似元件等其 他非暫時性計算機可讀媒體中。另外，所屬領域中的技術人員應知，在不背離本發明示例性實施例的精神及範圍的條件下，可將各種計算裝置的功能性組合或整合成單一的計算裝置，或者可使一特定計算裝置的功能性跨越一個或多個其他計算裝置分佈。
除非另外定義，否則本文所用所有用語(包括技術及科學用語)的含義均與本發明所屬領域中的普通技術人員所通常理解的含義相同。還應理解，用語(例如在常用字典中所定義的用語)應被解釋為具有與其在相關技術的上下文及/或本說明書中的含義一致的含義，且除非在本文中明確定義，否則不應將其解釋為具有理想化或過於正式的意義。
圖1是根據用於對本揭露的實施例進行例示的實例的指示集中失效區及高西格瑪尾部失效區的機率密度函數。
為產生機率密度函數100，首先，從給定的分佈函數N(μ,σ)中提取出N1個均勻分佈的樣本
Figure 107102192-A0305-02-0015-26
，j=0,1,…N 1 ，且運行蒙特卡羅(MC)模擬來識別在失效區中出現的樣本(例如，識別失效樣本)並參照平均值來計算失效樣本的L2範數值(L2-norm value)。接著，選擇失效樣本中具有最小L2範數的一者來用作的初始移位向量μ1。
之後，從初始參數化分佈h(ξ,μ1,σ1)中提取出N2個樣本，且可將疊代索引(iteration index)設定為2(例如，t=2)。
接著，可使用N2個樣本來對指示函數(indicator function)I(ξj)進行評估。之後，可在與各個樣本對應的參數化空間的多個維 度中計算平均值及西格瑪。平均值及西格瑪可分別通過以下方程式來計算：
Figure 107102192-A0305-02-0016-1
接著，可從更新的參數化分佈中提取出另一批次的N2個樣本，且可將疊代索引t設定為t+1，直到發生收斂為止(例如，當平均值及西格瑪處於誤差容差範圍內時)。
最後，可從所獲得的最優化的或改善的採樣分佈h(ξ,
Figure 107102192-A0305-02-0016-27
,
Figure 107102192-A0305-02-0016-28
)中提取出N3個樣本，且可運行蒙特卡羅模擬來識別失效樣本。失效機率可通過以下方程式來表達：
Figure 107102192-A0305-02-0016-2
之後，可產生機率密度函數100來指示失效區(例如，高西格瑪尾部區110及集中失效區120)，如圖1所示。然而，在位於因製程變化性來源而導致的多元分佈(multivariate distribution)(由機率密度函數100指示)的“高西格瑪”尾部區110處的通常識別出的“稀有”失效區處可存在問題。舉例來說，當失效樣本在主空間中的分佈的邊界非常窄(例如，失效樣本位於集中失效區120中)時，則失效樣本不需要出現在待分析的高西格瑪尾部區110中(假設失效相對集中)。另外，可能難以具有來自會導致稀有事件失效的區的足夠數目的樣本。
如以下將闡述，本揭露實施例為位於這種“集中”區處的失效提供修改策略，從而改善集成電路良率分析。也就是說， 可使用根據本揭露實施例的重要性採樣(IS)框架來更容易地檢測極稀有失效事件。如以下將闡述，所揭露的實施例大體來說可包括執行初始均勻採樣來大致檢測失效區(例如，檢測哪一維度或哪一製程變化性似乎表現出高的失效率)。之後，使用高斯分佈函數分析進行的集中採樣會更密切地聚焦於初始檢測到的失效區。最後，可應用對重新採樣函數進行的一次或多次參數最優化來確定標稱情況(nominal case)，從而可計算並識別出相對的浪費，以使得能夠準確地捕獲相對稀有的失效事件，並提高重要性採樣蒙特卡羅(ISMC)的效率及準確性。
本揭露實施例的一個貢獻是能夠在每一變化性來源維度處對失效樣本的分佈函數(例如，機率密度函數100)執行基於變換的濾波(例如，離散餘弦變換(DCT)濾波、離散正弦變換(DST)濾波及離散傅立葉變換(DFT)濾波)，從而確定哪一些變化性來源維度是影響電路良率(例如，稀有失效事件)的首要維度。因此，可在對對應的重要性採樣分佈函數進行最優化或改善期間抑制維度的不良影響，此可被稱為基於濾波器的維度縮減技術(filter-based dimension reduction technique)。
本揭露實施例的另一個貢獻是能夠基於經過變換的係數來將每一變化性維度的“失效類型”分類為“高西格瑪尾部”類型或“集中”類型。也就是說，可以判斷稀有失效的失效類型是歸因於高西格瑪尾部還是歸因於在參數空間中出現的一些集中窗口(concentrated window)。
本揭露實施例的再一個貢獻是能夠使用疊代算法(iterative algorithms)(例如，機率總體(probability collectives，PC))來沿每一變化性維度對重要性採樣函數進行改善或最優化，並根據每一變化性維度的失效類型來對每一維度應用恰當的約束條件。
圖2是根據本揭露實施例的用於評估稀有失效事件的方法的總體流程圖。
參照圖2，初始地，可執行均勻採樣操作(例如，涵蓋整個多維度參數空間)。也就是說，可在步驟S210處執行初始蒙特卡羅(MC)採樣來檢測失效樣本。應注意，可將採樣操作與先進採樣技術(例如，分類器輔助的自適應採樣(classifier-assisted adaptive sampling)、統計封鎖(statistical blockade)或馬爾科夫鏈蒙特卡羅方法(Markov Chain MC method)等)進行組合，且用於採樣的機率分佈函數可為均勻類型的、高斯類型的或“殼/環(shell/ring)”類型的。之後，可識別並收集失效樣本。
接著，在步驟S220處可對關於所收集的失效樣本的分佈執行一些類型的變換。舉例來說，可對失效機率分佈(例如，圖1所示機率密度函數100)執行變換(例如，離散餘弦變換/離散正弦變換/或離散傅立葉變換)來指示哪些維度可為重要的。換句話說，可沿每一所選擇維度對失效樣本的分佈執行變換(例如，使用離散餘弦變換/離散正弦變換、離散傅立葉變換等)將來自不同分佈的係數投影到變換空間中。
因此，所執行的變換使得能夠收集關於失效的相關信息，且使得能夠在步驟S230處對每一維度的失效類型進行分類。舉例來說，可收集包括來自變換結果的係數的信息以使得可對每一維度的失效類型(例如，“高西格瑪尾部”失效樣本或“集中窗口”失效樣本)進行分類，且可確定每一所分類的維度的重要性。也就是說，基於經變換域中的係數，可結合對應的失效類型判斷哪一個維度是關鍵的。
操作步驟S220與操作步驟S230可被籠統地視為前述基於濾波器的維度縮減技術。如上所述，基於濾波器的維度縮減使得能夠確定哪一個(哪一些)參數是不關鍵的以由此確定失效率。可對所確定的失效率應用維度縮減技術以在僅使用縮減的/有限的數目的樣本的同時在高維度處減小蒙特卡羅方差(MC variance)。
之後，可在每一所選擇的“重要的”失效維度上針對每一種類型的失效使用不同的最優化策略。也就是說，可基於通過對失效樣本的分佈執行變換而收集的信息來在步驟S240處以疊代方式對重要性採樣函數進行最優化。舉例來說，可根據不同情況執行定制最優化，且可針對縮減維度情況進行不同的定制最優化，從而能夠保持準確性。重要性採樣分佈函數的最優化可使用機率總體及/或其他疊代算法執行，此可基於每一維度的失效類型而定。
接著，可在步驟S250處判斷是否發生向稀有失效率的收斂。在收斂之後，可將重要性採樣函數參數化，且可在步驟S260 處執行最終重要性採樣蒙特卡羅模擬以計算電路失效率。
因此，通過執行採樣及通過針對每一失效樣本進行重新計算，可計算最終的極稀有失效率。另外，應注意，所揭露的實施例與現有的重要性採樣蒙特卡羅及其他稀有事件評估方法兼容。
圖3是繪示根據本揭露實施例的基於濾波器的維度縮減技術的方塊圖。
參照圖3，在實際的重要性採樣蒙特卡羅問題中，維度縮減會提高給定採樣的準確性及穩定性，這是因為通常情況下，對於所分析電路的失效率來說，只有一小部分維度/製程變化性來源的影響可能至關重要。如上所述，在初始(例如，均勻的)採樣(例如，圖2所示步驟S210)之後，可識別出失效樣本，且可通過變換產生失效樣本沿每一維度(在離散值處)的分佈(例如，圖2所示步驟S220)，並將失效樣本分類為特定失效類型(例如，圖2所示步驟S230)。
換句話說，且如圖3所示，使均勻樣本310通過“濾波器320”，以產生包括所識別的失效樣本的不均勻樣本330。可接著對不均勻樣本進行變換340以由此產生首要的變化性維度350，可接著對所產生的首要的變化性維度350進行分析以對相關維度的失效類型進行分類。
圖4繪示根據本揭露實施例的實例的來自不同分佈的離散餘弦變換係數被投影到變換空間中。
參照圖4，通過針對每一分佈執行離散餘弦變換(DCT)、離散傅立葉變換(DFT)或其他類型的變換，可對潛分量(latent component)(例如，具有奇偶對稱性的分量)進行檢測以指示參數空間中的失效區的類型(例如，失效區是高西格瑪尾部區110還是集中失效區120，如圖1所示)。也就是說，可對所收集的失效樣本執行變換以對分佈進行變換。因此，通過與信號處理相似的方式，可將失效樣本的分佈重新投影到對應的變換空間400中，如圖4所示。
所闡述的方法對在採樣期間可能出現的及可作為高頻分量出現的波動來說可為穩健的(robust)。對於離散餘弦變換來說，前三個係數涵蓋所有關於變化性維度的“選擇性”的信息。因此，可通過僅評估第二離散餘弦變換係數及第三離散餘弦變換係數來實施低通濾波器(low-pass filter)以分類失效類型，且可以各方面為基礎收集信息作為來自不同分佈的離散餘弦變換係數。
也就是說，投影到變換空間400中的經變換信號對應於信號的能量分佈。因此，來自不同分佈的不同離散餘弦變換係數可被認為用於形成信號的所有分量410a、410b和410c。在本實例中，對應於離散餘弦變換基礎索引(DCT basis index)“1”的第一分量410a在基本上是信號中的恆定背景基底(background floor)。另外，對應於離散餘弦變換基礎索引“2”的第二分量410b對應於信號的單側分量(例如，奇對稱函數)，而對應於離散餘弦變換基礎索引“3”的第三分量410c對應於雙側/偶對稱函數 (double-sided/even symmetric function)。在本實例中，第二分量410b及第三分量410c分別包括高次諧波分量(high order harmonic component)。
通過對失效樣本分佈執行上述基於濾波器的維度縮減，可對每一分量造成失效樣本的程度進行估測，從而指示造成失效樣本分佈的每一偏離信號基礎分量(off-signal basis component)的相對一部分。因此，可確定對於失效分析來說哪一維度/製程變化性來源是重要的。由於在與失效樣本對應的信號中出現常數，因此通過將所有失效樣本投影到所有維度中，可基於離散餘弦變換域、離散正弦變換域或離散傅立葉變換域中的(例如，變換空間中的)標記來確定哪一維度是重要的。
也就是說，基於每一分量的相對係數，可判斷失效是歸因於高西格瑪尾部，還是失效歸因於低的或中等的西格瑪區中的一些集中窗口。如果在高西格瑪尾部處存在失效樣本，則失效樣本指示對一側的偏好。高西格瑪失效樣本可為極負或極正的，在這種情況中，失效樣本的分佈將表現出一定程度上為單側的奇對稱函數。如果失效樣本對應於非常窄的窗口失效區(例如，低西格瑪區)，則失效區將接近中心(例如，偶對稱函數分佈)，這是可通過上述分析檢測到的信息。
圖5A和圖5B繪示根據本揭露實施例的基於濾波器的維度縮減技術以及根據比較例的維度縮減技術。
如以下所述，數據科學/機器學習領域中現有的維度縮減 方法一般不足以準確地確定失效區。舉例來說，首要分量分析(Principal Component Analysis，PCA)提供對參數維度之間的相關性的檢驗。然而，在大部分電路模擬情況中，被建模的變化性來源是相互獨立的，因此這不能夠有所助益。也就是說，由於對於電路模擬來說，輸入層次總是具有包括獨立同分佈樣本(independently identically distributed sample)的數據，因此首要分量分析不能應用於本文所闡述的實例。然而，首要分量分析僅對可在兩個維度之間存在的相關數據有效。因此，儘管首要分量分析可用於維度縮減，然而在本文中所闡述的實例中，所有維度均是獨立的，且不能使用首要分量分析。
作為另一實例，樸素參數敏感性檢查(naïve parametric sensitivity check)無法界定高維度的不平滑函數的“響應表面(response surface)”，且也無法直觀地感知失效類型。儘管樸素參數敏感性檢查適用於那些處理某種標稱情況周圍的一些小的擾動的實例，然而樸素參數敏感性檢查由於相對來說在輸入中具有大的變化而不能應用於本文所闡述的實例。
作為另一實例，ReliefF受限於高維度處有限數目的樣本變數，但不能直觀地對失效類型進行分類。儘管可使用ReliefF來對每一維度進行評分以根據相對重要性進行評級，然而不能夠實現由本文所述實施例所實現的相同程度的分析。
相比之下，根據所闡述的實施例，對於多失效區(multiple-failure region)來說，可使用各種超距離準則 (hyper-distance criterion)(L1/L2或餘弦)來對所存在的潛在失效區的數目進行評估。接著，可對每一失效集群應用維度縮減及重要性採樣函數最優化。另外，重要性採樣函數是不均勻的，且可改變濾波機制來評估離散餘弦變換第二分量及離散餘弦變換第三分量的相對改變，從而確定離散餘弦變換第二分量及離散餘弦變換第三分量的重要性及離散餘弦變換第二分量及離散餘弦變換第三分量的對應的失效類型。
參照圖5A、圖5B和表1，當處理不足數目的樣本時，根據本揭露實施例的離散餘弦變換濾波510比ReliefF方式520表現地更穩健。通過在超過100個維度上對真實的靜態隨機存取記憶體電路的實用問題執行測試，使用ReliefF方式520(作為比較例)及根據本揭露實施例的離散餘弦變換濾波510方法兩者來針對不同大小的樣本獲得以上首要變化性維度的評級。
如上所述，執行均勻採樣，且收集所有的失效樣本。接著，使用本實施例的離散餘弦變換濾波技術與疊代提出的ReliefF衡量標準兩者執行維度選擇或縮減。為對每一維度的從這兩種衡量標準得到的評分進行評級，產生連續的讀數來表達所有的維度，因為這些維度貢獻不同的重要性。基於對讀數的分析，可將一些更重要的維度(這些維度涉及失效樣本)隔離以進行進一步分析。
對於ReliefF方式520可以看出，在固定維度之後，所有其餘維度具有大致相同的評分，此使得其餘維度相對難以區分。 然而，在本實例中，對重要的維度進行了修改。因此，使用ReliefF方式520不能完成對所有重要維度的正確選擇。
在本實例中，對10,000個樣本及20,000個樣本執行ReliefF方式520(作為比較例)及根據本揭露實施例的離散餘弦變換濾波510方法兩者。不同於ReliefF方式520，根據本實施例的離散餘弦變換濾波方法510表現出一致的未來維度捕獲結果，而無論使用足夠的樣本還是不足的樣本(例如，使用10,000個樣本或20,000個樣本)。然而ReliefF方式520指示一旦樣本減半(例如，從20,000個樣本減少到10,000個樣本)，在所選擇的維度上便可看出波動(例如，表1中對最後兩列的首要變化性維度的評級之間的對比來指示)。另外，在本實例中，更仔細地審視所選擇的兩個波動維度(表1中對應於最後兩列，這是因為它們與最終電路(例如，無論是製作出的還是模擬的)相關)後發現，維度不具有任何物理意義。然而，通過使用本實例的離散餘弦變換濾波方法510，所提出的維度選擇仍可解決所述問題。為進一步提高重要性採樣蒙特卡羅準確性，可應用維度縮減。維度縮減將在最優化操作期間“消除”非首要維度的變化性直到再次使用原始採樣分佈的最終重要性採樣操作為止。然而，在維度縮減之後，在許多典型情況中，總體失效率可被低估。
Figure 107102192-A0305-02-0025-3
Figure 107102192-A0305-02-0026-5
以下提供用於更準確地估測總體失效率的解決方案。舉例來說，作為補償對失效率低估的解決方案，可應用貝葉斯鏈規則(Bayesian chain rule)以使得初始樣本可由以下方程式表達：
Figure 107102192-A0305-02-0026-6
以上方程式可用於產生以下方程式：
Figure 107102192-A0305-02-0026-7
另外，可應用準則(criterion)來約束大於某一閾值(threshold value)的置信度(confidence)(例如，ΩFail)。
圖6繪示根據本揭露實施例的對重要性採樣函數進行的最優化。
參照圖6，根據本揭露的實施例，也可對一般的重要性採樣函數進行最優化。通過使用維度縮減技術，可極大地縮減用於採樣的參數空間(例如，減小到少於10個維度)，從而有利於重要性採樣蒙特卡羅方法。可對初始機率分佈函數pdf(x)進行最優化以產生最優化重要性採樣分佈函數g(x)。
舉例來說，如果檢測到失效區，但失效未出現在高西格瑪尾部區中，則本實施例的方法可將高斯函數塑形成高西格瑪區。也就是說，儘管傳統方法不能夠在失效區不位於高西格瑪尾部中時，將高斯函數塑形成高西格瑪區(通過使用從離散餘弦變換及離散餘弦變換濾波收集的信息)，然而根據本文所闡述的實施 例，可判斷哪一個離散餘弦變換係數最大。
如果確定第二離散餘弦變換係數更大，則可假設存在高西格瑪失效問題(例如，指示高西格瑪尾部失效區610)。然而，如果確定第三離散餘弦變換係數更大，則可假設失效問題更可能為集中失效區問題(例如，指示集中失效區620)。
在本實施例中，失效率可通過以下方程式來確定：ʃI(x)
Figure 107102192-A0305-02-0027-25
g(x)dx
其中I(x)是指示函數(例如，0或1)，pdf(x)是原始分佈，且g(x)是最優化(重要性採樣)分佈。
因此，在第t疊代步驟處，對於第i維度，應用以下方程式：
Figure 107102192-A0305-02-0027-9
Figure 107102192-A0305-02-0027-10
，其中σi,0來自原始的第i個變化性維度；以及
Figure 107102192-A0305-02-0027-11
，其中σc,i是第i個變化性維度的臨界值，其中σc,i可通過隔離所有其他變化性維度以及通過對造成失效率的第i個維度執行二元搜索(binary search)來計算得到。
舉例來說，對於每一種情況來說(例如，高西格瑪尾部失效區及集中失效區)，可對每一種情況單獨進行最優化。對於傳統的高西格瑪失效問題來說，可對重新採樣函數進行最優化。相 比之下，對於集中失效區問題，可基於失效樣本執行疊代，且可設定限制失效樣本的一些邊界。之後，可對重新採樣函數進行最優化，以將失效窗口(failure window)內的失效樣本作為目標，且可在此窗口內執行集中採樣，從而使得與傳統蒙特卡羅採樣相比時採樣準確性提高。
因此，所分類的失效類型將引導如何針對每一首要維度來對重要性採樣函數進行最優化。
圖7繪示根據本揭露實施例的對靜態隨機存取記憶體陣列動態寫入失效進行分析的實例。
參照圖7，製程變化性(例如，隨機摻雜波動性(random dopant fluctuation，RDF)及線邊緣粗糙度(line-edge roughness，LER))引起的電晶體性能(例如，閾值電壓，Vth)失配已被視為靜態隨機存取記憶體良率損失的主要原因。在先進技術節點中，可使用動態讀取及寫入操作作為失效準則，這被證明比靜態規格更準確。
本實例中的模擬對具有全域變化性來源及局部變化性來源的24-靜態隨機存取記憶體區塊(例如，總共144個電晶體)進行評估，且對電晶體使用伯克利共多閘極電晶體(BSIM Common Multi Gate，BSIM-CMG)緊湊型模型(compact model)。在圖表700中示出根據本揭露實施例產生的維度中的不指示失效的一些維度(例如，維度710)以及所述維度中的指示失效區的一些維度(例如，與製程變化性60、66、114、144及146對應的重要維度 720)。在本實例中，重要維度720中的每一者指示高西格瑪尾部失效區。
也就是說，在本實例中，示出本實例的所有147個維度中的失效樣本分佈中的一些失效樣本分佈。對於大部分維度來說，失效樣本分佈相對均勻(例如，維度710既不顯示出高西格瑪失效也不顯示出集中窗口失效)。也就是說，大部分維度不指示對某一緯度失效(latitude fail)的偏好。
然而，圖7所示變化性的重要維度720中的一些變化性的重要維度720在與大部分維度相比時表現不同，這是由於它們指示對失效樣本的分佈的偏好。也就是說，當在對應曲線圖的某一側處出現較大數目的失效樣本時(例如，對於負的高西格瑪失效來說在左側，或對於正的高西格瑪失效來說在右側)，則所述分析指示這些對應的樣本更可能失效。因此，這些維度可通過進行離散餘弦變換來收集，以由此產生分佈及函數的經量化標記。
因此，本實例識別出六個重要維度720，且重要維度720中的每一者均被給予相對評級。儘管本實例中的所有維度均被識別為高西格瑪失效，然而應注意，在其他實例中維度可被識別為集中窗口失效。
圖8和表2示出靜態隨機存取記憶體陣列寫入失效的分析結果，且示出根據本揭露實施例的使用維度選擇的重要性採樣與不使用維度選擇的重要性採樣的比較。表2為不同選項下的靜態隨機存取記憶體的失效率比較。
參照圖8和表2，在本實例的基於濾波器的維度縮減中，選擇首要維度，且所有首要維度均被分類為造成“高西格瑪尾部”失效類型。已採用機率總體(PC)及基於順序性二次編程(sequential quadratic programming，SQP)的梯度搜索方法來使重要性採樣函數最優化，此與不使用基於濾波器維度縮減結果的條件下相比顯示出相當的性能以及大得多的改善。
Figure 107102192-A0305-02-0030-12
如在本實例中所示，在不使用維度選擇時，結果極低。然而，在使用維度選擇時，會返回非常合理的結果。
圖9繪示根據本揭露實施例的自旋轉移力矩磁性隨機存取記憶體寫入誤差率分析。
參照圖9，自旋轉移力矩磁性隨機存取記憶體(STT-MRAM)是具有例如功率低、形狀因數(form factor)小及耐用性高等優點的新興非易失性記憶體。然而，除了製程變化性之外，由於其量子機械性質，初始磁化角(θ0)變化性910會造成開關失效，此可能需要在自旋轉移力矩磁性隨機存取記憶體裝置及電路設計期間進行研究。不同於其他變化性來源造成的“高西格瑪尾部”失效，初始磁化角θ0變化性910一般來說將在其平均值(零)周圍引入“集中”失效區，此不同於圖表900中所示出 的其他維度。通過使用所提出的基於濾波器的維度縮減，所有關鍵維度以及其造成的失效類型均可被檢測並分類。
在本實例中，僅對單個單元進行測試，應注意，大數目的維度對應於單個受測試單元。也就是說，可存在影響裝置性能(例如，受測試單元的裝置參數)的包括材料幾何形狀參數在內的多個製程變化性。以與圖7所示出的實例相似的方式，維度中的一些維度繪示失效樣本的相對均勻的分佈，而其他維度產生單側失效樣本分佈(例如，與高西格瑪尾部對應的失效樣本)。
另外，在本實例中，初始磁化角θ0維度被繪示為在函數時間中偶對稱。因此，初始磁化角θ0維度中的失效樣本在非常窄的區內出現在為零的標稱情況附近。相比之下，標準採樣(例如，系列西格瑪採樣(series sigma sampling))在與附近的標稱情況對應的區中可能無法捕獲大數目的樣本，從而因那一區中的樣本數目不足而無法提供總體失效率的準確結果。
因此，一旦檢測到初始磁化角θ0維度，便可將初始磁化角θ0維度分類為集中失效情況(例如，圖2所示步驟S230)。接著，可僅在那一窗口內應用最優化(例如，圖2所示步驟S240)，以使得可僅在此窗口內對偏差的採樣中心進行最優化，從而使得能夠進行集中採樣以使得可對未存在於高西格瑪尾部中的稀有失效事件進行評估。因此，初始磁化角θ0維度使失效時間集中，且造成內在的裝置失效率。
圖10繪示對根據本揭露實施例及根據比較例的重要性採 樣蒙特卡羅準確性及收斂的驗證，且圖11繪示根據本揭露實施例的自旋轉移力矩磁性隨機存取記憶體寫入誤差率。
參照圖10，可看出，比較例1010的標準蒙特卡羅分析與本實施例的重要性採樣蒙特卡羅的比較1000顯示：在與標準的蒙特卡羅方法相比時，本實施例實現了模擬收斂及準確性的明顯改善。
在本揭露實施例的本實例中獲得的結果在與標準蒙特卡羅模擬相比時顯示出高度一致的失效率估測。也就是說，在給定恆定的採樣預算的條件下，根據本實施例的重要性採樣會節約模擬時間/評估時間。相比之下，對於標準蒙特卡洛模擬來說，可需要超過百萬個樣本才能得到1.E-04的失效事件。另外，為模擬更稀有的事件(例如，1.E-06)，可能需要提取多達10^9個樣本，一般來說這是十分不切實際的。
然而，對於根據本實施例的經修改的重要性採樣方式來說，可使用少至10,000個樣本而仍取得相同的準確性水平。另外，基於此處示出的曲線，根據本實施例的經修改的重要性採樣方式與蠻力(brute force)相比表現得更穩健。
另外，參照圖11，所模擬的寫入誤差率1100示出來自製程變化性1110以及來自初始磁化角變化性1120兩者的影響，從而為設計自旋轉移力矩磁性隨機存取記憶體裝置及大規模陣列提供指導。
因此，如上所述，所闡述的實施例會使效率及準確性得 到提高。另外，如圖11所示，由於利用所揭露的實施例能夠有效地使用更有限數目的樣本，因此可產生內在變化或內在失效率以及由製程變化造成的失效率兩者。
根據所揭露的實施例，通過實施基於濾波器的維度縮減(其可通過對機率密度函數進行變換以及基於所實施的變換來對每一維度的失效類型進行分類來完成)，電路良率分析的準確性得到提高，而重要性採樣的評估時間減少。
S210、S220、S230、S240、S250、S260:步驟

Claims (18)

  1. 一種用於評估稀有失效事件的電路良率分析方法，所述電路良率分析方法包括：對電路的特性執行初始採樣，以檢測在多維度參數空間中分別位於一個或多個失效區處的失效樣本，其中所述維度包括變化性來源維度，所述變化性來源維度的數目是指不同電路中的製程變化性來源的數目，所述初始採樣檢測因所述製程變化性來源偏離預期形式的所述電路的所述特性以識別所述失效樣本；產生所述失效樣本沿所述參數空間的每一維度在離散值處的分佈；通過離散餘弦變換(DCT)、離散正弦變換(DST)或離散傅立葉變換(DFT)，在每一維度的所述失效樣本的所述分佈上執行基於變換的濾波操作，以將所述失效樣本投影到變換空間中的所有維度中；以及通過評估所述基於變換的濾波操作的一個或多個變換係數來針對所述參數空間中的每一維度分類所述失效區的類型。
  2. 如申請專利範圍第1項所述的電路良率分析方法，更包括：以疊代方式將重要性採樣(IS)函數最優化，以通過維度縮減來抑制所述參數空間中的的每一維度的不良影響。
  3. 如申請專利範圍第2項所述的電路良率分析方法，其中進行所述最優化的方法對應於所述失效區的所述類型。
  4. 如申請專利範圍第2項所述的電路良率分析方法，更包括：判斷是否因對所述重要性採樣函數進行所述最優化而發生向稀有失效率的收斂；以及進一步以疊代方式將所述重要性採樣函數最優化，直到發生所述收斂為止。
  5. 如申請專利範圍第4項所述的電路良率分析方法，更包括：執行重要性採樣蒙特卡羅模擬以計算所分析電路的失效率。
  6. 如申請專利範圍第1項所述的電路良率分析方法，其中所述分類包括基於所述變換空間中的所述維度的標記來確定所述維度中的哪一維度是重要的。
  7. 如申請專利範圍第1項所述的電路良率分析方法，其中所述分類包括評估與所述失效樣本對應的所述基於變換的濾波操作的第二變換係數及第三變換係數。
  8. 如申請專利範圍第7項所述的電路良率分析方法，其中所述分類包括判斷所述第二變換係數和所述第三變換係數中的哪一者較大，其中當所述第二變換係數大於所述第三變換係數時，所述失效區的所述類型被分類為高西格瑪失效類型，且其中當所述第三變換係數大於所述第二變換係數時，所述失效區的所述類型被分類為集中失效類型。
  9. 一種用於評估稀有失效事件的電路良率分析系統，所述 電路良率分析系統包括：處理器；以及記憶體，所述記憶體上儲存有指令，所述指令在由所述處理器執行時，使所述處理器：對電路的特性執行初始採樣，以檢測在多維度參數空間中分別位於一個或多個失效區處的失效樣本，其中所述維度包括變化性來源維度，所述變化性來源維度的數目是指不同電路中的製程變化性來源的數目，所述初始採樣檢測因所述製程變化性來源偏離預期形式的所述電路的所述特性以識別所述失效樣本；產生所述失效樣本沿所述參數空間的每一維度在離散值處的分佈；通過離散餘弦變換(DCT)、離散正弦變換(DST)或離散傅立葉變換(DFT)，在每一維度的所述失效樣本的所述分佈上執行基於變換的濾波操作，以將所述失效樣本投影到變換空間中的所有維度中；以及通過評估所述基於變換的濾波操作的一個或多個變換係數來針對所述參數空間中的每一維度來分類所述失效區的類型。
  10. 如申請專利範圍第9項所述的電路良率分析系統，其中所述指令在由所述處理器執行時，進一步使所述處理器以疊代方式將重要性採樣(IS)函數最優化，以通過維度縮減來抑制所述參數空間中的每一維度的不良影響。
  11. 如申請專利範圍第10項所述的電路良率分析系統，其 中所述指令在由所述處理器執行時，使所述處理器根據所述失效區的所述類型以疊代方式將所述重要性採樣函數最優化。
  12. 如申請專利範圍第10項所述的電路良率分析系統，其中，所述指令在由所述處理器執行時，進一步使所述處理器：判斷是否因對所述重要性採樣函數進行所述最優化而發生向稀有失效率的收斂；以及進一步以疊代方式將所述重要性採樣函數最優化，直到發生所述收斂為止。
  13. 如申請專利範圍第12項所述的電路良率分析系統，其中所述指令在由所述處理器執行時，進一步使所述處理器執行重要性採樣蒙特卡羅模擬以計算電路的失效率。
  14. 如申請專利範圍第9項所述的電路良率分析系統，其中所述指令在由所述處理器執行時，使所述處理器通過基於所述變換空間中的所述維度的標記確定所述維度中的哪一維度是重要的來分類所述失效區的所述類型。
  15. 如申請專利範圍第9項所述的電路良率分析系統，其中所述指令在由所述處理器執行時，使所述處理器通過評估與所述失效樣本對應的所述基於變換的濾波操作的第二變換係數及第三變換係數來分類所述失效區的所述類型。
  16. 如申請專利範圍第15項所述的電路良率分析系統，其中所述指令在由所述處理器執行時，使所述處理器通過判斷所述第二變換係數和所述第三變換係數中的哪一者較大來分類所述失效區的所述類型，其中當所述第二變換係數大於所述第三變換係數時，所述失 效區的所述類型被分類為高西格瑪失效類型，且其中當所述第三變換係數大於所述第二變換係數時，所述失效區的所述類型被分類為集中失效類型。
  17. 一種用於評估稀有失效事件的電路良率分析方法，所述電路良率分析方法包括：通過離散餘弦變換(DCT)、離散正弦變換(DST)或離散傅立葉變換(DFT)，對所模擬樣本的初始數目執行基於變換的濾波操作，以指示與所分析電路對應的變化性維度的數目；基於所述基於變換的濾波操作，檢測所述變化性維度中的具有失效樣本的變化性維度；通過評估所述基於變換的濾波操作的一個或多個變換係數來分類所述變化性維度中的具有所述失效樣本的每一變化性維度的失效類型；以及基於所述分類，以疊代方式將所述變化性維度中的具有所述失效樣本的每一變化性維度的重要性採樣函數最優化。
  18. 如申請專利範圍第17項所述的電路良率分析方法，其中進行所述最優化的方法對應於所述失效類型。
TW107102192A 2017-04-12 2018-01-22 用於評估稀有失效事件的電路良率分析方法及系統 TWI783965B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762484850P 2017-04-12 2017-04-12
US62/484,850 2017-04-12
US15/696,150 US11003737B2 (en) 2017-04-12 2017-09-05 Generic high-dimensional importance sampling methodology
US15/696,150 2017-09-05

Publications (2)

Publication Number Publication Date
TW201837702A TW201837702A (zh) 2018-10-16
TWI783965B true TWI783965B (zh) 2022-11-21

Family

ID=63790670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102192A TWI783965B (zh) 2017-04-12 2018-01-22 用於評估稀有失效事件的電路良率分析方法及系統

Country Status (4)

Country Link
US (1) US11003737B2 (zh)
KR (1) KR102396914B1 (zh)
CN (1) CN108694273B (zh)
TW (1) TWI783965B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10816606B2 (en) * 2019-01-03 2020-10-27 GM Global Technology Operations LLC Method and system for noise-tolerant RC response prediction
WO2020182992A1 (en) 2019-03-14 2020-09-17 Xenergic Ab High-dimensional multi-distributed importance sampling for circuit yield analysis
CN110796024B (zh) * 2019-10-09 2022-07-29 武汉光庭信息技术股份有限公司 一种针对失效样本的自动驾驶视觉感知测试方法和装置
US11630938B1 (en) * 2019-11-04 2023-04-18 Cadence Design Systems, Inc. Failure mode analysis for circuit design
CN111929527B (zh) * 2020-06-05 2023-06-20 国电南瑞科技股份有限公司 设备故障特征规则化知识表示的适应性评价系统及方法
CN113779926A (zh) * 2021-08-03 2021-12-10 深圳天狼芯半导体有限公司 一种电路的检测方法、装置、电子设备及可读存储介质
CN117648895B (zh) * 2024-01-26 2024-04-12 全智芯(上海)技术有限公司 失效分析方法及装置、计算机可读存储介质、终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI334093B (en) * 2002-12-23 2010-12-01 Cadence Design Systems Inc A method for accounting for process variation in the design of integrated circuits
US20140215274A1 (en) * 2010-08-20 2014-07-31 International Business Machines Corporation Statistical Design with Importance Sampling Reuse
US20160063156A1 (en) * 2014-08-26 2016-03-03 International Business Machines Corporation Multi-dimension variable predictive modeling for yield analysis acceleration
US20160242690A1 (en) * 2013-12-17 2016-08-25 University Of Florida Research Foundation, Inc. Brain state advisory system using calibrated metrics and optimal time-series decomposition

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533173A (en) * 1991-10-21 1996-07-02 Polaroid Corporation Method and apparatus for processing a color map using discrete cosine transforms
JP2003316849A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd 半導体集積回路の設計方法及び半導体集積回路の製造方法
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
US7538708B2 (en) * 2006-12-30 2009-05-26 Teradyne, Inc. Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter
US7449911B2 (en) * 2007-02-05 2008-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for determining electro-migration failure mode
CN101290517B (zh) * 2007-04-17 2010-08-11 中芯国际集成电路制造(上海)有限公司 对离散样本数据进行统计过程控制的方法及其装置
US8155938B2 (en) 2008-03-28 2012-04-10 Carnegie Mellon University Method and apparatus for sampling and predicting rare events in complex electronic devices, circuits and systems
JP2010160787A (ja) 2008-12-11 2010-07-22 Jedat Inc パラメータ情報作成システム、歩留まり算出システム、プログラム及び記録媒体
JP5416998B2 (ja) * 2009-03-17 2014-02-12 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法および荷電粒子ビーム描画装置
US8365118B2 (en) * 2009-06-03 2013-01-29 International Business Machines Corporation Broken-spheres methodology for improved failure probability analysis in multi-fail regions
KR101904518B1 (ko) 2010-10-27 2018-10-04 솔리도 디자인 오토메이션 인코퍼레이티드 희귀 불량 현상을 식별하기 위한 방법 및 시스템
US20130253868A1 (en) * 2012-03-23 2013-09-26 International Business Machines Corporation Estimating delay deterioration due to device degradation in integrated circuits
US9323320B2 (en) * 2012-05-18 2016-04-26 Mediatek Singapore Pte. Ltd. Weighted control in a voltage scaling system
US9171226B2 (en) * 2012-09-26 2015-10-27 Carnegie Mellon University Image matching using subspace-based discrete transform encoded local binary patterns
US20140173535A1 (en) 2012-12-17 2014-06-19 International Business Machines Corporation Analysis of chip-mean variation and independent intra-die variation for chip yield determination
US20140214354A1 (en) * 2013-01-28 2014-07-31 Verayo, Inc. System and method of detection and analysis for semiconductor condition prediction
US9460243B2 (en) 2013-03-15 2016-10-04 International Business Machines Corporation Selective importance sampling
CN104035330A (zh) * 2013-03-22 2014-09-10 王少夫 一种基于dc-dc变换器的一维离散混沌系统
US9753441B2 (en) * 2013-05-13 2017-09-05 Massachusetts Institute Of Technology Controlling dynamical systems with bounded probability of failure
KR102061763B1 (ko) * 2013-05-27 2020-01-03 삼성전자 주식회사 시뮬레이션 시스템 및 방법, 상기 시스템을 포함하는 컴퓨팅 시스템
US8806418B1 (en) 2013-06-19 2014-08-12 Freescale Semiconductor, Inc. Scaled sigma sampling
DE102014116484B4 (de) * 2014-11-12 2019-02-14 Infineon Technologies Ag Signalverarbeitungssystem und Sensorsystem zum Bestimmen von Informationen über eine Bewegung eines Objekts
US9524365B1 (en) * 2014-12-23 2016-12-20 Cadence Design Systems, Inc. Efficient monte carlo flow via failure probability modeling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI334093B (en) * 2002-12-23 2010-12-01 Cadence Design Systems Inc A method for accounting for process variation in the design of integrated circuits
US20140215274A1 (en) * 2010-08-20 2014-07-31 International Business Machines Corporation Statistical Design with Importance Sampling Reuse
US20160242690A1 (en) * 2013-12-17 2016-08-25 University Of Florida Research Foundation, Inc. Brain state advisory system using calibrated metrics and optimal time-series decomposition
US20160063156A1 (en) * 2014-08-26 2016-03-03 International Business Machines Corporation Multi-dimension variable predictive modeling for yield analysis acceleration

Also Published As

Publication number Publication date
KR102396914B1 (ko) 2022-05-11
US11003737B2 (en) 2021-05-11
US20180300288A1 (en) 2018-10-18
KR20180115208A (ko) 2018-10-22
TW201837702A (zh) 2018-10-16
CN108694273B (zh) 2023-08-08
CN108694273A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
TWI783965B (zh) 用於評估稀有失效事件的電路良率分析方法及系統
TWI828676B (zh) 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
US10627446B2 (en) Importance sampling method for multiple failure regions
Singhee et al. Statistical blockade: Very fast statistical simulation and modeling of rare circuit events and its application to memory design
Matsunawa et al. A new lithography hotspot detection framework based on AdaBoost classifier and simplified feature extraction
US8880954B2 (en) Temperature-profiled device fingerprint generation and authentication from power-up states of static cells
US8195427B2 (en) Methods and systems for high sigma yield estimation using reduced dimensionality
US8219355B2 (en) Methods and systems for high sigma yield estimation
US10678971B2 (en) Space exploration with Bayesian inference
US20130030730A1 (en) Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing
US10713405B2 (en) Parameter generation for semiconductor device trapped-charge modeling
US20110213587A1 (en) Method and computer program product for finding statistical bounds, corresponding parameter corners, and a probability density function of a performance target for a circuit
US9846753B2 (en) Monte Carlo simulation for analyzing yield of an electric circuit
US20120131525A1 (en) Method and apparatus for fixing design requirement violations in multiple multi-corner multi-mode scenarios
US8682818B2 (en) Pareto sampling using simplicial refinement by derivative pursuit
US20160217393A1 (en) Information extraction
US20210294204A1 (en) Method of measuring critical dimension of a three-dimensional structure and apparatus for measuring the same
Gong et al. Parametric yield estimation for SRAM cells: Concepts, algorithms and challenges
Rana et al. SSFB: A highly-efficient and scalable simulation reduction technique for SRAM yield analysis
US11669667B2 (en) Automatic test pattern generation (ATPG) for parametric faults
CN116185843B (zh) 基于神经元覆盖率引导的两阶段神经网络测试方法及装置
Somani et al. A methodology to optimize design pattern context size for higher sensitivity to hotspot detection using pattern association tree (PAT)
Oak Quantifying process parameter impact on edge placement error using machine learning based analytical engine
Ahmadi Applications of Machine Learning in Test Cost Reduction, Yield Estimation and Fab-Of-Origin Attestation of Integrated Circuits
Shoniker Accelerated verification of integrated circuits against the effects of process, voltage and temperature variations