TWI777340B - 逆電流抑制電路 - Google Patents

Abstract

本發明係關於逆電流抑制電路，其包括：一分壓單元、一可調式電壓參考源單元及一控制開關單元。該分壓單元設置於一第一電源端及一第二電源端之間，以產生一分壓電壓。該可調式電壓參考源單元連接至該分壓單元，用以依據該分壓電壓，產生一可調式電壓輸出。該控制開關單元設置於該第一電源端及一第一負載端或該第二電源端及一第二負載端之間，用以依據該可調式電壓，控制該第一電源端及該第一負載端之間是否導通，或該第二電源端及該第二負載端之間是否導通。利用本發明之逆電流抑制電路，當電源端關閉外部電源時，可及時地將該控制開關單元內之開關截止關閉，以防止逆電流之情況產生，而不會損壞外部電源。

Description

逆電流抑制電路

本發明係有關於一種逆電流抑制電路。

習知外部電源可供應電力至一負載，例如馬達、風扇電路等。習知外部電源與該負載之間具有一負載開關，以進行逆電流保護，亦即於外部電源關閉時，利用該負載開關切斷外部電源與該負載之連接，以防止逆電流發生，而損壞外部電源。

習知負載開關係為二極體，設置於外部電源與該負載之電流路徑上，利用二極體單向導通之特性，可防止逆電流發生，而能保護外部電源。但因習知二極體於順向導通時，其順向壓降大，造成消耗功率大，且習知大功率二極體之價格高，使得電路成本提高，故有加以改善之必要。

本發明提供逆電流抑制電路。在一實施例中，該逆電流抑制電路包括：一分壓單元、一可調式電壓參考源單元及一控制開關單元。該分壓單元設置於一第一電源端及一第二電源端之間，以產生一分壓電壓。該可調式電壓參考源單元連接至該分壓單元，用以依據該分壓電壓，產生一可調式電壓輸出。該控制開關單元設置於該第一電源端及一第一負載端或該第二電源端及一第二負載端之間，用以依據該可調式電壓，控制該第一電源端及該第一負載端之間是否導通，或該第二電源端及該第二負 載端之間是否導通。

利用本發明之逆電流抑制電路，可以於電源端供應電源至負載端時，具有低導通損失之功效。並且當電源端關閉外部電源時，可及時地將該控制開關單元內之開關截止關閉，以防止逆電流之情況產生，而不會損壞外部電源。再者，本發明之逆電流抑制電路可防止電源端之突波進入負載端。

10:逆電流抑制電路

11:分壓單元

12:可調式電壓參考源單元

13:控制開關單元

30:逆電流抑制電路

33:控制開關單元

61:第一電源端

62:第二電源端

63:第一負載端

64:第二負載端

111:第一分壓電阻

112:第二分壓電阻

113:濾波電容

121:參考端

122:陽極端

123:陰極端

131:第一電晶體

131D:第一汲極

131S:第一源極

131G:第一閘極

132:第一開關電阻

133:第二開關電阻

134:開關電容

135:第二電晶體

135D:第二汲極

135S:第二源極

135G:第二閘極

331:第一電晶體

331D:第一汲極

331S:第一源極

331G:第一閘極

332:第一開關電阻

333:第二開關電阻

334:開關電容

335:第一中繼電阻

336:第二中繼電阻

337:中繼電晶體

337B:基極

337E:射極

337C:集極

338:第二電晶體

338D:第二汲極

338S:第二源極

338G:第二閘極

D:分壓點

L:負載

圖1顯示本發明之一逆電流抑制電路之方塊示意圖；圖2顯示本發明第一實施例之逆電流抑制電路之電路示意圖；圖3顯示本發明第二實施例之逆電流抑制電路之電路示意圖；圖4顯示本發明之另一逆電流抑制電路之方塊示意圖；圖5顯示本發明第三實施例之逆電流抑制電路之電路示意圖；及圖6顯示本發明第四實施例逆電流抑制電路之電路示意圖。

圖1顯示本發明之一逆電流抑制電路之方塊示意圖。圖2顯示本發明第一實施例之逆電流抑制電路之電路示意圖。配合參閱圖1及圖2，本發明逆電流抑制電路10包括：一分壓單元11、一可調式電壓參考源單元12及一控制開關單元13。該逆電流抑制電路10可設置於電源端供應電源至負載端之電流路徑上。該電源端可為外部電源，該負載端可設置電 子或電機設備等負載L，例如：馬達，但不以上述為限。

在一實施例中，該分壓單元11設置於一第一電源端61及一第二電源端62之間，以產生一分壓電壓VD。在一實施例中，該第一電源端61為一直流電源輸入端，該第二電源端62為一接地端。在一實施例中，該分壓單元11包括一第一分壓電阻111及一第二分壓電阻112，該第一分壓電阻111及該第二分壓電阻112串聯設置於該第一電源端61及該第二電源端62之間，該第二分壓電阻112之一分壓點D產生該分壓電壓VD。在一實施例中，該分壓單元11另包括一濾波電容113，該濾波電容113與該第二分壓電阻112並聯。該濾波電容113可用以濾除該第一電源端61及該第二電源端62之雜訊。該第一分壓電阻111及該第二分壓電阻112之電阻值，及該濾波電容113之電容值可以依據實際應用的電路而決定，以計算得該分壓電壓VD。

在一實施例中，該可調式電壓參考源單元12連接至該分壓單元11，用以依據該分壓電壓VD，產生一可調式電壓VR輸出。在一實施例中，該可調式電壓參考源單元12包括一參考端121、一陽極端122及一陰極端123，該參考端121連接至該第二分壓電阻112之該分壓點D，當該分壓電壓VD達到該可調式電壓VR時，該陰極端123輸出該可調式電壓VR。在一實施例中，該可調式電壓參考源單元12係利用該參考端121之電壓，以控制該陽極端122及該陰極端123間之狀態。例如，當該參考端121之電壓未達到該可調式電壓VR時，例如為2.5V，該可調式電壓參考源單元12之該陽極端122及該陰極端123之間為開路狀態。當該參考端121之電壓達到該可調式電壓VR時，該陽極端122及該陰極端123之間由開路狀態改為該可調式電壓VR。因此，當該分壓電壓VD達到該可調式電壓VR， 該陰極端123輸出該可調式電壓VR。

在一實施例中，該控制開關單元13設置於該第一電源端61及一第一負載端63之間，用以依據該可調式電壓VR，控制該第一電源端61及該第一負載端63之間是否導通。在一實施例中，該第一負載端63為一直流電源輸出端，輸出至一負載L，該第二負載端64為一接地端。

在一實施例中，該控制開關單元13包括一第一電晶體131、一第一開關電阻132、一第二開關電阻133及一開關電容134。該第一電晶體131包括一第一汲極131D、一第一源極131S及一第一閘極131G，該第一開關電阻132及該開關電容134並聯，且設置於該第一電晶體131之該第一源極131S及該第一閘極131G之間，該第二開關電阻133連接該第一電晶體131之該第一閘極131G及該可調式電壓參考源單元12之該陰極端123。

在一實施例中，該第一電晶體131之該第一源極131S連接該第一負載端63，該第一電晶體131之該第一汲極131D連接該第一電源端61。該第一電晶體131可為P通道MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬氧化物半導體場效應電晶體)。

在一實施例中，當該第一電源端61輸入外部電源時，該第一電源端61之電壓上升，但此時該第一電晶體131尚未導通，電流會透過該第一電晶體131之寄生二極體，往該第一負載端63流動。並且，隨著該第一電源端61之電壓逐漸上升，該分壓電壓VD也逐漸上升，亦即該可調式電壓參考源單元12之該參考端121之電壓亦逐漸上升。當該參考端121之電壓達到該可調式電壓VR時，該可調式電壓參考源單元12之該陽極端122及該陰極端123之間由開路狀態改為該可調式電壓VR。因此，電流可 由該第一開關電阻132及該第二開關電阻133流至該可調式電壓參考源單元12，且可對該開關電容134及該第一電晶體131之該第一閘極131G及該第一源極131S間之寄生電容進行充電，使得該第一電晶體131之該第一閘極131G及該第一源極131S間之電壓逐漸上升，當其大於該第一電晶體131之該第一閘極131G及該第一源極131S間之臨界電壓時，該第一電晶體131之該第一汲極131D及該第一源極131S導通，電流不再流經該第一電晶體131之寄生二極體，該第一電源端61可正常供應電源至該第一負載端63，完成電源輸入之作動流程。

在一實施例中，由於該第一電晶體131可為P通道MOSFET，且該P通道MOSFET具有低導通損失之特性，故於該第一電源端61供應電源至該第一負載端63時，該第一電晶體131所消耗之功率相當小，使得本發明之逆電流抑制電路10之導通損失相當低。

在一實施例中，當該第一電源端61關閉外部電源時，該第一電源端61之電壓下降。並且，隨著該第一電源端61之電壓逐漸下降，該分壓電壓VD也逐漸下降，且該濾波電容113透過該第二分壓電阻112放電。當該分壓電壓VD下降至小於該可調式電壓VR時，亦即該可調式電壓參考源單元12之該參考端121之電壓亦小於該可調式電壓VR，則該可調式電壓參考源單元12之該陽極端122及該陰極端123之間由該可調式電壓VR改為開路狀態。因此，該開關電容134及該第一電晶體131之該第一閘極131G及該第一源極131S間之寄生電容透過該第一開關電阻132進行放電，使得該第一電晶體131之該第一閘極131G及該第一源極131S間之電壓逐漸下降，當其小於該第一電晶體131之該第一閘極131G及該第一源極131S間之臨界電壓時，該第一電晶體131之該第一汲極131D及該第一源極131S關 閉，該第一負載端63之電流不會逆流至該第一電源端61，可防止逆電流之情況產生，而不會損壞外部電源。

在一實施例中，當該第一電源端61關閉外部電源時，該第一電源端61之電壓下降，且當該第一電源端61之電壓下降至小於該第一負載端63之電壓時，該第一電晶體131開始進入暫態，並且在暫態結束後，允許電流由該第一電晶體131之該第一源極131S流向該第一汲極131D，此時將會產生小量逆電流之情況。為避免上述狀況，可設計該第一分壓電阻111及該第二分壓電阻112之電阻值，及該濾波電容113之電容值，與該第一開關電阻132及該第二開關電阻133之電阻值，及該開關電容134之電容值，以滿足在外部電源關閉後，在該第一電晶體131之暫態結束前，就將該第一電晶體131截止，以避免該第一電晶體131暫態後之小量逆電流之情況，進一步防止逆電流之情況產生，而能保護外部電源不會受損。

因此，利用本發明之逆電流抑制電路10，可以於該第一電源端61供應電源至該第一負載端63，具有低導通損失之功效。並且當該第一電源端61關閉外部電源時，可及時地將該第一電晶體131截止關閉，以防止逆電流之情況產生，而不會損壞外部電源。

圖3顯示本發明第二實施例之逆電流抑制電路之電路示意圖。配合參閱圖2及圖3，圖3之逆電流抑制電路與圖2之逆電流抑制電路之差異在於，圖3之逆電流抑制電路10之該控制開關單元13另包括一第二電晶體135，該第二電晶體135包括一第二汲極135D、一第二源極135S及一第二閘極135G，該第二電晶體135之該第二源極135S連接該第一電晶體131之該第一源極131S，該第二電晶體135之該第二閘極135G連接該第一 電晶體131之該第一閘極131G。該第二電晶體135之該第二汲極135D連接該第一負載端63，該第一電晶體131之該第一汲極131D連接該第一電源端61。該第二電晶體135可為P通道MOSFET。

在一實施例中，當該第一電源端61輸入外部電源時，利用圖3之逆電流抑制電路10之該分壓單元11及該可調式電壓參考源單元12，同樣地可使該第一電晶體131之該第一汲極131D及該第一源極131S導通，及該第二電晶體135之該第二汲極135D及該第二源極135S導通，使得該第一電源端61可正常供應電源至該第一負載端63，完成電源輸入之作動流程。並且，由於該第一電晶體131及該第二電晶體135可均為P通道MOSFET，故圖3之逆電流抑制電路10具有低導通損失之功效。

在一實施例中，當該第一電源端61關閉外部電源時，利用圖3之逆電流抑制電路10之該分壓單元11及該可調式電壓參考源單元12，同樣地可使該第一電晶體131之該第一汲極131D及該第一源極131S關閉，及該第二電晶體135之該第二汲極135D及該第二源極135S關閉，該第一負載端63之電流不會逆流至該第一電源端61，可防止逆電流之情況產生，而不會損壞外部電源。

在一實施例中，圖3之逆電流抑制電路10之該第二電晶體135可防止該第一電源端61之突波進入該第一負載端63，以保護該第一負載端63之負載L。因此，圖3之逆電流抑制電路10可以於該第一電源端61供應電源至該第一負載端63，具有低導通損失之功效。並且當該第一電源端61關閉外部電源時，可及時地將該第一電晶體131截止關閉，以防止逆電流之情況產生，而不會損壞外部電源。再者，圖3之逆電流抑制電路10可防止該第一電源端61之突波進入該第一負載端63，以保護該第一負載 端63之負載L

圖4顯示本發明之另一逆電流抑制電路之方塊示意圖。圖5顯示本發明第三實施例之逆電流抑制電路之電路示意圖。配合參閱圖4及圖5，本發明逆電流抑制電路30包括：一分壓單元11、一可調式電壓參考源單元12及一控制開關單元33。該分壓單元11及該可調式電壓參考源單元12之電路及其作動與上述實施例相同，在此不再敘述。

在一實施例中，該控制開關單元33設置於該第二電源端62及該第二負載端64之間，用以依據該可調式電壓VR，控制該第二電源端62及該第二負載端64之間是否導通。在一實施例中，該第一電源端61為一直流電源輸入端，該第二電源端62為一接地端，該第一負載端63為一直流電源輸出端，輸出至一負載L，該第二負載端64為一接地端。

在一實施例中，該控制開關單元33包括一第一電晶體331、一第一開關電阻332、一第二開關電阻333及一開關電容334。該第一電晶體331包括一第一汲極331D、一第一源極331S及一第一閘極331G。該第一開關電阻332及該開關電容334並聯，且設置於該第一電晶體331之該第一源極331S及該第一閘極331G之間，該第二開關電阻333連接該第一電晶體331之該閘極331G。在一實施例中，該控制開關單元33另包括一第一中繼電阻335、一第二中繼電阻336及一中繼電晶體337。該中繼電晶體337包括一基極337B、一射極337E及一集極337C。該第一中繼電阻335連接該第一電源端61及該可調式電壓參考源單元12之該陰極端123，該第二中繼電阻336連接該可調式電壓參考源單元12之該陰極端123及該中繼電晶體337之該基極337B，該中繼電晶體337之該射極337E連接至該第一負載端63，該中繼電晶體337之該集極337C連接至該第二開關電 阻333。

在一實施例中，該第一電晶體331之該第一源極331S連接該第二負載端64，該第一電晶體331之該第一汲極331D連接該第二電源端62。該中繼電晶體337可為BJT電晶體(Bipolar Junction Transistor，雙極接面電晶體)。該第一電晶體331可為N通道MOSFET。

在一實施例中，當該第一電源端61輸入外部電源時，該第一電源端61之電壓上升，且電流流經該第一負載端63及該負載L後，由該第二負載端64向該第一電晶體331流動，但此時該第一電晶體331尚未導通，電流會透過該第一電晶體331之寄生二極體，往該第二電源端62流動。並且，隨著該第一電源端61之電壓逐漸上升，該分壓電壓VD也逐漸上升，亦即該可調式電壓參考源單元12之該參考端121之電壓亦逐漸上升。當該參考端121之電壓達到該可調式電壓VR時，該可調式電壓參考源單元12之該陽極端122及該陰極端123之間由開路狀態改為該可調式電壓VR。因此，電流可由該第一中繼電阻335及該第二中繼電阻336流至該可調式電壓參考源單元12，並使該中繼電晶體337導通。於該中繼電晶體337導通後，電流可流經該中繼電晶體337、該第二開關電阻333及該第一開關電阻332，以對該開關電容334及該第一電晶體331之該第一閘極331G及該第一源極331S間之寄生電容進行充電，使得該第一電晶體331之該第一閘極331G及該第一源極331S間之電壓逐漸上升，當其大於該第一電晶體331之該第一閘極331G及該第一源極331S間之臨界電壓時，該第一電晶體331之該第一汲極331D及該第一源極331S導通，電流不再流經該第一電晶體331之寄生二極體，該第一電源端61可正常供應電源至該第一負載端63及該第二負載端64，並回至該第二電源端62，完成電源輸入之作 動流程。

在一實施例中，由於該第一電晶體331可為N通道MOSFET，且該N通道MOSFET具有低導通損失之特性，故於該第一電源端61供應電源至該第一負載端63及該第二負載端64，並回至該第二電源端62時，該第一電晶體331所消耗之功率相當小，使得本發明之逆電流抑制電路30之導通損失相當低。

在一實施例中，當該第一電源端61關閉外部電源時，該第一電源端61之電壓下降。並且，隨著該第一電源端61之電壓逐漸下降，該分壓電壓VD也逐漸下降，且該濾波電容113透過該第二分壓電阻112放電。當該分壓電壓VD下降至小於該可調式電壓VR時，亦即該可調式電壓參考源單元12之該參考端121之電壓亦小於該可調式電壓VR，則該可調式電壓參考源單元12之該陽極端122及該陰極端123之間由該可調式電壓VR改為開路狀態。該中繼電晶體337之該基極337B之電壓，經由該第一中繼電阻335及該第二中繼電阻336而提升至與該中繼電晶體337之該射極337E之電壓相同，使得該中繼電晶體337截止。因此，該開關電容334及該第一電晶體331之該第一閘極331G及該第一源極331S間之寄生電容透過該第一開關電阻332進行放電，使得該第一電晶體331之該第一閘極331G及該第一源極331S間之電壓逐漸下降，當其小於該第一電晶體331之該第一閘極331G及該第一源極331S間之臨界電壓時，該第一電晶體331之該第一汲極331D及該第一源極331S關閉，該第二負載端64之電流不會逆流至該第二電源端62，可防止逆電流之情況產生，而不會損壞外部電源。

在一實施例中，當該第一電源端61關閉外部電源時，該第一電源端61之電壓下降，且當該第一電源端61之電壓下降至小於該第一 負載端63之電壓時，該第一電晶體331開始進入暫態，並且在暫態結束後，允許電流由該第一電晶體331之該第一源極331S流向該第一汲極331D，此時將會產生小量逆電流之情況。為避免上述狀況，可設計該第一分壓電阻111及該第二分壓電阻112之電阻值，及該濾波電容113之電容值，與該第一開關電阻332及該第二開關電阻333之電阻值，及該開關電容334之電容值，以及該第一中繼電阻335及該第二中繼電阻336之電阻值，以滿足在外部電源關閉後，在該第一電晶體331之暫態結束前，就將該第一電晶體331截止，以避免該第一電晶體331暫態後之小量逆電流之情況，進一步防止逆電流之情況產生，而能保護外部電源不會受損。

因此，利用本發明之逆電流抑制電路30，可以於該第一電源端61供應電源至該第一負載端63及該第二負載端64，並回至該第二電源端62時，具有低導通損失之功效。並且當該第一電源端61關閉外部電源時，可及時地將該第一電晶體331截止關閉，以防止逆電流之情況產生，而不會損壞外部電源。

圖6顯示本發明第二實施例之逆電流抑制電路之電路示意圖。配合參閱圖5及圖6，圖6之逆電流抑制電路與圖5之逆電流抑制電路之差異在於，圖6之逆電流抑制電路30之該控制開關單元33另包括一第二電晶體338，該第二電晶體338包括一第二汲極338D、一第二源極338S及一第二閘極338G。該第二電晶體338之該第二源極338S連接該第一電晶體331之該第一源極331S，該第二電晶體338之該第二閘極338G連接該第一電晶體331之該第一閘極331G。該第二電晶體338之該第二汲極338D連接該第二負載端64，該第一電晶體331之該第一汲極331D連接該第二電源端62。該第二電晶體338可為N通道MOSFET。

在一實施例中，當該第一電源端61輸入外部電源時，利用圖6之逆電流抑制電路30之該分壓單元11及該可調式電壓參考源單元12，同樣地可使該第一電晶體331之該第一汲極331D及該第一源極331S導通，及該第二電晶體338之該第二汲極338D及該第二源極338S導通，使得該第一電源端61可正常供應電源至該第一負載端63及該第二負載端64，並回至該第二電源端62，完成電源輸入之作動流程。並且，由於該第一電晶體331及該第二電晶體338可均為N通道MOSFET，故圖6之逆電流抑制電路30具有低導通損失之功效。

在一實施例中，當該第一電源端61關閉外部電源時，利用圖6之逆電流抑制電路30之該分壓單元11及該可調式電壓參考源單元12，同樣地可使該第一電晶體331之該第一汲極331D及該第一源極331S關閉，及該第二電晶體338之該第二汲極338D及該第二源極338S關閉，該第二負載端64之電流不會逆流至該第二電源端62，可防止逆電流之情況產生，而不會損壞外部電源。

在一實施例中，圖6之逆電流抑制電路30之該第二電晶體338可防止該第二電源端62之突波進入該第二負載端64，以保護該第二負載端64之負載L。因此，圖6之逆電流抑制電路30可以於該第一電源端61供應電源至該第一負載端63及該第二負載端64，並回至該第二電源端62時，具有低導通損失之功效。並且當該第一電源端61關閉外部電源時，可及時地將該第一電晶體331截止關閉，以防止逆電流之情況產生，而不會損壞外部電源。再者，圖6之逆電流抑制電路30可防止該第二電源端62之突波進入該第二負載端64，以保護該第二負載端64之負載L。

上述實施例僅為說明本發明之原理及其功效，而非限制本 發明。習於此技術之人士對上述實施例所做之修改及變化仍不違背本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。

10:逆電流抑制電路

11:分壓單元

12:可調式電壓參考源單元

13:控制開關單元

61:第一電源端

62:第二電源端

63:第一負載端

64:第二負載端

L:負載

Claims (18)

1. 一種逆電流抑制電路，包括：一分壓單元，設置於一第一電源端及一第二電源端之間，以產生一分壓電壓；一可調式電壓參考源單元，連接至該分壓單元，用以依據該分壓電壓，產生一可調式電壓輸出；及一控制開關單元，設置於該第一電源端及一第一負載端或該第二電源端及一第二負載端之間，用以依據該可調式電壓，控制該第一電源端及該第一負載端之間是否導通，或該第二電源端及該第二負載端之間是否導通。
2. 如請求項1之逆電流抑制電路，其中該分壓單元包括一第一分壓電阻及一第二分壓電阻，該第一分壓電阻及該第二分壓電阻串聯設置於該第一電源端及該第二電源端之間，該第二分壓電阻產生該分壓電壓。
3. 如請求項2之逆電流抑制電路，其中該分壓單元另包括一濾波電容，該濾波電容與該第二分壓電阻並聯。
4. 如請求項2之逆電流抑制電路，其中該可調式電壓參考源單元包括一參考端、一陽極端及一陰極端，該參考端連接至該第二分壓電阻，當該分壓電壓達到該可調式電壓時，該陰極端輸出該可調式電壓。
5. 如請求項4之逆電流抑制電路，其中該控制開關單元設置於該第一電源端及該第一負載端之間，該控制開關單元包括一第一電晶體、一第一開關電阻、一第二開關電阻及一開關電容，該第一電晶體包括一第一汲極、一第一源極及一第一閘極，該第一開關電阻及該開關電容並聯，且設置於該第一電晶體之該第一源極及該第一閘極之間，該第二開關電阻連接該第一電晶體之該第一閘極及該可調式電壓參考源單元之該陰極端。
6. 如請求項5之逆電流抑制電路，其中該第一電晶體之該第一源極連接該第一負載端，該第一電晶體之該第一汲極連接該第一電源端。
7. 如請求項5之逆電流抑制電路，其中該第一電晶體為P通道金屬氧化物半導體場效應電晶體。
8. 如請求項5之逆電流抑制電路，其中該控制開關單元另包括一第二電晶體，該第二電晶體包括一第二汲極、一第二源極及一第二閘極，該第二電晶體之該第二源極連接該第一電晶體之該第一源極，該第二電晶體之該第二閘極連接該第一電晶體之該第一閘極。
9. 如請求項8之逆電流抑制電路，其中該第二電晶體之該第二汲極連接該第一負載端，該第一電晶體之該第一汲極連接該第一電源端。
10. 如請求項8之逆電流抑制電路，其中該第二電晶體為P通道金屬氧化物半導體場效應電晶體。
11. 如請求項4之逆電流抑制電路，其中該控制開關單元設置於該第二電源端及該第二負載端之間，該控制開關單元包括一第一電晶體、一第一開關電阻、一第二開關電阻及一開關電容，該第一電晶體包括一第一汲極、一第一源極及一第一閘極，該第一開關電阻及該開關電容並聯，且設置於該第一電晶體之該第一源極及該第一閘極之間，該第二開關電阻連接該第一電晶體之該閘極。
12. 如請求項11之逆電流抑制電路，其中該控制開關單元另包括一第一中繼電阻、一第二中繼電阻及一中繼電晶體，該中繼電晶體包括一基極、一射極及一集極，該第一中繼電阻連接該第一電源端及該可調式電壓參考源單元之該陰極端，該第二中繼電阻連接該可調式電壓參考源單元之該陰極端及該中繼電晶體之該基極，該中繼電晶體之該射極連接至該第一負載端，該中繼電晶體之該集極連接至該第二開關電阻。
13. 如請求項12之逆電流抑制電路，其中該第一電晶體之該第一源極連接該第二負載端，該第一電晶體之該第一汲極連接該第二電源端。
14. 如請求項12之逆電流抑制電路，其中該中繼電晶體為雙極接面電晶體。
15. 如請求項12之逆電流抑制電路，其中該第一電晶體為N通道金屬氧化物半導體場效應電晶體。
16. 如請求項12之逆電流抑制電路，其中該控制開關單元另包括一第二電晶體，該第二電晶體包括一第二汲極、一第二源極及一第二閘極，該第二電晶體之該第二源極連接該第一電晶體之該第一源極，該第二電晶體之該第二閘極連接該第一電晶體之該第一閘極。
17. 如請求項16之逆電流抑制電路，其中該第二電晶體之該第二汲極連接該第二負載端，該第一電晶體之該第一汲極連接該第二電源端。
18. 如請求項16之逆電流抑制電路，其中該第二電晶體為N通道金屬氧化物半導體場效應電晶體。

Images