CN109889025B - 驱动电路、桥式电路及开关电源 - Google Patents

Abstract

本发明提出了一种驱动电路、桥式电路及开关电源，该驱动电路包括：上桥臂或下桥臂开关管、第一电容、第二电容、第三电容、第一晶体管及控制电路，控制电路用于当检测到输入至上桥臂或下桥臂开关管的控制端的驱动信号的电压下降至设定电压阈值后，控制第一晶体管导通，当检测到驱动信号的电压上升至设定电压阈值后，控制第一晶体管截止，从而在上桥臂或下桥臂开关管的驱动信号的电压下降至设定电压阈值到上升至设定电压阈值的时间内，控制第一晶体管一直保持导通，从而将第二电容短路，可降低共模干扰，保护器件。

Description

驱动电路、桥式电路及开关电源

技术领域

本发明涉及电路技术领域，尤其涉及一种驱动电路、桥式电路及开关电源。

背景技术

随着开关电源的效率和体积越来越高，以SiC、GaN为代表的新一代半导体有着广泛的应用场景。而SiC、GaN等器件的驱动门槛电压低，使得在桥式电路中，在器件门级的共模干扰问题可能会导致器件的不可逆失效。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种驱动电路，控制电路当检测到输入至上桥臂或下桥臂开关管的控制端的驱动信号的电压下降至设定电压阈值后，控制第一晶体管导通，当检测到驱动信号的电压上升至设定电压阈值后，控制第一晶体管截止，从而在上桥臂或下桥臂开关管的驱动信号的电压下降至设定电压阈值到上升至设定电压阈值的时间内，控制第一晶体管一直保持导通，从而将第二电容短路，可降低共模干扰，保护器件。

本发明的第二个目的在于提出一种桥式电路。

本发明的第三个目的在于提出一种开关电源。

为达上述目的，本发明第一方面实施例提出了一种驱动电路，包括：

上桥臂或下桥臂开关管，所述上桥臂或下桥臂开关管的第一端接地；

第一电容，所述第一电容的第一端与所述上桥臂或下桥臂开关管的第二端连接，所述第一电容的第二端与所述上桥臂或下桥臂开关管的控制端连接；

第二电容，所述第二电容的第一端与所述第一电容的第二端连接，所述第二电容的第二端接地；

第三电容，所述第三电容的第一端与所述上桥臂或下桥臂开关管的第二端连接，所述第三电容的第二端接地；

第一晶体管，所述第一晶体管的第一端与所述上桥臂或下桥臂开关管的控制端连接，所述第一晶体管的第二端接地；

控制电路，所述控制电路分别与所述上桥臂或下桥臂开关管的控制端和所述第一晶体管的控制端连接，用于当检测到输入至所述上桥臂或下桥臂开关管的控制端的驱动信号的电压下降至设定电压阈值后，控制所述第一晶体管导通，当检测到所述驱动信号的电压上升至所述设定电压阈值后，控制所述第一晶体管截止。

根据本发明实施例提出的驱动电路，控制电路当检测到输入至上桥臂或下桥臂开关管的控制端的驱动信号的电压下降至设定电压阈值后，控制第一晶体管导通，当检测到驱动信号的电压上升至设定电压阈值后，控制第一晶体管截止，从而在上桥臂或下桥臂开关管的驱动信号的电压下降至设定电压阈值到上升至设定电压阈值的时间内，控制第一晶体管一直保持导通，从而将第二电容短路，可降低共模干扰，保护器件。

根据本发明的一个实施例，所述控制电路包括：检测模块，所述检测模块分别与所述上桥臂或下桥臂开关管的控制端和所述第一晶体管的控制端连接；驱动模块，所述驱动模块与所述第一晶体管的控制端连接。

根据本发明的一个实施例，所述检测模块包括：第一电阻，所述第一电阻的第一端与所述上桥臂或下桥臂开关管的控制端连接；第二晶体管，所述第二晶体管的控制端与所述第一电阻的第二端连接，所述第二晶体管的第一端与所述第一晶体管的控制端连接，所述第二晶体管的第二端接地。

根据本发明的一个实施例，所述驱动模块包括：分压单元，所述分压单元与所述第一晶体管的控制端连接；供电单元，所述供电单元与所述分压单元连接。

根据本发明的一个实施例，所述分压单元包括：第二电阻，所述第二电阻的第一端与所述供电单元连接，所述第二电阻的第二端与所述第一晶体管的控制端连接；第三电阻，所述第三电阻的第一端与所述第一晶体管的控制端连接，所述第三电阻的第二端接地。

根据本发明的一个实施例，所述供电单元包括：第四电容，所述第四电容的第一端与所述第二电阻的第一端连接，所述第四电容的第二端接地；第一直流电压源，所述第一直流电压源与所述第四电容并联。

根据本发明的一个实施例，该驱动电路还包括：第四电阻，所述第四电阻的第一端与所述上桥臂或下桥臂开关管的控制端连接；驱动芯片，所述驱动芯片的输入端与第二直流电压源连接，所述驱动芯片的输出端分别与所述第四电阻的第二端和所述供电单元连接。

根据本发明的一个实施例，所述供电单元包括：第五电容，所述第五电容的第一端与所述第二电阻的第一端连接，所述第五电容的第二端接地；二极管，所述二极管的阳极与所述驱动芯片的输出端连接，所述二极管的阴极与所述第五电容的第一端连接。

为达上述目的，本发明第二方面实施例提出了一种桥式电路，包括：如本发明第一方面实施例所述的驱动电路。

为达上述目的，本发明第三方面实施例提出了一种开关电源，包括：如本发明第二方面实施例所述的桥式电路。

附图说明

图1是相关技术中驱动电路的电路图及驱动正向干扰原理图；

图2是相关技术中驱动电路的电路图及驱动负向干扰原理图；

图3是相关技术中驱动电路的仿真结果图；

图4是根据本发明一个实施例的驱动电路的电路图；

图5是根据本发明一个实施例的驱动电路的仿真结果图；

图6是根据本发明另一个实施例的驱动电路的电路图；

图7是根据本发明另一个实施例的驱动电路的电路图；

图8是根据本发明一个实施例的桥式电路的电路图；

图9是根据本发明一个实施例的开关电源的电路图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面结合附图来描述本发明实施例的驱动电路、桥式电路及开关电源。

首先结合图1、图2描述桥式电路共模干扰形成的途径和原因。以下桥臂开关管MOS2为例，如图1所示，当MOS3截止后，下桥臂开关管MOS2的第三电容Coss电压上升，电压上升的dv/dt将引起一个共模电流，电流流经第一电容Cgd、第二电容Cgs和第四电阻Rdrv到地，通常会在第二电容Cgs上引起尖峰。同理，第三电容Coss电压下降时，第二电容Cgs上会出现如图2所示的负向尖峰。图3是图1、图2所示电路的仿真结果图，由图3可知，共模干扰明显，使得在桥式电路中，在器件门级的共模干扰问题可能会导致器件的不可逆失效。

图4是根据本发明一个实施例的驱动电路的电路图，如图4所示，该驱动电路包括：

上桥臂或下桥臂开关管MOS2，上桥臂或下桥臂开关管MOS2的第一端接地；

第一电容Cgd，第一电容Cgd的第一端与上桥臂或下桥臂开关管MOS2的第二端连接，第一电容Cgd的第二端与上桥臂或下桥臂开关管MOS2的控制端连接；

第二电容Cgs，第二电容Cgs的第一端与第一电容Cgd的第二端连接，第二电容Cgs的第二端接地；

第三电容Coss，第三电容Coss的第一端与上桥臂或下桥臂开关管MOS2的第二端连接，第三电容Coss的第二端接地；

第一晶体管MOS5，第一晶体管MOS5的第一端与上桥臂或下桥臂开关管MOS2的控制端连接，第一晶体管MOS5的第二端接地；

控制电路11，控制电路11分别与上桥臂或下桥臂开关管MOS2的控制端和第一晶体管MOS5的控制端连接，用于当检测到输入至上桥臂或下桥臂开关管MOS2的控制端的驱动信号的电压下降至设定电压阈值后，控制第一晶体管MOS5导通，当检测到驱动信号的电压上升至设定电压阈值后，控制第一晶体管MOS5截止。

由图4可知，与相关技术中的驱动电路相比，本发明实施例的驱动电路增加了第一晶体管MOS5和控制电路11。

本发明实施例中，控制电路11当检测到输入至上桥臂或下桥臂开关管MOS2的控制端的驱动信号的电压下降至设定电压阈值后，控制第一晶体管MOS5导通，当检测到驱动信号的电压上升至设定电压阈值后，控制第一晶体管MOS5截止，从而在上桥臂或下桥臂开关管MOS2的驱动信号的电压下降至设定电压阈值到上升至设定电压阈值的时间内，控制第一晶体管MOS5一直保持导通，从而将第二电容Cgs短路，避免因dv/dt产生的共模干扰。图5是本发明实施例的驱动电路的仿真结果图，由图5可知，本发明实施例的驱动电路的共模干扰明显减小。

其中，上桥臂或下桥臂开关管MOS2及第一晶体管MOS5具体可为如4所示的金属-氧化物-半导体晶体管(Metal Oxide Semiconductor，简称MOS管)，MOS2和MOS5的控制端可为MOS管的栅极。

根据本发明实施例提出的驱动电路，控制电路当检测到输入至上桥臂或下桥臂开关管的控制端的驱动信号的电压下降至设定电压阈值后，控制第一晶体管导通，当检测到驱动信号的电压上升至设定电压阈值后，控制第一晶体管截止，从而在上桥臂或下桥臂开关管的驱动信号的电压下降至设定电压阈值到上升至设定电压阈值的时间内，控制第一晶体管一直保持导通，从而将第二电容短路，可降低共模干扰，保护器件。

图6是根据本发明另一个实施例的驱动电路的电路图，如图6所示，控制电路11可包括：

检测模块21，检测模块21分别与上桥臂或下桥臂开关管MOS2的控制端和第一晶体管MOS5的控制端连接；

驱动模块，驱动模块与第一晶体管MOS5的控制端连接。

进一步的，如图6所示，检测模块21可包括：

第一电阻R4，第一电阻R4的第一端与上桥臂或下桥臂开关管MOS2的控制端连接；

第二晶体管MOS4，第二晶体管MOS4的控制端与第一电阻R4的第二端连接，第二晶体管MOS4的第一端与第一晶体管MOS5的控制端连接，第二晶体管MOS4的第二端接地。

驱动模块可包括：

分压单元23，分压单元23与第一晶体管MOS5的控制端连接；

供电单元22，供电单元22与分压单元23连接。

进一步的，如图6所示，分压单元23可包括：

第二电阻R3，第二电阻R3的第一端与供电单元22连接，第二电阻R3的第二端与第一晶体管MOS5的控制端连接；

第三电阻R2，第三电阻R2的第一端与第一晶体管MOS5的控制端连接，第三电阻R2的第二端接地。

供电单元22包括：

第四电容C7，第四电容C7的第一端与第二电阻R3的第一端连接，第四电容C7的第二端接地；

第一直流电压源VDC1，第一直流电压源VDC1与第四电容C7并联。

进一步的，如图6所示，该驱动电路还可包括：

第四电阻Rdrv，第四电阻Rdrv的第一端与上桥臂或下桥臂开关管MOS2的控制端连接；

驱动芯片DrvIC，驱动芯片DrvIC的输入端与第二直流电压源连接，驱动芯片DrvIC的输出端分别与第四电阻Rdrv的第二端和供电单元22连接。

本发明实施例中，第一直流电压源VDC1为第二晶体管MOS4和第一晶体管MOS5提供驱动电压，其中，第二晶体管MOS4具体可为MOS管，MOS4的控制端可为MOS管的栅极。设定电压阈值具体可为MOS4的阈值电压Vgs(th)，即当检测到上桥臂或下桥臂开关管MOS2的控制端的驱动信号的电压下降至MOS4的阈值电压Vgs(th)后，控制第一晶体管MOS5截止，当检测到驱动信号的电压上升至MOS4的阈值电压Vgs(th)后，控制第一晶体管MOS5截止，从而在上桥臂或下桥臂开关管MOS2的驱动信号的电压下降至MOS4的阈值电压Vgs(th)到上升至MOS4的阈值电压Vgs(th)的时间内，控制第一晶体管MOS5一直保持导通，从而将第二电容Cgs短路，避免因dv/dt产生的共模干扰。

其中，驱动芯片DrvIC的驱动电源，即第二直流电源，可与第一直流电压源VDC1采用同一供电电源，也可分别采用不同的供电电源。

此外，供电单元22可如图6所示包括：第四电容C7及第一直流电压源VDC1，也可如图7所示包括：

第五电容C8，第五电容C8的第一端与第二电阻R3的第一端连接，第五电容C8的第二端接地；

二极管D1，二极管C8的阳极与驱动芯片DrvIC的输出端连接，二极管D1的阴极与第五电容C8的第一端连接。

本发明实施例中，第五电容C8与二极管D1形成峰值保持电路，为第二晶体管MOS4和第一晶体管MOS5提供驱动电压，适用于没有供电电源的情形。第五电容C8上的电压为驱动高电平的电压，其他器件的工作情形与图6所示驱动电路一致。

根据本发明实施例提出的驱动电路，控制电路当检测到输入至上桥臂或下桥臂开关管的控制端的驱动信号的电压下降至设定电压阈值后，控制第一晶体管导通，当检测到驱动信号的电压上升至设定电压阈值后，控制第一晶体管截止，从而在上桥臂或下桥臂开关管的驱动信号的电压下降至设定电压阈值到上升至设定电压阈值的时间内，控制第一晶体管一直保持导通，从而将第二电容短路，可降低共模干扰，保护器件。

为了实现上述实施例，本发明实施例还提出一种桥式电路30，如图8所示，包括：如上述实施例所示的驱动电路31。

为了实现上述实施例，本发明实施例还提出一种开关电源32，如图9所示，包括：如上述实施例所示的桥式电路30。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种驱动电路，其特征在于，包括：

上桥臂或下桥臂开关管，所述上桥臂或下桥臂开关管的第一端接地；

第一电容，所述第一电容的第一端与所述上桥臂或下桥臂开关管的第二端连接，所述第一电容的第二端与所述上桥臂或下桥臂开关管的控制端连接；

第二电容，所述第二电容的第一端与所述第一电容的第二端连接，所述第二电容的第二端接地；

第三电容，所述第三电容的第一端与所述上桥臂或下桥臂开关管的第二端连接，所述第三电容的第二端接地；

第一晶体管，所述第一晶体管的第一端与所述上桥臂或下桥臂开关管的控制端连接，所述第一晶体管的第二端接地；

控制电路，所述控制电路分别与所述上桥臂或下桥臂开关管的控制端和所述第一晶体管的控制端连接，用于当检测到输入至所述上桥臂或下桥臂开关管的控制端的驱动信号的电压下降至设定电压阈值后，控制所述第一晶体管导通，当检测到所述驱动信号的电压上升至所述设定电压阈值后，控制所述第一晶体管截止。

2.根据权利要求1所述的驱动电路，其特征在于，所述控制电路包括：

检测模块，所述检测模块分别与所述上桥臂或下桥臂开关管的控制端和所述第一晶体管的控制端连接；

驱动模块，所述驱动模块与所述第一晶体管的控制端连接。

3.根据权利要求2所述的驱动电路，其特征在于，所述检测模块包括：

第一电阻，所述第一电阻的第一端与所述上桥臂或下桥臂开关管的控制端连接；

第二晶体管，所述第二晶体管的控制端与所述第一电阻的第二端连接，所述第二晶体管的第一端与所述第一晶体管的控制端连接，所述第二晶体管的第二端接地。

4.根据权利要求2所述的驱动电路，其特征在于，所述驱动模块包括：

分压单元，所述分压单元与所述第一晶体管的控制端连接；

供电单元，所述供电单元与所述分压单元连接。

5.根据权利要求4所述的驱动电路，其特征在于，所述分压单元包括：

第二电阻，所述第二电阻的第一端与所述供电单元连接，所述第二电阻的第二端与所述第一晶体管的控制端连接；

第三电阻，所述第三电阻的第一端与所述第一晶体管的控制端连接，所述第三电阻的第二端接地。

6.根据权利要求5所述的驱动电路，其特征在于，所述供电单元包括：

第四电容，所述第四电容的第一端与所述第二电阻的第一端连接，所述第四电容的第二端接地；

第一直流电压源，所述第一直流电压源与所述第四电容并联。

7.根据权利要求5所述的驱动电路，其特征在于，还包括：

第四电阻，所述第四电阻的第一端与所述上桥臂或下桥臂开关管的控制端连接；

驱动芯片，所述驱动芯片的输入端与第二直流电压源连接，所述驱动芯片的输出端分别与所述第四电阻的第二端和所述供电单元连接。

8.根据权利要求7所述的驱动电路，其特征在于，所述供电单元包括：

第五电容，所述第五电容的第一端与所述第二电阻的第一端连接，所述第五电容的第二端接地；

二极管，所述二极管的阳极与所述驱动芯片的输出端连接，所述二极管的阴极与所述第五电容的第一端连接。

9.一种桥式电路，其特征在于，包括：如权利要求1-8任一项所述的驱动电路。

10.一种开关电源，其特征在于，包括：如权利要求9所述的桥式电路。

Images