TWI772840B - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
TWI772840B
TWI772840B TW109123660A TW109123660A TWI772840B TW I772840 B TWI772840 B TW I772840B TW 109123660 A TW109123660 A TW 109123660A TW 109123660 A TW109123660 A TW 109123660A TW I772840 B TWI772840 B TW I772840B
Authority
TW
Taiwan
Prior art keywords
target
substrate
film
negative potential
film formation
Prior art date
Application number
TW109123660A
Other languages
English (en)
Other versions
TW202120719A (zh
Inventor
堤賢吾
小梁慎二
曽我部浩二
上東俊光
難波宏
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW202120719A publication Critical patent/TW202120719A/zh
Application granted granted Critical
Publication of TWI772840B publication Critical patent/TWI772840B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0057—Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C23C14/0652—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3485—Sputtering using pulsed power to the target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Abstract

本發明係提供一種成為在藉由靶材之濺鍍而成膜介電質膜的情況時，能夠不損害對異常放電之誘發作有效地抑制之類的功能，且使附著在剛成膜後的被處理基板表面之微粒的數量盡可能地減少之成膜方法。 在真空腔(1)內將靶材(2)進行濺鍍而於被處理基板(Sw)的表面成膜介電質膜之本發明之成膜方法，係在靶材之濺鍍時，對於靶材以脈衝狀施加負的電位，將以脈衝狀施加負的電位時之頻率設定為100kHz以上150kHz以下之範圍，並將負的電位之施加時間(Ton)設定為較5μsec更長較8μsec更短之範圍。

Description

成膜方法
本發明，係有關於一種成膜方法，其係在真空腔內將靶材進行濺鍍而於被處理基板的表面成膜介電質膜。
於半導體裝置之製造工程中，係有在矽晶圓等之被處理基板表面成膜氮化矽膜或氧化鋁膜等之介電質膜的工程，在這種介電質膜之成膜中，例如係利用有以使用了導電性之靶材與氧或氮之類的反應氣體的反應性濺鍍法所致者。此時，一般而言，係對於靶材以脈衝狀施加負的電位，而對異常放電之誘發作抑制(例如，參照專利文獻1)。在這種情況中，係因應於為了在單一的被處理基板以特定的膜厚進行成膜之成膜時間或在以脈衝狀施加負的電位時之頻率而設定能率比(Duty Ratio)。
然而，係發現到，即便是設定有能夠使異常放電之誘發被有效地抑制的能率比，附著在剛成膜後的被處理基板表面之微粒的數量也會增加。因此，本發明者，係反覆進行努力研究，而發現到下述之知識：亦即是，一周期內之負的電位之施加時間，係會對附著在剛成膜後的 被處理基板表面之微粒的數量之增減造成影響。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2019-99907號公報
本發明係根據上述見解而完成者，其係以提供一種構成為在藉由靶材之濺鍍而成膜介電質膜的情況時，能夠不對有效抑制異常放電之誘發的功能有所損害，並且使附著在剛成膜後的被處理基板表面之微粒的數量盡可能地減少之成膜方法，作為其之課題。
為了解決上述課題，在真空腔內將矽製之靶材進行濺鍍而於被處理基板的表面成膜作為介電質膜之氮化矽膜之本發明之成膜方法，其特徵為，係在靶材之濺鍍時，對於靶材以脈衝狀施加負的電位，將對於靶材所投入之投入電力設為2kW~15kW，並將稀有氣體與反映氣體導入至真空腔內而將壓力設為0.01~30Pa，將以脈衝狀施加負的電位時之頻率設定為100kHz以上150kHz以下之範圍，將能率比設為60%以上且小於85%，並將負的電位之施加時間設定為較5μsec更長較8μsec更短之範圍。
若依據以上構成，則能夠不損害對異常放電之誘發作有效地抑制的功能，且使附著在剛成膜後的被處理基板表面之微粒的數量也大幅度地削減。另外，若頻率小於100kHz，則會導致成膜時間變長，而成為更難以進行被作了充電的電荷之重置，另一方面，若頻率超過150kHz，則存在有成膜速度降低或電壓不會追隨的問題。又，若施加時間成為5μsec以下，則微粒的數量會大幅度地增加，另一方面，若施加時間成為8μsec以上，則無法對異常放電作有效地抑制，也會導致微粒的數量增加。
SM:濺鍍裝置
Sw:基板(被處理基板)
Ton:負的電位之施加時間
1:真空腔
2:靶材
[第1圖]係為對於本發明之實施形態的濺鍍裝置作展示之示意性剖面圖。
[第2圖]係對於對於靶材的負的電位之施加時間Ton作說明之圖表。
以下，參照附圖，以將被處理基板設為矽晶圓(以下，稱作「基板Sw」)，並將靶材設為矽製，藉由反應性濺鍍在基板Sw的表面上成膜作為介電質膜之氮化矽膜的情況為例，來針對本發明之實施形態的成膜方法作說明。
參照第1圖，SM，係為能夠實施本實施形態 之成膜方法的濺鍍裝置，濺鍍裝置SM，係具備真空腔1。以下，對於「上」、「下」之類之方向作標示的用語，係以第1圖所示之濺鍍裝置SM的設置姿勢為基準來作說明。
在真空腔1，係被連接有與由渦輪分子幫浦或是旋轉幫浦等所構成之真空幫浦單元Pu相通的排氣管11，而構成為能夠將真空腔1內真空排氣至特定壓力(例如1×10-5Pa)為止。在真空腔1之側壁處，係被連接有與圖示省略之氣體源相通連並中介設置有質量流控制器12a、12b的氣體管13，而成為能夠對真空腔1內分別以特定流量導入作為放電用之稀有氣體的氬氣與作為反應氣體的氮氣。
在真空腔1之上部處，係被設置有靶材2。靶材2，係在以將濺鍍面2a作為下方的姿勢並在上面處經由圖示省略的黏結材料而接合有背板21的狀態下，經由絕緣體Io1而被配置在真空腔1側壁上部處。在靶材2處，係被連接有作為濺鍍電源Ps之脈衝DC電源的輸出，而成為在靶材2之濺鍍時，可對於靶材2以特定的頻率來以脈衝狀施加負的電位Vn。作為脈衝DC電源Ps，由於係可利用周知之構造，因此，進一步的詳細之說明係省略。
在真空腔1之下部處，係與靶材2相對向地而被配置有平台3。平台3，係具有隔著設置在真空腔1之下部處之絕緣體Io2地而被設置之具有筒狀之輪廓的金屬製之基台31、和被設置在此基台31上的吸盤板32。在吸盤板32處，係埋設有靜電吸盤用之電極，而成為若對此電極從圖外的吸盤電源施加特定的電壓，則基板Sw會以成膜面 為上側而被靜電吸附於其上面。
在真空腔1內，係被配置有以各別具有筒狀的輪廓之上防附著板41與下防附著板42所構成的防附著板4，以防止濺鍍粒子或其與反應氣體之反應生成物附著在真空腔1的內壁面處之情形。上述濺鍍裝置SM，係雖然並無特別圖示，但是，係具有具備著微電腦或是序列器等之周知的控制手段，並成為藉由控制手段，來對於作為脈衝DC電源Ps之動作、質量流控制器12a、12b之動作或真空幫浦單元Pu之動作等作統籌控制。以下，針對使用有上述濺鍍裝置SM之成膜方法作說明。
首先，在將基板Sw設置在真空腔1內之平台3上之後，使真空幫浦單元Pu作動來將真空腔1內真空抽氣至特定之真空度(例如，1×10-5Pa)為止。若真空腔1內達到特定壓力，則對以一定的排氣速度被作了真空抽氣的真空腔內1，對於質量流控制器12a、12b作控制而將氬氣(10~100sccm)與氮氣(30~200sccm)以特定流量比作導入(此時，真空腔1內之壓力係成為0.01~30Pa之範圍)。接著，藉由脈衝DC電源Ps，對於靶材2以特定頻率來以脈衝狀施加負的電位Vn，藉由此，而在真空腔1內形成電漿氛圍。於此情況中，對靶材2之投入電力，係被設定為2kW~15kW之範圍。於此情況中，在低於2kW的電力時，係存在有生產性之降低的問題，又，在高於15kW的電力時，係存在有對靶材2造成的損傷會變大的問題。又，頻率，係被設定為100kHz~150kHz之範圍。若頻率小於100kHz， 則會導致成膜時間變長，而成為更難以進行被作了充電的電荷之重置，另一方面，若頻率超過150kHz，則存在有成膜速度降低、或電壓不會追隨的問題。藉由此，使靶材2之濺鍍面2a被濺鍍，主要是從濺鍍面飛散的濺鍍粒子與氮氣之反應生成物會附著、堆積於基板Sw表面，而成膜氮化矽膜。
在此，即便是如上述般地當在基板Sw表面成膜氮化矽膜時，設定有使異常放電之誘發被有效地抑制的能率比，也會有附著在剛成膜後的基板Sw表面之微粒(尤其是具有0.2μm以上之尺寸的微粒)的數量增加之情況。於本實施形態中，係將負的電位Vn之施加時間Ton設定為較5μsec更長較8μsec更短之範圍。藉由此，而成為能夠不損害對異常放電之誘發作有效地抑制的功能，且附著在剛成膜後的基板Sw表面之微粒的數量也會大幅度地削減。若施加時間Ton成為5μsec以下，則微粒的數量會大幅度地增加，另一方面，若施加時間Ton成為8μsec以上，則無法對異常放電作有效地抑制，其結果，係存在有微粒的數量大幅度地增加的問題。另外，較理想係將能率比(於一周期中之施加時間Ton的比例)設定為60%以上且小於85%，更理想係設為60%以上且小於81%。又，亦可在非施加時間Toff的期間施加正的電位Vp(例如，+50V)。
接著，為了對於上述效果作確認，係使用上述濺鍍裝置SM而進行了以下之實驗。於發明實驗1中，作為基板Sw係使用
Figure 109123660-A0305-02-0008-2
300mm之矽晶圓，在將此基板Sw設置 於真空腔1內的平台3之後，對質量流控制器12a、12b作控制，而對真空腔1內導入作為稀有氣體之氬氣20sccm與作為反應氣體之氮氣100sccm(此時之真空腔1內的壓力為0.3Pa)，並對於靶材2以脈衝狀施加負的電位Vn(-480V)。於本實驗中，係將施加此負的電位Vn時的頻率設定為150kHz，並將施加時間Ton設定為5.3μsec(此時之能率比為80.3%)。藉由此，而於真空腔1內形成電漿氛圍，並藉由反應性濺鍍而在基板Sw表面成膜氮化矽膜。以周知的微粒計數器來測定附著在剛成膜後之基板Sw表面的微粒數量，若對於該測定值，將後述之比較實驗7所測定出的微粒數量設為1.00而作正規化，則係為0.06(參照表1)，可確認到，係較考慮製品良率而作了設定的基準值(0.24)而更少。又，以周知的測定方法來測定成膜中之異常放電次數，若對於該測定值，將後述之比較實驗7所產生的異常放電次數設為1.00而作正規化，則係為0.09，可確認到，異常放電之誘發係被有效地抑制。
Figure 109123660-A0305-02-0010-1
於發明實驗2中，係除了將以脈衝狀施加負的電位Vn時的頻率設定為140kHz，並將施加時間Ton設定為5.7μsec(此時之能率比為80.3%)之點以外，與上述發明實驗1同樣地，成膜氮化矽膜。測定附著在剛成膜後之基板Sw表面的微粒數量，若對於該測定值作正規化，則係為0.06，可確認到，係較上述基準值而更少。又，測定成膜中之異常放電次數，若對於該測定值作正規化，則係為0.07，可確認到，異常放電之誘發係被有效地抑制。
為了相對於上述發明實驗2之比較，而進行了比較實驗1、2。於該等比較實驗1、2中，係除了將施加 時間Ton分別設定為較上述發明實驗2更短的4.3μsec(此時之能率比為60.6%)、5.0μsec(此時之能率比為70.4%)之點以外，與上述發明實驗2同樣地，成膜氮化矽膜。分別測定成膜中之異常放電次數，若對於各測定值作正規化，則係為0.05、0.07，可確認到，異常放電之誘發係被有效地抑制。然而，分別測定附著在剛成膜後之基板Sw表面的微粒數量，若對於各測定值作正規化，則係為0.54、0.42，可確認到，係超過上述基準值。
於發明實驗3中，係除了將以脈衝狀施加負的電位時的頻率設定為120kHz，並將施加時間Ton設定為5.8μsec(此時之能率比為69.9%)之點以外，與上述發明實驗1同樣地，成膜氮化矽膜。測定附著在剛成膜後之基板Sw表面的微粒數量，若對於該測定值作正規化，則係為0.06，可確認到，係較上述基準值而更少。又，測定成膜中之異常放電次數，若對於該測定值作正規化，則係為0.01，可確認到，異常放電之誘發係被有效地抑制。
於發明實驗4中，係除了將施加時間Ton設定為較上述發明實驗3更長的6.7μsec(此時之能率比為80.7%)之點以外，與上述發明實驗3同樣地，成膜氮化矽膜。測定附著在剛成膜後之基板Sw表面的微粒數量，若對於該測定值作正規化，則係為0.15，可確認到，係較上述基準值而更少。又，測定成膜中之異常放電次數，若對於該測定值作正規化，則係為0.06，可確認到，異常放電之誘發係被有效地抑制。
為了相對於上述發明實驗3、4之比較，而進行了比較實驗3、4。於該等比較實驗3、4中，係除了將施加時間Ton分別設定為較上述發明實驗3更短的5.0μsec(此時之能率比為60.2%)、較上述發明實驗4更長的7.3μsec(此時之能率比為90.1%)之點以外，與上述發明實驗3、4同樣地，成膜氮化矽膜。分別測定成膜中之異常放電次數，若對於各測定值作正規化，則係為0.00、0.58，可確認到，於比較實驗3中，異常放電之誘發係被有效地抑制，另一方面，於比較實驗4中，異常放電之誘發係並沒有被有效地抑制。又，分別測定附著在剛成膜後之基板Sw表面的微粒數量，若對於各測定值作正規化，則係為0.56、0.04，可確認到，於比較實驗3中，係超過上述基準值，另一方面，於比較實驗4中，係較上述基準值而更少。
於發明實驗5中，係除了將以脈衝狀施加負的電位時的頻率設定為100kHz，並將施加時間Ton設定為6.0μsec(此時之能率比為60.0%)之點以外，與上述發明實驗1同樣地，成膜氮化矽膜。測定附著在剛成膜後之基板Sw表面的微粒數量，若對於該測定值作正規化，則係為0.04，可確認到，係較上述基準值而更少。又，測定成膜中之異常放電次數，若對於該測定值作正規化，則係為0.00，可確認到，異常放電之誘發係被有效地抑制。
於發明實驗6中，係除了將施加時間Ton設定為較上述發明實驗5更長的7.0μsec(此時之能率比為70.0%)之點以外，與上述發明實驗5同樣地，成膜氮化矽膜。測 定附著在剛成膜後之基板Sw表面的微粒數量，對於該測定值作正規化的結果，係為0.06，可確認到，係較上述基準值而更少。又，測定成膜中之異常放電次數，若對於該測定值作正規化，則係為0.03，可確認到，異常放電之誘發係被有效地抑制。
為了相對於上述發明實驗5、6之比較，而進行了比較實驗5。於比較實驗5中，係除了將施加時間Ton設定為較上述發明實驗5、6更長的8.0μsec(此時之能率比為80.0%)之點以外，與上述發明實驗5、6同樣地，成膜氮化矽膜。測定附著在剛成膜後之基板Sw表面的微粒數量，對於該測定值作正規化的結果，係為0.29，可確認到，係超過上述基準值。測定成膜中之異常放電次數，若對於該測定值作正規化，則係為0.41，可確認到，異常放電之誘發係並沒有被有效地抑制。
於比較實驗6中，係除了將以脈衝狀施加負的電位Vn時的頻率設定為80kHz，並將施加時間Ton設定為7.5μsec(此時之能率比為60.0%)之點以外，與上述發明實驗1同樣地，成膜氮化矽膜。測定附著在剛成膜後之基板Sw表面的微粒數量，對於該測定值作正規化的結果，係為0.08，可確認到，係為上述基準值以下。又，測定成膜中之異常放電次數，若對於該測定值作正規化，則為0.11，可確認到，異常放電之誘發係被有效地抑制。然而，可確認到，成膜時間變長，而生產性降低。
於比較實驗7中，係除了將施加時間Ton設定 為較上述比較實驗6更長的10.0μsec(此時之能率比為80.0%)之點以外，與上述比較實驗6同樣地，成膜氮化矽膜。測定附著在剛成膜後之基板Sw表面的微粒數量，對於該測定值作正規化的結果，係為1.00，可確認到，係超過上述基準值。又，測定成膜中之異常放電次數，若對於該測定值作正規化，則為1.00，可確認到，異常放電之誘發係並沒有被有效地抑制。
若依據以上的實驗，則得知藉由將以脈衝狀施加負的電位時之頻率設定為100kHz以上150kHz以下之範圍，並將負的電位之施加時間Ton設定為較5μsec更長較8μsec更短之範圍，而能夠並不損害對異常放電之誘發作有效地抑制的功能並且使附著在剛成膜後的基板Sw表面之微粒的數量減少。
以上，雖係針對本發明之實施形態作了說明，但是，本發明，係並不被限定於上述構成。在上述實施形態中，雖係以使用矽製之靶材2而成膜氮化矽膜的情況為例來作了說明，但是，介電質膜，係並不被限定於氮化矽膜，在成膜氧化矽膜或氮氧化矽膜的情況、或使用鋁製之靶材而成膜氧化鋁膜的情況時，也能夠適用本發明。

Claims (1)

  1. 一種成膜方法，其係在真空腔內將矽製之靶材進行濺鍍而於被處理基板的表面成膜作為介電質膜之氮化矽膜，其特徵為，在靶材之濺鍍時，對於靶材以脈衝狀施加負的電位，將對於靶材所投入之投入電力設為2kW~15kW，並將稀有氣體與反映氣體導入至真空腔內而將壓力設為0.01~30Pa，將以脈衝狀施加負的電位時之頻率設定為100kHz以上150kHz以下之範圍，將能率比設為60%以上且小於85%，並將負的電位之施加時間設定為較5μsec更長較8μsec更短之範圍。
TW109123660A 2019-11-28 2020-07-14 成膜方法 TWI772840B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019215895 2019-11-28
JP2019-215895 2019-11-28

Publications (2)

Publication Number Publication Date
TW202120719A TW202120719A (zh) 2021-06-01
TWI772840B true TWI772840B (zh) 2022-08-01

Family

ID=76128838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123660A TWI772840B (zh) 2019-11-28 2020-07-14 成膜方法

Country Status (6)

Country Link
US (1) US20220056571A1 (zh)
JP (1) JP6972427B2 (zh)
KR (1) KR102341593B1 (zh)
CN (1) CN114729443A (zh)
TW (1) TWI772840B (zh)
WO (1) WO2021106262A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790573A (ja) * 1993-07-28 1995-04-04 Asahi Glass Co Ltd スパッタリング方法と装置および薄膜の製造方法
JPH0841636A (ja) * 1994-06-17 1996-02-13 Eni A Division Of Astec America Inc 反応性スパッタ方法および装置
JPH10237640A (ja) * 1997-02-20 1998-09-08 Ulvac Japan Ltd 誘電体膜の成膜方法
JP2002533574A (ja) * 1998-12-21 2002-10-08 アプライド マテリアルズ インコーポレイテッド 半導体性及び絶縁性物質の物理蒸着装置
JP2005264225A (ja) * 2004-03-18 2005-09-29 Asahi Glass Co Ltd 成膜方法
JP2009275281A (ja) * 2008-05-19 2009-11-26 Panasonic Corp スパッタリング方法及び装置
TWI441937B (zh) * 2007-12-21 2014-06-21 Infinite Power Solutions Inc 形成用於電解質薄膜之濺鍍靶材的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07224379A (ja) * 1994-02-14 1995-08-22 Ulvac Japan Ltd スパッタ方法およびそのスパッタ装置
JP3720061B2 (ja) * 1994-03-24 2005-11-24 株式会社アルバック 薄膜抵抗体の直流スパッタ成膜方法
JP2003003259A (ja) * 2001-06-21 2003-01-08 Hitachi Ltd 酸化アルミニウム薄膜の形成方法及び窒化アルミニウム薄膜の形成方法
CN103140601B (zh) * 2010-10-06 2015-08-05 株式会社爱发科 电介质成膜装置和电介质成膜方法
JP2013049885A (ja) * 2011-08-30 2013-03-14 National Institute Of Advanced Industrial Science & Technology 炭素薄膜成膜方法
JP2015040330A (ja) * 2013-08-22 2015-03-02 株式会社ブイ・テクノロジー スパッタリング成膜装置及びスパッタリング成膜方法
JP2015056529A (ja) * 2013-09-12 2015-03-23 株式会社Ｓｃｒｅｅｎホールディングス 膜形成方法および膜形成装置
US20190078196A1 (en) * 2016-05-23 2019-03-14 Ulvac, Inc. Film-forming method and sputtering apparatus
JP6660603B2 (ja) 2017-12-05 2020-03-11 パナソニックＩｐマネジメント株式会社 スパッタリング方法
CN109868450B (zh) * 2017-12-05 2021-04-02 松下知识产权经营株式会社 溅射方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790573A (ja) * 1993-07-28 1995-04-04 Asahi Glass Co Ltd スパッタリング方法と装置および薄膜の製造方法
JPH0841636A (ja) * 1994-06-17 1996-02-13 Eni A Division Of Astec America Inc 反応性スパッタ方法および装置
JPH10237640A (ja) * 1997-02-20 1998-09-08 Ulvac Japan Ltd 誘電体膜の成膜方法
JP2002533574A (ja) * 1998-12-21 2002-10-08 アプライド マテリアルズ インコーポレイテッド 半導体性及び絶縁性物質の物理蒸着装置
JP2005264225A (ja) * 2004-03-18 2005-09-29 Asahi Glass Co Ltd 成膜方法
TWI441937B (zh) * 2007-12-21 2014-06-21 Infinite Power Solutions Inc 形成用於電解質薄膜之濺鍍靶材的方法
JP2009275281A (ja) * 2008-05-19 2009-11-26 Panasonic Corp スパッタリング方法及び装置

Also Published As

Publication number Publication date
KR102341593B1 (ko) 2021-12-21
JP6972427B2 (ja) 2021-11-24
CN114729443A (zh) 2022-07-08
JPWO2021106262A1 (ja) 2021-12-02
TW202120719A (zh) 2021-06-01
WO2021106262A1 (ja) 2021-06-03
KR20210134050A (ko) 2021-11-08
US20220056571A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US9034198B2 (en) Plasma etching method
CN107068557B (zh) 半导体器件的制造方法
JP2008244103A (ja) プラズマ処理装置
JP2019216140A (ja) 成膜装置及び成膜装置におけるクリーニング方法
US20230399734A1 (en) Oxide film preparation method
KR100782621B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20190086699A (ko) 표면 입자를 감소시키기 위한 플라즈마 방전 점화 방법
JP6616192B2 (ja) 成膜方法
US20140090597A1 (en) Plasma processing method and plasma processing apparatus
JP6273188B2 (ja) プラズマ処理方法
CN111863691A (zh) 除电方法和基片处理装置
TWI772840B (zh) 成膜方法
JPH11283940A (ja) プラズマ処理方法
JP7049883B2 (ja) ボロン系膜の成膜方法および成膜装置
WO2018233455A1 (zh) 偏压调制方法、偏压调制系统和等离子体处理设备
TWI394213B (zh) Plasma processing device and plasma processing method
JP7262235B2 (ja) スパッタリング装置及びスパッタリング方法
CN113192832A (zh) 基板处理方法和基板处理系统
JP6692164B2 (ja) 成膜方法
WO2023105894A1 (ja) 窒化シリコン膜の成膜方法、成膜装置及び窒化シリコン膜
JPH09199487A (ja) プラズマ処理方法及び装置
WO2022059277A1 (ja) 積層構造体及び積層構造体の製造方法
WO2002067313A1 (fr) Procede et dispositif de gravure au plasma
JP2021021120A (ja) スパッタリング方法及びスパッタリング装置
JP2022033440A (ja) スパッタリングによる窒化アルミニウム膜の製造方法