TWI772170B

TWI772170B - 具有內埋芯片的線路板及其製作方法

Info

Publication number: TWI772170B
Application number: TW110133112A
Authority: TW
Inventors: 李建成
Original assignee: 先豐通訊股份有限公司
Priority date: 2021-09-06
Filing date: 2021-09-06
Publication date: 2022-07-21
Also published as: TW202312808A

Abstract

本發明提供一種具有內埋芯片的線路板的製作方法，包括以下步驟：提供芯片，所述芯片包括相對設置的第一表面以及第二表面；在所述芯片的側面、部分所述第一表面以及部分所述第二表面上形成封裝體，得到芯片封裝結構；提供第一介質層，所述第一介質層中開設有通孔；將所述芯片封裝結構放置於所述通孔中；以及在所述第一介質層和所述芯片封裝結構相對的兩表面上分別形成第一線路基板和第二線路基板，從而得到所述線路板。本發明的製作成本較低，且具有較高的可靠度。本發明還提供一種所述製作方法製作的具有內埋芯片的線路板。

Description

具有內埋芯片的線路板及其製作方法

本發明涉及線路板技術領域，尤其涉及一種具有內埋芯片的線路板及其製作方法。

隨著科技的進步，手機以及筆記本電腦等電子産品向小型化、薄型化以及多功能的方向發展。爲此，芯片內埋技術越來越受到業界的青睞。傳統芯片內埋技術為採用先埋入裸晶，再以微孔使芯片與線路板相導通。然而，採用該芯片內埋技術通常存在以下問題：需要添加芯片搬運設備和線路板對位放置設備，需要採用銀燒結等昂貴材料將芯片固定在線路板上，芯片的表面處理厚度及種類要能符合後續鑽孔及電鍍製程，芯片的品質需要在進料時能夠檢測，需使用較昂貴的低熱膨脹係數的板材以避免芯片和線路板因熱膨脹係數的差異造成線路板彎翹和芯片破裂。

有鑒於此，本發明提供至少能夠解決上述一種問題的具有內埋芯片的線路板的製作方法。

另，還有必要提供一種由上述製作方法製得的具有內埋芯片的線路板。

本發明一實施例提供一種具有內埋芯片的線路板的製作方法，包括以下步驟：

提供芯片，所述芯片包括相對設置的第一表面以及第二表面；

在所述第一表面和所述第二表面上分別形成第一導線架和第二導線架，並使所述第一導線架和所述第二導線架均與所述芯片電性連接，以及使所述第一導線架和所述第二導線架分別與所述第一表面和所述第二表面平行；

在所述芯片的側面、部分所述第一表面以及部分所述第二表面上形成封裝體，並使所述芯片位於所述封裝體、所述第一導線架以及所述第二導線架共同圍設的容置空間內，得到芯片封裝結構；

提供第一介質層，所述第一介質層中開設有通孔；

將所述芯片封裝結構放置於所述通孔中；以及

在所述第一介質層和所述芯片封裝結構相對的兩表面上分別形成第一線路基板和第二線路基板，從而得到所述線路板，其中，所述第一線路基板包括形成於所述第一介質層和所述芯片封裝結構其中一表面上的第一絕緣層以及設於所述第一絕緣層上的第一導電線路層，所述第一導電線路層與所述第一導線架電性連接，所述第二線路基板包括形成於所述第一介質層和所述芯片封裝結構另一表面上的第二絕緣層以及設於所述第二絕緣層上的第二導電線路層，所述第二導電線路層與所述第二導線架電性連接。

本發明一實施例還提供一種具有內埋芯片的線路板，包括：

第一介質層，所述第一介質層中開設有通孔；

芯片封裝結構，位於所述通孔中，所述芯片封裝結構包括芯片、第一導線架、第二導線架以及封裝體，所述芯片包括相對設置的第一表面以及第二表面，所述第一導線架和所述第二導線架分別位於所述第一表面和所述第二表面上，所述第一導線架和所述第二導線架均與所述芯片電性連接，且所述第一導線架和所述第二導線架分別與所述第一表面和所述第二表面平行，所述封裝體位於所述芯片的側面、部分所述第一表面以及部分所述第二表面上，所述封裝體、所述第一導線架以及所述第二導線架共同圍設形成一容置空間，且所述芯片位於所述容置空間內；

第一線路基板，位於所述第一介質層和所述芯片封裝結構的其中一表面上，所述第一線路基板包括形成於所述第一介質層和所述芯片封裝結構其中一表面上的第一絕緣層以及設於所述第一絕緣層上的第一導電線路層，所述第一導電線路層與所述第一導線架電性連接；以及

第二線路基板，位於所述第一介質層和所述芯片封裝結構的另一表面上，所述第二線路基板包括形成於所述第一介質層和所述芯片封裝結構另一表面上的第二絕緣層以及設於所述第二絕緣層上的第二導電線路層，所述第二導電線路層與所述第二導線架電性連接。

本發明在所述芯片的側面、部分所述第一表面以及部分所述第二表面上形成封裝體，得到芯片封裝結構，並在所述第一介質層和所述芯片封裝結構的相對的兩表面上分別形成第一線路基板和第二線路基板，得到所述線路板，避免了使用芯片搬運設備以及銀燒結等昂貴材料，降低了生産成本。另外，所述封裝體相比傳統方法所使用的板材具有更高的可靠度。

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅爲本發明一部分實施例，而不爲全部的實施例。基於本發明中的實施例，本領域具有通常知識者在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

需要說明，當組件被稱為“固定於”另一個組件，它可以直接在另一個組件上或者也可以存在居中的組件。當一個組件被認為“連接”另一個組件，它可以為直接連接到另一個組件或者可能同時存在居中組件。當一個組件被認為“設置於”另一個組件，它可以為直接設置在另一個組件上或者可能同時存在居中組件。

除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明技術領域的具有通常知識者通常理解的含義相同。本文中在本發明的說明書中所使用的術語只爲了描述具體的實施例的目的，不旨在於限製本發明。

爲能進一步闡述本發明達成預定目的所採取的技術手段及功效，以下結合附圖及較佳實施方式，對本發明作出如下詳細說明。

本發明第一實施例提供一種具有內埋芯片的線路板的製作方法，包括如下步驟：

步驟S11，請參閱圖1，提供多個芯片10。

其中，每一所述芯片10包括相對設置的第一表面101以及第二表面102。

步驟S12，請參閱圖2，在所述第一表面101和所述第二表面102上分別形成第一導線架20和第二導線架21。

其中，所述第一導線架20和所述第二導線架21均與所述芯片10電性連接，且所述第一導線架20和所述第二導線架21分別與所述第一表面101和所述第二表面102平行。

在本實施例中，所述第一導線架20包括第一主體部201和由所述第一主體部201的一端延伸形成的第一延伸部202。其中，所述第一主體部201位於所述第一表面101上，所述第一延伸部202凸出於所述芯片10的其中一側面。所述第一延伸部202可用於後續與線路基板（參圖5）之間的對位。

在本實施例中，所述第二導線架21包括第二主體部211和由所述第二主體部211的一端延伸形成的第二延伸部212。其中，所述第二主體部211位於所述第二表面102上，所述第二延伸部212凸出於所述芯片10的另一側面。所述第二延伸部212可用於後續與線路基板（參圖5）之間的對位。

步驟S13，在所述芯片10的側面、部分所述第一表面101以及部分所述第二表面102上形成封裝體30，得到芯片封裝結構40。

其中，所述芯片10位於所述封裝體30、所述第一導線架20以及所述第二導線架21共同圍設的容置空間（圖未示）內。

在一實施例中，所述第一導線架20內嵌於所述封裝體30中。即所述第一主體部201和所述第一延伸部202均內嵌於所述封裝體30中，且所述第一導線架20遠離所述芯片10的表面與所述封裝體30的其中一表面大致齊平。

在一實施例中，所述第二導線架21也內嵌於所述封裝體30中。即所述第二主體部211和所述第二延伸部212均內嵌於所述封裝體30中，且所述第二導線架21遠離所述芯片10的表面與所述封裝體30的另一表面大致齊平。

在本實施例中，所述封裝體30可採用注塑的工藝形成。

步驟S14，請參閱圖3，提供第一介質層50。

其中，所述第一介質層50中開設有至少一通孔501。其中，所述通孔501貫穿所述第一介質層50。

所述第一介質層50的材質可以選自環氧樹脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT樹脂、聚苯醚(Polyphenylene Oxide，PPO)、聚醯亞胺（polyimide，PI）、聚對苯二甲酸乙二醇酯（Polyethylene Terephthalate，PET）以及聚萘二甲酸乙二醇酯（Polyethylene Naphthalate，PEN）等樹脂中的一種。在本實施例中，所述第一介質層50的材質爲聚丙烯。

步驟S15，請參閱圖4，將所述芯片封裝結構40放置於所述通孔501中。

其中，所述芯片封裝結構40的表面與所述第一介質層50的表面大致齊平。即所述芯片封裝結構40的高度與所述通孔501的深度大致相等。

如圖4所示，將兩個所述芯片封裝結構40分別放置於兩個所述通孔501中。

步驟S16，請參閱圖5，在所述第一介質層50和所述芯片封裝結構40相對的兩表面上分別形成第一線路基板60和第二線路基板70，從而得到所述線路板100。

在一實施例中，所述第一線路基板60包括形成於所述第一介質層50和所述芯片封裝結構40其中一表面上的第一絕緣層601以及設於所述第一絕緣層601上的第一導電線路層602。需要說明，在本實施例中，所述第一線路基板60可爲單面線路基板，在其他實施例中，所述第一線路基板60還可爲雙面線路基板。

所述第一絕緣層601的材質可以選自環氧樹脂(epoxy resin)、聚丙烯(polypropylene，PP)、BT樹脂、聚苯醚(Polyphenylene Oxide，PPO)、聚醯亞胺（polyimide，PI）、聚對苯二甲酸乙二醇酯（Polyethylene Terephthalate，PET）以及聚萘二甲酸乙二醇酯（Polyethylene Naphthalate，PEN）等樹脂中的一種。在本實施例中，所述第一絕緣層601的材質爲聚醯亞胺。

在一實施例中，所述第二線路基板70包括形成於所述第一介質層50和所述芯片封裝結構40另一表面上的第二絕緣層701以及設於所述第二絕緣層701上的第二導電線路層702。需要說明，在本實施例中，所述第二線路基板70可爲單面線路基板，在其他實施例中，所述第二線路基板70還可爲雙面線路基板。

在本實施例中，所述第二絕緣層701的材質可與所述第一絕緣層601的材質相同，具體可參照所述第一絕緣層601的材質，在此不再詳述。

在本實施例中，還可在所述第一線路基板60上依次形成第三線路基板80和第四線路基板81，以得到所述線路板100。其中，所述第一線路基板60和所述第三線路基板80之間設有第二介質層90，所述第三線路基板80和所述第四線路基板81之間設有第三介質層91。

在一實施例中，所述第三線路基板80包括第三絕緣層801以及設於所述第三絕緣層801相對兩表面上的第三導電線路層802和第四導電線路層803。其中，所述第三導電線路層802設於所述第二介質層90的表面上。

在一實施例中，所述第四線路基板81包括第四絕緣層811以及設於所述第四絕緣層811相對兩表面上的第五導電線路層812和第六導電線路層813。其中，所述第五導電線路層812設於所述第三介質層91的表面上。

在本實施例中，所述第三絕緣層801和所述第四絕緣層811的材質均可與所述第一絕緣層601的材質相同，具體可參照所述第一絕緣層601的材質，在此不再詳述。

在本實施例中，所述第二介質層90和所述第三介質層91的材質均可與所述第一介質層50的材質相同，具體可參照所述第一介質層50的材質，在此也不再詳述。

其中，所述線路板100中設有第一導電部92以及第二導電部93。所述第一導電部92依次貫穿所述第四線路基板81、所述第三介質層91、所述第三線路基板80、所述第二介質層90、所述第一線路基板60、所述第一延伸部202、所述封裝體30以及所述第二線路基板70。所述第一導電部92用於電性連接所述第六導電線路層813、所述第五導電線路層812、所述第四導電線路層803、所述第三導電線路層802、所述第一導電線路層602、所述第一延伸部202以及所述第二導電線路層702，以使所述第六導電線路層813、所述第五導電線路層812、所述第四導電線路層803、所述第三導電線路層802、所述第一導電線路層602以及所述第二導電線路層702均可與所述芯片10電性連接。

所述第二導電部93依次貫穿所述第四線路基板81、所述第三介質層91、所述第三線路基板80、所述第二介質層90、所述第一線路基板60、所述封裝體30、所述第二延伸部212以及所述第二線路基板70。所述第二導電部93用於電性連接所述第六導電線路層813、所述第五導電線路層812、所述第四導電線路層803、所述第三導電線路層802、所述第一導電線路層602、所述第二延伸部212以及所述第二導電線路層702，以使所述第六導電線路層813、所述第五導電線路層812、所述第四導電線路層803、所述第三導電線路層802、所述第一導電線路層602以及所述第二導電線路層702均可與所述芯片10電性連接。

本發明第二實施例提供一種具有內埋芯片的線路板的製作方法，所述第二實施例提供的所述製作方法與所述第一實施例提供的所述製作方法的區別在於：

請參閱圖6，在步驟S13中，所述第一導線架20部分內嵌於所述封裝體31中。即所述第一主體部201內嵌於所述封裝體31中，所述第一延伸部202部分內嵌於所述封裝體31中。具體地，所述第一延伸部202遠離所述第一主體部201的一端凸出於所述封裝體31的其中一側面。所述第二導線架21也部分內嵌於所述封裝體31中。即所述第二主體部211內嵌於所述封裝體31中，所述第二延伸部212部分內嵌於所述封裝體31中。具體地，所述第二延伸部212遠離所述第二主體部211的一端凸出於所述封裝體31的另一側面。

請參閱圖7，在步驟S14中，所述第一介質層51中還開設有第一凹槽511以及第二凹槽512，所述第一凹槽511與所述第二凹槽512位於所述第一介質層51不同的表面，且所述第一凹槽511和所述第二凹槽512均與所述通孔501連通。

請參閱圖8，在步驟S15中，將所述芯片封裝結構40放置於所述通孔501中，並使所述第一延伸部202和所述第二延伸部212分別位於所述第一凹槽511和所述第二凹槽512中。

在步驟S16中，如圖8所示，所述第一導電部92和所述第二導電部93均未貫穿所述封裝體31，所述第一導電部92和所述第二導電部93均貫穿所述第一介質層50。

請參閱圖5，本發明第一實施例還提供一種具有內埋芯片的線路板100，所述線路板100包括第一介質層50、多個芯片封裝結構40、第一線路基板60、第二線路基板70、第二介質層90、第三線路基板80、第三介質層91和第四線路基板81。

所述第一介質層50中開設有至少一通孔501。其中，所述通孔501貫穿所述第一介質層50。

所述芯片封裝結構40位於所述通孔501中。其中，所述芯片封裝結構40的表面與所述第一介質層50的表面大致齊平。即所述芯片封裝結構40的高度與所述通孔501的深度大致相等。如圖5所示，兩個所述芯片封裝結構40分別位於兩個所述通孔501中。所述芯片封裝結構40包括芯片10、第一導線架20、第二導線架21以及封裝體30。

所述第一導線架20和所述第二導線架21分別位於所述第一表面101和所述第二表面102上。

在本實施例中，所述第一導線架20包括第一主體部201和由所述第一主體部201的一端延伸形成的第一延伸部202。其中，所述第一主體部201位於所述第一表面101上，所述第一延伸部202凸出於所述芯片10的其中一側面。所述第一延伸部202可用於與所述第一線路基板60、所述第三線路基板80以及所述第四線路基板81之間的對位。

在本實施例中，所述第二導線架21包括第二主體部211和由所述第二主體部211的一端延伸形成的第二延伸部212。其中，所述第二主體部211位於所述第二表面102上，所述第二延伸部212凸出於所述芯片10的另一側面。所述第二延伸部212可用於與所述第二線路基板70之間的對位。

所述封裝體30位於所述芯片10的側面、部分所述第一表面101以及部分所述第二表面102上。

其中，所述封裝體30、所述第一導線架20以及所述第二導線架21共同圍設形成一容置空間（圖未示），且所述芯片10位於所述容置空間內。

所述第一線路基板60位於所述第一介質層50和所述芯片封裝結構40的其中一表面上。在一實施例中，所述第一線路基板60包括形成於所述第一介質層50和所述芯片封裝結構40其中一表面上的第一絕緣層601以及設於所述第一絕緣層601上的第一導電線路層602。需要說明，在本實施例中，所述第一線路基板60可爲單面線路基板，在其他實施例中，所述第一線路基板60還可爲雙面線路基板。

所述第二線路基板70位於所述第一介質層50和所述芯片封裝結構40的另一表面上。在一實施例中，所述第二線路基板70包括形成於所述第一介質層50和所述芯片封裝結構40另一表面上的第二絕緣層701以及設於所述第二絕緣層701上的第二導電線路層702。需要說明，在本實施例中，所述第二線路基板70可爲單面線路基板，在其他實施例中，所述第二線路基板70還可爲雙面線路基板。

在本實施例中，所述第二絕緣層701可與所述第一絕緣層601的材質相同，具體可參照所述第一絕緣層601的材質，在此不再詳述。

所述第二介質層90位於所述第一導電線路層602的表面。在本實施例中，所述第二介質層90的材質可與所述第一介質層50的材質相同，具體可參照所述第一介質層50的材質，在此也不再詳述。

所述第三線路基板80位於所述第二介質層90的表面。在一實施例中，所述第三線路基板80包括第三絕緣層801以及設於所述第三絕緣層801相對兩表面上的第三導電線路層802和第四導電線路層803。其中，所述第三導電線路層802設於所述第二介質層90的表面上。

在本實施例中，所述第三絕緣層801的材質可與所述第一絕緣層601的材質相同，具體可參照所述第一絕緣層601的材質，在此不再詳述。

所述第三介質層91位於所述第四導電線路層803的表面。在本實施例中，所述第三介質層91的材質可與所述第一介質層50的材質相同，具體可參照所述第一介質層50的材質，在此也不再詳述。

所述第四線路基板81位於所述第三介質層91的表面。在一實施例中，所述第四線路基板81包括第四絕緣層811以及設於所述第四絕緣層811相對兩表面上的第五導電線路層812和第六導電線路層813。其中，所述第五導電線路層812設於所述第三介質層91的表面上。

在本實施例中，所述第四絕緣層811的材質可與所述第一絕緣層601的材質相同，具體可參照所述第一絕緣層601的材質，在此不再詳述。

請參閱圖8，本發明第二實施例還提供一種具有內埋芯片的線路板200，所述第二實施例提供的所述線路板200與所述第一實施例提供的所述線路板100的區別在於：

所述第一導線架20部分內嵌於所述封裝體31中。即所述第一主體部201內嵌於所述封裝體31中，所述第一延伸部202部分內嵌於所述封裝體31中。具體地，所述第一延伸部202遠離所述第一主體部201的一端凸出於所述封裝體31的其中一側面。所述第二導線架21也部分內嵌於所述封裝體31中。即所述第二主體部211內嵌於所述封裝體31中，所述第二延伸部212部分內嵌於所述封裝體31中。具體地，所述第二延伸部212遠離所述第二主體部211的一端凸出於所述封裝體31的另一側面。

所述第一介質層51中還開設有第一凹槽511以及第二凹槽512，所述第一凹槽511與所述第二凹槽512位於所述第一介質層51不同的表面，且所述第一凹槽511和所述第二凹槽512均與所述通孔501連通。所述第一延伸部202和所述第二延伸部212分別位於所述第一凹槽511和所述第二凹槽512中。

所述第一導電部92和所述第二導電部93均未貫穿所述封裝體31，所述第一導電部92和所述第二導電部93均貫穿所述第一介質層50。

本發明在所述芯片10的側面、部分所述第一表面101以及部分所述第二表面102上形成封裝體30，得到芯片封裝結構40，並在所述第一介質層50和所述芯片封裝結構40的相對的兩表面上分別形成第一線路基板60和第二線路基板70，得到所述線路板100，避免了使用芯片搬運設備以及銀燒結等昂貴材料，降低了生産成本。另外，所述封裝體30相比傳統方法所使用的板材具有更高的可靠度。

本發明還可減少壓合次數，從而降低所述芯片10破裂的風險。本發明未在所述芯片10上鑽孔和電鍍，而為在將所述芯片10內埋後以機械鑽孔並電鍍於導線架上，從而減少對所述芯片10的接觸傷害。

以上說明僅僅為對該發明一種優化的具體實施方式，但在實際的應用過程中不能僅僅局限於這種實施方式。對本領域具有通常知識者來說，根據本發明的技術構思做出的其他變形和改變，都應該屬於本發明的保護範圍。

100、200:線路板 10:芯片 101:第一表面 102:第二表面 20:第一導線架 201:第一主體部 202:第一延伸部 21:第二導線架 211:第二主體部 212:第二延伸部 30、31:封裝體 40、41:芯片封裝結構 50、51:第一介質層 501:通孔 511:第一凹槽 512:第二凹槽 60:第一線路基板 601:第一絕緣層 602:第一導電線路層 70:第二線路基板 701:第二絕緣層 702:第二導電線路層 80:第三線路基板 801:第三絕緣層 802:第三導電線路層 803:第四導電線路層 81:第四線路基板 811:第四絕緣層 812:第五導電線路層 813:第六導電線路層 90:第二介質層 91:第三介質層 92:第一導電部 93:第二導電部

圖1為本發明第一實施例提供的芯片的結構示意圖。

圖2為在圖1所示的第一表面和第二表面上分別形成第一導線架和第二導線架，並在芯片的側面、部分第一表面以及部分第二表面上形成封裝體後的結構示意圖。

圖3為本發明第一實施例提供的第一介質層的結構示意圖。

圖4為將多個圖2所示的芯片封裝結構放置於圖3所示的通孔中後的結構示意圖。

圖5為在圖4所示的第一介質層和芯片封裝結構的其中一表面上依次形成第一線路基板、第三線路基板和第四線路基板，以及在第一介質層和芯片封裝結構的另一表面上形成第二線路基板後得到的線路板的結構示意圖。

圖6為本發明第二實施例提供的芯片封裝結構的結構示意圖。

圖7為本發明第二實施例提供的第一介質層的結構示意圖。

圖8為本發明第二實施例提供的線路板的結構示意圖。

100:線路板

10:芯片

20:第一導線架

201:第一主體部

202:第一延伸部

21:第二導線架

211:第二主體部

212:第二延伸部

30:封裝體

50:第一介質層

60:第一線路基板

601:第一絕緣層

602:第一導電線路層

70:第二線路基板

701:第二絕緣層

702:第二導電線路層

80:第三線路基板

801:第三絕緣層

802:第三導電線路層

803:第四導電線路層

81:第四線路基板

811:第四絕緣層

812:第五導電線路層

813:第六導電線路層

90:第二介質層

91:第三介質層

92:第一導電部

93:第二導電部

Claims

一種具有內埋芯片的線路板的製作方法，其改良在於，包括以下步驟：提供芯片，所述芯片包括相對設置的第一表面以及第二表面；在所述第一表面和所述第二表面上分別形成第一導線架和第二導線架，並使所述第一導線架和所述第二導線架均與所述芯片電性連接，以及使所述第一導線架和所述第二導線架分別與所述第一表面和所述第二表面平行；在所述芯片的側面、部分所述第一表面以及部分所述第二表面上形成封裝體，並使所述芯片位於所述封裝體、所述第一導線架以及所述第二導線架共同圍設的容置空間內，得到芯片封裝結構；提供第一介質層，所述第一介質層中開設有通孔；將所述芯片封裝結構放置於所述通孔中；以及在所述第一介質層和所述芯片封裝結構相對的兩表面上分別形成第一線路基板和第二線路基板，從而得到所述線路板，其中，所述第一線路基板包括形成於所述第一介質層和所述芯片封裝結構其中一表面上的第一絕緣層以及設於所述第一絕緣層上的第一導電線路層，所述第一導電線路層與所述第一導線架電性連接，所述第二線路基板包括形成於所述第一介質層和所述芯片封裝結構另一表面上的第二絕緣層以及設於所述第二絕緣層上的第二導電線路層，所述第二導電線路層與所述第二導線架電性連接。
如請求項1所述的線路板的製作方法，其中，所述第一導線架包括第一主體部和由所述第一主體部的一端延伸形成的第一延伸部，所述第一主體部位於所述第一表面上，所述第一延伸部凸出於所述芯片的其中一側面，所述第二導線架包括第二主體部和由所述第二主體部的一端延伸形成的第二延伸部，所述第二主體部位於所述第二表面上，所述第二延伸部凸出於所述芯片的另一側面，所述線路板中設有第一導電部和第二導電部，所述第一導電部用於電性連接所述第一導電線路層、所述第一延伸部以及所述第二導電線路層，所述第二導電部用於電性連接所述第一導電線路層、所述第二延伸部以及所述第二導電線路層。
如請求項2所述的線路板的製作方法，其中，還包括：在所述第一線路基板的表面依次形成第二介質層和第三線路基板；其中，所述第三線路基板包括第三絕緣層以及設於所述第三絕緣層相對兩表面上的第三導電線路層和第四導電線路層，所述第三導電線路層設於所述第二介質層的表面上，所述第三線路基板和所述第二介質層中設有所述第一導電部和所述第二導電部，所述第三導電線路層藉由所述第一導電部與所述第一延伸部電性連接，所述第四導電線路層藉由所述第二導電部與所述第二延伸部電性連接。
如請求項2所述的線路板的製作方法，其中，所述第一延伸部遠離所述第一主體部的一端凸出於所述封裝體的其中一側面，所述第二延伸部遠離所述第二主體部的一端凸出於所述封裝體的另一側面，所述第一介質層中還開設有第一凹槽以及第二凹槽，所述第一凹槽與所述第二凹槽位於所述第一介質層不同的表面，且所述第一凹槽和所述第二凹槽均與所述通孔連通，在將所述芯片封裝結構放置於所述通孔中之後，所述第一延伸部和所述第二延伸部分別位於所述第一凹槽和所述第二凹槽中。
如請求項1所述的線路板的製作方法，其中，所述第一導線架遠離所述芯片的表面與所述封裝體的其中一表面齊平，所述第二導線架遠離所述芯片的表面與所述封裝體的另一表面齊平。
一種具有內埋芯片的線路板，其改良在於，包括：第一介質層，所述第一介質層中開設有通孔；芯片封裝結構，位於所述通孔中，所述芯片封裝結構包括芯片、第一導線架、第二導線架以及封裝體，所述芯片包括相對設置的第一表面以及第二表面，所述第一導線架和所述第二導線架分別位於所述第一表面和所述第二表面上，所述第一導線架和所述第二導線架均與所述芯片電性連接，且所述第一導線架和所述第二導線架分別與所述第一表面和所述第二表面平行，所述封裝體位於所述芯片的側面、部分所述第一表面以及部分所述第二表面上，所述封裝體、所述第一導線架以及所述第二導線架共同圍設形成一容置空間，且所述芯片位於所述容置空間內；第一線路基板，位於所述第一介質層和所述芯片封裝結構的其中一表面上，所述第一線路基板包括形成於所述第一介質層和所述芯片封裝結構其中一表面上的第一絕緣層以及設於所述第一絕緣層上的第一導電線路層，所述第一導電線路層與所述第一導線架電性連接；以及第二線路基板，位於所述第一介質層和所述芯片封裝結構的另一表面上，所述第二線路基板包括形成於所述第一介質層和所述芯片封裝結構另一表面上的第二絕緣層以及設於所述第二絕緣層上的第二導電線路層，所述第二導電線路層與所述第二導線架電性連接。
如請求項6所述的線路板，其中，所述第一導線架包括第一主體部和由所述第一主體部的一端延伸形成的第一延伸部，所述第一主體部位於所述第一表面上，所述第一延伸部凸出於所述芯片的其中一側面，所述第二導線架包括第二主體部和由所述第二主體部的一端延伸形成的第二延伸部，所述第二主體部位於所述第二表面上，所述第二延伸部凸出於所述芯片的另一側面，所述線路板中設有第一導電部和第二導電部，所述第一導電部用於電性連接所述第一導電線路層、所述第一延伸部以及所述第二導電線路層，所述第二導電部用於電性連接所述第一導電線路層、所述第二延伸部以及所述第二導電線路層。
如請求項7所述的線路板，其中，還包括：第二介質層，位於所述第一線路基板的表面；第三線路基板，位於所述第二介質層的表面；其中，所述第三線路基板包括第三絕緣層以及設於所述第三絕緣層相對兩表面上的第三導電線路層和第四導電線路層，所述第三導電線路層設於所述第二介質層的表面上，所述第三線路基板和所述第二介質層中設有所述第一導電部和所述第二導電部，所述第三導電線路層藉由所述第一導電部與所述第一延伸部電性連接，所述第四導電線路層藉由所述第二導電部與所述第二延伸部電性連接。
如請求項7所述的線路板，其中，所述第一延伸部遠離所述第一主體部的一端凸出於所述封裝體的其中一側面，所述第二延伸部遠離所述第二主體部的一端凸出於所述封裝體的另一側面，所述第一介質層中還開設有第一凹槽以及第二凹槽，所述第一凹槽與所述第二凹槽位於所述第一介質層不同的表面，且所述第一凹槽和所述第二凹槽均與所述通孔連通，所述第一延伸部和所述第二延伸部分別位於所述第一凹槽和所述第二凹槽中。
如請求項6所述的線路板，其中，所述第一導線架遠離所述芯片的表面與所述封裝體的其中一表面齊平，所述第二導線架遠離所述芯片的表面與所述封裝體的另一表面齊平。