TWI771952B - 利用基板管理控制器進行韌體更新動作的伺服器系統 - Google Patents
利用基板管理控制器進行韌體更新動作的伺服器系統 Download PDFInfo
- Publication number
- TWI771952B TWI771952B TW110109332A TW110109332A TWI771952B TW I771952 B TWI771952 B TW I771952B TW 110109332 A TW110109332 A TW 110109332A TW 110109332 A TW110109332 A TW 110109332A TW I771952 B TWI771952 B TW I771952B
- Authority
- TW
- Taiwan
- Prior art keywords
- management controller
- baseboard management
- rom
- multiplexer
- serial data
- Prior art date
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
一種利用基板管理控制器進行韌體更新動作的伺服器系統包含一基板管理控制器、一第一唯讀記憶體、一第二唯讀記憶體、一第一多工器、一第二多工器、一第三唯讀記憶體、一第四唯讀記憶體、一智慧網卡、一現場可程式化邏輯閘陣列晶片與一複雜可程式化邏輯裝置。基板管理控制器利用複雜可程式化邏輯裝置對第一多工器與第二多工器進行切換,達到基板管理控制器對第一唯讀記憶體、第二唯讀記憶體、第三唯讀記憶體或第四唯讀記憶體進行韌體更新動作的功效。
Description
本發明係有關於一種系統,尤其是指一種利用基板管理控制器進行韌體更新動作的伺服器系統。
一般來說,伺服器系統通常僅使用基板管理控制器(Baseboard Management Controller;BMC)四組串列資料傳輸介面匯流排(Serial Peripheral Interface;SPI)中的一至兩組,其中一組耦接基板管理控制器自己的唯讀記憶體(Read-Only Memory;ROM),用以讀取基板管理控制器的韌體或對韌體進行更新動作;另一組耦接中央處理器模組(Central Processing Unit;CPU)的唯讀記憶體,用以輔助中央處理器模組讀取或更新唯讀記憶體中的基本輸入輸出韌體(BIOS Firmware)。
然而,隨著科技的發展,伺服器系統的應用也更為廣泛。伺服器系統也因應各個公司或使用者應用的領域不同,而不斷的更新與優化以符合不同的使用需求,也使得唯讀記憶體、功能模組的數量日漸增多。因此,先前技術存在改善的空間。
有鑒於在先前技術中,伺服器系統僅使用基板管理控制器的一至兩組串列資料傳輸介面匯流排所衍生出的種種問題。本發明之一主要目的係提供一種利用基板管理控制器進行韌體更新動作的伺服器系統,用以解決先前技術中的至少一個問題。
本發明為解決先前技術之問題,所採用之必要技術手段為提供一種利用基板管理控制器進行韌體更新動作的伺服器系統,包含一基板管理控制器、一第一唯讀記憶體、一第二唯讀記憶體、一第一多工器、一第二多工器、一第三唯讀記憶體、一第四唯讀記憶體、一智慧網卡、一現場可程式化邏輯閘陣列晶片與一複雜可程式化邏輯裝置。
基板管理控制器具有一第一串列資料傳輸介面匯流排與一第二串列資料傳輸介面匯流排。第一唯讀記憶體透過該第一串列資料傳輸介面匯流排耦接該基板管理控制器。第二唯讀記憶體透過該第一串列資料傳輸介面匯流排耦接該基板管理控制器。第一多工器透過該第二串列資料傳輸介面匯流排耦接該基板管理控制器。第二多工器透過該第二串列資料傳輸介面匯流排耦接該基板管理控制器。第三唯讀記憶體耦接該第一多工器。第四唯讀記憶體耦接該第二多工器。智慧網卡耦接該第一多工器與該基板管理控制器。現場可程式化邏輯閘陣列晶片耦接該第二多工器與該基板管理控制器。複雜可程式化邏輯裝置耦接該第一多工器與該第二多工器。
其中,該複雜可程式化邏輯裝置係發送出一第一切換信號至該第一多工器,發送出一第二切換信號至該第二多工器,將該基板管理控制器切換為該第二串列資料傳輸介面匯流排之主設備,並在該基板管理控制器產生一第一使能信號時由該基板管理控制器對該第三唯讀記憶體進行韌體更新動作,並在該基板管理控制器產生一第二使能信號時由該基板管理控制器對該第四唯讀記憶體進行韌體更新動作。
在上述必要技術手段的基礎下,本發明所衍生之一附屬技術手段為使利用基板管理控制器進行韌體更新動作的伺服器系統,更包含一第三多工器、一第五唯讀記憶體、一第六唯讀記憶體與一中央處理器模組。第三多工器透過該基板管理控制器之一第三串列資料傳輸介面匯流排耦接該基板管理控制器。第五唯讀記憶體耦接該第三多工器。第六唯讀記憶體耦接該第三多工器。中央處理器模組耦接該第三多工器與該基板管理控制器。其中,該複雜可程式化邏輯裝置係發送出一第三切換信號至該第三多工器,將該基板管理控制器切換為該第三串列資料傳輸介面匯流排之主設備,並由該基板管理控制器對該第五唯讀記憶體與該第六唯讀記憶體中之至少一者進行韌體更新動作。
承上所述,本發明所提供之利用基板管理控制器進行韌體更新動作的伺服器系統,相較於先前技術,利用基板管理控制器、第一多工器、第二多工器與複雜可程式化邏輯裝置,在韌體需要更新時,切換基板管理控制器為串列資料傳輸介面匯流排的主設備,並且對第一唯讀記憶體、第二唯讀記憶體、第三唯讀記憶體或第四唯讀記憶體進行韌體更新動作。此外,本發明更利用第三多工器,使得基板管理控制器也可對中央處理器模組的第五唯讀記憶體與第六唯讀記憶體進行韌體更新動作,藉以利用基板管理控制器中的三組串列資料傳輸介面匯流排,達到對六個唯讀記憶體進行韌體更新工作的功效。
下面將結合示意圖對本發明的具體實施方式進行更詳細的描述。根據下列描述和申請專利範圍,本發明的優點和特徵將更清楚。需說明的是,圖式均採用非常簡化的形式且均使用非精準的比例,僅用以方便、明晰地輔助說明本發明實施例的目的。
請參閱第一圖,第一圖係顯示本發明較佳實施例所提供之利用基板管理控制器進行韌體更新動作的伺服器系統之方塊圖。如圖所示,一種利用基板管理控制器進行韌體更新動作的伺服器系統100包含一基板管理控制器(Baseboard Management Controller;BMC)11、一第一唯讀記憶體(Read-Only Memory;ROM)12、一第二唯讀記憶體13、一第一多工器(MUX)14、一智慧網卡(Smart Network Interface Controller;Smart NIC)15、一第三唯讀記憶體16、一第二多工器17、一現場可程式化邏輯閘陣列晶片(Field Programmable Gate Array;FPGA)18、一第四唯讀記憶體19與一複雜可程式化邏輯裝置(Complex Programmable Logic Device;CPLD)20。
在本實施例中,利用基板管理控制器進行韌體更新動作的伺服器系統100更包含一第三多工器21、一中央處理器模組22、一第五唯讀記憶體23與一第六唯讀記憶體24。
基板管理控制器11具有一第一串列資料傳輸介面匯流排(Serial Peripheral Interface;SPI)、一第二串列資料傳輸介面匯流排與一第三串列資料傳輸介面匯流排,並利用第一串列資料傳輸介面匯流排耦接第一唯讀記憶體12與第二唯讀記憶體13,利用第二串列資料傳輸介面匯流排耦接第一多工器14與第二多工器17,利用第三串列資料傳輸介面匯流排耦接第三多工器21。
第一多工器14會分別耦接智慧網卡15與第三唯讀記憶體16;第二多工器17會分別耦接現場可程式化邏輯閘陣列晶片18與第四唯讀記憶體19;第三多工器21會分別耦接中央處理器模組22、第五唯讀記憶體23與第六唯讀記憶體24。
請一併參閱第一圖與第二圖,其中,第二圖係顯示基板管理控制器與第一唯讀記憶體及第二唯讀記憶體之間作動之示意圖。
第一唯讀記憶體12通常用以儲存一預設基板管理控制器韌體。第二唯讀記憶體13則是用以儲存一備用基板管理控制器韌體。基板管理控制器11會優先讀取第一唯讀記憶體12儲存的預設基板管理控制器韌體。當基板管理控制器11無法順利讀取預設基板管理控制器韌體或是讀取後無法正常運作時,才會切換成讀取第二唯讀記憶體13內的備用基板管理控制器韌體,藉以避免單一韌體異常而造成整個伺服器系統100無法正常運作的情形。
此外,也可以避免將預設基板管理控制器韌體與備用基板管理控制器韌體儲存在同一個唯讀記憶體,所衍生出該唯讀記憶體異常而使得伺服器系統100無法正常運作的情形。
因基板管理控制器11是透過第一串列資料傳輸介面匯流排耦接第一唯讀記憶體12與第二唯讀記憶體13,因此,會利用使能信號(Chip Select;CS)選擇讀取第一唯讀記憶體12或第二唯讀記憶體13。在本實施例中,當基板管理控制器11產生使能信號CS0,則會讀取第一唯讀記憶體12;當基板管理控制器11產生使能信號CS1,則會讀取第二唯讀記憶體13。
另外,當第一唯讀記憶體12的預設基板管理控制器韌體或第二唯讀記憶體13的與備用基板管理控制器韌體,需要進行更新時,因為第一串列資料傳輸介面匯流排、第一唯讀記憶體12與第二唯讀記憶體13的主設備(Master)本來就是基板管理控制器11,故基板管理控制器11會直接對第一唯讀記憶體12或第二唯讀記憶體13進行韌體更新動作。同理,基板管理控制器11也是藉由使能信號CS0或使能信號CS1來對第一唯讀記憶體12或第二唯讀記憶體13進行韌體更新動作。
需說明的是,圖式雖將基板管理控制器11繪製兩條線至第一唯讀記憶體12與第二唯讀記憶體13示意,但是經由上述說明與所屬技術領域的通常知識,所屬領域的技術人員可以理解基板管理控制器11是利用單一第一串列資料傳輸介面匯流排耦接第一唯讀記憶體12與第二唯讀記憶體13。
接著,請一併參閱第一圖與第三圖,其中,第三圖係顯示複雜可程式化邏輯裝置將基板管理控制器切換為第二串列資料傳輸介面匯流排之主設備之示意圖。如圖所示,基板管理控制器11透過第二串列資料傳輸介面匯流排耦接第一多工器14與第二多工器17,複雜可程式化邏輯裝置20電性連接第一多工器14、第二多工器17與基板管理控制器11。
第三唯讀記憶體16係用以儲存智慧網卡韌體。當利用基板管理控制器進行韌體更新動作的伺服器系統100正常運作時,智慧網卡15藉由第一多工器14讀取第三唯讀記憶體16內的智慧網卡韌體。也就是說,第三唯讀記憶體16的主設備為智慧網卡15。
而當第三唯讀記憶體16的智慧網卡韌體需要更新時,基板管理控制器11會控制複雜可程式化邏輯裝置20產生一第一切換信號S1,並將第一切換信號S1傳送至第一多工器14。此時,基板管理控制器11將會被切換成為第三唯讀記憶體16的主設備,也就是第二串列資料傳輸介面匯流排的主設備。
因為基板管理控制器11是利用第二串列資料傳輸介面匯流排同時耦接第一多工器14與第二多工器17,因此,基板管理控制器11也會同時產生一第一使能信號CS2至第一多工器14。接著,基板管理控制器11便會對第三唯讀記憶體16進行韌體更新動作。當第三唯讀記憶體16的智慧網卡韌體更新完畢後,複雜可程式化邏輯裝置20會將第三唯讀記憶體16的主設備再次切換回智慧網卡15。
接著,請一併參閱第一圖與第四圖,其中,第四圖係顯示複雜可程式化邏輯裝置將基板管理控制器切換為第二串列資料傳輸介面匯流排之主設備之另一示意圖。如圖所示,基板管理控制器11透過第二串列資料傳輸介面匯流排耦接第二多工器17,複雜可程式化邏輯裝置20電性連接第二多工器17與基板管理控制器11。
第四唯讀記憶體19係用以儲存現場可程式化邏輯閘陣列韌體。當利用基板管理控制器進行韌體更新動作的伺服器系統100正常運作時,現場可程式化邏輯閘陣列晶片18藉由第二多工器17讀取第四唯讀記憶體19內的現場可程式化邏輯閘陣列韌體。也就是說,第四唯讀記憶體19的主設備為現場可程式化邏輯閘陣列晶片18。
而當第四唯讀記憶體19的現場可程式化邏輯閘陣列韌體需要更新時,基板管理控制器11會控制複雜可程式化邏輯裝置20產生一第二切換信號S2,並將第二切換信號S2傳送至第二多工器17。此時,基板管理控制器11將會被切換成為第四唯讀記憶體19的主設備,也就是第二串列資料傳輸介面匯流排的主設備。
因為基板管理控制器11是利用第二串列資料傳輸介面匯流排同時耦接第一多工器14與第二多工器17,因此,基板管理控制器11也會同時產生一第二使能信號CS3至第二多工器17。接著,基板管理控制器11便會對第四唯讀記憶體19進行韌體更新動作。當第四唯讀記憶體19的現場可程式化邏輯閘陣列韌體更新完畢後,複雜可程式化邏輯裝置20會將第四唯讀記憶體19的主設備再次切換回現場可程式化邏輯閘陣列晶片18。
因此,藉由第一多工器14、第二多工器17、複雜可程式化邏輯裝置20、第一切換信號S1、第二切換信號S2、第一使能信號CS2與第二使能信號CS3,基板管理控制器11可以藉由單一的串列資料傳輸介面匯流排(第二串列資料傳輸介面匯流排)而達到對不同的唯讀記憶體(第三唯讀記憶體16與第四唯讀記憶體19)中的韌體(智慧網卡韌體與現場可程式化邏輯閘陣列韌體)進行更新動作的功效。
最後,請一併參閱第一圖與第五圖,其中,第五圖係顯示複雜可程式化邏輯裝置將基板管理控制器切換為第三串列資料傳輸介面匯流排之主設備之示意圖。如圖所示,基板管理控制器11透過第三串列資料傳輸介面匯流排耦接第三多工器21,複雜可程式化邏輯裝置20電性連接第三多工器21與基板管理控制器11。
第五唯讀記憶體23用以儲存預設基本輸入輸出韌體。第六唯讀記憶體24則是用以儲存備用基本輸入輸出韌體。當利用基板管理控制器進行韌體更新動作的伺服器系統100正常運作時,中央處理器模組22藉由第三多工器21優先讀取第五唯讀記憶體23的預設基本輸入輸出韌體。當中央處理器模組22無法順利讀取預設基本輸入輸出韌體或是讀取後無法正常運作時,才會切換成讀取第六唯讀記憶體24的備用基本輸入輸出韌體,藉以避免單一韌體異常而造成中央處理器模組22,甚至是整個伺服器系統100無法正常運作的情形。也就是說,第五唯讀記憶體23與第六唯讀記憶體24的主設備都是中央處理器模組22。
而當第五唯讀記憶體23的預設基本輸入輸出韌體或是第六唯讀記憶體24的備用基本輸入輸出韌體需要更新時,基板管理控制器11會控制複雜可程式化邏輯裝置20產生一第三切換信號S3,並將第三切換信號S3傳送至第三多工器21。此時,基板管理控制器11將會被切換成為第五唯讀記憶體23與第六唯讀記憶體24的主設備,也就是第三串列資料傳輸介面匯流排的主設備。
因基板管理控制器11是透過第三串列資料傳輸介面匯流排耦接第三多工器21,因此,會利用使能信號(Chip Select;CS)對第五唯讀記憶體23或第六唯讀記憶體24進行韌體更新動作。在本實施例中,當基板管理控制器11產生一第三使能信號CS4時,則會對第五唯讀記憶體23的預設基本輸入輸出韌體進行韌體更新動作;當基板管理控制器11產生一第四使能信號CS5時,則會對第六唯讀記憶體24的備用基本輸入輸出韌體進行韌體更新動作。
當第五唯讀記憶體23的預設基本輸入輸出韌體更新完畢後,複雜可程式化邏輯裝置20會將第五唯讀記憶體23的主設備再次切換回中央處理器模組22。當第六唯讀記憶體24的預設基本輸入輸出韌體更新完畢後,複雜可程式化邏輯裝置20會將第六唯讀記憶體24的主設備再次切換回中央處理器模組22。
綜上所述,本發明所提供之利用基板管理控制器進行韌體更新動作的伺服器系統,相較於先前技術,利用基板管理控制器、第一多工器、第二多工器與複雜可程式化邏輯裝置,在韌體需要更新時,切換基板管理控制器為串列資料傳輸介面匯流排的主設備,並且對第一唯讀記憶體、第二唯讀記憶體、第三唯讀記憶體或第四唯讀記憶體進行韌體更新動作。此外,本發明更利用第三多工器,使得基板管理控制器也可對中央處理器模組的第五唯讀記憶體與第六唯讀記憶體進行韌體更新動作,藉以利用基板管理控制器中的三組串列資料傳輸介面匯流排,達到對六個唯讀記憶體進行韌體更新工作的功效。
藉由以上較佳具體實施例之詳述,係希望能更加清楚描述本發明之特徵與精神,而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
100:利用基板管理控制器進行韌體更新動作的伺服器系統
11:基板管理控制器
12:第一唯讀記憶體
13:第二唯讀記憶體
14:第一多工器
15:智慧網卡
16:第三唯讀記憶體
17:第二多工器
18:現場可程式化邏輯閘陣列晶片
19:第四唯讀記憶體
20:複雜可程式化邏輯裝置
21:第三多工器
22:中央處理器模組
23:第五唯讀記憶體
24:第六唯讀記憶體
CS0,CS1:使能信號
CS2:第一使能信號
CS3:第二使能信號
CS4:第三使能信號
CS5:第四使能信號
S1:第一切換信號
S2:第二切換信號
S3:第三切換信號
第一圖係顯示本發明較佳實施例所提供之利用基板管理控制器進行韌體更新動作的伺服器系統之方塊圖;
第二圖係顯示基板管理控制器與第一唯讀記憶體及第二唯讀記憶體之間作動之示意圖;
第三圖係顯示複雜可程式化邏輯裝置將基板管理控制器切換為第二串列資料傳輸介面匯流排之主設備之示意圖;
第四圖係顯示複雜可程式化邏輯裝置將基板管理控制器切換為第二串列資料傳輸介面匯流排之主設備之另一示意圖;以及
第五圖係顯示複雜可程式化邏輯裝置將基板管理控制器切換為第三串列資料傳輸介面匯流排之主設備之示意圖。
100:利用基板管理控制器進行韌體更新動作的伺服器系統
11:基板管理控制器
12:第一唯讀記憶體
13:第二唯讀記憶體
14:第一多工器
15:智慧網卡
16:第三唯讀記憶體
17:第二多工器
18:現場可程式化邏輯閘陣列晶片
19:第四唯讀記憶體
20:複雜可程式化邏輯裝置
21:第三多工器
22:中央處理器模組
23:第五唯讀記憶體
24:第六唯讀記憶體
Claims (1)
- 一種利用基板管理控制器進行韌體更新動作的伺服器系統,包含:一基板管理控制器,係具有一第一串列資料傳輸介面匯流排與一第二串列資料傳輸介面匯流排;一第一唯讀記憶體,係透過該第一串列資料傳輸介面匯流排耦接該基板管理控制器;一第二唯讀記憶體,係透過該第一串列資料傳輸介面匯流排耦接該基板管理控制器;一第一多工器,係透過該第二串列資料傳輸介面匯流排耦接該基板管理控制器;一第二多工器,係透過該第二串列資料傳輸介面匯流排耦接該基板管理控制器;一第三唯讀記憶體,係耦接該第一多工器;一第四唯讀記憶體,係耦接該第二多工器;一智慧網卡,係耦接該第一多工器與該基板管理控制器;一現場可程式化邏輯閘陣列晶片,係耦接該第二多工器與該基板管理控制器;一複雜可程式化邏輯裝置,係耦接該第一多工器與該第二多工器;一第三多工器,係透過該基板管理控制器之一第三串列資料傳輸介面匯流排耦接該基板管理控制器;一第五唯讀記憶體,係耦接該第三多工器;一第六唯讀記憶體,係耦接該第三多工器;以及 一中央處理器模組,係耦接該第三多工器與該基板管理控制器;其中,該複雜可程式化邏輯裝置係發送出一第一切換信號至該第一多工器,發送出一第二切換信號至該第二多工器,將該基板管理控制器切換為該第二串列資料傳輸介面匯流排之主設備,並在該基板管理控制器產生一第一使能信號時由該基板管理控制器對該第三唯讀記憶體進行韌體更新動作,並在該基板管理控制器產生一第二使能信號時由該基板管理控制器對該第四唯讀記憶體進行韌體更新動作,且該複雜可程式化邏輯裝置係發送出一第三切換信號至該第三多工器,將該基板管理控制器切換為該第三串列資料傳輸介面匯流排之主設備,並由該基板管理控制器對該第五唯讀記憶體與該第六唯讀記憶體中之至少一者進行韌體更新動作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110109332A TWI771952B (zh) | 2021-03-16 | 2021-03-16 | 利用基板管理控制器進行韌體更新動作的伺服器系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110109332A TWI771952B (zh) | 2021-03-16 | 2021-03-16 | 利用基板管理控制器進行韌體更新動作的伺服器系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI771952B true TWI771952B (zh) | 2022-07-21 |
TW202238373A TW202238373A (zh) | 2022-10-01 |
Family
ID=83439623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110109332A TWI771952B (zh) | 2021-03-16 | 2021-03-16 | 利用基板管理控制器進行韌體更新動作的伺服器系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI771952B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI815725B (zh) * | 2022-11-10 | 2023-09-11 | 神雲科技股份有限公司 | 電腦系統 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8601053B2 (en) * | 2004-02-13 | 2013-12-03 | Oracle International Corporation | Multi-chassis fabric-backplane enterprise servers |
TWI561023B (en) * | 2010-04-02 | 2016-12-01 | Interdigital Patent Holdings Inc | Uplink sounding reference signals configuration and transmission |
US20180107558A1 (en) * | 2015-05-07 | 2018-04-19 | Dell Products, Lp | System and Method for Self-Healing Basic Input/Output System Boot Image and Secure Recovery |
US20180165455A1 (en) * | 2016-12-13 | 2018-06-14 | Amazon Technologies, Inc. | Secure execution environment on a server |
-
2021
- 2021-03-16 TW TW110109332A patent/TWI771952B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8601053B2 (en) * | 2004-02-13 | 2013-12-03 | Oracle International Corporation | Multi-chassis fabric-backplane enterprise servers |
TWI561023B (en) * | 2010-04-02 | 2016-12-01 | Interdigital Patent Holdings Inc | Uplink sounding reference signals configuration and transmission |
US20180107558A1 (en) * | 2015-05-07 | 2018-04-19 | Dell Products, Lp | System and Method for Self-Healing Basic Input/Output System Boot Image and Secure Recovery |
US20180165455A1 (en) * | 2016-12-13 | 2018-06-14 | Amazon Technologies, Inc. | Secure execution environment on a server |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI815725B (zh) * | 2022-11-10 | 2023-09-11 | 神雲科技股份有限公司 | 電腦系統 |
Also Published As
Publication number | Publication date |
---|---|
TW202238373A (zh) | 2022-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10126954B1 (en) | Chipset and server system using the same | |
CN110941576B (zh) | 具有多模pcie功能的存储控制器的系统、方法和设备 | |
TWI364663B (en) | Configurable pci express switch and method controlling the same | |
TWI328168B (en) | Method of and circuitry for reconfiguring links of a pci express bus of an information handling system, and information handling system | |
US7062594B1 (en) | Root complex connection system | |
KR101077285B1 (ko) | 멀티프로세서 시스템들에서 사용하기 위한 프로세서써로게이트와 이를 사용하는 멀티프로세서 시스템 | |
TWI771952B (zh) | 利用基板管理控制器進行韌體更新動作的伺服器系統 | |
US8554973B2 (en) | Storage device and method for managing size of storage device | |
US8560867B2 (en) | Server system and method for processing power off | |
US11341073B2 (en) | Redundant paths to single port storage devices | |
JPS585804A (ja) | プロセスコントロ−ラ | |
CN117149674A (zh) | 一种用于嵌入式实时场景的多主机PCIe互联结构 | |
US20060041705A1 (en) | System and method for arbitration between shared peripheral core devices in system on chip architectures | |
TWI506453B (zh) | 伺服器系統 | |
CN112783536A (zh) | 利用基板管理控制器进行固件更新动作的伺服器系统 | |
US11803503B2 (en) | Chip having dual-mode device that switches between root complex mode and endpoint mode in different system stages and associated computer system | |
JP3871879B2 (ja) | 階層型バスシステム | |
CN104618121A (zh) | 交换器及服务器系统 | |
CN115334015B (zh) | 基于PCIe交换芯片的虚拟交换模式控制方法 | |
JP2003345736A (ja) | ブリッジ構成要素使用可能なモジュール及び方法 | |
CN108427829B (zh) | 一种具有公共线结构的fpga | |
CN117971762A (zh) | 主控节点、多主控节点存储服务系统及其控制方法 | |
TW202217580A (zh) | 具有串列通信介面處理功能之處理裝置及其方法 | |
TW202218395A (zh) | 通信介面控制系統及其方法 | |
CN113704148A (zh) | 一种服务器系统 |