CN117971762A - 主控节点、多主控节点存储服务系统及其控制方法 - Google Patents
主控节点、多主控节点存储服务系统及其控制方法 Download PDFInfo
- Publication number
- CN117971762A CN117971762A CN202311870321.2A CN202311870321A CN117971762A CN 117971762 A CN117971762 A CN 117971762A CN 202311870321 A CN202311870321 A CN 202311870321A CN 117971762 A CN117971762 A CN 117971762A
- Authority
- CN
- China
- Prior art keywords
- chip
- port
- master
- control device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000010586 diagram Methods 0.000 description 15
- 238000013461 design Methods 0.000 description 9
- 238000012423 maintenance Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请提供一种主控节点、多主控节点存储服务系统及其控制方法。所述主控节点包括:至少一个系统管理芯片,芯片控制器件,接口桥接控制器及第一类型端口;各系统管理芯片和芯片控制器件分别具有第二类型端口;各第二类型端口通过接口桥接控制器与第一类型端口相连;第一类型端口用于与管理各系统管理芯片的服务器相连;各系统管理芯片的第二类型端口还与芯片控制器件的第二类型端口相连;芯片控制器件将其自身的第二类型端口与其它主控节点的芯片控制器件的第二类型端口建立连接通道,实现通过服务器访问其它主控节点的各系统管理芯片。通过本申请用户不仅可以管理本地主控节点,还可以管理其它主控节点,实现机箱管理中各个主控节点的相互冗余。
Description
技术领域
本申请属于存储服务技术领域,特别是涉及存储服务系统的主控节点技术领域。
背景技术
在具有多主控节点的复杂存储服务系统中,每个主机节点包含一个或多个系统管理芯片(包括具有SES(SCSI Enclosure Services)功能的PCIe Switch(交换机)、BMC(Baseboard Management Controller,基板管理控制器)和CPU(中央处理器)来实现系统管理功能。在一般设计中,每个管理芯片都需要一个UART串口用于系统调试或测试,主机A/B节点的UART串口只能管理自己的主机节点,PC/UART服务器通过UART串口线分别连接到主机A/B节点的USB Type-C端口,USB-To-UART控制器用作Type C USB端口和PCIe Switch、BMC和CPU的UART端口的桥接器,用户在PC/UART服务器端通过UART串口线访问Host NodeA/B的管理芯片。
上述这种设计存在以下三个问题:
1)每个主机节点需要一根UART串口线来连接其UART端口和PC/UART Server,不便于对整个系统进行综合管理。
2)UART不具备冗余设计,当任意一个主机节点的UART设计有问题时,将无法访问该主机节点的管理芯片的UART端口。
3)一旦任已一个主机节点死机,用户将无法获取该主机节点的管理芯片信息,不便于系统维护。
发明内容
本申请提供一种主控节点、多主控节点存储服务系统及其控制方法,用于解决现有技术中只能对单一主控节点管理和难以维护的问题的技术问题。
第一方面,本申请实施例提供一种主控节点,包括:至少一个系统管理芯片,与所述系统管理芯片相连的芯片控制器件,接口桥接控制器以及第一类型端口;其中:各所述系统管理芯片和所述芯片控制器件分别具有第二类型端口;各所述第二类型端口通过所述接口桥接控制器与所述第一类型端口相连;所述第一类型端口用于与管理各所述系统管理芯片的服务器相连,使得所述服务器可以访问各所述系统管理芯片;各所述系统管理芯片的所述第二类型端口还与所述芯片控制器件的所述第二类型端口相连;所述芯片控制器件用于将其自身的第二类型端口与其它主控节点的芯片控制器件的第二类型端口建立连接通道,实现通过所述服务器访问其它主控节点的各系统管理芯片;其中,所述其它主控节点与所述主控节点结构相同。
在所述第一方面的一种实现方式中,所述第一类型端口为USB Type-C端口;所述第二类型端口为UART端口;所述接口桥接控制器为将USB Type-C端口信号转换为UART端口信号的USB-To-UART桥接控制器。
在所述第一方面的一种实现方式中,所述系统管理芯片为PCIe交换机芯片,BMC芯片和CPU芯片中的任一个或多个。
在所述第一方面的一种实现方式中,所述系统管理芯片至少包括CPU芯片;所述CPU芯片具有两个第二类型端口,并通过其中一个与所述芯片控制器件相连所述第二类型端口访问其它主控节点的各系统管理芯片,实现通过CPU芯片的管理终端访问访问其它主控节点的各系统管理芯片。
在所述第一方面的一种实现方式中,所述芯片控制器件为现场可编程门阵列器件。
在所述第一方面的一种实现方式中,还包括与所述芯片控制器件相连的存储器。
第二方面,本申请实施例还提供一种多主控节点存储服务系统,包括:至少两个如上所述的主控节点和中板;
在所述第二面的一种实现方式中,所述中板上设置有连接器,分别与各所述芯片控制器件的第二类型端口相连,实现各所述芯片控制器件的第二类型端口之间的互联互通。
在所述第一方面的一种实现方式中,还包括:服务器,所述服务器与其中一个所述的主控节点的第一类型端口相连。
第三方面,本申请实施例还提供一种多主控节点存储服务系统的控制方法,应用于如上所述的多主控节点存储服务系统,所述方法包括:将其中一个主控节点中的芯片控制器件的第二类型端口与其它主控节点的芯片控制器件的第二类型端口经中板建立连接通道,通过所述连接通道实现终端经其中一个主控节点访问其它主控节点的各系统管理芯片。
在所述第三方面的一种实现方式中,所述终端为管理各所述系统管理芯片的服务器,或CPU芯片的管理终端。
通过本申请实施例提供的主控节点、多主控节点存储服务系统及其控制方法,用户不仅可以管理本地主控节点,还可以管理其它主控节点,实现机箱管理中各个主控节点的相互冗余设计。另外,通过芯片控制器件的外部存储器记录系统管理芯片的端口信息,便于系统维护,有效解决了以往设计单一主控节点管理,以及难以维护的问题。
附图说明
图1显示为本申请一实施例的主控节点的原理框图。
图2显示为本申请一实施例的多主控节点存储服务系统的一种原理示例图。
图3显示为本申请一实施例的多主控节点存储服务系统通过服务器控制主控节点A的示意图。
图4显示为本申请一实施例的多主控节点存储服务系统通过服务器控制主控节点B的示意图。
图5显示为本申请一实施例的多主控节点存储服务系统通过服务器经主控节点A控制主控节点B的示意图。
图6显示为本申请一实施例的多主控节点存储服务系统通过服务器经主控节点B控制主控节点A的示意图。
图7显示为本申请一实施例的多主控节点存储服务系统通过主控节点A的CPU芯片的管理终端控制主控节点B的示意图。
图8显示为本申请一实施例的多主控节点存储服务系统通过主控节点B的CPU芯片的管理终端控制主控节点A的示意图。
元件标号说明
100、200 主控节点
1、2、N 系统管理芯片
111、211 PCIe交换机
112、212 BMC
113、213 CPU
120、220 芯片控制器件
130、230 接口桥接控制器
131 第一类型端口
140、240 闪存
300 中板
400 服务器
具体实施方式
以下通过特定的具体实例说明本申请的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本申请的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
本申请实施例提供一种主控节点、多主控节点存储服务系统及其控制方法,用于解决现有技术中只能对单一主控节点管理和难以维护的问题的技术问题。
下面将结合本申请实施例中的附图1至附图8,对本申请实施例中的技术方案进行详细描述。使本领域技术人员不需要创造性劳动即可理解本实施例的主控节点、多主控节点存储服务系统及其控制方法。
本实施例的一种实施方式中,图1显示为本申请一实施例的主控节点的原理框图。如图1所示,本实施例的主控节点100包括至少一个系统管理芯片(系统管理芯片1、系统管理芯片2,……,系统管理芯片N),与各所述系统管理芯片相连的芯片控制器件120,接口桥接控制器130以及第一类型端口131。
其中于本实施例中,各所述系统管理芯片和所述芯片控制器件120分别具有第二类型端口;各所述第二类型端口通过所述接口桥接控制器130与所述第一类型端口131相连。
本实施例的一种实现方式中,所述系统管理芯片为PCIe交换机(Switch)111芯片,BMC112((Baseboard Management Controller,基板管理控制器)芯片和CPU113(CentralProcessing Unit,中央处理器)芯片中的任一个或多个。
本实施例的一种实现方式中,所述芯片控制器件120为但不限于现场可编程门阵列器件(CPLD,Complex Programmable Logic Device)。
于本实施例中,所述第一类型端口131用于与管理各所述系统管理芯片的服务器400相连,使得所述服务器400可以访问各所述系统管理芯片。各所述系统管理芯片的所述第二类型端口还与所述芯片控制器件120的所述第二类型端口相连;所述芯片控制器件120用于将其自身的第二类型端口与其它主控节点100的芯片控制器件120的第二类型端口建立连接通道,实现通过所述服务器400访问其它主控节点100的各系统管理芯片;其中,所述其它主控节点100与所述主控节点100结构相同。即所述服务器400管理的各主控节点100是完全相同的模块,用作机箱管理。
本实施例的一种实现方式中,所述系统管理芯片至少包括CPU113芯片;所述CPU113芯片具有两个第二类型端口,并通过其中一个与所述芯片控制器件120相连所述第二类型端口访问其它主控节点100的各系统管理芯片,实现通过CPU113芯片的管理终端访问访问其它主控节点100的各系统管理芯片。
本实施例的一种实现方式中,所述第一类型端口131为USB Type-C端口,USBType-C是一种USB接口外形标准;所述第二类型端口为UART(通用异步收发传输器,Universal Asynchronous Receiver/Transmitter)端口;所述接口桥接控制器130为将USBType-C端口信号转换为UART端口信号的USB-To-UART桥接控制器。
本实施例的一种实现方式中,还包括与所述芯片控制器件120相连的存储器,用于记录本主机节点的系统管理芯片的端口信息。其中所述存储器优选为闪存140(即为快闪存140储器,Flash Rom)。
本申请实施例还提供一种多主控节点存储服务系统,图2显示为本申请一实施例的多主控节点存储服务系统的一种原理示例图。所述多主控节点存储服务系统包括:至少两个如上所述的主控节点100和中板400。
本实施例的一种实现方式中,所述中板400上设置有连接器,与所有主控节点100相连,主要实现各个主控节点100之间的互联互通。具体地,所述中板400上的连接器的端口分别与各所述芯片控制器件120的第二类型端口相连,实现各所述芯片控制器件120的第二类型端口之间的互联互通。
本实施例的一种实现方式中,还包括:服务器400,所述服务器400与其中一个所述的主控节点100的第一类型端口131相连。所述服务器400用于访问所述主控节点100中的各系统管理芯片(PCIe交换机111芯片,BMC112芯片和CPU113芯片等),从而管理整个机箱。
本申请实施例还提供一种多主控节点存储服务系统的控制方法,应用于如上所述的多主控节点存储服务系统,所述方法包括:
将其中一个主控节点100中的芯片控制器件120的第二类型端口与其它主控节点100的芯片控制器件120的第二类型端口经中板400建立连接通道,通过所述连接通道实现终端经其中一个主控节点100访问其它主控节点100的各系统管理芯片。所述终端为管理各所述系统管理芯片的服务器400,或CPU113芯片的管理终端;其中,所述服务器400为PC服务器或UART服务器。
本实施例以多主控节点存储服务系统包括主控节点100和主控节点200,以所述第一类型端口131为USB Type-C端口,所述第二类型端口为UART端口,所述接口桥接控制器130为将USB Type-C端口信号转换为UART端口信号的USB-To-UART桥接控制器为例对本实施例的多主控节点存储服务系统及其控制方法进行说明。
本实施例的多主控节点存储服务系统的连接关系如下:
PC/UART服务器400通过UART串口线连接到主控节点100或主控节点200的USBType-C端口。
主控节点100中,USB-To-UART接口桥接控制器130(如CP2108)用作Type C USB端口和PCIe交换机111、BMC112、CPU113和芯片控制器件120(CPLD)的UART端口的接口桥接控制器130(USB Type-C接口连接到USB-To-UART控制器的USB端口,USB-To-UART接口桥接控制器130的UART端口(COM_1、COM_2、COM_3、COM_4端口)一一连接到PCIe交换机111、BMC112、CPU113、芯片控制器件120(CPLD)的UART端口。PCIe交换机111、BMC112和CPU113的UART端口,同时也连接到芯片控制器件120(CPLD);CPU113还有另一个不同的UART端口也连接到芯片控制器件120(CPLD),如图2中CPU113连到芯片控制器件120(CPLD)的虚线连接所示。
相同的,主控节点200中,USB-To-UART接口桥接控制器230(如CP2108)用作Type CUSB端口和PCIe交换机211、BMC212、CPU213和芯片控制器件220(CPLD)的UART端口的接口桥接控制器230(USB Type-C接口连接到USB-To-UART控制器的USB端口,USB-To-UART接口桥接控制器230的UART端口(COM_1、COM_2、COM_3、COM_4端口)一一连接到PCIe交换机211、BMC212、CPU213、芯片控制器件220(CPLD)的UART端口。PCIe交换机211、BMC212和CPU213的UART端口,同时也连接到芯片控制器件220(CPLD);CPU213还有另一个不同的UART端口也连接到芯片控制器件220(CPLD),如图2中CPU213连到芯片控制器件220(CPLD)的虚线连接所示。
主控节点100的芯片控制器件120(CPLD)UART Port_A通过中板400(MidPlane)连接到主控节点200的芯片控制器件220(CPLD)UART Port_B;主控节点100的芯片控制器件120(CPLD)UART Port_B通过中板400连接到主控节点200的芯片控制器件220(CPLD)UARTPort_A。主控节点100的芯片控制器件120(CPLD)有一个外部Flash Rom(闪存140),用于记录主控节点100的系统管理芯片的UART信息。主控节点200的芯片控制器件220(CPLD)有一个外部Flash Rom(闪存240),用于记录主控节点200的系统管理芯片的UART信息。
本实施例的多主控节点存储服务系统的控制方法如下:
1)通过本地UART串口线在PC/UART服务器400管理本地主控节点100
图3显示为本申请一实施例的多主控节点存储服务系统通过服务器400控制主控节点100的示意图。如图3中黑色加粗线的路径所示,PC/UART服务器400通过UART串口线连接到主控节点100的USB Type-C接口,USB-To-UART控制器用作Type C USB端口与PCIe交换机111、BMC112和CPU113的UART端口的接口桥接控制器130。这样用户就可以通过本地UART串口线在PC/UART服务器400端访问主控节点100的系统管理芯片(PCIe交换机111、BMC112和CPU113),从而实现本地主控节点100的管理。
2)通过本地UART串口线在PC/UART服务器400管理本地主控节点200
图4显示为本申请一实施例的多主控节点存储服务系统通过服务器400控制主控节点200的示意图。如图4中黑色加粗线的路径所示,PC/UART Serve通过UART串口线连接到主控节点200的USB Type-C接口,USB-To-UART控制器用作Type C USB端口与PCIe交换机211、BMC212和CPU213的UART端口的接口桥接控制器230。这样用户就可以通过本地UART串口线在PC/UART服务器400端访问主控节点200的管理芯片,从而实现本地主控节点200的管理。
3)通过本地UART串口线在PC/UART服务器400经主控节点100管理主控节点200。
即可以通过本地UART串口线在PC/UART服务器400管理对端主控节点200。图5显示为本申请一实施例的多主控节点100存储服务系统通过服务器400经主控节点100控制主控节点200的示意图。如图5中黑色加粗线的路径所示,PC/UART服务器400通过UART串口线连接到主控节点100的USB Type-C接口,USB-To-UART控制器用作Type C USB端口和芯片控制器件120(CPLD)UART端口的接口桥接控制器130。芯片控制器件120(CPLD)实现UART交换机的功能把主控节点200的芯片控制器件220(CPLD)UART Port_A赋到主控节点100的芯片控制器件120(CPLD)UART Port_B,,主控节点200的PCIe交换机212、BMC212和CPU213的UART端口连接到其芯片控制器件220(CPLD)的UART端口。这样用户就可以通过本地UART串口线在PC/UART服务器400端访问主控节点200的管理芯片,从而实现对端主控节点200的管理。
4)通过本地UART串口线在PC/UART服务器400经主控节点200管理主控节点100。
图6显示为本申请一实施例的多主控节点100存储服务系统通过服务器400经主控节点200控制主控节点100的示意图。如图6中黑色加粗线的路径所示,PC/UART服务器400通过UART串口线连接到主控节点200的USB Type-C接口,USB-To-UART控制器用作Type C USB端口和芯片控制器件220(CPLD)UART端口的接口桥接控制器230。芯片控制器件220(CPLD)的代码实现UART交换机的功能把主控节点100的芯片控制器件120(CPLD)UART Port_A赋到主控节点200的芯片控制器件220(CPLD)UART Port_B。主控节点100的PCIe交换机111、BMC112和CPU113的UART端口连接到其芯片控制器件120(CPLD)的UART端口。这样用户就可以通过本地UART串口线在PC/UART服务器400端访问主控节点100的管理芯片,从而实现对端主控节点100的管理。
5)无需UART串口线通过主控节点100的CPU113芯片的管理终端管理主控节点200
无需UART串口线在CPU113 OS端管理对端主控节点200。图7显示为本申请一实施例的多主控节点存储服务系统通过主控节点100的CPU113芯片的管理终端控制主控节点200的示意图。如图7中黑色加粗线的路径所示,主控节点100的CPU113 UART端口连接到其芯片控制器件120(CPLD)的UART端口。芯片控制器件120(CPLD)的代码实现UART交换机的功能把主控节点200的芯片控制器件220(CPLD)UART Port_A赋到主控节点100的芯片控制器件120(CPLD)的UART Port_B。主控节点200的PCIe交换机211、BMC212和CPU213的UART端口连接到其芯片控制器件220(CPLD)UART端口。这样用户就可以在主控节点100的CPU113 OS端访问主控节点200的管理芯片,从而实现对端主控节点200的管理。
6)无需UART串口线通过主控节点200的CPU113芯片的管理终端管理主控节点100
图8显示为本申请一实施例的多主控节点100存储服务系统通过主控节点200的CPU113芯片的管理终端控制主控节点100的示意图。如图8中黑色加粗线的路径所示,主控节点200的CPU213 UART端口连接到其芯片控制器件220(CPLD)UART端口。芯片控制器件220(CPLD)的代码实现UART交换机的功能把主控节点100的芯片控制器件120(CPLD)UARTPort_A赋到主控节点200的芯片控制器件220(CPLD)UART Port_B。主控节点100的PCIe交换机111、BMC112和CPU113的UART端口连接到其芯片控制器件120(CPLD)UART端口。这样用户就可以在主控节点200的CPU213 OS端访问主控节点100的管理芯片,从而实现对端主控节点100的管理。
此外,本实施例中,芯片控制器件120(CPLD)和芯片控制器件220(CPLD)分别外接Flash Rom用于存储系统管理芯片的信息,信息量取决于Flash Rom的容量。一旦其中一个主控节点死机,该信息可用于系统维护。
本实施例采用创新的硬件和芯片控制器件(CPLD)设计,利用芯片控制器件(CPLD)代码实现UART交换机功能,通过本实施例,用户不仅可以管理本地主控节点,还可以管理对端主控节点,实现机箱管理中各个主控节点的相互冗余设计。另外,通过芯片控制器件120(CPLD)的外部Flash Rom记录系统管理芯片的UART信息,便于系统维护,有效解决了以往设计单一主控节点管理,以及难以维护的问题。
综上所述,通过本申请实施例提供的主控节点、多主控节点存储服务系统及其控制方法,用户不仅可以管理本地主控节点,还可以管理其它主控节点,实现机箱管理中各个主控节点的相互冗余设计。另外,通过芯片控制器件的外部存储器记录系统管理芯片的端口信息,便于系统维护,有效解决了以往设计单一主控节点管理,以及难以维护的问题。因此,本申请有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本申请的原理及其功效,而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本申请的权利要求所涵盖。
Claims (10)
1.一种主控节点,其特征在于,包括:至少一个系统管理芯片,与所述系统管理芯片相连的芯片控制器件,接口桥接控制器以及第一类型端口;其中:
各所述系统管理芯片和所述芯片控制器件分别具有第二类型端口;各所述第二类型端口通过所述接口桥接控制器与所述第一类型端口相连;所述第一类型端口用于与管理各所述系统管理芯片的服务器相连,使得所述服务器可以访问各所述系统管理芯片;
各所述系统管理芯片的所述第二类型端口还与所述芯片控制器件的所述第二类型端口相连;所述芯片控制器件用于将其自身的第二类型端口与其它主控节点的芯片控制器件的第二类型端口建立连接通道,实现通过所述服务器访问其它主控节点的各系统管理芯片;
其中,所述其它主控节点与所述主控节点结构相同。
2.根据权利要求1所述的主控节点,其特征在于,所述第一类型端口为USB Type-C端口;所述第二类型端口为UART端口;所述接口桥接控制器为将USB Type-C端口信号转换为UART端口信号的USB-To-UART桥接控制器。
3.根据权利要求1所述的主控节点,其特征在于,所述系统管理芯片为PCIe交换机芯片,BMC芯片和CPU芯片中的任一个或多个。
4.根据权利要求1所述的主控节点,其特征在于,所述系统管理芯片至少包括CPU芯片;所述CPU芯片具有两个第二类型端口,并通过其中一个与所述芯片控制器件相连所述第二类型端口访问其它主控节点的各系统管理芯片,实现通过CPU芯片的管理终端访问访问其它主控节点的各系统管理芯片。
5.根据权利要求1所述的主控节点,其特征在于,所述芯片控制器件为现场可编程门阵列器件。
6.根据权利要求1或5所述的主控节点,其特征在于,还包括与所述芯片控制器件相连的存储器。
7.一种多主控节点存储服务系统,其特征在于,包括:至少两个如权利要求1至权利要求6任一权利要求所述的主控节点和中板;
所述中板上设置有连接器,分别与各所述芯片控制器件的第二类型端口相连,实现各所述芯片控制器件的第二类型端口之间的互联互通。
8.根据权利要求7所述的多主控节点存储服务系统,其特征在于,还包括:服务器,所述服务器与其中一个所述的主控节点的第一类型端口相连。
9.一种多主控节点存储服务系统的控制方法,其特征在于,应用于如权利要求7或权利要求8所述的多主控节点存储服务系统,所述方法包括:
将其中一个主控节点中的芯片控制器件的第二类型端口与其它主控节点的芯片控制器件的第二类型端口经中板建立连接通道,通过所述连接通道实现终端经其中一个主控节点访问其它主控节点的各系统管理芯片。
10.根据权利要求9所述的多主控节点存储服务系统的控制方法,其特征在于,所述终端为管理各所述系统管理芯片的服务器,或CPU芯片的管理终端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311870321.2A CN117971762A (zh) | 2023-12-29 | 2023-12-29 | 主控节点、多主控节点存储服务系统及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311870321.2A CN117971762A (zh) | 2023-12-29 | 2023-12-29 | 主控节点、多主控节点存储服务系统及其控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117971762A true CN117971762A (zh) | 2024-05-03 |
Family
ID=90861994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311870321.2A Pending CN117971762A (zh) | 2023-12-29 | 2023-12-29 | 主控节点、多主控节点存储服务系统及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117971762A (zh) |
-
2023
- 2023-12-29 CN CN202311870321.2A patent/CN117971762A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110312999B (zh) | 基于软件配置/策略分发的PCIe盘阵列的动态划分 | |
KR102384328B1 (ko) | 플렉시블 스토리지 플랫폼을 위한 다중 프로토콜 io 인프라스트럭쳐 | |
US7254652B2 (en) | Autonomic configuration of port speeds of components connected to an interconnection cable | |
CN116501681B (zh) | Cxl数据传输板卡及控制数据传输的方法 | |
CN113448402B (zh) | 一种支持多背板级联的服务器 | |
US6675242B2 (en) | Communication bus controller including designation of primary and secondary status according to slot position | |
CN104967577B (zh) | Sas交换机和服务器 | |
CN1901530B (zh) | 一种服务器系统 | |
WO2021012169A1 (zh) | 一种提高存储系统可靠性的方法和相关装置 | |
US6715019B1 (en) | Bus reset management by a primary controller card of multiple controller cards | |
JP6948303B2 (ja) | ストレージシステム | |
CN109634879A (zh) | 一种pcie转接板和服务器监控系统 | |
CN117149674A (zh) | 一种用于嵌入式实时场景的多主机PCIe互联结构 | |
US11341073B2 (en) | Redundant paths to single port storage devices | |
CN117349212A (zh) | 一种服务器主板及其固态硬盘插入检测方法 | |
CN116501678A (zh) | 一种拓扑板卡和板载系统 | |
CN113760803A (zh) | 服务器和控制方法 | |
CN117971762A (zh) | 主控节点、多主控节点存储服务系统及其控制方法 | |
CN113688084B (zh) | 一种实现pcie资源自动分配的电路、方法及存储介质 | |
CN216352292U (zh) | 服务器主板及服务器 | |
US7111066B2 (en) | Method of operating a storage device | |
US7228338B2 (en) | Multi-service platform module | |
CN107122268B (zh) | 一种基于numa多物理层分区处理系统 | |
CN112069108A (zh) | 一种基于PCIE Switch的服务器灵活配置系统及方法 | |
US20200142618A1 (en) | Cabinet server system and server |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |