TWI768578B - 全金屬氧化物半導體場效應電晶體的電壓參考電路 - Google Patents

全金屬氧化物半導體場效應電晶體的電壓參考電路 Download PDF

Info

Publication number
TWI768578B
TWI768578B TW109142754A TW109142754A TWI768578B TW I768578 B TWI768578 B TW I768578B TW 109142754 A TW109142754 A TW 109142754A TW 109142754 A TW109142754 A TW 109142754A TW I768578 B TWI768578 B TW I768578B
Authority
TW
Taiwan
Prior art keywords
type transistor
voltage
transistor
semiconductor field
reference circuit
Prior art date
Application number
TW109142754A
Other languages
English (en)
Other versions
TW202223583A (zh
Inventor
葉韋廷
蔡建泓
Original Assignee
財團法人成大研究發展基金會
奇景光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人成大研究發展基金會, 奇景光電股份有限公司 filed Critical 財團法人成大研究發展基金會
Priority to TW109142754A priority Critical patent/TWI768578B/zh
Publication of TW202223583A publication Critical patent/TW202223583A/zh
Application granted granted Critical
Publication of TWI768578B publication Critical patent/TWI768578B/zh

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

一種全金屬氧化物半導體場效應電晶體的電壓參考電路,包含第一串接支路,用以產生偏壓電流,其包含連接於第一連接節點且串接的第一電流源與二極體連接形式的第一N型電晶體;第二串接支路,其包含串接的第二電流源、二極體連接形式的第二N型電晶體及第三N型電晶體,其中第二N型電晶體設於第二電流源與第三N型電晶體之間,且第二N型電晶體與第三N型電晶體連接於第二連接節點;第三串接支路,其包含串接的第三電流源與二極體連接形式的第四N型電晶體,連接於輸出節點以提供參考電壓;及放大器,其非反向節點連接至第一連接節點,反向節點連接至第二連接節點。第三N型電晶體的臨界電壓大於第二N型電晶體的臨界電壓。

Description

全金屬氧化物半導體場效應電晶體的電壓參考電路
本發明係有關一種電壓參考電路,特別是關於一種超低功率(ultra-low power)全金屬氧化物半導體場效應電晶體(all-MOSFET)的電壓參考電路。
電壓參考電路是一種產生固定電壓(稱為參考電壓或Vref)的電子裝置。理想上,參考電壓不受製程變異(process variation)、電源供應電壓及溫度的影響。電壓參考電路可適用於各種應用,例如電源供應、類比至數位轉換器(ADC)、數位至類比轉換器(DAC)及其他控制系統。
考量功率受到限制的應用(例如物聯網(IoT))的功率消耗,需要使用低功率或超低功率的電壓參考電路。劉陽(Yang Liu)等人提出“具0.027%/V線靈敏度的0.4伏特寬溫度範圍全金屬氧化物半導體場效應電晶體次臨界電壓參考(A 0.4-V Wide Temperature Range All-MOSFET Subthreshold Voltage Reference With 0.027%/V Line Sensitivity)”, 美國電機電子工程師學會電路與系統會刊II:簡報(IEEE Transactions on Circuits and Systems II: Express Briefs),第65冊,第8號,第969~973頁,2018年八月,其內容視為本說明書的一部分。劉的電壓參考電路僅使用金屬氧化物半導體場效應電晶體(MOSFET),不含雙極性接面電晶體(BJT)與電阻器。然而,劉的電壓參考電路容易受到製程變異的影響。於一些極端的製程參數(process corner),劉的電壓參考電路所產生的參考電壓的百分比誤差(percentage error)可高達50%。
因此亟需提出一種新穎的電壓參考電路,以產生具低百分比誤差的參考電壓。
鑑於上述,本發明實施例的目的之一在於提出一種全金屬氧化物半導體場效應電晶體(all-MOSFET)的電壓參考電路,所產生的參考電壓具穩定偏壓電流與低百分比誤差的參考電壓。
根據本發明的實施例,全金屬氧化物半導體場效應電晶體的電壓參考電路包含第一串接支路、第二串接支路、第三串接支路及放大器。第一串接支路用以產生偏壓電流,且包含串接的第一電流源與二極體連接形式的第一N型電晶體,其連接於第一連接節點,且位於電源供應電壓與地之間。第二串接支路包含串接的第二電流源、二極體連接形式的第二N型電晶體及第三N型電晶體,其中第二N型電晶體設於第二電流源與第三N型電晶體之間,第二N型電晶體與第三N型電晶體連接於第二連接節點,且第二N型電晶體與第三N型電晶體的閘極連接在一起。第三串接支路包含串接的第三電流源與二極體連接形式的第四N型電晶體,連接於輸出節點以提供參考電壓,且偏壓電流鏡射至第三電流源。放大器的非反向節點連接至第一連接節點,且反向節點連接至第二連接節點。第三N型電晶體的臨界電壓大於第二N型電晶體的臨界電壓。
第一圖顯示本發明實施例的全金屬氧化物半導體場效應電晶體(all-MOSFET)的電壓參考電路100的方塊圖,第二圖顯示第一圖的全金屬氧化物半導體場效應電晶體的電壓參考電路100的電路圖。
在本實施例中,全金屬氧化物半導體場效應電晶體的電壓參考電路(以下簡稱電壓參考電路)100主要包含電流產生器11,用以產生偏壓電流Ibias與參考電壓Vref;與主動負載(active load)12,接收參考電壓Vref。
本實施例的電流產生器11可包含第一串接支路(cascaded branch),其包含串接的第一電流源(例如第一P型電晶體MP1)與二極體連接形式(diode-connected)(亦即連接閘極與汲極)的第一N型電晶體MN1,連接於第一連接節點B。其中,第一電流源連接至電源供應電壓VDD(在本實施例為1.8伏特),且第一N型電晶體MN1連接至地。詳細來說,第一P型電晶體MP1的源極連接至電源供應電壓VDD,第一P型電晶體MP1與第一N型電晶體MN1的汲極連接於第一連接節點B,且第一N型電晶體MN1的源極連接至地。如圖所示,偏壓電流Ibias可流經第一串接支路,亦即流經第一P型電晶體MP1與第一N型電晶體MN1。
本實施例的電流產生器11可包含第二串接支路,其包含串接於電源供應電壓VDD與地之間的第二電流源(例如第二P型電晶體MP2)、二極體連接形式的第二N型電晶體MN2及第三N型電晶體MN3。其中,第二N型電晶體MN2設於第二電流源與第三N型電晶體MN3之間。第二電流源連接至電源供應電壓VDD,且第三N型電晶體MN3連接至地。第二N型電晶體MN2與第三N型電晶體MN3連接於第二連接節點A。特別的是,第二N型電晶體MN2與第三N型電晶體MN3的閘極連接在一起。詳細來說,第二P型電晶體MP2的源極連接至電源供應電壓VDD,第二P型電晶體MP2與第二N型電晶體MN2的汲極連接在一起。第二N型電晶體MN2的源極與第三N型電晶體MN3的汲極連接在一起,且第三N型電晶體MN3的源極連接至地。
本實施例的電流產生器11還可包含串接於電源供應電壓VDD與地之間的第三串接支路,其包含第三電流源(例如第三P型電晶體MP3)與二極體連接形式的第四N型電晶體MN4。第三P型電晶體MP3的源極連接至電源供應電壓VDD,第三P型電晶體MP3與第四N型電晶體MN4的汲極連接於輸出節點,以提供參考電壓Vref。第四N型電晶體MN4的源極連接至地。第一P型電晶體MP1、第二P型電晶體MP2及第三P型電晶體MP3的閘極連接在一起。偏壓電流Ibias鏡射(mirror)至第三P型電晶體MP3。
本實施例的電流產生器11可包含放大器111,其非反向(non-inverting)節點(+)連接至第一連接節點B,反向節點(-)連接至第二連接節點A。藉此,第一N型電晶體MN1與第三N型電晶體MN3的汲極被強迫為相同電位。放大器111的輸出端連接至第一P型電晶體MP1、第二P型電晶體MP2及第三P型電晶體MP3的閘極。此外,防雜訊電容器Cc可連接於放大器111的輸出端與電源供應電壓VDD之間。根據上述的電流產生器11,偏壓電流Ibias可鏡射至第三P型電晶體MP3,再藉由輸出節點Vref而進入主動負載12。在本實施例中,主動負載12可包含負載電容器CL,連接於輸出節點Vref與地之間。
對於前述劉的電壓參考電路,為了確保流經第一N型電晶體(其連接至放大器的非反向節點)的偏壓電流足夠大,劉的第一N型電晶體必須使用具(較小)中等型態(medium-type)臨界電壓的金屬氧化物半導體場效應電晶體(MOSFET)。然而,此種型態的電晶體具有較大製程變異百分比,可高達38%,使得偏壓電流的範圍從90nA(奈安培)至0.8nA,因此所產生的參考電壓的百分比誤差可高達50%。
反觀本實施例的特徵之一,第一N型電晶體MN1使用具(較大)標準型態(standard-type)臨界電壓的金屬氧化物半導體場效應電晶體,其製程變異百分比遠小於具(較小)中等型態(medium-type)臨界電壓的金屬氧化物半導體場效應電晶體。
第三圖所示表格例示位於一些製程參數(process corner)的中等型態臨界電壓(Vth)與標準型態臨界電壓及相應製程變異百分比。
本實施例的第一N型電晶體MN1使用具(較大)標準型態臨界電壓的金屬氧化物半導體場效應電晶體,而非如劉使用具(較小)中等型態臨界電壓的金屬氧化物半導體場效應電晶體。本實施例為了維持流經第一N型電晶體MN1的偏壓電流Ibias使其不致於變小,根據本實施例的另一特徵,第三N型電晶體MN3包含適用(設計)於較高電源供應電壓的金屬氧化物半導體場效應電晶體,該較高電源供應電壓高於電壓參考電路100的電源供應電壓VDD,然而第二N型電晶體MN2仍然包含適用於電源供應電壓VDD的金屬氧化物半導體場效應電晶體。在本實施例中,電壓參考電路100的電源供應電壓VDD為1.8伏特,且第三N型電晶體MN3包含適用於較高電源供應電壓(1.8伏特)的金屬氧化物半導體場效應電晶體,然而第二N型電晶體MN2仍然包含適用於電源供應電壓VDD(1.8伏特)的金屬氧化物半導體場效應電晶體。因此,第三N型電晶體MN3的臨界電壓大於第二N型電晶體MN2,因而得以拉高第二連接節點A的電位。
由於(第二/第一)連接節點A與B的電壓被(放大器)強迫為相同電位,因此第一連接節點B的電位也會被拉高,因而增大流經第一N型電晶體MN1的偏壓電流。
對於前述劉的電壓參考電路,第二N型電晶體與第三N型電晶體必須使用相同的具標準型態臨界電壓的金屬氧化物半導體場效應電晶體,且適用於電源供應電壓VDD,否則劉所要求的效能即無法達到。
相較於劉的電壓參考電路的偏壓電流範圍從90nA(奈安培)至0.8nA且百分比誤差高達50%,本實施例的電壓參考電路100所產生偏壓電流的範圍從20nA至8.2nA,使得所產生參考電壓Vref的百分比誤差可降低至6%。
以上所述僅為本發明之較佳實施例而已,並非用以限定本發明之申請專利範圍;凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾,均應包含在下述之申請專利範圍內。
100:全金屬氧化物半導體場效應電晶體的電壓參考電路 11:電流產生器 111:放大器 12:主動負載 VDD:電源供應電壓 Ibias:偏壓電流 Vref:參考電壓/輸出節點 B:第一連接節點 A:第二連接節點 MP1:第一P型電晶體 MP2:第二P型電晶體 MP3:第三P型電晶體 MN1:第一N型電晶體 MN2:第二N型電晶體 MN3:第三N型電晶體 MN4:第四N型電晶體 Cc:防雜訊電容器 CL:負載電容器 Vth:臨界電壓
第一圖顯示本發明實施例的全金屬氧化物半導體場效應電晶體(all-MOSFET)的電壓參考電路的方塊圖。 第二圖顯示第一圖的全金屬氧化物半導體場效應電晶體的電壓參考電路的電路圖。 第三圖所示表格例示位於一些製程參數的中等型態臨界電壓與標準型態臨界電壓及相應製程變異百分比。
100:全金屬氧化物半導體場效應電晶體的電壓參考電路 11:電流產生器 111:放大器 12:主動負載 VDD:電源供應電壓 Ibias:偏壓電流 Vref:參考電壓/輸出節點 B:第一連接節點 A:第二連接節點 MP1:第一P型電晶體 MP2:第二P型電晶體 MP3:第三P型電晶體 MN1:第一N型電晶體 MN2:第二N型電晶體 MN3:第三N型電晶體 MN4:第四N型電晶體 Cc:防雜訊電容器 CL:負載電容器

Claims (9)

  1. 一種全金屬氧化物半導體場效應電晶體的電壓參考電路,包含:一第一串接支路,用以產生偏壓電流,該第一串接支路包含串接的第一電流源與二極體連接形式的第一N型電晶體,連接於第一連接節點,且位於電源供應電壓與地之間;一第二串接支路,其包含串接的第二電流源、二極體連接形式的第二N型電晶體及第三N型電晶體,其中該第二N型電晶體設於該第二電流源與該第三N型電晶體之間,該第二N型電晶體與該第三N型電晶體連接於第二連接節點,且該第二N型電晶體與該第三N型電晶體的閘極連接在一起;一第三串接支路,其包含串接的第三電流源與二極體連接形式的第四N型電晶體,連接於輸出節點以提供參考電壓,且該偏壓電流鏡射至該第三電流源;及一放大器,其非反向節點連接至該第一連接節點,反向節點連接至該第二連接節點;其中該第一N型電晶體使用具標準型態臨界電壓的金屬氧化物半導體場效應電晶體,該標準型態臨界電壓大於中等型態臨界電壓;其中該第三N型電晶體的臨界電壓大於該第二N型電晶體的臨界電壓。
  2. 如請求項1之全金屬氧化物半導體場效應電晶體的電壓參考電路,其中該第三N型電晶體包含適用於較高電源供應電壓的金屬氧化物半導體場效應電晶體,該較高電源供應電壓高於該全金屬氧化物半導體場效應電晶體的電壓參考電路的電源供應電壓。
  3. 如請求項2之全金屬氧化物半導體場效應電晶體的電壓參考電路,其中該第二N型電晶體包含適用於該全金屬氧化物半導體場效應電晶體的電壓參考電路的電源供應電壓。
  4. 如請求項1之全金屬氧化物半導體場效應電晶體的電壓參考電路,其中該第一電流源包含第一P型電晶體,該第二電流源包含第二P型電晶體,且該第三電流源包含第三P型電晶體。
  5. 如請求項4之全金屬氧化物半導體場效應電晶體的電壓參考電路,其中該第一P型電晶體的源極連接至電源供應電壓,該第一P型電晶體與該第一N型電晶體的汲極連接於該第一連接節點,且該第一N型電晶體的源極連接至地。
  6. 如請求項4之全金屬氧化物半導體場效應電晶體的電壓參考電路,其中該第二P型電晶體的源極連接至電源供應電壓,該第二P型電晶體與該第二N型電晶體的汲極連接在一起,該第二N型電晶體的源極與該第三N型電晶體的汲極連接在一起,且該第三N型電晶體的源極連接至地。
  7. 如請求項4之全金屬氧化物半導體場效應電晶體的電壓參考電路,其中該第三P型電晶體的源極連接至電源供應電壓,該第三P型電晶體的汲極連接至該輸出節點;該第一P型電晶體、該第二P型電晶體及該第三P型電晶體的閘極連接在一起;且該第四N型電晶體的汲極連接至該輸出節點,源極連接至地。
  8. 如請求項4之全金屬氧化物半導體場效應電晶體的電壓參考電路,其中該放大器的輸出端連接至該第一P型電晶體、該第二P型電晶體及該第三P型電晶體的閘極。
  9. 如請求項8之全金屬氧化物半導體場效應電晶體的電壓參考電路,更包含:一防雜訊電容器,連接於該放大器的輸出端與電源供應電壓之間。
TW109142754A 2020-12-04 2020-12-04 全金屬氧化物半導體場效應電晶體的電壓參考電路 TWI768578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109142754A TWI768578B (zh) 2020-12-04 2020-12-04 全金屬氧化物半導體場效應電晶體的電壓參考電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109142754A TWI768578B (zh) 2020-12-04 2020-12-04 全金屬氧化物半導體場效應電晶體的電壓參考電路

Publications (2)

Publication Number Publication Date
TW202223583A TW202223583A (zh) 2022-06-16
TWI768578B true TWI768578B (zh) 2022-06-21

Family

ID=83062322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109142754A TWI768578B (zh) 2020-12-04 2020-12-04 全金屬氧化物半導體場效應電晶體的電壓參考電路

Country Status (1)

Country Link
TW (1) TWI768578B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165478A (en) * 1977-09-21 1979-08-21 General Electric Company Reference voltage source with temperature-stable MOSFET amplifier
US5055797A (en) * 1989-04-03 1991-10-08 Chater William T Bias control for power amplifiers
US20020196664A1 (en) * 2001-06-14 2002-12-26 Marco Pasotti Biasing circuit for multi-level memory cells
US20040108887A1 (en) * 2002-12-09 2004-06-10 Marsh Douglas G. Low noise resistorless band gap reference
TW201144973A (en) * 2010-02-04 2011-12-16 Semiconductor Components Ind Mixed-mode circuits and methods of producing a reference current and a reference voltage
EP2897021B1 (en) * 2014-01-21 2020-04-29 Dialog Semiconductor (UK) Limited An apparatus and method for a low voltage reference and oscillator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165478A (en) * 1977-09-21 1979-08-21 General Electric Company Reference voltage source with temperature-stable MOSFET amplifier
US5055797A (en) * 1989-04-03 1991-10-08 Chater William T Bias control for power amplifiers
US20020196664A1 (en) * 2001-06-14 2002-12-26 Marco Pasotti Biasing circuit for multi-level memory cells
US20040108887A1 (en) * 2002-12-09 2004-06-10 Marsh Douglas G. Low noise resistorless band gap reference
TW201144973A (en) * 2010-02-04 2011-12-16 Semiconductor Components Ind Mixed-mode circuits and methods of producing a reference current and a reference voltage
EP2897021B1 (en) * 2014-01-21 2020-04-29 Dialog Semiconductor (UK) Limited An apparatus and method for a low voltage reference and oscillator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
期刊 Liu, Y、 Zhan, CC、Wang, LD、Tang, JY、Wang, GH,"IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 2018 Aug. Volume 65, Issue 8: page 969~973" 1 1 1 1 1 1 *

Also Published As

Publication number Publication date
TW202223583A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
TW421737B (en) Reference voltage generation circuit
JP2008108009A (ja) 基準電圧発生回路
JPH06282339A (ja) 基板バイアス発生回路
JPH0782404B2 (ja) 基準電圧発生回路
WO2019104467A1 (zh) 稳压器以及电源
JP2009098802A (ja) 基準電圧発生回路
KR20080034826A (ko) 정전류 회로 및 그것을 이용한 인버터 및 발진 회로
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
US20200081477A1 (en) Bandgap reference circuit
WO2021248267A1 (zh) 一种高电源纹波抑制的电压基准电路
CN111190453A (zh) 高电源抑制比基准电路
US20070152741A1 (en) Cmos bandgap reference circuit
CN113703510A (zh) 一种低功耗的带隙基准电路
JP2004086750A (ja) バンドギャップ回路
CN111752325B (zh) 一种高精度线性稳压电路
JP3357689B2 (ja) 定電圧出力回路
CN212484194U (zh) 一种cmos电压基准源
JP3523462B2 (ja) Mos半導体集積回路
TWI768578B (zh) 全金屬氧化物半導體場效應電晶體的電壓參考電路
CN110377102B (zh) 一种低压差线性稳压电路和集成电路
CN116931641A (zh) 一种低功耗高精度的无电阻型cmos基准电压源
CN210534616U (zh) 一种基准电路和集成电路
CN112003611B (zh) 一种环形振荡器及电路实现方法
CN111026219B (zh) 一种共源共栅结构的基准源