TWI763477B - 全數位鎖相迴路及其校正方法 - Google Patents

全數位鎖相迴路及其校正方法 Download PDF

Info

Publication number
TWI763477B
TWI763477B TW110116671A TW110116671A TWI763477B TW I763477 B TWI763477 B TW I763477B TW 110116671 A TW110116671 A TW 110116671A TW 110116671 A TW110116671 A TW 110116671A TW I763477 B TWI763477 B TW I763477B
Authority
TW
Taiwan
Prior art keywords
phase
digital
gain parameter
value
clock
Prior art date
Application number
TW110116671A
Other languages
English (en)
Other versions
TW202245425A (zh
Inventor
楊育哲
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110116671A priority Critical patent/TWI763477B/zh
Application granted granted Critical
Publication of TWI763477B publication Critical patent/TWI763477B/zh
Priority to US17/739,197 priority patent/US11881864B2/en
Publication of TW202245425A publication Critical patent/TW202245425A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種全數位鎖相迴路及其校正方法，其中該全數位鎖相迴路可包含一數位控制振盪器、耦接至該數位控制振盪器的一時間-數位轉換器、以及耦接至該時間-數位轉換器的一正規化電路。該數位控制振盪器可用來依據一頻率控制訊號產生一時脈訊號，該時間-數位轉換器可用來依據該時脈訊號與一參考訊號之間的相位差產生一數位輸出訊號，以及該正規化電路可用來依據一增益參數將該數位輸出訊號轉換為一時脈相位值。尤其，該正規化電路可依據該時脈相位值與一參考相位值之間的一相位差數值調整該增益參數。

Description

全數位鎖相迴路及其校正方法
本發明係關於全數位鎖相迴路，尤指一種全數位鎖相迴路及其校正方法，例如用於該全數位鎖相迴路內的一時間-數位轉換器的增益校正方法。
在全數位鎖相迴路的運作中，會利用時間-數位轉換器扮演相位偵測器的角色，以將一參考訊號與數位控制振盪器的輸出訊號之間的相位差轉換為數位碼，使得後續的處理能在數位域(digital domain)進行。然而，時間-數位轉換器帶有部分類比電路的特性，例如其解析度可能因為製程-電壓-溫度(process-voltage-temperature，簡稱PVT)變異等因素而變化。由於時間-數位轉換器的解析度會影響到全數位鎖相迴路中的某些參數的設定值，因此時間-數位轉換器的解析度的估計誤差會對全數位鎖相迴路的整體效能造成影響。
因此，需要一種新穎的架構及相關校正方法，以使得與時間-數位轉換器相關的參數(例如時間-數位轉換器的增益)在各種製成變異及溫度下均能妥善地收斂至正確或最佳的數值。
本發明之一目的在於提供一種全數位鎖相迴路(all-digital phase-locked loop,ADPLL)及其校正方法，以在沒有副作用或較不會帶來副作用的情況下，將與時間-數位轉換器相關的參數(例如時間-數位轉換器的增益)收斂至正確或最佳的數值。
本發明至少一實施例提供一種全數位鎖相迴路，其中該全數位鎖相迴路可包含一數位控制振盪器(digitally controlled oscillator,DCO)、耦接至該數位控制振盪器的一時間-數位轉換器(time-to-digital converter,TDC)、以及耦接至該時間-數位轉換器的一正規化(normalization)電路。該數位控制振盪器可用來依據一頻率控制訊號產生一時脈訊號，該時間-數位轉換器可用來依據該時脈訊號與一參考訊號之間的相位差產生一數位輸出訊號，以及該正規化電路可用來依據一增益參數將該數位輸出訊號轉換為一時脈相位值。尤其，該正規化電路可依據該時脈相位值與一參考相位值之間的一相位差數值調整該增益參數。
本發明至少一實施例提供一種用於一全數位鎖相迴路的校正方法，其中該校正方法可包含：利用該全數位鎖相迴路中的一數位控制振盪器依據一頻率控制訊號產生一時脈訊號；利用該全數位鎖相迴路中的一時間-數位轉換器依據該時脈訊號與一參考訊號之間的相位差產生一數位輸出訊號；利用該全數位鎖相迴路中的一正規化電路依據一增益參數將該數位輸出訊號轉換為一時脈相位值；以及利用該正規化電路依據該時脈相位值與一參考相位值之間的一相位差數值調整該增益參數。
本發明的實施例提供的全數位鎖相迴路及其校正方法能依據相位差數值以及時間-數位轉換器輸出的訊號判斷增益參數的誤差的方向性，並且建立一個反饋校正的機制，使得增益參數KTDC能逐漸收斂至正確的數值。此外，本發明的校正方法並不受到時間-數位轉換器的解析度的限制，也不會大幅增加額外成本。因此，本發明能在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。
CKV:時脈訊號
FREF:參考訊號
△tr,△tf:時間差
TV:週期
20:時間-數位轉換器
D<0>,D<1>,D<2>,D<3>,D<4>,D<5>,D<6>,D<7>~D<L-1>,D<L>:輸出訊號
Q<0>,Q<1>,Q<2>~Q<L-1>,Q<L>:輸出訊號
Nr,Nf:數位輸出訊號
30:正規化電路
31:第一計算單元
32:第二計算單元
33:乘法器
34:第三計算單元
PERINV,ε:訊號
50:全數位鎖相迴路
500:時間-數位轉換器
510:數位控制振盪器
520:正規化電路
521,522:乘法器
523:最小均方電路
524:乘法器
525:累加器
530:累加器
540:低通濾波器
550:加法器
FCW_F:參數
ØDCO[k],ØDCO:時脈相位值
ØR[k],ØR:參考相位值
ØE[k],ØE:相位差數值
Nr[k]:數位輸出訊號
KTDC:增益參數
1010,1020,1030,1040:步驟
第1圖為依據本發明一實施例之估計一時間-數位轉換器的解析度的示意圖。
第2圖為依據本發明一實施例之一時間-數位轉換器的電路架構。
第3圖為第2圖所示之電路架構所涉及的某些訊號。
第4圖為依據本發明一實施例之用於一時間-數位轉換器的正規化運作。
第5圖為依據本發明一實施例之一全數位鎖相迴路的簡化示意圖。
第6圖為依據本發明一實施例之在理想狀況下於鎖定後的某些訊號。
第7圖為依據本發明一實施例之在時間-數位轉換器增益有-20%誤差時的某些訊號。
第8圖為依據本發明一實施例之在時間-數位轉換器增益有+20%誤差時的某些訊號。
第9圖為依據本發明一實施例之第5圖所示之最小均方電路的例子。
第10圖為依據本發明一實施例之一種用於一全數位鎖相迴路的校正方法的工作流程。
在一全數位鎖相迴路(all-digital phase-locked loop,ADPLL)的運作中，假設數位控制振盪器(digitally controlled oscillator,DCO)輸出的時脈訊號CKV的週期為TV，且時間-數位轉換器(time-to-digital converter,TDC)依據時脈訊號CKV與參考訊號FREF之間的相位差(例如時脈訊號CKV的上升緣與參考訊號FREF的上升緣之間的時間差△tr)產生一數位輸出訊號Nr，該全數位鎖相迴路需要對數位輸出訊號Nr進行正規化以將數位輸出訊號Nr轉換為介於0與1之間的數值ØDCO(例如將時脈訊號CKV與參考訊號FREF之間的相位差表示為ØDCO倍的TV)，以利於後續運作。然而，上述正規化的結果會受時間-數位轉換器的解析度△tres(例如時間-數位轉換器的數位輸出訊號的最低有效位元所對應的時間差、 或者時間-數位轉換器的單位延遲量)影響，其中ØDCO=Nr×△tres/Tv，而時間-數位轉換器的解析度△tres會隨著半導體的製程-電壓-溫度(process-voltage-temperature，簡稱PVT)變異而改變，因此上述正規化的運作也需要因應解析度的變化進行校正。
第1圖為依據本發明一實施例之估計一時間-數位轉換器的解析度△tres的示意圖。如第1圖所示，該時間-數位轉換器可偵測時脈訊號CKV的上升緣與參考訊號FREF之間的時間差△tr，並且另偵測時脈訊號CKV的下降緣與參考訊號FREF之間的時間差△tf。如第1圖所示，△tr與△tf之間的差值即為時脈訊號CKV的半個週期TV/2，而時間-數位轉換器(或是其後續的處理電路)即可利用時間-數位轉換器基於△tr與△tf所分別輸出的各自數位輸出訊號大略地計算出時間-數位轉換器的解析度△tres。
第2圖為依據本發明一實施例之一時間-數位轉換器20的電路架構，而第3圖為第2圖所示之電路架構所涉及的某些訊號。需注意的是，第2圖所示之電路架構僅為時間-數位轉換器20的例子，而並非對本發明的限制。如第2圖所示，時間-數位轉換器20可包含多個串接的反向器以形成一反向器鏈。由於這些反向器中的每一個反向器均會造成訊號的延遲，因此這些反向器之各自的輸出訊號D<0>、D<1>、D<2>、...、D<L-1>及D<L>相對於被輸入至第一個反向器的時脈訊號CKV均具有各自對應的延遲時間，如第3圖中的D<0>、D<1>、D<2>、D<3>、D<4>、D<5>、D<6>及D<7>所示，其中一個反向器所導入的延遲量即為時間-數位轉換器20的解析度△tres。在本實施例中，輸出訊號D<0>、D<1>、D<2>、...、D<L-1>及D<L>均會被輸入至正反器的輸入端子(標示為「D」)，並且在被參考訊號FREF的上升緣觸發時自正反器的輸出端子(標示為「Q」)被輸出，如第3圖中的Q<0：L>所示。在本實施例中，輸出訊號Q<0：L>中由0轉變為1(例如Q<1>為0而Q<2>為1)的部分即代表時脈訊號CKV的下降緣，而輸出訊號 Q<0：L>中由1轉變為0(例如Q<5>為1而Q<6>為0)的部分即代表時脈訊號CKV的上升緣。接著，時間-數位轉換器20可利用其內的偽溫度計碼邊緣偵測器(pseudo-thermometer-code edge detector)22(例如用來在一個數位序列中偵測由0到1的轉變以及由1到0的轉變的偵測器)偵測輸出訊號Q<0：L>並且據以輸出二進制格式的數位輸出訊號Nr及Nf以分別代表時脈訊號CKV的上升緣與參考訊號FREF之間的時間差△tr以及時脈訊號CKV的下降緣與參考訊號FREF之間的時間差△tf(例如△tr
Figure 110116671-A0305-02-0007-15
Nr×△tres而△tf
Figure 110116671-A0305-02-0007-16
Nf×△tres)，例如Nr=6而Nf=2。需注意的是，第2圖所示之時間-數位轉換器20的電路架構僅為了說明之目的，並非對本發明的限制。例如，時間-數位轉換器20的輸出訊號的位元數可依據系統需求予以變化，而L可為任意正整數。
第4圖為依據本發明一實施例之用於時間-數位轉換器20的正規化運作。如第4圖所示，時間-數位轉換器20可將上述運作得到的數位輸出訊號Nr及Nf傳送至一正規化電路30。首先，正規化電路30可利用第一計算單元31(標示「週期平均」以便於理解)進行第1圖所示之計算以取得時脈訊號CKV的週期的平均值
Figure 110116671-A0305-02-0007-19
以及時間-數位轉換器20的解析度△tres，接著利用第二計算單元32(標 示為「
Figure 110116671-A0305-02-0007-3
」以便於理解)將
Figure 110116671-A0305-02-0007-18
/△tres的倒數以12位元的二進制形式輸出(例 如訊號PERINV)，接著利用乘法器33將數位輸出訊號Nr與訊號PERINV相乘以產生WF位元(例如WF=15)的相乘結果，最後再經由第三計算單元34(標示為「2^WF-(x)」)將該相乘結果轉換為無符號數二補數(unsigned 2’s complement)的形式輸出為訊號ε，其中WF位元的二進制訊號ε可以用離散資料的方式(例如第k筆資料)來表示如下：
Figure 110116671-A0305-02-0007-1
需注意的是，當時脈訊號CKV的佔空比(duty cycle)並非50%時， 上述取得時脈訊號CKV的週期的平均值
Figure 110116671-A0305-02-0008-20
以及時間-數位轉換器20的解析度△tres的運作會需要使用較複雜的硬體來實施。此外，上述估計方法也受限於時間-數位轉換器20的解析度△tres，因此會存在估計誤差造成全數位鎖相迴路的效能變差(例如輸出抖動/突刺(spur)過大)。
為簡明起見，以下均以十進制形式的數值進行說明。第5圖為依據本發明一實施例之一全數位鎖相迴路50的簡化示意圖，其中全數位鎖相迴路50可包含一時間-數位轉換器500、一數位控制振盪器510(繪示成圓圈內帶有正弦波以便於理解)、一正規化電路520、一累加器530(標示為「Σ」以便於理解)、一低通濾波器(low pass filter,LPF)540(繪示為具有低通響應波形的方塊以便於理解)以及一加法器550(繪示成圓圈內帶有加號以便於理解)。在本實施例中，參數FCW_F可被設定為時脈訊號CKV的目標頻率與參考訊號FREF的頻率之間的比例值，而累加器530可持續地將參數FCW_F進行累加以將累加的結果輸出作為一參考相位。時間-數位轉換器可耦接至該數位控制振盪器，並且用來依據時脈訊號CKV與參考訊號FREF之間的相位差產生數位輸出訊號Nr[k](例如Nr在參考訊號FREF的第k個週期的數值)。正規化(normalization)電路可耦接至該時間-數位轉換器，並且可用來依據一增益參數KTDC將該數位輸出訊號轉換為一時脈相位值ØDCO[k](例如ØDCO在參考訊號FREF的第k個週期的數值)，其中時脈相位值ØDCO[k]可視為數位輸出訊號Nr[k]進行正規化後的結果。加法器550可將上述參考相位與一即時相位(例如時脈訊號CKV的即時頻率與參考訊號FREF的頻率之間的即時比例值的累加結果)進行相減以取得一相位差數值ØE[k](例如ØE在參考訊號FREF的第k個週期的數值)，以供低通濾波器540依據該相位差數值產生一頻率控制訊號來控制數位控制振盪器510依據該頻率控制訊號產生時脈訊號CKV，使得時脈訊號CKV的即時頻率逐漸收斂至該目標頻率。
需注意的是，時間-數位轉換器500所產生的數位輸出訊號Nr[k]及其 經過正規化後的時脈相位值ØDCO[k]僅用來表示該即時相位的小數部分，而該即時相位的整數部分可透過一計數器(counter)來實施。由於使用該計數器產生該即時相位的整數部分的運作為本領域熟知之技術，且並不影響本發明針對時間-數位轉換器500與正規化電路520的校正的實施，因此為簡明起見，該計數器並未繪示於圖式中，且相關細節在此不贅述。同理，第5圖中所示之累加器530輸出的參考相位值ØR[k](例如ØR在參考訊號FREF的第k個週期的數值)也僅用來代表上述參考相位的小數部分以求簡明。
在第5圖所示之實施例中，正規化電路520可包含一乘法器521，以用來將數位輸出訊號Nr[k]乘上增益參數KTDC以產生時脈相位值ØDCO[k]，而增益參數KTDC的正確數值可由以下式子計算得到：
Figure 110116671-A0305-02-0009-4
其中tres可代表時間-數位轉換器500的解析度(例如上述△tres)，而TDCO可代表數位控制振盪器510輸出的時脈訊號CKV的週期(例如上述TV或
Figure 110116671-A0305-02-0009-21
)。由於時間-數位轉換器500的解析度tres對PVT變異相當敏感(例如溫度為25℃時tres為13皮秒(picosecond，簡稱ps)，但溫度為25℃時tres為10ps)，因此在不同的溫度間增益參數KTDC會存在增益誤差(gain error)，而增益參數KTDC的增益誤差會導致不想要的頻率成分例如突刺成分(fractional spur)出現。
舉例來說，假設參考訊號FREF的頻率為40MHz、時脈訊號CKV的目標頻率與參考訊號FREF的頻率之間的比例值FCW為125.25、預期的解析度tres為10ps、而時脈訊號CKV的目標頻率fDCO為5010MHz，則KTDC約為0.05。
第6圖至第8圖為基於時脈訊號CKV及參考訊號FREF的頻率下之時脈相位ØDCO、參考相位ØR、及相位差ØE在不同情況下的數值。如第6圖所示，在參考訊號FREF的各個週期中，而數位輸出訊號Nr依序為5、10、15及0，參考相 位ØR依序為0.25、0.5、0.75及0。在增益參數KTDC不存在增益誤差的情況下(例如真實的解析度tres所對應的增益參數(即tres/TDCO)與針對增益參數KTDC的一預先設定的值均為0.05)，時脈相位ØDCO依序為0.25、0.5、0.75及0，因此相位差ØE均維持在0。當預先設定增益參數KTDC具有-20%的誤差(例如0.04)，這會導致時脈相位ØDCO依序為0.2、0.4、0.6及0而使相位差ØE在鎖定狀態時依然有正相位差(例如0.05、0.1、0.15及0)，如第7圖所示。當預先設定增益參數KTDC具有+20%的誤差(例如0.06)，這會導致時脈相位ØDCO依序為0.3、0.6、0.8及0而使相位差ØE在鎖定狀態時依然有負相位差(例如-0.05、-0.1、-0.15及0)，如第8圖所示。
從以上例子可看出，增益參數KTDC與數位輸出訊號Nr[k]及相位差ØE[k]具有相關性。例如，數值越大的Nr[k]會導致越大的相位差ØE[k]；又例如，增益參數KTDC的增益誤差為正時會導致負的相位差ØE[k]，而增益參數KTDC的增益誤差為負時會導致正的相位差ØE[k]。
因此，本發明的實施例提供一種校正方法以及對應的架構，以將數位輸出訊號Nr[k]及/或相位差ØE[k]用來校正增益參數KTDC。
如第5圖所示，除了乘法器521以外，正規化電路520可另包含一乘法器522以及一最小均方(least mean square,LMS)電路523(標示為「LMS」以求簡明)，其中最小均方電路523耦接於乘法器521及522之間。在本實施例，正規化電路520可依據時脈相位值ØDCO[k]與參考相位值ØR[k]之間的相位差數值ØE[k]調整增益參數KTDC。具體來說，當相位差數值ØE[k]為正(如第7圖所示)，表示增益參數KTDC有負的誤差(例如增益參數KTDC小於tres/TDCO)，因此正規化電路520可提升增益參數KTDC；以及當相位差數值ØE[k]為負(如第8圖所示)，表示增益參數KTDC有正的誤差(例如增益參數KTDC大於tres/TDCO)，正規化電路520可降低增益參數KTDC。
在本實施例中，正規化電路520可依據相位差數值ØE[k]以及數位輸 出訊號Nr調整增益參數KTDC。例如，正規化電路520可依據相位差數值ØE[k]與數位輸出訊號Nr的乘積ØE[k]×Nr調整增益參數KTDC。如第5圖所示，正規化電路520可利用乘法器計算相位差數值ØE[k]與數位輸出訊號Nr的乘積ØE[k]×Nr，以供最小均方電路523依據ØE[k]×Nr的計算結果調整增益參數KTDC。
第9圖為依據本發明一實施例之第5圖所示之最小均方電路523的例子。如第9圖所示，最小均方電路523可包含乘法器524以及累加器525(標示為「Σ」以便於理解)。在本實施例中，最小均方電路523可用來依據相位差數值ØE[k]與數位輸出訊號Nr的乘積ØE[k]×Nr以及在目前的(current)週期(例如參考訊號FREF的第k-1個週期)所使用的目前增益參數KTDC[k-1]產生用於下個(next)週期(例如參考訊號FREF的第k個週期)的下個增益參數KTDC[k]。例如，乘法器522可將19位元的ØE[k]與6位元的數位輸出訊號Nr[k]相乘，以產生25位元的乘積ØE[k]×Nr，乘法器524可將上述乘積ØE[k]×Nr進一步乘上一預定數值μ，並且累加器525可將相乘後的結果累加至增益參數KTDC[k-1]以取得16位元的增益參數KTDC[k]，其中預定數值μ可為任意合適的常數，而相關運算以離散資料的方式可表示如下：KTDC[k]=KTDC[k-1]+μ．{Nr[k]．ØE[k]}
需注意的是，上述運算方式以及第9圖所示之架構僅為最小均方電路523對增益參數KTDC進行調整的一個例子，而並非對本發明的限制。凡是能依據相位差數值ØE[k]及/或數位輸出訊號Nr[k]將增益參數KTDC逐步調整/收斂至tres/TDCO的實施方式，均隸屬於本發明的範疇。
第10圖為依據本發明一實施例之一種用於一全數位鎖相迴路的校正方法的工作流程，其中該校正方法可應用於第5圖所示之全數位鎖相迴路50。需注意的是，只要不妨礙整體結果，一或多個步驟可在第10圖所示之流程中被新增、修改或刪除，且這些步驟並非必須完全依照第10圖所示之順序執行。
在步驟1010中，全數位鎖相迴路50利用數位控制振盪器510依據一頻率控制訊號產生時脈訊號CKV。
在步驟1020中，全數位鎖相迴路50利用時間-數位轉換器500依據時脈訊號CKV與參考訊號FREF之間的相位差產生一數位輸出訊號Nr[k]。
在步驟1030中，全數位鎖相迴路50利用正規化電路520依據增益參數KTDC將數位輸出訊號Nr[k]轉換為時脈相位值ØDCO[k]。
在步驟1040中，全數位鎖相迴路50利用正規化電路50依據時脈相位值ØDCO[k]與參考相位值ØR[k]之間的一相位差數值ØE[k]調整增益參數KTDC。
總結來說，本發明的實施例提供一種全數位鎖相迴路及其校正方法，其能依據相位差數值ØE[k]以及時間-數位轉換器輸出的訊號Nr判斷增益參數KTDC的誤差的方向性，並且建立一個反饋校正的機制，使得增益參數KTDC能逐漸收斂至正確的數值。此外，本發明所提出的校正機制並不受限於時間-數位轉換器的解析度，尤其在校正時的精確度可由正規化電路520內部的計算單元(例如乘法器521及522、以及最小均方電路523)的位元數設計來決定。因此，本發明能在沒有副作用或較不會帶來副作用的情況下，將與時間-數位轉換器相關的參數(例如時間-數位轉換器的增益KTDC)收斂至正確或最佳的數值。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
50:全數位鎖相迴路
500:時間-數位轉換器
510:數位控制振盪器
520:正規化電路
521,522:乘法器
523:最小均方電路
530:累加器
540:低通濾波器
550:加法器
CKV:時脈訊號
FREF:參考訊號
FCW_F:參數
ØDCO[k]:時脈相位值
ØR[k]:參考相位值
ØE[k]:相位差數值
Nr[k]:數位輸出訊號
KTDC:增益參數

Claims (8)

  1. 一種全數位鎖相迴路(all-digital phase-locked loop,ADPLL)，包含：一數位控制振盪器(digitally controlled oscillator,DCO)，用來依據一頻率控制訊號產生一時脈訊號；一時間-數位轉換器(time-to-digital converter,TDC)，耦接至該數位控制振盪器，用來依據該時脈訊號與一參考訊號之間的相位差產生一數位輸出訊號；以及一正規化(normalization)電路，耦接至該時間-數位轉換器，用來依據一增益參數將該數位輸出訊號轉換為一時脈相位值；其中該正規化電路依據該時脈相位值與一參考相位值之間的一相位差數值調整該增益參數，該正規化電路將該相位差數值與該數位輸出訊號作相乘以產生一乘積，以及調整該增益參數的調整量是正比於該乘積。
  2. 如申請專利範圍第1項所述之全數位鎖相迴路，其中該正規化電路將該數位輸出訊號乘上該增益參數以產生該時脈相位值。
  3. 如申請專利範圍第1項所述之全數位鎖相迴路，其中當該相位差數值為正，該正規化電路提升該增益參數；以及當該相位差數值為負，該正規化電路降低該增益參數。
  4. 如申請專利範圍第1項所述之全數位鎖相迴路，其中該正規化電路包含一最小均方(least mean square,LMS)電路，用來依據該相位差數值與該數位輸出訊號的乘積以及在目前的(current)週期所使用的目前增益參 數產生用於下個(next)週期的下個增益參數。
  5. 一種用於一全數位鎖相迴路(all-digital phase-locked loop,ADPLL)的校正方法，包含：利用該全數位鎖相迴路中的一數位控制振盪器(digitally controlled oscillator,DCO)依據一頻率控制訊號產生一時脈訊號；利用該全數位鎖相迴路中的一時間-數位轉換器(time-to-digital converter,TDC)依據該時脈訊號與一參考訊號之間的相位差產生一數位輸出訊號；利用該全數位鎖相迴路中的一正規化(normalization)電路依據一增益參數將該數位輸出訊號轉換為一時脈相位值；以及利用該正規化電路依據該時脈相位值與一參考相位值之間的一相位差數值調整該增益參數，其中該正規化電路將該相位差數值與該數位輸出訊號作相乘以產生一乘積，以及調整該增益參數的調整量是正比於該乘積。
  6. 如申請專利範圍第5項所述之校正方法，其中利用該全數位鎖相迴路中的該正規化電路依據該增益參數將該數位輸出訊號轉換為該時脈相位值的步驟包含：利用該正規化電路將該數位輸出訊號乘上該增益參數以產生該時脈相位值。
  7. 如申請專利範圍第5項所述之校正方法，其中利用該正規化電路依據該時脈相位值與該參考相位值之間的該相位差數值調整該增益參數的 步驟包含：當該相位差數值為正，利用該正規化電路提升該增益參數。
  8. 如申請專利範圍第5項所述之校正方法，其中利用該正規化電路依據該時脈相位值與該參考相位值之間的該相位差數值調整該增益參數的步驟包含：當該相位差數值為負，利用該正規化電路降低該增益參數。
TW110116671A 2021-05-10 2021-05-10 全數位鎖相迴路及其校正方法 TWI763477B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110116671A TWI763477B (zh) 2021-05-10 2021-05-10 全數位鎖相迴路及其校正方法
US17/739,197 US11881864B2 (en) 2021-05-10 2022-05-09 All-digital phase-locked loop and calibration method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110116671A TWI763477B (zh) 2021-05-10 2021-05-10 全數位鎖相迴路及其校正方法

Publications (2)

Publication Number Publication Date
TWI763477B true TWI763477B (zh) 2022-05-01
TW202245425A TW202245425A (zh) 2022-11-16

Family

ID=82593950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116671A TWI763477B (zh) 2021-05-10 2021-05-10 全數位鎖相迴路及其校正方法

Country Status (2)

Country Link
US (1) US11881864B2 (zh)
TW (1) TWI763477B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130002317A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation Digital phase locked loop circuits with multiple digital feedback loops
CN103219993A (zh) * 2012-01-20 2013-07-24 联发科技股份有限公司 校准时间数字转换器增益的方法以及装置
US20190386667A1 (en) * 2018-01-26 2019-12-19 Kabushiki Kaisha Toshiba Transmission device and control method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155256B2 (en) * 2000-10-23 2012-04-10 Texas Instruments Incorporated Method and apparatus for asynchronous clock retiming
US20110227621A1 (en) * 2008-11-17 2011-09-22 Nxp B.V. Gain normalization of a time-to-digital converter
US8570082B1 (en) * 2013-02-27 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. PVT-free calibration circuit for TDC resolution in ADPLL

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130002317A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation Digital phase locked loop circuits with multiple digital feedback loops
CN103219993A (zh) * 2012-01-20 2013-07-24 联发科技股份有限公司 校准时间数字转换器增益的方法以及装置
US20190386667A1 (en) * 2018-01-26 2019-12-19 Kabushiki Kaisha Toshiba Transmission device and control method

Also Published As

Publication number Publication date
TW202245425A (zh) 2022-11-16
US20220360268A1 (en) 2022-11-10
US11881864B2 (en) 2024-01-23

Similar Documents

Publication Publication Date Title
US7583152B2 (en) Phase-locked loop with self-correcting phase-to-digital transfer function
US9207646B2 (en) Method and apparatus of estimating/calibrating TDC gain
US20170205772A1 (en) All-digital phase locked loop (adpll) including a digital-to-time converter (dtc) and a sampling time-to-digital converter (tdc)
CN106059574B (zh) 用于数字化相位差的电路、pll电路及用于其的方法
EP3701631A1 (en) Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit
JP4648380B2 (ja) 分数周波数シンセサイザ
CN110719100B (zh) 一种分数频全数字锁相环及其控制方法
US20100134335A1 (en) Apparatus for compensating for error of time-to-digital converter
US20190181846A1 (en) Asynchronous clock signal generator and semiconductor device for correcting multi-phase signals using asynchronous clock signal
TWI638526B (zh) 頻率合成裝置及其方法
JP5010704B2 (ja) 局部発振器
JP2010028600A (ja) Ｔｄｃ回路、ｐｌｌ回路、並びに無線通信装置
EP3761511A1 (en) Frequency multiplier, digital phase lock loop circuit and frequency multiplying method
TWI763477B (zh) 全數位鎖相迴路及其校正方法
CN115580295A (zh) 全数字锁相回路及其校正方法
TWI774485B (zh) 全數位鎖相迴路及其校正方法
US11231741B1 (en) Systems and methods for generating clock signals
JP4735632B2 (ja) Ｐｌｌ回路
CN115149906A (zh) 基于模拟反馈的占空比矫正的倍频器
US11923857B1 (en) DTC nonlinearity correction
CN115694476A (zh) 全数字锁相回路及其校正方法
US11876523B1 (en) DPLL timing normalization
JP2010034618A (ja) Ｐｌｌ回路、無線端末装置およびｐｌｌ回路の制御方法
TWI793003B (zh) 消除相位雜訊之影響的校正系統與包含其的類比至數位轉換裝置
JP2013077868A (ja) Ｐｌｌ回路