TWI763269B - 圖案式接地防護裝置 - Google Patents

圖案式接地防護裝置 Download PDF

Info

Publication number
TWI763269B
TWI763269B TW110102206A TW110102206A TWI763269B TW I763269 B TWI763269 B TW I763269B TW 110102206 A TW110102206 A TW 110102206A TW 110102206 A TW110102206 A TW 110102206A TW I763269 B TWI763269 B TW I763269B
Authority
TW
Taiwan
Prior art keywords
strip
structures
trunk
patterned
branches
Prior art date
Application number
TW110102206A
Other languages
English (en)
Other versions
TW202230703A (zh
Inventor
顏孝璁
林聖紘
康漢彰
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110102206A priority Critical patent/TWI763269B/zh
Priority to US17/351,387 priority patent/US11587884B2/en
Application granted granted Critical
Publication of TWI763269B publication Critical patent/TWI763269B/zh
Publication of TW202230703A publication Critical patent/TW202230703A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種圖案式接地防護裝置，其包含第一圖案式接地防護層及第二圖案式接地防護層。第一圖案式接地防護層位於第一層，且第一圖案式接地防護層包含複數個第一條狀結構。該些第一條狀結構的每一者包含氧化物擴散材料。第二圖案式接地防護層位於第二層，且第二圖案式接地防護層包含複數個第二條狀結構。該些第二條狀結構的每一者包含導電材料。該些第一條狀結構與該些第二條狀結構交錯排列。

Description

圖案式接地防護裝置
本案係有關於一種電子裝置，且特別是有關於一種圖案式接地防護裝置。
隨著積體電路技術的發展，積體電路中電子元件的尺寸越來越小。然而，當電子元件的尺寸越來越小，可能會伴隨許多負面影響。例如，當電感器運作時，基板所產生的渦電流將會影響到電感器的品質因數值(Q值)。但因電感佔有大量面積以及正下方位置放置圖案式接地防護層 (pattern ground shield, PGS)，其餘空間淨空，使積體電路(integrated circuit, IC)面積利用率下降。
由此可知見，現有方式仍存在不便與缺陷，而有待改進。為了解決上述問題，相關領域莫不費盡心思來謀求解決之道，以求於PGS下方放置元件時，更能提升電感之Q值並達到節省面積之途。
本案內容之一技術態樣係關於一種圖案式接地防護裝置，此圖案式接地防護裝置包含第一圖案式接地防護層及第二圖案式接地防護層。第一圖案式接地防護層位於第一層，且第一圖案式接地防護層包含複數個第一條狀結構。該些第一條狀結構的每一者包含氧化物擴散材料。第二圖案式接地防護層位於第二層，且第二圖案式接地防護層包含複數個第二條狀結構。該些第二條狀結構的每一者包含導電材料。該些第一條狀結構與該些第二條狀結構交錯排列。
因此，根據本案之技術內容，本案實施例所示之圖案式接地防護裝置可有效地抑制基板所產生的渦電流，進而提升積體電感之品質因素。其原理是利用原先圖案式接地防護層(pattern ground shield, PGS)的設計，以產生第一層的防護。本案更於下層產生第二個PGS，以產生第二層的防護，並進一步產生對電磁場感應基板之干擾。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本案的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本案具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而，亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。
除非本說明書另有定義，此處所用的科學與技術詞彙之含義與本案所屬技術領域中具有通常知識者所理解與慣用的意義相同。此外，在不和上下文衝突的情形下，本說明書所用的單數名詞涵蓋該名詞的複數型；而所用的複數名詞時亦涵蓋該名詞的單數型。
在積體電感中，若未在基板與電感之間設置圖案式接地防護層(patterned ground shield, PGS)，電感運作時所產生的磁場會造成基板上產生渦電流，進而影響到積體電感的品質因素(Q值)。為解決此問題，本揭露提供一種圖案式接地防護裝置，說明如後。
第1圖係依照本揭露一實施例繪示一種圖案式接地防護裝置1000。如第1圖所示，圖案式接地防護裝置1000包含第一圖案式接地防護層及第二圖案式接地防護層。上述第一圖案式接地防護層位於第一層，且第一圖案式接地防護層包含複數個第一條狀結構1100。上述第一條狀結構1100的每一者包含氧化物擴散材料(Oxide Diffusion, OD)。
此外，第二圖案式接地防護層位於第二層，且第二圖案式接地防護層包含複數個第二條狀結構1200。上述第二條狀結構1200的每一者包含導電材料。再者，於結構配置上，第一條狀結構1100與第二條狀結構1200交錯排列。
舉例而言，上述第二圖案式接地防護層可為一般的圖案式接地防護層(PGS)，因此，其第二條狀結構1200可為金屬結構。另外，第一圖案式接地防護層則可由基板1300上的擴散區(OD)來形成，因此，其第一條狀結構1100實由擴散區(OD)來製成。當電感運作時，第二圖案式接地防護層(由條狀結構1200構成)能夠防止電感於基板1300上產生渦電流而影響電感的品質因素。此外，即便電感的運作依然於基板1300上產生微弱的渦電流，由於基板1300上的擴散區已形成第一圖案式接地防護層(由條狀結構1100構成)，使得渦電流難以於基板1300流動，因此，得以進一步提升電感的品質因素。
在一實施例中，部分第一條狀結構設置於第一方向，且部分第二條狀結構設置於第一方向。舉例而言，部分第一條狀結構1120設置於Y方向，而部分第二條狀結構1220亦設置於Y方向。
在一實施例中，設置於第一方向的第一條狀結構與設置於第一方向的第二條狀結構交錯排列。舉例而言，設置於Y方向的第一條狀結構1120與設置於Y方向的第二條狀結構1220交錯排列。詳細來說，於Y方向上，第一條狀結構1120與第二條狀結構1220的排列順序為第一條狀結構1120、第二條狀結構1220、第一條狀結構1120及第二條狀結構1220。
在一實施例中，部分第一條狀結構設置於第二方向，且部分第二條狀結構設置於第二方向。舉例而言，部分第一條狀結構1130設置於X方向，且部分第二條狀結構1230設置於X方向。
在一實施例中，設置於第二方向的第一條狀結構與設置於第二方向的第二條狀結構交錯排列。舉例而言，設置於X方向的第一條狀結構1130與設置於X方向的第二條狀結構1230交錯排列。詳細來說，於X方向上，第一條狀結構1130與第二條狀結構1230的排列順序為第一條狀結構1130、第二條狀結構1230、第一條狀結構1130及第二條狀結構1230。
在一實施例中，第一方向垂直於第二方向。舉例而言，X方向與Y方向垂直。
在一實施例中，第一條狀結構1100的每一者之第一線寬不同於第二條狀結構1200的每一者之第二線寬。在另一實施例中，第二條狀結構1200的每一者之第二線寬大於第一條狀結構1100的每一者之第一線寬。於實作時，第二條狀結構1200的線寬可為第一條狀結構1100的線寬之數倍。
在一實施例中，第一層與第二層為不同層。需說明的是，本案不以第1圖所示之結構為限，其僅用以例示性地繪示本案的實現方式之一。
第2圖係依照本揭露一實施例繪示如第1圖所示之一種圖案式接地防護裝置1000的部分結構2000示意圖。如圖所示，第一條狀結構1100包含第一主幹1110及複數個第一枝幹1120。上述第一枝幹1120耦接於第一主幹1110。在一實施例中，第一主幹1110與第一枝幹1120垂直。
在一實施例中，第二條狀結構1200包含第二主幹1210及複數個第二枝幹1220。上述第二枝幹1220耦接於第二主幹1210。在一實施例中，第二主幹1210與第二枝幹1220垂直。
在一實施例中，第一主幹1110與第二主幹1210交錯排列。此外，第一枝幹1120與第二枝幹1220交錯排列。詳細來說，第一枝幹1120與第二枝幹1220的排列順序為第一枝幹1120、第二枝幹1220、第一枝幹1120及第二枝幹1220。需說明的是，本案不以第2圖所示之結構為限，其僅用以例示性地繪示本案的實現方式之一。
請回頭參閱第1圖，第一枝幹1120的其中一者可作為第一次主幹，此外，第一條狀結構1100更包含複數個第一次枝幹1130。舉例而言，位於圖中最左側的第一枝幹1120於此作為第一次主幹，位於圖中下側的第一次枝幹1130則耦接於上述第一次主幹1120。於結構關係上，第一次枝幹1130垂直於第一枝幹1120。此外，第一次枝幹1130平行於第一主幹1110。
在一實施例中，第二枝幹1220的其中一者作為第二次主幹，此外，第二條狀結構1200更包含複數個第二次枝幹1230。舉例而言，位於圖中最左側的第二枝幹1220於此作為第二次主幹，位於圖中下側的第二次枝幹1230則耦接於上述第二次主幹1220。於結構關係上，第二次枝幹1230垂直於第二枝幹1220。此外，第二次枝幹1230平行於第二主幹1210。
第3圖係依照本揭露一實施例繪示如第2圖所示之圖案式接地防護裝置1000的部分結構AA’線剖面圖示意圖。如圖所示，第一圖案式接地防護層的第一條狀結構1120可配置於基板1300上。此外，第二圖案式接地防護層的第二條狀結構1220可配置於第一圖案式接地防護層的第一條狀結構1120之上，且第一條狀結構1120與第二條狀結構1220呈現交錯排列。再者，本案之圖案式接地防護裝置1000的第一圖案式接地防護層與第二圖案式接地防護層之間亦可依照實際需求而配置其餘裝置3000。需說明的是，本案不以第3圖所示之結構為限，其僅用以例示性地繪示本案的實現方式之一。
第4圖係繪示依照本案一實施例的一種如第1圖所示的圖案式接地防護裝置1000之實驗數據示意圖。如圖所示，採用本案之圖案式接地防護裝置1000的積體電感裝置，其品質因素之實驗曲線為C1，未採用本案之圖案式接地防護裝置1000的積體電感裝置，其品質因素之實驗曲線為C2。由圖中可知，採用本案之圖案式接地防護裝置1000的積體電感裝置具有更佳的品質因素。舉例而言，於頻率7.5GHz處，此積體電感裝置的最佳品質因素約為17.01。
由上述本案實施方式可知，應用本案具有下列優點。本案實施例所示之圖案式接地防護裝置可有效地抑制基板所產生的渦電流，進而提升積體電感之品質因素。本案之原理是利用原先的圖案式接地防護層(pattern ground shield, PGS)之設計，例如第1圖之條狀結構1210、1220…等，以產生第一層的防護。此外，本案更於下層產生第二個PGS，例如 第1圖之條狀結構1110、1120，以產生第二層的防護，並進一步產生對電磁場感應基板之干擾。
1000:圖案式接地防護裝置 1100:第一條狀結構 1110:第一主幹 1120:第一枝幹 1130:第一次枝幹 1200:第二條狀結構 1210:第二主幹 1220:第二枝幹 1230:第二次枝幹 1300:基板 2000:部分結構 3000:裝置 C1、C2:曲線
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖係依照本揭露一實施例繪示一種圖案式接地防護裝置的示意圖。 第2圖係依照本揭露一實施例繪示如第1圖所示之圖案式接地防護裝置的部分結構示意圖。 第3圖係依照本揭露一實施例繪示如第2圖所示之圖案式接地防護裝置的部分結構之剖面圖示意圖。 第4圖係依照本揭露一實施例繪示一種圖案式接地防護裝置的實驗數據示意圖。 根據慣常的作業方式，圖中各種特徵與元件並未依比例繪製，其繪製方式是為了以最佳的方式呈現與本揭露相關的具體特徵與元件。此外，在不同圖式間，以相同或相似的元件符號來指稱相似的元件/部件。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1000:圖案式接地防護裝置
1100:第一條狀結構
1110:第一主幹
1120:第一枝幹
1130:第一次枝幹
1200:第二條狀結構
1210:第二主幹
1220:第二枝幹
1230:第二次枝幹
1300:基板
2000:部分結構

Claims (9)

  1. 一種圖案式接地防護裝置，包含：一第一圖案式接地防護層，位於一第一層，包含：複數個第一條狀結構，該些第一條狀結構的每一者包含一氧化物擴散材料；以及一第二圖案式接地防護層，位於一第二層，包含：複數個第二條狀結構，該些第二條狀結構的每一者包含一導電材料，其中該些第一條狀結構與該些第二條狀結構交錯排列，其中該些第二條狀結構的每一者之一第二線寬大於該些第一條狀結構的每一者之一第一線寬。
  2. 如請求項1所述之圖案式接地防護裝置，其中部分該些第一條狀結構設置於一第一方向，且部分該些第二條狀結構設置於該第一方向，其中設置於該第一方向的該些第一條狀結構與設置於該第一方向的該些第二條狀結構交錯排列。
  3. 如請求項2所述之圖案式接地防護裝置，其中部分該些第一條狀結構設置於一第二方向，且部分該些第二條狀結構設置於該第二方向，其中設置於該第二方向的該些第一條狀結構與設置於該第二方向的該些第二條狀結構交錯排列。
  4. 如請求項3所述之圖案式接地防護裝置，其中該第一方向垂直於該第二方向。
  5. 如請求項1所述之圖案式接地防護裝置，更包含：一基板，其中該些第一條狀結構設置於該基板上，其中該第一層與該第二層為不同層。
  6. 如請求項1所述之圖案式接地防護裝置，其中該些第一條狀結構包含：一第一主幹；以及複數個第一枝幹，耦接於該第一主幹，其中該第一主幹與該些第一枝幹垂直。
  7. 如請求項6所述之圖案式接地防護裝置，其中該些第二條狀結構包含：一第二主幹；以及複數個第二枝幹，耦接於該第二主幹，其中該第二主幹與該些第二枝幹垂直。
  8. 如請求項7所述之圖案式接地防護裝置，其中該第一主幹與該第二主幹交錯排列，其中該些第一枝幹與該些第二枝幹交錯排列。
  9. 如請求項8所述之圖案式接地防護裝置，其中該些第一枝幹的其中一者作為一第一次主幹，其中該些第一條狀結構更包含：複數個第一次枝幹，耦接於該第一次主幹，其中該些第一次枝幹垂直於該些第一枝幹，並平行於該第一主幹；其中該些第二枝幹的其中一者作為一第二次主幹，其中該些第二條狀結構更包含：複數個第二次枝幹，耦接於該第二次主幹，其中該些第二次枝幹垂直於該些第二枝幹，並平行於該第二主幹。
TW110102206A 2021-01-20 2021-01-20 圖案式接地防護裝置 TWI763269B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110102206A TWI763269B (zh) 2021-01-20 2021-01-20 圖案式接地防護裝置
US17/351,387 US11587884B2 (en) 2021-01-20 2021-06-18 Patterned ground shield device including multiple pattered ground shield layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110102206A TWI763269B (zh) 2021-01-20 2021-01-20 圖案式接地防護裝置

Publications (2)

Publication Number Publication Date
TWI763269B true TWI763269B (zh) 2022-05-01
TW202230703A TW202230703A (zh) 2022-08-01

Family

ID=82406575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102206A TWI763269B (zh) 2021-01-20 2021-01-20 圖案式接地防護裝置

Country Status (2)

Country Link
US (1) US11587884B2 (zh)
TW (1) TWI763269B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201135912A (en) * 2010-04-08 2011-10-16 Mediatek Inc Semiconductor device
CN103066006A (zh) * 2012-06-21 2013-04-24 北京芯盈速腾电子科技有限责任公司 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法
US20170365560A1 (en) * 2016-06-17 2017-12-21 Realtek Semiconductor Corporation Patterned shield structure
TW202017056A (zh) * 2018-10-25 2020-05-01 南韓商三星電子股份有限公司 半導體裝置及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029854A1 (en) * 2006-08-03 2008-02-07 United Microelectronics Corp. Conductive shielding pattern and semiconductor structure with inductor device
TWI615860B (zh) 2015-04-24 2018-02-21 瑞昱半導體股份有限公司 積體電感
TWI579869B (zh) * 2015-09-14 2017-04-21 瑞昱半導體股份有限公司 積體電感／變壓器的屏蔽結構
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
JP2019220646A (ja) * 2018-06-22 2019-12-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI713188B (zh) 2019-09-24 2020-12-11 瑞昱半導體股份有限公司 圖案化屏蔽結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201135912A (en) * 2010-04-08 2011-10-16 Mediatek Inc Semiconductor device
CN103066006A (zh) * 2012-06-21 2013-04-24 北京芯盈速腾电子科技有限责任公司 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法
US20170365560A1 (en) * 2016-06-17 2017-12-21 Realtek Semiconductor Corporation Patterned shield structure
TW202017056A (zh) * 2018-10-25 2020-05-01 南韓商三星電子股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US11587884B2 (en) 2023-02-21
TW202230703A (zh) 2022-08-01
US20220230968A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US7795708B2 (en) Multilayer structures for magnetic shielding
Lee et al. Fabrication and analysis of high-performance integrated solenoid inductor with magnetic core
Orlandi et al. Optimization of shielded PCB air-core toroids for high-efficiency DC–DC converters
US8258907B2 (en) Highly coupled inductor
US20020074620A1 (en) Planar inductor with segmented conductive plane
Roshen Analysis of planar sandwich inductors by current images
KR102241971B1 (ko) 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑
EP0716434A1 (en) High Q intergrated inductor
JP2011054672A (ja) 電気磁気素子およびその製造方法
CN102822899B (zh) 具有集成磁性膜增强电路元件的磁阻随机存取存储器(mram)
JP5082060B2 (ja) 低特性インピーダンス電源・グランドペア線路構造
US20080029854A1 (en) Conductive shielding pattern and semiconductor structure with inductor device
TWI763269B (zh) 圖案式接地防護裝置
US20130314192A1 (en) Inductor with stacked conductors
CN102738124A (zh) 新型的分形图案接地屏蔽结构
US11616012B2 (en) Patterned shielding structure
Gromov et al. Analysis of current distribution in magnetic film inductors
CN101131998A (zh) 导体屏蔽图案以及具有电感元件的半导体结构
Shi et al. The enhancement of Q factor for patterned ground shield inductors at high temperatures
Yamaguchi et al. Magnetic RF integrated thin-film inductors
CN114823633A (zh) 图案式接地防护装置
JP2004095777A (ja) インダクタ素子
CN102693962A (zh) 具有电磁屏蔽作用的集成电路晶圆及其制造方法
US20040191569A1 (en) Magnetic component
Bakolo et al. Analysis of a shielding approach for magnetic field tolerant SFQ circuits