TWI762546B - 導線架材料及其製造方法以及半導體封裝體 - Google Patents

導線架材料及其製造方法以及半導體封裝體 Download PDF

Info

Publication number
TWI762546B
TWI762546B TW106145512A TW106145512A TWI762546B TW I762546 B TWI762546 B TW I762546B TW 106145512 A TW106145512 A TW 106145512A TW 106145512 A TW106145512 A TW 106145512A TW I762546 B TWI762546 B TW I762546B
Authority
TW
Taiwan
Prior art keywords
roughened
lead frame
alloy
alloys
layer
Prior art date
Application number
TW106145512A
Other languages
English (en)
Other versions
TW201830627A (zh
Inventor
中津川達也
小林良聡
橋本真
柴田邦夫
Original Assignee
日商古河電氣工業股份有限公司
日商古河精密金屬工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商古河電氣工業股份有限公司, 日商古河精密金屬工業股份有限公司 filed Critical 日商古河電氣工業股份有限公司
Publication of TW201830627A publication Critical patent/TW201830627A/zh
Application granted granted Critical
Publication of TWI762546B publication Critical patent/TWI762546B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一種導線架材料，其具備：導電性基體(1)；及粗化皮膜(3)，其包含在該導電性基體(1)的至少一面上，直接或經由中間層，以複數個粗化粒子的突起物(4)所形成的至少一層粗化層(2)，其中上述突起物(4)，具有以上述粗化皮膜(3)的厚度方向的剖面所測定時的最大寬幅，相對於比起該最大寬幅的測定位置位在較靠上述導電性基體(1)側的下側部分所測定時的最小寬幅，呈1~5倍的形狀。

Description

導線架材料及其製造方法以及半導體封裝體
本發明係關於導線架材料及其製造方法以及半導體封裝體，其中半導體元件與具有表面處理層的導線架互相電性連接，適合用於將該等利用鑄造樹脂密封而成的樹脂密封型半導體裝置。
此種樹脂密封型半導體裝置，具有將藉由導線等相互電性連接的半導體元件與導線架以鑄造樹脂密封的構造。如此的樹脂密封型半導體裝置，一般係對導線架，進行如外裝鍍覆等的表面處理，例如以Sn-Pb合金或Sn-Bi合金等的Sn合金形成表面皮膜而製造。
在此，近年來，為簡化組裝步驟及降低成本，開始採用預先對導線架的表面，依照對印刷電路板的焊錫等的構裝，進行提升與焊錫的潤濕性等的規格的鍍覆(例如Ni/Pd/Au)之導線架(Pre-Plated Frame)(例如，參照專利文獻1)。
此外，在另一方面，為提升在樹脂密封型半導體裝置的導線架與鑄造樹脂的密著性，有將導線架的鍍覆表面粗化的技術的提案(例如參照，專利文獻2)。
粗化鍍覆表面的技術，係藉由對導線架施以粗化鍍覆，並將表面粗化，期待(1)鑄造樹脂進入被粗化的鍍覆皮膜 的凹凸並形成堅固的機械性接合的效果(錨定效果)、(2)藉由提升鑄造樹脂與鍍覆表面的接觸面積而提升化學性接合等。
藉由粗化導線架的表面，提升鑄造樹脂對導線架的密著性，抑制導線架與鑄造樹脂之間的剝離之結果，可提升樹脂密封型半導體裝置的可靠度。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開4-115558號公報
[專利文獻2]日本特開6-029439號公報
藉由粗化導線架的表面，相較於先前的樹脂密封型半導體裝置，確實可提升鑄造樹脂對導線架的密著性。但是，近年來，對可靠度的要求水準相較於以前變得更加嚴格，需要進行高溫高濕的耐久性試驗，例如：即使在溫度85℃、濕度85%的環境中，放置168小時的嚴酷條件下進行高溫高濕試驗時，亦必須通過可靠度的合格基準。另一方面，如專利文獻1，僅將導線架的表面粗化之先前的構成，有在樹脂與導線架之間發生空隙，而無法通過可靠度的合格基準的情形。這被認為係由於基於近年來多使用QFN(Quad Flat Non-Leaded Package)型及SOP(Small Outline Package)型等的封裝體作為樹脂密封型半導體裝置，而對樹脂對導線架的密著性的要求水準變得更高。如此，在樹脂密封型半導體裝置中，關於對導線架 的樹脂的密著性，要求即使在如上所述的嚴酷條件下，亦須維持良好的密著性，因而需要進一步改善。
本發明的課題係提供一種適合的導線架材料及其製造方法以及具有高可靠度的半導體封裝體，其形成即使是特別在如上所述的嚴酷條件下進行高溫高濕試驗時，亦可維持良好的樹脂密著性的導線架表面。
本發明者們，為解決上述課題專心進行研究，認為構成形成在導電性基體上的粗化皮膜的粗化層之粗化粒子突起物的剖面形狀，可能大大地影響樹脂密著性，並調查關於因樹脂填充形成在起因於導線架材料的表面所形成的突起物之凹凸表面(特別是凹部)中所產生的，因所謂錨定效果所產生的良好密著性，是否在上述嚴酷條件下進行高溫高濕試驗時亦可維持。
然後，本發明者們得到以下見解：藉由將形成在導電性基體上所形成之粗化皮膜的粗化層之突起物，控制成具有以粗化皮膜的厚度方向剖面所測定時的最大寬幅，相對於比起最大寬幅的測定位置位在較靠導電性基體側的下側部分所測定時的最小寬幅，呈1~5倍的形狀，特別是在粗化粒子的突起物的最小寬幅之處，可有效地抑制因樹脂的膨脹或收縮等的應力集中而容易發生樹脂的剪斷的剝離現象。結果，發現可藉由粗化層最大限度地引出起因於錨定效果的良好密著性，並且，藉由將形成粗化層的突起物控制成上述形狀，即使進行先前所無法忍受的高溫高濕的耐久性試驗，例如在溫度85℃，濕 度85%的環境放置168小時之嚴酷條件下進行高溫高濕試驗時，亦可維持對導線架良好的樹脂密著性。
即，本發明的要點構成係如下所示。
(1)一種導線架材料，其具備：導電性基體；及粗化皮膜，其包含在該導電性基體的至少一面上，直接或經由中間層，以複數個粗化粒子的突起物所形成的至少一層粗化層， 上述突起物，具有以上述粗化皮膜的厚度方向的剖面所測定時的最大寬幅，相對於比起該最大寬幅的測定位置位在較靠上述導電性基體側的下側部分所測定時的最小寬幅，呈1~5倍的形狀。
(2)如上述(1)所述的導線架材料，其中上述導電性基體係銅、銅合金、鐵、鐵合金、鋁或鋁合金。
(3)如上述(1)或(2)所述的導線架材料，其中上述粗化層，包含選自由銅、銅合金、鎳、鎳合金、鈀、鈀合金、銀、銀合金、錫、錫合金、鋅、鋅合金、銠、銠合金、釕、釕合金、銥及銥合金所組成之群組之金屬或合金。
(4)如上述(1)至(3)之任一項所述的導線架材料，其中在上述粗化皮膜的表面的至少一部分上，進一步具備包含至少1層表面披覆層的表面皮膜，上述表面披覆層，包含選自由鈀、鈀合金、銠、銠合金、釕、釕合金、鉑、鉑合金、銥、銥合金、金、金合金、銀及銀合金所組成之群組之金屬或合金。
(5)如上述(4)所述的導線架材料，其中上述中間層係鎳、鎳合金、鈷、鈷合金、銅或銅合金。
(6)一種導線架材料的製造方法，其包含形成粗化皮膜的 步驟，該粗化皮膜，包含在該導電性基體的至少一面上，直接或經由中間層，藉由電鍍以複數個粗化粒子的突起物所形成的至少一層粗化層，上述突起物，具有以上述粗化皮膜的厚度方向的剖面所測定時的最大寬幅，相對於比起該最大寬幅的測定位置位在較靠上述導電性基體側的下側部分所測定時的最小寬幅，呈1~5倍的形狀。
(7)一種半導體封裝體，其具有：上述(1)至(5)之任一項所述的導線架材料。
本發明的導線架材料，具備：導電性基體；及粗化皮膜，其包含在該導電性基體的至少一面上，直接或經由中間層，以複數個粗化粒子的突起物所形成的至少一層粗化層，其中上述突起物，具有以上述粗化皮膜的厚度方向的剖面所測定時的最大寬幅，相對於比起最大寬幅的測定位置位在較靠導電性基體側的下側部分測定時的最小寬幅呈1~5倍的形狀。藉由上述，即使進行高溫高濕的耐久性試驗，例如在溫度85℃，濕度85%的環境放置168小時的嚴酷條件下進行高溫高濕試驗時，亦可維持對導線架之良好的樹脂密著性而幾乎不會惡化，使用該導線架材料所構成的半導體封裝體，可實現高度可靠性。
1‧‧‧導電性基體
2‧‧‧粗化層
2-1‧‧‧第1粗化層(從基材側的第1層粗化層)
2-2‧‧‧第2粗化層(從基材側的第2層粗化層)
3、3-1‧‧‧粗化皮膜
4、4-1‧‧‧突起物
10、10A‧‧‧導線架材料
A‧‧‧粗化皮膜的最表面的剖面線段長度
B‧‧‧導電性基體的表面的剖面線段長度
圖1係依照本發明之代表性的導線架材料的概略剖面圖。
圖2係用於說明計算出粗化層的比表面積的方法的圖。
圖3係用於說明構成1層粗化層的突起物的最大寬幅Wmax與最小寬幅Wmin的圖。
圖4係依照本發明之其他導線架材料的概略剖面圖。
圖5係用於說明構成2層粗化層的突起物的最大寬幅Wmax與最小寬幅Wmin的圖。
接著，關於依照本發明的導線架材料，舉出具體的實施形態之例，一邊參照圖式一邊說明如下。圖1係表示依照本發明之代表性的導線架材料的概略剖面，圖1中的符號1係導電性基體，2係粗化層，3係粗化皮膜，4係突起物，然後10係導線架材料。本發明的導線架材料10，具備：導電性基體1；及粗化皮膜3，其包含至少1層的粗化層2。
(導電性基體)
導電性基體1，只要是具有導電性的材料即可，可舉例如銅、銅合金、鐵、鐵合金、鋁或鋁合金等，以銅合金、鐵合金，或鋁合金為佳。在導線架材料中，由於需要可耐受與半導體元件接合時之彎曲加工等的變形之強度，故特別佳為使用導電率與強度的平衡良好的銅合金。其中，作為銅合金，可舉例如CDA(Copper Development Association)所刊載的合金的「C14410(Cu-0.15Sn，古河電氣工業公司製，商品名：EFTEC(註冊商標)-3)」、「C19400(Cu-Fe系合金材料，Cu-2.3Fe-0.03P-0.15Zn)」、「C18045(Cu-0.3Cr-0.25Sn-0.2Zn，古河電氣工業公司製，商品名：EFTEC(註冊商標)-64T)」、「C50710(Cu-2.0Sn-0.2Ni-0.05P)，古河電氣工業公司製，商 品名：MF202」、「C70250(Cu-3Ni-0.65Si-0.15Mg)，古河電氣工業公司製，商品名：EFTEC(註冊商標)-7025」等。再者，各元素之前所示之數字的單位均為「質量%」。使用如該等銅合金，較佳為使用以下銅合金的條材：抗拉強度為350~800N/mm2，以500~800N/mm2為佳，且導電率為30~90%IACS，以50~80%IACS為佳的。再者，上述「%IACS」，係以萬國標準軟銅(lnternational Annealed Copper Standard)的電阻率1.7241×10-8Ωm為100%IACS時所表示的導電率，例如「50%IACS」的導電率，係指萬國標準軟銅的導電率的50%。
此外，鐵合金的情形，可舉例如：42合金(Fe-42質量%Ni)或不鏽鋼等。含有上述鐵合金的導電性基體1之導電率並不那麼高，可適用於導電率不是那麼被要求，且以傳達電氣訊號為目的的導線架材料10。
再者，鋁合金的情形，可舉例如A5052等的Al-Mg系合金。
樹脂密封型半導體裝置，因透過鑄造樹脂容易在內部積熱，故使內部的熱沿著導電性基體散熱變得很重要。在本發明中，藉由在導電性基體的表面上形成粗化皮膜，與沒有形成粗化皮膜的情形相比，可提升散熱效果，同時可將導電性基體薄板化到0.05mm。若導電性基體的厚度較0.05mm薄，則無法達成充分散熱，另一方面，若導電性基體的厚度在2mm以上，則無法達成半導體裝置的小型化。因此，導電性基體1的厚度，以0.05~2mm為佳，以0.1~1mm更佳。
(粗化皮膜)
粗化皮膜3，係在導電性基體1的至少一面上，直接或經由中間層(無圖示)，以複數個粗化粒子的突起物4所形成之至少1層的粗化層2所構成。
此外，粗化皮膜3，只要以至少1層的粗化層2所構成即可，但考慮到製造步驟的繁瑣性等，以1~3層的粗化層2所構成為佳。粗化皮膜3的形成方法，在形成第1層的粗化層2-1之後，於第1層的粗化層2-1上積層形成組成或形成條件等的1個以上的因數與第1層的粗化層2-1不同之第2層的粗化層2-2，藉由所謂多重粗化形成，可以相對較薄的膜厚，有效地增大比表面積而成為較佳(參照圖4)。再者，在本發明中，粗化皮膜3的膜厚，並不是局部測定，而係至少藉由螢光X射線法(例如SII公司製的SFT9400(商品名)等的膜厚測定裝置)，以準直器徑0.2mm以上測定任意3點時的平均膜厚表示。此外，粗化皮膜3係以複數個粗化層2所構成時，以全層的總厚度定義為粗化皮膜3的厚度。
此外，粗化皮膜3的膜厚並無特別限制，但膜厚越大，則因粗化所造成的凹凸有變大的傾向。因此，為使粗化形狀變大，粗化皮膜3的膜厚的下限值，以0.2μm以上為佳，以0.5μm以上為較佳，以0.8μm以上為更佳。另一方面，若粗化皮膜3的膜厚超過3μm，則有粗化皮膜3在搬送時脫落之所謂「掉粉」變多之虞。因此，粗化皮膜3的膜厚的上限值，以3μm以下為佳，以2μm以下為較佳，以1.5μm以下為更佳。
[粗化層]
粗化層2，係以複數個粗化粒子的突起物4所形成。
粗化層2的形成方法，可舉例如濕式鍍覆或乾式鍍覆等各種方法，由能夠簡便且廉價地形成等的觀點來看，特別以藉由電鍍而形成為佳。
粗化層2，以包含例如，選自由銅、銅合金、鎳、鎳合金、鈀、鈀合金、銀、銀合金、錫、錫合金、鋅、鋅合金、銠、銠合金、釕、釕合金、銥及銥合金所組成之群組之金屬或合金為佳。粗化層2，特別是在粗化皮膜3上，進一步形成後述的表面皮膜(無圖示)時，由提升對表面皮膜的密著性的觀點來看，以含有銅、銅合金、鎳或鎳合金為較佳。可舉例以銅-錫合金、銅-鋅合金作為銅合金，以鎳-鋅合金、鎳-錫合金等作為鎳合金。
然後，本發明的構成上的主要特徵，係意在使構成粗化層2之粗化粒子的突起物4的剖面形狀的最佳化，更具體而言，如圖3所示，將突起物4控制成具有在粗化皮膜3的厚度方向剖面所測定時的最大寬幅Wmax，相對於比起該最大寬幅Wmax的測定位置位在較靠導電性基體1側的下側部分所測定時的最小寬幅Wmin，呈1~5倍的形狀。
此係，本發明者們專心研究的結果，假設粗化層以同一表面粗度形成，則樹脂在剪切試驗中的剪切強度(接合強度)較高，而可得良好的樹脂密著性，但在高溫高濕的耐久性試驗，例如在溫度85℃、濕度85%的環境放置168小時之嚴酷條件下進行高溫高濕試驗之後，發現在具有同一表面粗度的粗化層之中，存在剪切強度大幅降低，而無法維持良好的樹脂 密著性的情形。關於此點，進一步進行調查的結果，得到會大大地受到形成粗化層之粗化粒子的突起物的剖面形狀的影響之見解，發現特別是在突起物的最小寬幅之處，因樹脂的熱膨脹或收縮而造成之應力集中，會使密著性變低。
因此，本發明者們進一步詳細地研究，結果發現藉由使形成粗化皮膜的粗化層之粗化粒子的突起物的最大寬幅與最小寬幅的比例為1~5，亦即，將突起物控制成具有在粗化皮膜的厚度方向剖面所測定時的最大寬幅，相對於比起該最大寬幅的測定位置位在較靠導電性基體側的下側部分所測定時的最小寬幅，呈1~5倍的形狀，在具有相同程度的表面粗度的粗化層之中，即使在高溫高濕的耐久性試驗，例如在溫度85℃、濕度85%的環境放置168小時之嚴酷條件下進行高溫高濕試驗之後，樹脂的剪切強度(接合強度)幾乎不會降低，可維持良好的樹脂密著性。
在突起物中，所謂最大寬幅為最小寬幅的1倍，係表示最大寬幅與最小寬幅相同，作為突起物的形狀，可舉例如大致上為圓柱狀或角柱狀的情形。另一方面，若突起物的最大寬幅超過最小寬幅的5倍，則由於在形成粗化層之突起物的最小寬幅之處，會增加因樹脂的膨脹或收縮所造成的應力集中，而無法有效地發揮錨定效果，進而容易在突起物的最小寬幅之處斷裂。因此，使突起物的最大寬幅成為最小寬幅的1~5倍。此外，不只是鑄造樹脂可發揮錨定效果，藉由使樹脂形成粗化層之突起物的最小部分之處不容易產生斷裂，不僅可對導線架材料提升剪切強度，在需要更加提升垂直方向的抗拉強度 時，使突起物的最大寬幅對最小寬幅的比例，以1.1~4.9倍為佳，以1.2~4.8倍為較佳，以1.5~4.0倍為更佳，以1.5~3.0倍最佳。再者，突起物之表面的形狀，可為尖銳亦可為圓滑，重要的是突起物的最大寬幅與最小寬幅的比。
<關於突起物的最大寬幅與與最小寬幅的定義>
在本發明中突起物的最大寬幅與最小寬幅，可例如藉由聚焦離子束(Focused Ion Beam,FIB)或機械研磨等的方法，將形成粗化層的導線架材料加工以製作垂直剖面試料，接著，對垂直剖面試料的粗化層，藉由光學顯微鏡或掃描式電子顯微鏡等進行剖面觀察，使線段從導電性基體的表面向粗化層的表面平行移動，對形成粗化層的複數個突起物，測定每一個突起物的寬幅，並決定最大值(最大寬幅)Wmax與最小值(最小寬幅)Wmin。更詳細地說明，如圖3所示，從導電性基體1向粗化層的方向拉垂直線，從其頂點向導電性基體1的方向以與基體平行的線(平行線)掃描時，決定顯示突起物4的最大值之寬幅作為最大寬幅Wmax，並且從最大寬幅Wmax位置向導電性基體1的方向，進一步以平行線掃描時，決定顯示突起物4的最小值之寬幅作為最小寬幅Wmin。然後，在本發明中，其比例Wmax/Wmin的值必須為1~5。
再者，突起物4的最小寬幅Wmin，係指比起在粗化皮膜3的厚度方向剖面所測定時的突起物4的最大寬幅Wmax的測定位置，位在較靠近導電性基體1側的下側部分所測定時的最小寬幅Wmin。這是基於以下見解：在剪切試驗中，根據位於導電性基體1側之突起物4的下側部分(基端部分)的寬幅，會 影響剪切強度。再者，為了觀察突起物4之任意剖面，在粗化層2之各式各樣的位置進行觀察。此係，由於通常粗化層2基本上係形成為三維，故作為測定突起物4的最大寬幅Wmax與最小寬幅Wmin的粗化層2，係1層的粗化層2的情形，或圖5所示之2層以上的粗化層(例如在圖5中係2層的粗化層2-1、2-2)，且將可測定突起物4的最大寬幅Wmax與最小寬幅Wmin之情形作為測定對象，除此之外，例如為2層以上的粗化層之粗化皮膜3的最表面輪廓不明確時，或粗化層2看起來從導電性基體1浮起的情形等，在本發明中無法作為測定對象的粗化層。藉由該等手法，在任意的剖面，對存在於1個粗化層2之10個突起物4，分別測定最大寬幅Wmax與最小寬幅Wmin，算出最大寬幅Wmax對最小寬幅Wmin的比例Wmax/Wmin，將具有上述比例的平均值為1~5倍的粗化層2之導線架材料10，定義作為本發明的導線架材料。
<關於突起物的最小寬幅及突起物彼此的間隔>
此外，本發明中形成粗化層2之突起物4的最小寬幅Wmin的大小，並無特別規定，若最小寬幅Wmin過小，則有樹脂難以在粗化層2的突起物4之間的間隙流動的傾向，另一方面，若最小寬幅Wmin過大，則有使增大剪切強度的效果變小的傾向。因此，突起物4的最小寬幅Wmin，平均以0.2μm~3μm的範圍為佳，以0.5μm~1μm的範圍為較佳。此外，關於突起物4彼此的間隔，並無特別限定，惟突起物4與突起物4的頂點彼此的平均間隔以0.2~20μm的範圍為佳，以0.5μm~10μm的範圍為更佳。
<關於粗化層的比表面積>
本發明的導線架材料10，首先導電性基體(以下，亦僅稱為「基體」。)1具有粗化層2。該粗化層2之比表面積以110%以上為佳。這是由於若比表面積未滿110%，則無法充分得到錨定效果。再者，關於比表面積的上限，並無特別限制，但由於比表面積過大的話則粗化的凹凸變得大大，而使粗化層變得容易脫落，故比表面積以500%以下為佳。
再者，比表面積的計算方法，如圖2所示之導線架材料10的剖面，請見導線架材料10的剖面，將粗化皮膜3的最表層的線段長度(在圖2係以虛線A表示。)，除以導電性基體1的表面的(直線)長度(在圖2係粗實線B)之比例A/B的百分率成為比表面積(%)，例如可使用非接觸式干涉顯微鏡等的測定裝置(例如BRUKER AXS公司製)進行測定。此外，本發明之粗化層的形成處，只要形成在經樹脂鑄模之部分的至少一部分即可，當然可全面處理，亦可部分地形成粗化層2。此外，例如，以導線架材料10經樹脂鑄模的部分之至少1/5以上為佳，更佳為形成在1/2以上的面積，可發揮提升密著性的效果。最佳為於經樹脂鑄模的全面上形成粗化層2。設置於此部分之粗化層2的形狀，可為線條狀、點狀、環狀等各式各樣的形態。再者，樹脂鑄模只有在單面的產品中，亦可例如僅在單面形成粗化層2。
(中間層)
此外，本發明的導線架材料10，亦可在導電性基體1與粗化皮膜3之間，形成例如用於抑制構成導電性基體1的組成成 分擴散或改善密著性的中間層。中間層，可舉例如鎳、鎳合金、鈷、鈷合金、銅或銅合金。
(表面皮膜)
此外，本發明的導線架材料10，較佳為在粗化皮膜3的表面的至少一部分之上，直接或經由中間層，進一步具備含有至少1層之表面皮膜，表面披覆層較佳為包含選自由鈀、鈀合金、銠、銠合金、釕、釕合金、鉑、鉑合金、銥、銥合金、金、金合金、銀及銀合金所組成的群組之金屬或合金。
[表面披覆層]
構成表面披覆層的各種合金，可舉例如：作為鈀合金之鈀-銀合金、作為銠合金之銠-鈀合金、作為釕合金之釕-銥合金、作為鉑合金之鉑-金合金、作為銥合金之鉑-銥合金、作為金合金之金-銀合金、作為銀合金之銀-錫合金等。表面皮膜亦可為1種，但以2層以上為佳。構成表面皮膜的表面披覆層為2層以上時之代表性的層構成，係從粗化皮膜3側的層積順序，可舉例依序為Pd/Au、Rh/Au、Pd/Ag/Au、Pd/Rh/Au、Ru/Pd/Au等。藉由如此地在粗化皮膜上形成表面皮膜層，可對導線架的發熱提升耐熱性，同時可提升形成粗化皮膜的粗化層之粗化粒子的突起物的強度，並防止突起物的斷裂，進一步發揮錨定效果。此外，由提升對表面皮膜的密著性的觀點來看，相對於粗化層為銅、鎳的2層，表面皮膜層較佳為Pd/Au的2層或Rh/Au的2層；作為粗化層的層構成，下側粗化層為銅，且上側粗化層為鎳的2層，相對於此，作為表面皮膜層的層構成，更佳為下側表面皮膜層為Pd，且上側表面披覆層為Au 的2層，或者下側表面皮膜層為Rh，且上側表面披覆層為Au的2層。
該等表面披覆的膜厚，若過厚則會將粗化皮膜3的表面凹凸埋沒，而無法充分發揮上述本發明的效果，此外，表面皮膜主要以重金屬材料所構成，故可能導致成本上升。因此，各表面披覆層的膜厚，作為層積之表面披覆層的總膜厚(表面皮膜的膜厚)，以1μm以下為佳，以0.03以下為較佳。
(關於導線架材料的製造方法)
接著，以下說明本發明的導線架材料10的製造方法。
準備導電性基體1，對該導電性基體1，施以陰極電解脫脂步驟及酸洗步驟。接著，根據需要，藉由電鍍形成中間層之後，藉由電鍍形成至少含有1層粗化層2的粗化皮膜3，之後，進一步根據需要，藉由電鍍形成至少含有1層表面披覆層的表面皮膜，可製造導線架材料10。作為具體的製造條件的代表例，分別在表1中表示陰極電解脫脂條件，在表2中表示酸洗條件，在表3中表示各種中間層的形成條件，在表4中表示各種粗化層2的形成條件，及在表5中表示各種表面披覆層的形成條件。在上述導線架材料10的製造方法中，例示將中間層、粗化層2及表面披覆層均以電鍍進行製造之情形。粗化層2，由於可藉由電流密度、攪拌、溫度、處理時間等相對較容易控制突起物的形狀且簡便，故以電鍍法形成為佳，再者，關於中間層或表面披覆層，亦可藉由如電鍍法的濕式鍍覆法形成，從生產性的觀點為較佳，惟亦可以乾式鍍覆法或其他製造方法進行製造，並無特別限定。
Figure 106145512-A0202-12-0016-1
Figure 106145512-A0202-12-0016-2
Figure 106145512-A0202-12-0016-3
Figure 106145512-A0202-12-0017-4
Figure 106145512-A0202-12-0017-5
[實施例]
以下基於實施例更詳細地說明本發明，惟本發明並非限定於此。
準備預先裁切成試驗片尺寸40mm×40mm之板厚0.2mm的表6所示之各種導電性基體，以上述表1所示之條件進行陰極電解脫脂。接著，以表2所示之條件進行導電性基體的酸洗之後，以表6所示之層構成在導電性基體的表面上形成至少1層粗化層以得到導線架材料的試驗片。再者，粗化層的形成，不只是比表面積，亦控制在剖面的粗化層的突起物中最大寬幅對最小寬幅的比例。在實施例1~30之中，關於實施例11~13，於下側粗化層加上粗化皮膜，進一步形成上側粗化層，並以2層的粗化層所構成；此外，關於實施例22~24，在導電性基體與粗化皮膜之間進一步形成中間層，然後，關於實施例29及30，於下側粗化層加上粗化皮膜，進一步形成上側粗化層，並以2層的粗化層所構成，同時，進一步形成包含下側表面披覆層及上側表面披覆層之2層的表面皮膜。為參考起見，作為比較例1，粗化層的比表面積為550%而非常大，但並未控制形成粗化層之突起物的最大寬幅對最小寬幅的比例，進而製作在本發明的範圍外(5.2倍)之導線架材料的試驗片。
在上述各試驗片中，將樹脂鑄模以Kohtaki精機公司製轉移鑄模試驗裝置(產品名：Model FTS)，以模具溫度130℃，鑄模後保持時間90秒，注入壓力6.865MPa的條件下注入成形，形成接觸面積10mm2的布丁狀試驗片。將該試驗片投入高溫高濕試驗(85℃，85%RH，保持168小時)，對該試驗片以如下所示之條件評估關於樹脂密著性及掉粉性。將評估結果顯 示於表7。
(樹脂密著性評估)
評估樹脂：G630L，住友Bakelite公司製(商品名)
評估條件：裝置：4000Plus，Nordson Advanced Technology公司製(商品名)，
荷重元：50kg
測定範圍：10kg
測試速度：100μm/s
測試高度：10μm
將樹脂密著性的評估結果顯示於表7。再者，表7所示之樹脂密著性的評估，係剪切強度(剝離強度)平均在9.8MPa以上時，樹脂密著性優異並以「A」表示，剪切強度(剝離強度)平均在4.9MPa以上未滿9.8MPa時，樹脂密著性良好並以「B」表示，然後，剪切強度(剝離強度)平均未滿4.9MPa時，樹脂密著性差並以「C」表示。
樹脂密著性，係藉由測定「初期的剪切強度」與「高溫高濕試驗之後的剪切強度」之雙方分別進行評估。「高溫高濕試驗之後的剪切強度」，係將各試驗片樹脂鑄模之後，在溫度85℃，濕度85%的環境放置168小時之後的值。此外，所謂「初期的剪切強度」，係將各個試驗片樹脂鑄模之後(高溫高濕試驗之前)的剪切強度。
(掉粉性評估)
掉粉性係依據目視進行靈敏性評估。將其評估結果顯示於表7。再者，表7所示之掉粉性中，沒有觀察到從表面的掉粉 時以「A(優)」表示，發生一點掉粉時以「B(良)」表示，然後，發生非常多的掉粉時以「C(不可)」表示，「A」及「B」係可供於實用的水準。
Figure 106145512-A0202-12-0020-6
Figure 106145512-A0202-12-0021-7
由表7的評估結果可知，實施例1~30中，初期剪切強度及高溫高濕試驗之後的剪切強度均為「A」或「B」，維持良好的樹脂密著性，此外，掉粉性亦為「A」或「B」而 可供於實用的水準。相對於此，雖然粗化層的比表面積為550%而非常大，但並未控制形成粗化層之突起物的最大寬幅對最小寬幅的比例，而在本發明的範圍外(5.2倍)之比較例1，雖然初期剪切強度為「A」，樹脂密著性優良，但是高溫高濕試驗之後的剪切強度變成「C」，樹脂密著性大大地惡化，並且掉粉性亦為較差的「C」，並非可供實用的水準。
【產業上的可利性】
本發明的導線架材料，即使在高溫高濕的耐久性試驗，例如在溫度85℃，濕度85%的環境放置168小時的嚴酷條件下進行高溫高濕試驗時，亦可維持對導線架之良好的樹脂密著性而幾乎不會惡化，使用該導線架材料所構成的半導體封裝體，可實現高度的可靠性。
1‧‧‧導電性基體
2‧‧‧粗化層
3‧‧‧粗化皮膜
4‧‧‧突起物
10‧‧‧導線架材料

Claims (8)

  1. 一種導線架材料，其具備：導電性基體；及粗化皮膜，其包含在該導電性基體的至少一面上，直接或經由中間層，以複數個粗化粒子的突起物所形成的至少一層粗化層，其中上述突起物，具有比起以上述粗化皮膜的厚度方向剖面所測定時的最大寬幅的測定位置位在較靠上述導電性基體側的下側部分的寬幅較小，且相對於比起該最大寬幅的測定位置位在較靠上述導電性基體側的下側部分所測定時的最小寬幅，該最大寬幅呈1.1~4.9倍的形狀。
  2. 如申請專利範圍第1項所述的導線架材料，其中上述導電性基體係銅、銅合金、鐵、鐵合金、鋁或鋁合金。
  3. 如申請專利範圍第1或2項所述的導線架材料，其中上述粗化層，包含選自由銅、銅合金、鎳、鎳合金、鈀、鈀合金、銀、銀合金、錫、錫合金、鋅、鋅合金、銠、銠合金、釕、釕合金、銥及銥合金所組成之群組之金屬或合金。
  4. 如申請專利範圍第1或2項所述的導線架材料，其中在上述粗化皮膜的表面的至少一部分上，進一步具備包含至少1層表面披覆層的表面皮膜，上述表面披覆層，包含選自由鈀、鈀合金、銠、銠合金、釕、釕合金、鉑、鉑合金、銥、銥合金、金、金合金、銀及銀合金所組成之群組之金屬或合金。
  5. 如申請專利範圍第4項所述的導線架材料，其中上述中間層係鎳、鎳合金、鈷、鈷合金、銅或銅合金。
  6. 如申請專利範圍第1或2項所述的導線架材料，其中該最小寬幅為0.2μm~3μm。
  7. 一種導線架材料的製造方法，其包含形成粗化皮膜的步驟，該粗化皮膜，包含在該導電性基體的至少一面上，直接或經由中間層，藉由電鍍以複數個粗化粒子的突起物所形成的至少一層粗化層，其中上述突起物，具有比起以上述粗化皮膜的厚度方向剖面所測定時的最大寬幅的測定位置位在較靠上述導電性基體側的下側部分的寬幅較小，且相對於比起該最大寬幅的測定位置位在較靠上述導電性基體側的下側部分所測定時的最小寬幅，該最大寬幅呈1.1~4.9倍的形狀。
  8. 一種半導體封裝體，其具有：申請專利範圍第1至6項之任一項所述的導線架材料。
TW106145512A 2016-12-27 2017-12-25 導線架材料及其製造方法以及半導體封裝體 TWI762546B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-253968 2016-12-27
JP2016253968 2016-12-27

Publications (2)

Publication Number Publication Date
TW201830627A TW201830627A (zh) 2018-08-16
TWI762546B true TWI762546B (zh) 2022-05-01

Family

ID=62707235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145512A TWI762546B (zh) 2016-12-27 2017-12-25 導線架材料及其製造方法以及半導體封裝體

Country Status (5)

Country Link
JP (1) JP6479265B2 (zh)
KR (1) KR102482396B1 (zh)
CN (1) CN109937479B (zh)
TW (1) TWI762546B (zh)
WO (1) WO2018123708A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7014695B2 (ja) * 2018-10-18 2022-02-01 Ｊｘ金属株式会社 導電性材料、成型品及び電子部品
JP6805217B2 (ja) * 2018-10-18 2020-12-23 Ｊｘ金属株式会社 導電性材料、成型品及び電子部品
WO2023286697A1 (ja) * 2021-07-16 2023-01-19 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ
JP7178530B1 (ja) * 2021-07-16 2022-11-25 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2013182978A (ja) * 2012-03-01 2013-09-12 Renesas Electronics Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2543619B2 (ja) 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
JP3228789B2 (ja) 1992-07-11 2001-11-12 新光電気工業株式会社 樹脂用インサート部材の製造方法
JP2732490B2 (ja) * 1994-03-25 1998-03-30 日鉱金属株式会社 電子機器用高力高導電性銅合金の製造方法
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
JP4168077B2 (ja) * 2006-07-21 2008-10-22 株式会社神戸製鋼所 酸化膜密着性に優れた電気電子部品用銅合金板
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP4892033B2 (ja) * 2009-05-13 2012-03-07 日立ケーブルプレシジョン株式会社 リードフレームの製造方法
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
TWI557750B (zh) * 2014-02-05 2016-11-11 Furukawa Electric Co Ltd Electrical contact material and manufacturing method thereof
JP5766318B2 (ja) * 2014-02-17 2015-08-19 株式会社三井ハイテック リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2013182978A (ja) * 2012-03-01 2013-09-12 Renesas Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN109937479A (zh) 2019-06-25
TW201830627A (zh) 2018-08-16
KR102482396B1 (ko) 2022-12-28
WO2018123708A1 (ja) 2018-07-05
CN109937479B (zh) 2023-01-13
KR20190096964A (ko) 2019-08-20
JP6479265B2 (ja) 2019-03-06
JPWO2018123708A1 (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
TWI762546B (zh) 導線架材料及其製造方法以及半導體封裝體
JP6789965B2 (ja) リードフレーム材およびその製造方法
JP6615350B2 (ja) 表面処理材およびこれを用いて作製した部品
WO2017179447A1 (ja) リードフレーム材およびその製造方法
KR20190013784A (ko) 표면 처리재 및 그 제조 방법 및 표면 처리재를 이용하여 형성한 부품
TWI599664B (zh) 用於功率模組封裝之金屬帶材
JP5109881B2 (ja) 銅ボンディングワイヤ
US20140319666A1 (en) Lead frame and semiconductor package manufactured by using the same
TW201942989A (zh) 球焊用貴金屬被覆銀線及其製造方法、及使用球焊用貴金屬被覆銀線的半導體裝置及其製造方法
TWI449810B (zh) Electrical and electronic components for the use of composite materials and electrical and electronic components
JP6449690B2 (ja) Ｓｎめっき層を備えた導電材
JP2019207905A (ja) リードフレーム材およびその製造方法ならびに半導体パッケージ
JP6667728B2 (ja) リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
JP6805217B2 (ja) 導電性材料、成型品及び電子部品
JPS61201762A (ja) リードフレーム用Ｃｕ系条材の製造方法
JP6020972B2 (ja) 銅ボンディングワイヤ
WO2013081306A1 (en) Lead frame and semiconductor package including the same
JP7366480B1 (ja) リードフレーム材およびその製造方法、ならびにリードフレーム材を用いた半導体パッケージ
JPH0674463B2 (ja) リ−ドフレ−ム用銅合金
WO2013089376A1 (en) Lead frame and semiconductor package manufactured by using the same