TWI762216B - 測試半導體圖案的方法 - Google Patents
測試半導體圖案的方法 Download PDFInfo
- Publication number
- TWI762216B TWI762216B TW110106660A TW110106660A TWI762216B TW I762216 B TWI762216 B TW I762216B TW 110106660 A TW110106660 A TW 110106660A TW 110106660 A TW110106660 A TW 110106660A TW I762216 B TWI762216 B TW I762216B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- boundary
- predetermined pattern
- substrate
- actual
- Prior art date
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本發明提供一種測試半導體圖案的方法,包含在一電腦系統中,根據一錨定(anchor)資料庫的數據,產生一第一預定圖案,藉由一微影步驟以及一蝕刻步驟,將該第一預定圖案形成於一基底上,以在該基底上產生一第一實際圖案,比對該基底上的該第一實際圖案的一邊界以及該第一預定圖案的一邊界,以修正該錨定資料庫的數據,以及根據修正後的該錨定資料庫的數據,在該電腦系統中,重新產生一修正後的第二預定圖案。
Description
本發明係有關於半導體製程領域,尤其是關於一種藉由虛擬蝕刻目標(virtual etch target,VET)步驟,提高半導體圖案精確度並減少測試時間的方法。
在半導體製程領域中,需要在基底上形成特定圖案(包含各種元件圖案,如閘極、接觸等)時,會先在電腦系統中設計出相應圖案,接著進行光學接近修正(OPC)後,將圖案輸出至光罩上,再利用微影步驟與蝕刻步驟將光罩上的圖案轉移到基底中,並進行圖案的測試。
習知測試過程中,要把圖案從光罩上轉移到基底,當曝光顯影完成後,會先進行一次顯影後檢查(ADI),接著當蝕刻完成後會再進行一次蝕刻後檢查(AEI)。然而,有些圖案在顯影後檢查(ADI)時並未發現問題,卻在蝕刻後檢查時才發現問題(例如圖案過細、過粗、斷裂、短路等)。此時就必須要重新設計與修正圖案,整體而言相當費時,不利於提高半導體元件的產值。
本發明提供一種半導體圖案的形成方法,包含在一電腦系統中,根據一錨定(anchor)資料庫的數據,產生一第一預定圖案,藉由一微影步驟以及一
蝕刻步驟,將該第一預定圖案形成於一基底上,以在該基底上產生一第一實際圖案,比對該基底上的該第一實際圖案的一邊界以及該第一預定圖案的一邊界,以修正該錨定資料庫的數據,以及根據修正後的該錨定資料庫的數據,在該電腦系統中,重新產生一修正後的第二預定圖案。
在本發明的其中一些實施例中,其中更包含以另一微影步驟以及另一蝕刻步驟,將該第二預定圖案形成於另一基底上,以在另一基底上形成一第二實際圖案,對該第二實際圖案進行一蝕刻後檢測(AEI)步驟,以及對該第二實際圖案進行一顯影後檢測(ADI)步驟。
在本發明的其中一些實施例中,其中該顯影後檢測(ADI)步驟係在該蝕刻後檢測(AEI)步驟之後執行。
在本發明的其中一些實施例中,其中在產生修正後的該第二預定圖案後,更包含對該第二預定圖案進行一光學接近修正(OPC)步驟。
在本發明的其中一些實施例中,其中在該光學接近修正完成後,產生一修正後的第二預定圖案,並將該第二預定圖案形成於一光罩上。
在本發明的其中一些實施例中,其中對該第二實際圖案進行該蝕刻後檢測(AEI)步驟,若該蝕刻後檢測(AEI)步驟的結果不合格,則步驟退回該光學接近修正(OPC)步驟。
在本發明的其中一些實施例中,其中,比對該第一實際圖案的該邊
界以及該第一預定圖案的該邊界的方法包含對該第一實際圖案進行拍照,將一圖片檔存入該電腦系統中,找出該第一實際圖案的該邊界,其中該邊界為該圖片檔中亮度差異值最大的區域,將該第一預定圖案重疊於該圖片檔,以比對該第一預定圖案的該邊界以及該第一實際圖案的該邊界。
在本發明的其中一些實施例中,其中,修正該錨定資料庫的數據包含該錨定資料庫包含有至少一閾值,修正該閾值,以調整該第一預定圖案的該邊界,並調整至該第一預定圖案的該邊界重疊於該第一實際圖案的該邊界。
在本發明的其中一些實施例中,其中在產生該第一預定圖案之前,更包含進行一設計驗證規範(design rule check,DRC)檢查。
本發明特徵在於,在測試過程中,當形成於基底上的圖案較為複雜時,可能會產生根據錨定資料庫所模擬的圖案邊界與實際基底上的圖案邊界不同的情況產生。這種情況容易產生圖案的偏差。因此,本發明在圖案轉移的測試過程中,檢測根據錨定資料庫所模擬的圖案邊界與實際基底上的圖案邊界的差異,並且調整錨定資料庫的閾值(threshold),以使得錨定資料庫符合實際基底上的圖案邊界,也就是說,在圖案轉移的過程中修正錨定資料庫。因此,可以提高圖案轉移的精確度。此外,本發明在圖案轉移的測試過程中,先進行蝕刻後檢測才進行曝光後檢測,如此一來可以更容易發現蝕刻後產生的缺陷並且即時修正。整體而言可以大幅降低製程時間。
10:基底
12:(顯影後的)錨定圖案
13:(蝕刻後的)錨定圖案
14:虛擬顯影邊界
15:虛擬蝕刻邊界
20:基底
22:(顯影後的)第一預定圖案
23:(蝕刻後的)第一預定圖案
24:虛擬顯影邊界
25:虛擬蝕刻邊界
25’:修正後的虛擬蝕刻邊界
S01:步驟
S02:步驟
S03:步驟
S04:步驟
S05:步驟
S06:步驟
S07:步驟
第1圖繪示本發明測試半導體圖案轉移的流程圖。
第2A圖繪示一顯影後錨定圖案與一虛擬顯影邊界的比對示意圖。
第2B圖繪示一顯影後第一預定圖案與一虛擬顯影邊界的比對示意圖。
第3A圖繪示一蝕刻後錨定圖案與一虛擬蝕刻邊界的比對示意圖。
第3B圖繪示一蝕刻後第一預定圖案與一虛擬蝕刻邊界的比對示意圖。
第4圖繪示根據第3B圖中的虛擬蝕刻邊界,將虛擬蝕刻邊界修正後的示意圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明,下文特列舉本發明之較佳實施例,並配合所附圖式,詳細說明本發明的構成內容及所欲達成之功效。
為了方便說明,本發明之各圖式僅為示意以更容易了解本發明,其詳細的比例可依照設計的需求進行調整。在文中所描述對於圖形中相對元件之上下關係,在本領域之人皆應能理解其係指物件之相對位置而言,因此皆可以翻轉而呈現相同之構件,此皆應同屬本說明書所揭露之範圍,在此容先敘明。
第1圖繪示本發明測試半導體圖案轉移的流程圖。如第1圖所示,首先,如步驟S01開始,設計圖案布局(layout),接著經過步驟S02:設計規範驗證(design rule check,DRC)以確認圖案是否符合標準。此處的步驟S01與步驟S02分別是針對需要形成的元件設計圖案,並且經由DRC步驟檢查積體電路晶片的物理版圖是否滿足推薦的參數要求,該些技術屬於本領域的習知技術,且並非本發明的重點所在,因此在此不多加贅述。
接下來,仍參考第1圖,進行步驟S03:於電腦系統中,以虛擬蝕刻目標(virtual etch target,VET)的方式自動生成圖案(auto generation,AG)並且修正錨定(anchor)資料庫的數據,以及進行步驟S04:進行光學接近修正(OPC)。詳細如下所示:一般而言,當需要測試在基底上形成較為複雜的半導體圖案前,會先提供一參考圖案,通常參考的圖案為較為簡化的圖形,而這些圖案可以被稱為錨定(anchor)圖案,形成該些錨定圖案所使用的各種實驗參數,被儲存在一電腦系統中,也可以被稱為錨定資料庫。換句話說,根據錨定資料庫的數據進行製程,可以穩定產生錨定圖案,並且更複雜的圖案也可以參考錨定圖案的數據進行製作。
舉例來說,如第2A圖所示,第2A圖繪示一顯影後錨定圖案與一虛擬顯影邊界的比對示意圖,第2A圖中包含有多個簡易的錨定圖案12形成於基底10上,例如錨定圖案為多個長條形彼此平行排列。值得注意的是,錨定圖案12是在經過曝光與顯影步驟後,真實形成在基底10上的圖案。而第2A圖中另外包含有虛擬顯影邊界14,這些虛擬顯影邊界14代表著電腦系統中根據錨定資料庫的數據所模擬出的顯影後的錨定圖案的邊界(也就是說,電腦系統中所模擬或預期的圖案邊界處)。換句話說,虛擬顯影邊界14並非真實存在於基底10上的圖案。因此,第2A圖中所顯示的是一實際形成在基底10上的顯影後的錨定圖案12與虛擬顯影邊界14的比對。在實際的做法中,例如可在基底10對錨定圖案12進行曝光與顯影後,將基底10上的錨定圖案12以拍照等方式儲存後,再放入電腦系統中,與虛擬顯影邊界14進行比對。
同樣地,也可以參考錨定資料庫的數據以形成其他較為複雜的圖案。如圖2B所示,第2B圖繪示一顯影後第一預定圖案與一虛擬顯影邊界的比對示意圖。其中基底20上包含有第一預定圖案22,此處所述的第一預定圖案22是使用者在測試過程中,希望測試實際形成在基底上的圖案,例如是電子元件的布局圖案,如閘極、接觸結構等。通常第一預定圖案22會較上述錨定圖案12更為複雜。此外,第2B圖包含有虛擬顯影邊界24,此處的虛擬顯影邊界24與上述虛擬顯影邊界14類似,同樣是在電腦系統中輸入需要形成的圖案(第一預定圖案)後,再根據錨定資料庫的數據,於電腦系統中模擬出的顯影後的圖案的邊界。在實際的做法中,例如可在基底20對第一預定圖案22進行曝光與顯影後,將基底20上的第一預定圖案22以拍照等方式儲存後,再放入電腦系統中,與虛擬顯影邊界24進行比對。
接著,請參考第3A圖與第3B圖,第3A圖繪示一蝕刻後錨定圖案與一虛擬蝕刻邊界的比對示意圖,第3B圖繪示一蝕刻後第一預定圖案與一虛擬蝕刻邊界的比對示意圖。如第3A圖與第3B圖所示,分別對基底10以及基底20上顯影後的錨定圖案12以及顯影後的第一預定圖案22進行蝕刻步驟,以分別得到蝕刻後的錨定圖案13以及蝕刻後的第一預定圖案23。此外,第3A圖中包含有虛擬蝕刻邊界15,且第3B圖中包含有虛擬蝕刻邊界25。此處的虛擬蝕刻邊界15與虛擬蝕刻邊界25類似上述的虛擬顯影邊界14、虛擬顯影邊界24,在電腦系統中模擬出的錨定圖案蝕刻後的邊界,或是在電腦系統中輸入需要形成的圖案(第一預定圖案)後,再根據錨定資料庫的數據,於電腦系統中模擬出的蝕刻後的圖案的邊界。在實際的做法中,例如可在基底10與基底20分別對錨定圖案12與第一預定圖案22分別進行蝕刻後,將基底10上的錨定圖案13與基底20上的第一預定圖案23以拍照等方式儲存後,再放入電腦系統中,與虛擬蝕刻邊界15、虛擬蝕刻邊界25進行比
對。
參考第2A圖、第2B圖、第3A圖與第3B圖,可以發現到一現象,就是有些缺陷在顯影後難以被檢測,而直到蝕刻後才會被檢測到。首先,可以先參考第2A圖與第3A圖,針對錨定圖案而言,不論是在顯影後的錨定圖案(第2A圖)或蝕刻後的錨定圖案(第3A圖)中,顯影後的錨定圖案12與蝕刻後的錨定圖案13的邊界,都分別與虛擬顯影邊界14或是虛擬蝕刻邊界15接近重合。這代表著在電腦系統中所模擬出的數據,應用在形成錨定圖案時具有相當高的準確性。然而,當利用錨定資料庫的數據於形成更為複雜的圖案時(例如第一預定圖案),可以參考第2B圖與第3B圖,申請人發現,雖然顯影後的第一預定圖案22的邊界與虛擬顯影邊界24接近重合(第2B圖所示),但到了第3B圖所示的步驟中,可觀察到蝕刻後的第一預定圖案23的邊界與虛擬蝕刻邊界25並不重合,且兩者具有一定差距。
造成上述現象的原因可能是圖案複雜導致的變數更多,例如在圖案的轉角處或是中央部分等等,都可能會造成實際蝕刻步驟後所產生的圖案與模擬的圖案的邊界不匹配的問題。換句話說,若依照此錨定資料庫的數據繼續進行後續步驟,可能會提高轉移的元件圖案發生缺陷的機率。值得注意的是,上述現象可能只發生在蝕刻後的第一預定圖案23(第3B圖)卻不發生在顯影後的第一預定圖案22(第2B圖),代表著即使在顯影後對第一預定圖案22進行檢查,也無法發現第一預定圖案22的缺陷,直到針對蝕刻後的第一預定圖案23檢測後才能發現缺陷,如此也需要花費額外的步驟進行修改,不利於縮短製程時間。
為了降低上述問題發生的機率,申請人提出了一種利用實際形成的蝕刻後的第一預定圖案23的邊界,去修正虛擬蝕刻邊界25,並且反推修正錨定資
料庫的數據的方法。這種方法以下簡稱為虛擬蝕刻目標(virtual etch target,VET)方法。詳細圖第4圖所示,第4圖繪示根據第3B圖中的虛擬蝕刻邊界,將虛擬蝕刻邊界修正後的示意圖。如第4圖所示,先找出蝕刻後的第一預定圖案23的邊界,在實際的步驟中,可能會將基底20上的蝕刻後的第一預定圖案23的邊界進行拍照後,觀察元件圖案的邊界處。通常元件圖案與基底20之間有高低差存在,所以邊界可能是亮度差距最大的區域,或是可能藉由其他例如剖面量測等方式找出邊界所在。如上述第3B圖所描述的,電腦系統中模擬的虛擬蝕刻邊界25與實際上的第一預定圖案23的邊界不重合,因此本發明的VET方法即是主動調整虛擬蝕刻邊界25,將其調整為虛擬蝕刻邊界25’,直到虛擬蝕刻邊界25’與第一預定圖案23的邊界重合為止。以上調整虛擬蝕刻邊界的方法在本文中可以被稱作VET方法。
值得注意的是,VET方法包含調整虛擬蝕刻邊界的步驟,而在調整虛擬蝕刻邊界的過程中,也一併會更動到錨定資料庫的數據,例如調整錨定資料庫的各種參數或是錨定資料庫的閾值(threshold),皆有可能改變電腦系統中模擬出的虛擬蝕刻邊界,直到虛擬蝕刻邊界25’與真實的圖案(第一預定圖案23)邊界重合。此時將修改過後的數據資料儲存回到電腦系統中的錨定資料庫,更新錨定資料庫的數據,並且在後續步驟中,以此更新後的錨定資料庫的數據,重新形成對應的預定圖案。
換句話說,本發明先以原始儲存於錨定資料庫的數據為依據,在電腦系統中模擬並產生一圖案(第一預定圖案),再把該第一預定圖案實際形成到基底上以進行測試。接著比對基底上的第一預定圖案與電腦系統中所模擬的圖案邊界差異,將兩圖案的邊界調整到一致,並且對電腦系統中的錨定資料庫的數
據進行修正。之後,再利用修正後的錨定資料庫的數據為依據,在電腦系統中模擬產生另一圖案(第二預定圖案)。後續步驟會再把第二預定圖案進行光學接近修正(第1圖的步驟S04)後,將圖案形成到光罩上,再繼續進行其他後續步驟。
再回到第1圖,當修正錨定資料庫的步驟完成後,將重新產生的第二預定圖案(也就是根據修正後的錨定資料庫所模擬產生的圖案)進行光學接近修正、形成到光罩上、並且將圖案轉移到基底上。後續進行步驟S05與步驟S06,其中步驟S05為針對形成在基底上的第二預定圖案進行蝕刻後檢測(AEI),而步驟S06則為針對形成在基底上的第二預定圖案進行顯影後檢測(ADI)。與習知技術不同的地方在於,本發明先進行蝕刻後檢測(AEI),才進行顯影後檢測(ADI),如前述段落所說明的,有些缺陷僅會在蝕刻後才能被發現,而顯影後檢測無法找出異常,因此本發明先進行蝕刻後檢測(AEI),若測試結果不合格,代表圖案仍有缺陷,並且回到上述步驟S04的光學接近修正或是步驟S03的以VET的方式自動生成圖案並且修正錨定資料庫的數據。以此方法可以節省測試流程所花費的時間。當步驟S05與步驟S06皆完成並且檢查無誤後,最後將確認後的圖案送交進行製作(步驟S07),完成本發明所述的半導體圖案轉移的測試流程。
本發明提供一種應用於半導體圖案轉移的測試方法,相較於習知技術,本發明利用了虛擬蝕刻目標(virtual etch target,VET)方法,在測試的過程中修正錨定資料庫的數據,使得錨定資料庫的數據的模擬圖案邊界符合真實形成於基底上的圖案邊界,並且後續先進行蝕刻後檢測(AEI)才進行顯影後檢測(ADI)。
經過申請人的實驗結果,本發明所採用的測試流程的總花費時間,
大約僅有習知測試流程花費時間的1/10而已,這代表著本發明的測試流程,可以大幅度降低半導體圖案的測試時間,提高製程效率。以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
S01:步驟
S02:步驟
S03:步驟
S04:步驟
S05:步驟
S06:步驟
S07:步驟
Claims (8)
- 一種測試半導體圖案的方法,包含:在一電腦系統中,根據一錨定(anchor)資料庫的數據,產生一第一預定圖案;藉由一微影步驟以及一蝕刻步驟,將該第一預定圖案形成於一基底上,以在該基底上產生一第一實際圖案;比對該基底上的該第一實際圖案的一邊界以及該第一預定圖案的一邊界,以修正該錨定資料庫的數據,其中比對該第一實際圖案的該邊界以及該第一預定圖案的該邊界的方法包含:對該第一實際圖案進行拍照,將一圖片檔存入該電腦系統中;找出該第一實際圖案的該邊界,其中該邊界為該圖片檔中亮度差異值最大的區域;以及將該第一預定圖案重疊於該圖片檔,以比對該第一預定圖案的該邊界以及該第一實際圖案的該邊界;以及根據修正後的該錨定資料庫的數據,在該電腦系統中,重新產生一修正後的第二預定圖案。
- 如申請專利範圍第1項所述的方法,其中更包含:以另一微影步驟以及另一蝕刻步驟,將該第二預定圖案形成於另一基底上,以在另一基底上形成一第二實際圖案;對該第二實際圖案進行一蝕刻後檢測(AEI)步驟;以及對該第二實際圖案進行一顯影後檢測(ADI)步驟。
- 如申請專利範圍第2項所述的方法,其中該顯影後檢測(ADI)步驟係在該蝕刻後檢測(AEI)步驟之後執行。
- 如申請專利範圍第2項所述的方法,其中在產生修正後的該第二預定圖案後,更包含對該第二預定圖案進行一光學接近修正(OPC)步驟。
- 如申請專利範圍第4項所述的方法,其中在該光學接近修正完成後,產生一修正後的第二預定圖案,並將該第二預定圖案形成於一光罩上。
- 如申請專利範圍第5項所述的方法,其中對該第二實際圖案進行該蝕刻後檢測(AEI)步驟,若該蝕刻後檢測(AEI)步驟的結果不合格,則步驟退回該光學接近修正(OPC)步驟。
- 如申請專利範圍第1項所述的方法,其中,修正該錨定資料庫的數據包含:該錨定資料庫包含有至少一閾值;以及修正該閾值,以調整該第一預定圖案的該邊界,並調整至該第一預定圖案的該邊界重疊於該第一實際圖案的該邊界。
- 如申請專利範圍第1項所述的方法,其中在產生該第一預定圖案之前,更包含進行一設計驗證規範(design rule check,DRC)檢查。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110106660A TWI762216B (zh) | 2021-02-25 | 2021-02-25 | 測試半導體圖案的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110106660A TWI762216B (zh) | 2021-02-25 | 2021-02-25 | 測試半導體圖案的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI762216B true TWI762216B (zh) | 2022-04-21 |
TW202234149A TW202234149A (zh) | 2022-09-01 |
Family
ID=82198986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110106660A TWI762216B (zh) | 2021-02-25 | 2021-02-25 | 測試半導體圖案的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI762216B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200900872A (en) * | 2007-02-27 | 2009-01-01 | Canon Kk | Method for predicting resist pattern shape, computer readable medium storing program for predicting resist pattern shape, and computer for predicting resist pattern shape |
CN108227393A (zh) * | 2016-12-14 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 目标最佳化方法 |
US20190094680A1 (en) * | 2017-09-28 | 2019-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of Mask Simulation Model for OPC and Mask Making |
TW202024773A (zh) * | 2018-11-30 | 2020-07-01 | 荷蘭商Asml荷蘭公司 | 基於可製造性判定圖案化器件圖案之方法 |
TW202028877A (zh) * | 2018-09-28 | 2020-08-01 | 台灣積體電路製造股份有限公司 | 微影模擬方法 |
-
2021
- 2021-02-25 TW TW110106660A patent/TWI762216B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200900872A (en) * | 2007-02-27 | 2009-01-01 | Canon Kk | Method for predicting resist pattern shape, computer readable medium storing program for predicting resist pattern shape, and computer for predicting resist pattern shape |
CN108227393A (zh) * | 2016-12-14 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 目标最佳化方法 |
US20190094680A1 (en) * | 2017-09-28 | 2019-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of Mask Simulation Model for OPC and Mask Making |
TW202028877A (zh) * | 2018-09-28 | 2020-08-01 | 台灣積體電路製造股份有限公司 | 微影模擬方法 |
TW202024773A (zh) * | 2018-11-30 | 2020-07-01 | 荷蘭商Asml荷蘭公司 | 基於可製造性判定圖案化器件圖案之方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202234149A (zh) | 2022-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE44221E1 (en) | Method for verifying mask pattern of semiconductor device | |
KR100826655B1 (ko) | 광 근접 효과 보정 방법 | |
US7065738B1 (en) | Method of verifying an optical proximity correction (OPC) model | |
US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
US9547745B1 (en) | System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing | |
US7010775B2 (en) | Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication | |
US7458060B2 (en) | Yield-limiting design-rules-compliant pattern library generation and layout inspection | |
US20160162626A1 (en) | Lithography process window prediction based on design data | |
JP2008053565A (ja) | 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム | |
KR20100053430A (ko) | 비광학 효과를 보상하기 위한 전기 구동식 광학 근접 보정 | |
US7600213B2 (en) | Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product | |
US11360379B2 (en) | Photo mask data correction method | |
JP2000250198A (ja) | フォトマスクの自動欠陥検査装置及び方法 | |
KR20110002359A (ko) | 광 근접효과 보정의 검증방법 | |
US7890908B2 (en) | Method for verifying mask pattern data, method for manufacturing mask, mask pattern verification program, and method for manufacturing semiconductor device | |
US7313508B2 (en) | Process window compliant corrections of design layout | |
JP2012252055A (ja) | マスク検査方法、マスク作製方法および半導体装置の製造方法 | |
US7913196B2 (en) | Method of verifying a layout pattern | |
TWI762216B (zh) | 測試半導體圖案的方法 | |
US7313774B2 (en) | Method and apparatus for associating an error in a layout with a cell | |
KR20100025822A (ko) | 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법 | |
Mukherjee et al. | Optical rule checking for proximity-corrected mask shapes | |
KR20100135096A (ko) | 패턴 레이아웃을 광근접효과보정하는 방법 | |
KR20080021358A (ko) | 레티클 제작 방법 | |
JP2007081293A (ja) | 検査方法、半導体装置の製造方法およびプログラム |