TWI761888B - 半導體結構和製造半導體結構的方法 - Google Patents

半導體結構和製造半導體結構的方法 Download PDF

Info

Publication number
TWI761888B
TWI761888B TW109124518A TW109124518A TWI761888B TW I761888 B TWI761888 B TW I761888B TW 109124518 A TW109124518 A TW 109124518A TW 109124518 A TW109124518 A TW 109124518A TW I761888 B TWI761888 B TW I761888B
Authority
TW
Taiwan
Prior art keywords
area
product
areas
mentioned
alignment
Prior art date
Application number
TW109124518A
Other languages
English (en)
Other versions
TW202119496A (zh
Inventor
呂宗育
張耀仁
邱紹玲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202119496A publication Critical patent/TW202119496A/zh
Application granted granted Critical
Publication of TWI761888B publication Critical patent/TWI761888B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本揭露提供用於製造半導體結構的方法。該方法包括：形成複數晶粒區域在半導體基底上；經由第一光罩，形成第一特徵在每一晶粒區域的第一產品區域；經由第二光罩，形成第二特徵在每一晶粒區域的第二產品區域；經由第三光罩，形成第三特徵在每一晶粒區域的一第三產品區域；經由第四光罩，形成第四特徵在每一晶粒區域的一第四產品區域；以及經由第一、第二、第三與第四光罩，形成第五特徵在每一晶粒區域的第一、第二、第三與第四產品區域之間的對準區域。第一產品區域沒有第二特徵、第三特徵和第四特徵。

Description

半導體結構和製造半導體結構的方法
本發明實施例係有關於半導體結構，且特別係有關於製造半導體結構的方法。
積體電路(IC)變得越來越重要。使用積體電路的應用已被數百萬人使用。這些應用的示範例包括手機、智慧手機、平板電腦、膝上型電腦、筆記型電腦、個人數位助理(PDA)、無線電子郵件終端、數位音樂(MP3)音頻和視頻播放器以及可攜式無線網頁(Web)瀏覽器。積體電路越來越多地包括功能強大且高效的板上(on-board)資料儲存以及用於信號控制和處理的邏輯電路。
由於整合密度和各種電子部件的複雜性的不斷提高，半導體工業經歷了快速的增長。當功能和複雜性增加時，積體電路的面積就會增加。
本發明實施例提供一種製造半導體結構的方法。該方法包括：形成半導體基底；形成複數晶粒區域在半導體基底上，其中晶粒區域是由複數切 割道而互相隔開；經由一第一光罩，形成複數第一特徵在一材料層的每一晶粒區域的一第一產品區域；經由一第二光罩，形成複數第二特徵在材料層的每一晶粒區域的一第二產品區域；經由一第三光罩，形成複數第三特徵在材料層的每一晶粒區域的一第三產品區域；經由一第四光罩，形成複數第四特徵在材料層的每一晶粒區域的一第四產品區域；以及經由第一光罩、第二光罩、第三光罩與第四光罩，形成複數第五特徵在材料層的每一晶粒區域的第一產品區域、第二產品區域、第三產品區域與第四產品區域之間的一對準區域。第一產品區域相鄰於第二產品區域和第三產品區域並物理性接觸，以及第一產品區域沒有第二特徵、第三特徵和第四特徵。
再者，本發明實施例提供一種半導體結構。半導體結構包括複數產品區域、複數對準區域、複數第一特徵與複數第二特徵。產品區域位於一半導體基底上。對準區域位於半導體基底上。第一特徵形成在半導體基底上的材料層。第二特徵形成在半導體基底上的材料層。每一對準區域是設置在一組的四個產品區域之間，以及該組中的每一產品區域與其他兩個產品區域相鄰並物理性接觸。第一特徵延伸跨過該組的兩個相鄰產品區域，而第二特徵是設置於該組的產品區域內。第一特徵的寬度等於第二特徵的寬度。
再者，本發明實施例提供一種半導體結構。半導體結構包括複數產品區域與複數對準區域。產品區域位於半導體基底上。對準區域位於半導體基底上。每一對準區域都設置於一組的四個產品區域之間，以及該組中的每一產品區域都與其他兩個產品區域相鄰並物理性接觸。產品區域設置在第一陣列的行和列中，以及對準區域設置在第二陣列的行和列中。第一陣列和第二陣列具有相同的中心點。
10:微影系統
11:極紫外光發射源裝置
12:光源
13:極紫外光掃描器
14:照明器
16:光罩平台
18,18_1-18_9:光罩
20:投影光學模組
22:半導體基底
24:基底平台
26:氣體供應模組
100:半導體晶片
110,510a-510c:晶粒
120:切割道
200A,200B:半導體結構
220A,220B_1-220B_4:對準區域
210A_1-210A_4,210B_1-210B_9:產品區域
230_1-230_4,232,234,238,336:電路特徵
250_1-250_6:主要場區
251_1-251_4:光罩特徵
252,252_1-252_4,252_5a-252_5d,252_6a-252_6b:拼接區域
253_1-253_6:外圍場區
254,254_1-254_4,254_6a-254_6b:標記區域
256_1-256_4:標記區域
258_1-258_4:標記區域
265_1-265_6:標記區域
310a-310d:拼接計量區
360,370,380,390:重疊計量區
311,312,313,314:對準標記
500:基板上晶圓上晶片結構
512,522,532:焊球
515:封裝材料
520:中介層
530:封裝基板
Col1-Col3:行
Row1-Row3:列
S410-S480:操作
第1圖係顯示根據本揭露一些實施例所述之微影系統的示意圖。
第2圖係顯示根據本揭露一些實施例所述之半導體晶片的平面圖。
第3圖係顯示根據本揭露一些實施例所述之半導體結構的平面圖。
第4圖係顯示根據本揭露一些實施例所述之製造第3圖之半導體結構的製程流程圖。
第5A圖係顯示根據本揭露一些實施例所述之對應於第3圖的產品區域210A_1和對準區域220A的光罩。
第5B圖係顯示根據本揭露一些實施例所述之對應於第3圖的產品區域210A_2和對準區域220A的光罩。
5C圖係顯示根據本揭露一些實施例所述之對應於第3圖的產品區域210A_3和對準區域220A的光罩。
第5D圖係顯示根據本揭露一些實施例所述之對應於第3圖的產品區域210A_4和對準區域220A的光罩。
第6圖係顯示根據本揭露一些實施例所述之第3圖中對準區域的平面圖。
第7圖係顯示根據本揭露一些實施例所述的半導體結構的平面圖。
第8A圖係顯示根據本揭露一些實施例所述之對應於第7圖之產品區域210B_5的光罩。
第8B圖係顯示根據本揭露一些實施例所述之對應於第7圖之產品區域210B_6的光罩。
第8C圖係顯示根據本揭露一些實施例所述之對應於第7圖中產品區域 210B_4的光罩。
第8D圖係顯示根據本揭露一些實施例所述之對應於第7圖中產品區域210B_2的光罩。
第8E圖係顯示根據本揭露一些實施例所述之對應於第7圖中產品區域210B_8的光罩。
第9圖係顯示根據本揭露一些實施例所述之基板上晶圓上晶片結構的剖面圖。
為讓本揭露之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
下文描述實施例的各種變化。藉由各種視圖與所繪示之實施例，類似的元件標號用於標示類似的元件。應可理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，可以取代或省略部分的操作步驟。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷 限於圖示方向。舉例來說，若圖示中的元件翻轉時，原來某一元件位於另一元件下方的敘述將轉變為某一元件位於另一元件上方。如此一來，「下方」可定義為「上方」與「下方」。另一方面，元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
根據各種示例性實施例，提供了積體電路(IC)的各種半導體結構。討論了一些實施例的一些變型。貫穿各種圖示和說明性實施例，相似的參考標號是用於指示相似的元件。
第1圖係顯示根據本揭露一些實施例所述之微影系統10的示意圖。微影系統10配置以執行具有個別放射源和曝光模式的微影曝光製程。
微影系統10包括光源12、照明器14、光罩平台16、投影光學模組(或投影光學盒(POB))20、基底平台24以及氣體供應模組26。在一些實施例中，光源12以及氣體供應模組26是設置在極紫外光(EUV)發射源裝置11中。此外，照明器14、光罩平台16、投影光學模組20、以及基底平台24是設置在極紫外光掃描器13中。微影系統10之器件可以被添加或省略，且本揭露不應限於實施例。
光源12配置以產生具有波長範圍在大約1nm至大約100nm之間的放射線。在一些實施例中，光源12能夠產生具有中心波長大約13.5nm的極紫外光放射線(或光)。在這樣的實施例中，光源12亦被稱為極紫外光光源。在一些實施例中，光源12可用於執行任何來自激發目標材料之高強度光子放射。
照明器14包括各種折射光學組件，例如單透鏡、或具有多個透鏡(波帶片)的透鏡系統、或選擇地反射光學裝置(用於極紫外光微影系統)，例如單一反射鏡或具有多個反射鏡的反射鏡系統，以便引導來自光源12的光至 光罩平台16，特別是固定在光罩平台16上之光罩18。在本實施例中，光源12在極紫外光波長範圍中產生光，且採用反射光學器件。
光罩平台16配置以固定光罩18。在一些實施例中，光罩平台16包括靜電吸座(電子吸座)以固定光罩18。這是因為氣體分子會吸收極紫外光，所以用於極紫外光微影圖案化的微影系統保持在真空環境中，以避免損失極紫外光強度。在本實施例中，術語光罩、光罩(photomask)以及倍縮光罩(reticle)可互換使用。
在一些實施例中，光罩18是鉻(Cr)光罩。在一些實施例中，光罩18係反射光罩(reflective mask)。光罩18之一個示例性結構包括具有合適材料的基底，例如低熱膨脹材料(LTEM)或熔融石英。在各種實施例中，低熱膨脹材料包括摻雜二氧化矽(SiO2)的二氧化鈦(TiO2)或其他具有低熱膨脹之合適材料。在一些實施例中，光罩18的給定暴露區域是由EUV掃描器13所限制。
在一些實施例中，光罩18包括沉積在基底上的反射多層。反射多層包括多個膜對，例如鉬-矽(Mo/Si)膜對(例如，每一個膜對中矽層上方或下方的鉬層)。或者，反射多層可包括鉬-鈹(Mo/Be)膜對，或可配置以高度地反射極紫外光的其他合適材料。光罩18可更包括設置在反射多層上、用於保護的覆蓋層，例如釕(Ru)。光罩18更包括沉積在反射多層上的吸收層，例如硼氮化鉭(TaBN)層。吸收層圖案化以定義出積體電路之層。或者，可在反射多層上沉積另一個反射層，且將另一個反射層圖案化以定義積體電路之層，從而形成極紫外光相移光罩。
投影光學模組(或投影光學盒)20配置以提供圖案化的光束，並將圖案化的光束投射至半導體基底22上，以便將光罩18之圖案成像至固定在微 影系統10之基底平台24上之半導體基底22上。在一些實施例中，投影光學模組20具有折射光學器件(例如用於紫外光(UV)微影系統)或選擇地反射光學器件(例如用於極紫外光(EUV)微影系統)。來自光罩18所引導帶有光罩上定義的圖案的圖像的光，由投影光學模組20所收集。在一些實施例中，照明器14以及投影光學模組20統稱為微影系統10之光學模組。
半導體基底22係半導體晶圓，且半導體晶圓可由矽或其他半導體材料製成。或者或除此之外，半導體基底22可包括其他基本半導體材料，例如鍺(Ge)。在一些實施例中，半導體基底22由化合物半導體製成，例如碳化矽(SiC)、砷化鎵(GaAs)、砷化銦(InAs)、或磷化銦(InP)。在一些實施例中，半導體基底22由合金半導體製成，例如矽化鍺(SiGe)、碳化矽鍺(SiGeC)、磷化鎵砷(GaAsP)、或磷化鎵銦(GaInP)。在一些其他實施例中，半導體基底22可為絕緣層上覆矽(SOI)或絕緣體上覆鍺(GOI)基底。
半導體基底22可具有各種裝置元件。在半導體基底22中形成的裝置元件之範例包括電晶體(例如金屬氧化物半導體場效電晶體(MOSFET)、互補式金屬氧化物半導體(CMOS)電晶體、雙極性電晶體(BJT)、高電壓電晶體、高頻率電晶體、p通道及/或n通道場效電晶體(PFET/NFET)等)、二極體及/或其他適用元件。執行各種製程以形成裝置元件，例如沉積、蝕刻、佈植、光微影、退火及/或其他合適的製程。在一些實施例中，半導體基底22塗佈對極紫外光敏感的光阻層(resist layer)。包括上述的各種組件整合在一起，係操作以執行微影曝光製程。
微影系統10可更包括其他模組、或與其他模組整合(或耦接)。例如，氣體供應模組26配置以提供氫氣至光源12，以便減少光源12之汙染。
第2圖係顯示根據本揭露一些實施例所述之半導體晶片100的平面圖。半導體晶片100包括在半導體基底22上方的多個晶粒(die)110，並且晶粒110的晶粒區域是由多個切割道(scribe line)120而彼此分離。切割道120形成在晶粒110的外側並且圍繞晶粒110。此外，每一晶粒110包括晶粒密封環(seal ring)(未顯示)，使得當提供半導體晶片100進行組裝時，相應地保護每個晶粒。晶粒區域的晶粒密封環形成在晶粒110和切割道120之間，使得在切割半導體晶片100時，晶粒密封環可以用作阻擋壁，以保護晶粒110免受外部應力。藉由使用切割器沿著切割道120將半導體晶片100切割成個別晶粒110以執行切割操作。
第3圖係顯示根據本揭露一些實施例所述之半導體結構200A的平面圖。半導體結構200A是半導體晶片(例如第2圖的半導體晶片100)的晶粒(例如第2圖的晶粒110)。主動元件和/或被動元件形成在晶粒內，以及絕緣和導電層形成在半導體基底(例如第2圖的半導體基底22)上。
半導體結構200A包括四個產品區域210A_1至210A_4和對準區域220A。產品區域210A_1至210A_4安排在陣列的列Row1和Row2以及行Col1和Col2中。例如，產品區域210A_1和210A_2安排在陣列的第一列Row1中，以及產品區域210A_1與產品區域210A_2相鄰並物理性接觸(實際接觸)。此外，產品區域210A_1和210A_3佈置在陣列的第一行Col1中，以及產品區域210A_1與產品區域210A_3相鄰並物理性接觸。
對第3圖的半導體結構200A而言，沿著X方向的邊長是W1，而沿著Y方向的邊長是H1。在一些實施例中，沿著Y方向的邊長(例如高度或長度)是小於沿著X方向的邊長(例如寬度)，即H1<W1。在一些實施例中，半導體 結構200A的最長邊(例如沿著X方向的邊長)是大於光罩中給定暴露區域的最長邊。例如，傳統光罩的面積為33mm×26mm，以及半導體結構200A的最長邊(例如沿著X方向的邊長)是大於33毫米。因此，不能透過使用單一光罩來形成半導體結構200A。換句話說，半導體結構200A的面積是大於單一光罩的面積，以及半導體結構200A是透過將多個光罩拼接(stitching)在一起而形成。此外，每一產品區域210A_1至210A_4沿著X方向的邊長大約是W1的一半(例如W1/2)，而每一產品區域210A_1至210A_4沿著Y方向的邊長大約是H1的一半(例如H1/2)。在一些實施例中，產品區域210A_1至210A_4具有相似的形狀和相似的尺寸區域。
每一個產品區域210A_1至210A_4可包括多個半導體元件，例如電晶體、電阻、電感、電容等。此外，藉由在相應的微影製程中使用各自的光罩來形成每一個產品區域210A_1至210A_4。產品區域210A_1至210A_4安排在陣列的行和列中，以及對準區域220A是安排在陣列的中心。對準區域220A是設置在產品區域210A_1至210A_4之間，並且接觸產品區域210A_1至210A_4。
對準區域220A是形成對準標記的地方，下面將描述對準標記。此外，在各種微影製程中，透過使用與產品區域210A_1至210A_4相對應的光罩來形成對準區域220A。對準區域220A可具有任何形狀。在第3圖中，對準區域220A具有正方形的形狀。在一些實施例中，對準區域220A具有矩形形狀。
在半導體結構200A中，由產品區域210A_1至210A_4形成的陣列中的行和列的數量為2，以及對準區域的數量等於(2-1)2，即一個對準區域220A。
第4圖係顯示根據本揭露一些實施例所述之製造第3圖之半導體結構200A的製程流程圖。
在操作S410中，在半導體基底(例如第2圖的半導體基底22)上的產品區域210A_1至210A_4的介電層(未顯示)上形成光阻(或稱為光刻膠)(未顯示)。
在操作S420中，透過第1圖的微影系統10與第5A圖的光罩18_1對產品區域210A_1和對準區域220A的光阻執行第一微影曝光製程。在第一微影曝光製程中，根據光罩18_1中存在的特徵，第5A圖的光罩18_1被用於暴露產品區域210A_1和對準區域220A的光阻。
參考第5A圖，第5A圖係顯示根據本揭露一些實施例所述之對應於第3圖的產品區域210A_1和對準區域220A的光罩18_1。光罩18_1包括對應於產品區域210A_1的主要場區250_1和與對應於對準區域220A的拼接區域252_1。拼接區域252_1是晶粒內重疊方框，並且安排在主要場區250_1的右下角並接觸主要場區250_1。主要場區250_1包括多個光罩特徵251_1。光罩特徵251_1對應於要在半導體結構200A中形成的電路特徵，且當形成電路特徵時，主要場區250_1所暴露的區域在曝光製程中不會與其他光罩的暴露區域重疊。
在光罩18_1的主要場區250_1中，光罩特徵251_1可以是透明區域包圍的不透明的，也可以是不透明區域包圍的透明的，這取決於它們是用來曝光正性光阻還是負性光阻。例如，如果光罩特徵251_1是用於曝光正性光阻，則光罩特徵251_1將是透明的。如果光罩特徵251_1是用於曝光負性光阻，則光罩特徵251_1將是不透明的。
在光罩18_1中，拼接區域252_1包括多個對準標記(未顯示)。對準標記對應於將形成用於驗證多個光罩的拼接結果的對準特徵。因此，當形成對準標記時，在曝光製程中，拼接區域252_1所暴露的區域會重疊於其他光罩 的暴露區域，這將詳細描述於後。
在第5A圖中，光罩18_1更包括外圍場區253_1。在一些實施例中，主要場區250_1和拼接區域252_1被外圍場區253_1所包圍。此外，光罩18_1更包括在外圍場區253_1內的標記區域254_1、256_1和258_1。標記區域254_1、256_1和258_1靠近主要場區250_1，並透過外圍場區253_1與主要場區250_1隔開。
每一標記區域254_1、256_1和258_1包括多個對準標記(未顯示)。對準標記對應於將形成在切割道(例如第2圖的切割道120)中的對準特徵。在一些實施例中，標記區域256_1被安排在靠近主要場區250_1的左上角。當形成對準標記時，在曝光製程中，標記區域256_1所暴露的區域不會重疊於其他光罩的暴露區域。此外，標記區域254_1和258_1分別安排在靠近主要場區250_1的左下角和右上角。當形成對準標記時，在曝光製程中，標記區域254_1和258_1所曝光的區域會重疊於其他光罩的曝光區域，這將詳細描述於後。
在第5A圖中，光罩18_1更包括在外圍場區253_1內的標記區域265_1。每一標記區域265_1包括多個對準標記(未顯示)，且標記區域265_1被安排遠離主要場區250_1。在一些實施例中，標記區域265_1可包括用於光罩18_1的層間對準標記，和/或其他基準(fiducial)特徵(不是積體電路的一部分但是仍然是光罩的一部分的標記，例如標誌和文字)。
標記區域265_1和標記區域254_1、256_1和258_1的對準標記可以是不透明的並被透明區域包圍，也可以是透明的被不透明區域包圍，這取決於它們是用來曝光正性光阻還是負性光阻。例如，如果對準標記用於曝光正性光阻，則對準標記將是透明的。如果對準標記用於曝光負性光阻，則對準標記將 是不透明的。
參考回第4圖的製程流程，在操作S430中，透過第1圖的微影系統10與第5B圖的光罩18_2對產品區域210A_2和對準區域220A的光阻執行第二微影曝光製程。在第二次微影曝光製程中，根據光罩18_2中存在的特徵，第5B圖的光罩18_2是用於暴露產品區域210A_2和對準區域220A的光阻。
參考第5B圖，第5B圖係顯示根據本揭露一些實施例所述之對應於第3圖的產品區域210A_2和對準區域220A的光罩18_2。光罩18_2包括主要場區250_2和拼接區域252_2。拼接區域252_2是晶粒內重疊方框，並且安排在主要場區250_2的左下角並接觸主要場區250_2。主要場區250_2包括多個光罩特徵251_2。光罩特徵251_2對應於要在半導體結構200A中形成的電路特徵，且當形成電路特徵時，主要場區250_2所暴露的區域在曝光製程中不會重疊於其他光罩的暴露區域。例如，由主要場區250_2暴露的區域不會重疊於第5A圖中光罩18_1的主要場區250_1所暴露的區域。
如先前所描述，主要場區250_2的光罩特徵251_2可以是不透明的並被透明區域包圍，也可以是透明的被不透明區域包圍，這取決於它們是用來曝光正性光阻還是負性光阻。
在光罩18_2中，拼接區域252_2包括多個對準標記(未顯示)。對準標記對應於將形成用於驗證多個光罩的拼接結果的對準特徵。因此，當形成對準標記時，在第二微影曝光製程(第4圖的操作S430)中由拼接區域252_2所曝光的區域會重疊於在第一微影曝光製程(第4圖的操作S420)中由拼接區域252_1所曝光的區域。
在第5B圖中，光罩18_2更包括外圍場區253_2。在一些實施例 中，主要場區250_2和拼接區域252_2被外圍場區253_2所包圍。此外，光罩18_2更包括在外圍場區253_2內的標記區域254_2、256_2和258_2。標記區域254_2、256_2和258_2靠近主要場區250_2，並透過外圍場區253_2與主要場區250_2隔開。
每一標記區域254_2、256_2和258_2包括多個對準標記(未顯示)。對準標記對應於將形成在切割道(例如第2圖的切割道120)中的對準特徵。在一些實施例中，標記區域256_2被安排在靠近主要場區250_2的右上角。當形成對準標記時，在曝光製程中，標記區域256_2所暴露的區域不會重疊於其他光罩的暴露區域。此外，標記區域254_2和258_2分別安排在靠近主要場區250_1的右下角和左上角。當形成對準標記時，在曝光製程中，標記區域254_2和258_2所曝光的區域會重疊於其他光罩的曝光區域。例如，在第二微影曝光製程(第2圖的操作S430)中標記區域258_2所曝光的區域會重疊於由在第一微影曝光製程(第2圖的操作S420)中第5A圖之標記區域258_1所曝光的區域。
在第5B圖中，光罩18_2更包括在外圍場區253_2內的標記區域265_2。每一標記區域265_2包括多個對準標記(未顯示)，且標記區域265_2被安排遠離主要場區250_2。如先前所描述，標記區域265_2可包括層間對準標記和/或其他基準特徵。
在第5B圖中，標記區域265_2和標記區域254_2、256_2和258_2的對準標記可以是不透明的並被透明區域包圍，也可以是透明的被不透明區域包圍，這取決於它們是用來曝光正性光阻還是負性光阻。
參考回第4圖的製程流程，在操作S440中，透過第1圖的微影系統10與第5C圖的光罩18_3對產品區域210A_3和對準區域220A的光阻執行第三微 影曝光製程。在第三次微影曝光製程中，根據光罩18_3中存在的特徵，第5C圖的光罩18_3是用於暴露產品區域210A_3和對準區域220A的光阻。
參考第5C圖，第5C圖係顯示根據本揭露一些實施例所述之對應於第3圖的產品區域210A_3和對準區域220A的光罩18_3。光罩18_3包括主要場區250_3和拼接區域252_3。拼接區域252_3是晶粒內重疊方框，並且安排在主要場區250_3的右上角並接觸主要場區250_3。主要場區250_3包括多個光罩特徵251_3。光罩特徵251_3對應於要在半導體結構200A中形成的電路特徵，且當形成電路特徵時，在曝光製程中，主要場區250_3所暴露的區域不會重疊於其他光罩的暴露區域。例如，由主要場區250_3暴露的區域不會重疊於第5A圖中光罩18_1的主要場區250_1以及第5B圖中光罩18_2的主要場區250_2所暴露的區域。
如先前所描述，主要場區250_3的光罩特徵251_3可以是不透明的並被透明區域包圍，也可以是透明的被不透明區域包圍，這取決於它們是用來曝光正性光阻還是負性光阻。
在光罩18_3中，拼接區域252_3包括多個對準標記(未顯示)。對準標記對應於將形成用於驗證多個光罩的拼接結果的對準特徵。因此，當形成對準標記時，在第三微影曝光製程(第4圖的操作S440)中由拼接區域252_3所曝光的區域會重疊於在第一微影曝光製程(第4圖的操作S420)中由拼接區域252_1所曝光的區域以及在第二微影曝光製程(第4圖的操作S430)中由拼接區域252_2所曝光的區域。
在第5C圖中，光罩18_3更包括外圍場區253_3。在一些實施例中，主要場區250_3和拼接區域252_3被外圍場區253_3所包圍。此外，光罩18_3更包括在外圍場區253_3內的標記區域254_3、256_3和258_3。標記區域254_3、 256_3和258_3靠近主要場區250_3，並藉由外圍場區253_3與主要場區250_3隔開。
每一標記區域254_3、256_3和258_3包括多個對準標記(未顯示)。對準標記對應於將形成在切割道(例如第2圖的切割道120)中的對準特徵。在一些實施例中，標記區域256_3被安排在靠近主要場區250_3的左下角。當形成對準標記時，在曝光製程中，標記區域256_3所暴露的區域不會重疊於其他光罩的暴露區域。此外，標記區域254_3和258_3分別安排在靠近主要場區250_3的左上角和右下角。當形成對準標記時，在曝光製程中，標記區域254_3和258_3所曝光的區域會重疊於其他光罩的曝光區域。例如，在第三微影曝光製程(第2圖的操作S440)中標記區域254_3所曝光的區域會重疊於由在第一微影曝光製程(第2圖的操作S420)中第5A圖之標記區域254_1所曝光的區域。
在第5C圖中，光罩18_3更包括在外圍場區253_3內的標記區域265_3。每一標記區域265_3包括多個對準標記(未顯示)，且標記區域265_3被安排遠離主要場區250_3。如先前所描述，標記區域265_3可包括層間對準標記和/或其他基準特徵。
在第5C圖中，標記區域265_3和標記區域254_3、256_3和258_3的對準標記可以是不透明的並被透明區域包圍，也可以是透明的被不透明區域包圍，這取決於它們是用來曝光正性光阻還是負性光阻。
參考回第4圖的製程流程，在操作S450中，透過第1圖的微影系統10與第5D圖的光罩18_4對產品區域210A_4和對準區域220A的光阻執行第四微影曝光製程。在第四次微影曝光製程中，根據光罩18_4中存在的特徵，第5D圖的光罩18_4是用於暴露產品區域210A_4和對準區域220A的光阻。
參考第5D圖，第5D圖係顯示根據本揭露一些實施例所述之對應於第3圖的產品區域210A_4和對準區域220A的光罩18_4。光罩18_4包括主要場區250_4和拼接區域252_4。拼接區域252_4是晶粒內重疊方框，並且安排在主要場區250_4的左上角並接觸主要場區250_4。主要場區250_4包括多個光罩特徵251_4。光罩特徵251_4對應於要在半導體結構200A中形成的電路特徵，且當形成電路特徵時，主要場區250_4所暴露的區域在曝光製程中不會重疊於其他光罩的暴露區域。例如，由主要場區250_4暴露的區域不會重疊於第5A圖中光罩18_1的主要場區250_1所暴露的區域、第5B圖中光罩18_2的主要場區250_2所暴露的區域以及第5C圖中光罩18_3的主要場區250_3所暴露的區域。
如先前所描述，主要場區250_4的光罩特徵251_4可以是不透明的並被透明區域包圍，也可以是透明的被不透明區域包圍，這取決於它們是用來曝光正性光阻還是負性光阻。
在光罩18_4中，拼接區域252_4包括多個對準標記(未顯示)。對準標記對應於將形成用於驗證多個光罩的拼接結果的對準特徵。因此，當形成對準標記時，在第四微影曝光製程(第4圖的操作S450)中由拼接區域252_4所曝光的區域會重疊於在第一微影曝光製程(第4圖的操作S420)中由拼接區域252_1所曝光的區域、在第二微影曝光製程(第4圖的操作S430)中由拼接區域252_2所曝光的區域以及在第三微影曝光製程(第4圖的操作S440)中由拼接區域252_3所曝光的區域。
在第5D圖中，光罩18_4更包括外圍場區253_4。在一些實施例中，主要場區250_4和拼接區域252_4被外圍場區253_4所包圍。此外，光罩18_4更包括在外圍場區253_4內的標記區域254_4、256_4和258_4。標記區域254_4、 256_4和258_4靠近主要場區250_4，並透過外圍場區253_4與主要場區250_4隔開。
每一標記區域254_4、256_4和258_4包括多個對準標記(未顯示)。對準標記對應於將形成在切割道(例如第2圖的切割道120)中的對準特徵。在一些實施例中，標記區域256_4被安排在靠近主要場區250_4的右下角。當形成對準標記時，在曝光製程中，標記區域256_4所暴露的區域不會重疊於其他光罩的暴露區域。此外，標記區域254_4和258_4分別安排在靠近主要場區250_4的右上角和左下角。當形成對準標記時，在曝光製程中，標記區域254_4和258_4所曝光的區域會重疊於其他光罩的曝光區域。例如，在第四微影曝光製程(第2圖的操作S450)中標記區域254_4所曝光的區域會重疊於由在第二微影曝光製程(第2圖的操作S430)中第5B圖之標記區域254_2所曝光的區域。此外，在第四微影曝光製程(第2圖的操作S450)中標記區域258_4所曝光的區域是重疊於由在第三微影曝光製程(第2圖的操作S440)中第5C圖之標記區域258_3所曝光的區域。
在第5D圖中，光罩18_4更包括在外圍場區253_4內的標記區域265_4。每一標記區域265_4包括多個對準標記(未顯示)，且標記區域265_4被安排遠離主要場區250_4。如先前所描述，標記區域265_4可包括層間對準標記和/或其他基準特徵。
在第5D圖中，標記區域265_4和標記區域254_4、256_4和258_4的對準標記可以是不透明的並被透明區域包圍，也可以是透明的被不透明區域包圍，這取決於它們是用來曝光正性光阻還是負性光阻。
參考回第4圖的製程流程，在操作S460中，在半導體結構200A上 執行光阻顯影製程。顯影製程可能只留下(或除去)那些已曝光的光阻部分，或是可能只留下那些未曝光的光阻部分。
在操作S470中，光阻的剩餘部分會形成圖案，且該圖案是用作蝕刻光罩以蝕刻下面的介電層，從而在介電層中產生溝槽(未顯示)。在一些實施例中，在介電層下方有蝕刻停止層，以及溝槽是形成在蝕刻停止層上方。接著，去除光阻。
在操作S480中，藉由例如金屬材料的導電材料來填充溝槽，可在溝槽中形成多個電路特徵。因此，可形成半導體結構200A的多個金屬線或導通孔。
參考回第3圖，在一些實施例中，在產品區域210A_1內沿著Y方向延伸的電路特徵230_1是金屬線，以及金屬線是透過第5A圖的光罩18_1所形成。此外，與產品區域210A_3內沿著Y方向延伸的電路特徵230_3也是金屬線，以及金屬線是透過第5C圖的光罩18_3所形成。再者，沿著Y方向延伸並跨過產品區域210A_1和210A_3的電路特徵232也是金屬線，且該金屬線是透過第5A圖的光罩18_1與第5C圖的光罩18_3所形成。
在第3圖中，在產品區域210A_2內沿著Y方向延伸的電路特徵230_2是金屬線，且該金屬線是透過第5B圖的光罩18_2所形成。此外，在產品區域210A_4中沿著Y方向延伸的電路特徵230_4也是金屬線，且該金屬線是透過第5D圖的光罩18_4所形成。再者，沿著Y方向延伸並跨過產品區域210A_2和210A_4的電路特徵234也是金屬線，且該金屬線是透通第5B圖的光罩18_2和第5D圖的光罩18_4所形成。
在一些實施例中，沿著X方向延伸並且跨過產品區域210A_1和 210A_2的電路特徵336也是金屬線，且該金屬線是透過第5A圖的光罩18_2與第5B圖的光罩18_2所形成。此外，沿著X方向延伸並跨過產品區域210A_3和210A_4的電路特徵238也是金屬線，且這些金屬線是透過第5C圖的光罩18_4與第5D圖的光罩18_4所形成。
在一些實施例中，產品區域210A_1內電路特徵230_1的寬度、產品區域210A_2內電路特徵230_2的寬度、產品區域210A_3內電路特徵230_3的寬度以及產品區域210A_4內電路特徵230_4的寬度是相同的。此外，跨過產品區域210A_1和210A_3的電路特徵232的寬度、跨過產品區域210A_2和210A_4的電路特徵234的寬度、跨過產品區域210A_1和210A_2的電路特徵336的寬度和跨過產品區域210A_3和210A_4的電路特徵238的寬度是相同的。在一些實施例中，電路特徵230_1、230_2、230_3和230_4的寬度是等於電路特徵232、234、336和238的寬度。
第6圖係顯示根據本揭露一些實施例所述之第3圖中對準區域220A的平面圖。在第6圖中，對準區域220A具有正方形。對準區域220A內的特徵是作為對準標記。如先前所描述，藉由使用光罩18_1至18_4的拼接區域252_1至252_4來形成對準區域220A的對準標記。此外，在對準區域220A中不會形成電路特徵(例如第3圖的電路特徵230_1至230_4、232、234、336或238)。
對準區域220A包括拼接計量區(metrology zone)310a至310d和重疊計量區360、370、380和390。拼接計量區310a至310d的對準標記是用於執行晶片內(in-chip)重疊測量，其用以比較在半導體結構200A的同一層中由不同的光罩所形成的對準標記。拼接計量區310a至310d的對準標記會形成晶片內對準圖案，且可包括盒中盒(box-in-box)圖案、叉中叉(cross-in-cross)圖案、 平行或鄰接測試線和/或任何其他合適類型的對準標記。此外，拼接計量區310a至310d的對準標記可以相同或不同。
在第6圖中，拼接計量區310a是靠近第3圖的產品區域210A_1和210A_3之間的邊界。拼接計量區310a的對準標記是用於在第5A圖的光罩18_1與第5C圖的光罩18_3之間執行晶片內重疊測量。例如，在拼接計量區310a中，對準標記311是透過第5A圖的光罩18_1所形成，而對準標記313是透過第5C圖的光罩18_3所形成。因此，在晶片內重疊測量中可得到對準標記311和313之間沿著X方向的距離和沿著Y方向的距離，以便判斷在對應於光罩18_1的第一微影曝光製程與對應於光罩18_3的第三微影曝光製程之間是否存在重疊位移(overlay-shift)。
第6圖的拼接計量區310b是靠近第3圖的產品區域210A_1和210A_2之間的邊界。拼接計量區310b的對準標記是用於在第5A圖的光罩18_1與第5B圖的光罩18_2之間執行晶片內重疊測量。例如，在拼接計量區310b中，對準標記311是透過第5A圖的光罩18_1所形成，而對準標記312是透過第5B圖的光罩18_2所形成。因此，在晶片內重疊測量中可得到對準標記311和312之間沿著X方向的距離和沿著Y方向的距離，以便判斷在對應於光罩18_1的第一微影曝光製程與對應於光罩18_2的第二微影曝光製程之間是否存在重疊位移。
第6圖的拼接計量區310c是靠近第3圖的產品區域210A_2和210A_4之間的邊界。拼接計量區310c的對準標記是用於在第5B圖的光罩18_2與第5D圖的光罩18_4之間執行晶片內重疊測量。例如，在拼接計量區310c中，對準標記312是透過第5B圖的光罩18_2所形成，而對準標記314是透過第5D圖的光罩18_4所形成。因此，在晶片內重疊測量中可得到對準標記312和314之間沿著X 方向的距離和沿著Y方向的距離，以便判斷在對應於光罩18_2的第二微影曝光製程與對應於光罩18_4的第四微影曝光製程之間是否存在重疊位移。
第6圖的拼接計量區310d是靠近第3圖的產品區域210A_3和210A_4之間的邊界。拼接計量區310d的對準標記是用於在第5C圖的光罩18_3與第5D圖的光罩18_4之間執行晶片內重疊測量。例如，在拼接計量區310d中，對準標記313是透過第5C圖的光罩18_3所形成，而對準標記314是透過第5D圖的光罩18_4所形成。因此，在晶片內重疊測量中可得到對準標記313和314之間沿著X方向的距離和沿著Y方向的距離，以便判斷在對應於光罩18_3的第三微影曝光製程與對應於光罩18_4的第四微影曝光製程之間是否存在重疊位移。
在對準區域220A中，重疊計量區360、370、380和390的對準標記是用於執行重疊位移測量，其用以測量在半導體結構200A中產品區域210A_1至210A_4的不同層之間的重疊位移。例如，重疊計量區360的對準標記是安排在拼接計量區310a和310b之間，並且用於在產品區域210A_1中的不同層的光罩之間執行層到層(layer-to-layer)的重疊測量。
在一些實施例中，重疊計量區360、370、380和390的對準標記是用於進一步執行關鍵尺寸(CD)測量，而該關鍵尺寸測量可以測量半導體結構200A中每一產品區域210A_1至210A_4中的特徵的關鍵尺寸。例如，重疊計量區360的對準標記是用於對對應於第5A圖的光罩18_1的特徵執行關鍵尺寸測量。
在一些實施例中，對準區域220A內的每個特徵是由與對準區域220A重疊的所對應的光罩而得到。換句話說，對準區域220A是在第一微影曝光製程至第四微影曝光製程中被曝光。此外，對準區域220A的每一特徵在單一曝光製程中是透過相對應的光罩被曝光。例如，每一對準標記311是利用第5A圖的 光罩18_1執行第一微影曝光製程而形成。
第7圖係顯示根據本揭露一些實施例所述的半導體結構200B的平面圖。半導體結構200B是半導體晶片(例如第2圖的半導體晶片100)的晶粒(例如第2圖的晶粒110)。主動元件和/或被動元件形成在晶粒內，以及絕緣和導電層形成在半導體基底(例如第2圖的半導體基底22)上。
半導體結構200B包括九個產品區域210B_1至210B_9和四個對準區域220B_1至220B_4。產品區域210B_1至210B_9排列在陣列的列Row1至Row3和行Col1至Col3中。例如，產品區域210B_1至210B_3安排在陣列的第一列Row1中，而產品區域210B_1、210B_4和210B_7安排在陣列的第一行Col1中。
對第7圖的半導體結構200B而言，沿著X方向的邊長是W2，而沿著Y方向的邊長是H2。在一些實施例中，沿著Y方向的邊長(例如高度或長度)是小於沿著X方向的邊長(例如寬度)，即H2<W2。在一些實施例中，半導體結構200B的最長邊(例如沿著X方向的邊長)是大於光罩中給定的暴露區域的最長邊。例如，傳統光罩的面積為33mm×26mm，而半導體結構200B的最長邊(例如沿著X方向的邊長)是大於33毫米。因此，不能藉由使用單一光罩來形成半導體結構200B。換句話說，半導體結構200B的面積是大於單一光罩的面積，以及半導體結構200B會藉由將多個光罩拼接在一起而形成。此外，每一產品區域210B_1至210B_9沿著X方向的邊長約為W2的三分之一(例如W2/3)，而每一產品區域210B_1至210B_9沿著Y方向的邊長約為H2的三分之一(例如H2/3)。
產品區域210B_1至210B_9中的每一個可以包括多個半導體元件，例如電晶體、電阻、電感、電容等。此外，藉由在對應的微影製程中使用各自的光罩來形成每個產品區域210B_1至210B_9。此外，每一產品區域內的電 路特徵(例如第3圖的電路特徵230_1至230_4)，以及跨越兩相鄰產品區域的電路特徵(例如第3圖的電路特徵232、234、336和238)將省略。
如先前所描述，每一對準區域220B_1至220B_4是安排在一組的四個產品區域之間。例如，對準區域220B_1是安排在產品區域210B_1、210B_2、210B_4和210B_5的這組之間，而對準區域220B_2是安排在產品區域210B_2、210B_3、210B_5和210B_6的這組之間。此外，在各種微影製程中，藉由使用對應於四個相鄰產品區域的光罩來形成對準區域220B_1至220B_4的對準標記。例如，對準區域220B_1的對準標記是藉由使用對應於產品區域210B_1、210B_2、210B_4和210B_5這組的光罩所形成，而對準區域220B_2的對準標記是藉由使用對應於產品區域210B_2、210B_3、210B_5和210B_6這組的光罩所形成。此外，對準區域220B_3的對準標記是藉由使用對應於產品區域210B_4、210B_5、210B_7和210B_8這組的光罩所形成，而對準區域220B_4的對準標記是藉由使用對應於產品區域210B_5、210B_6、210B_8和210B_9這組的光罩所形成。
對準區域220B_1至220B_4可具有任何形狀。在第7圖中，對準區域220B_1至220B_4具有相同尺寸的正方形。在一些實施例中，對準區域220B_1至220B_4具有矩形形狀。在一些實施例中，對準區域220B_1至220B_4具有相同的形狀。在一些實施例中，對準區域220B_1至220B_4具有不同的形狀。
在半導體結構200B中，由產品區域210B_1至210B_9所形成的陣列中的行數和列數為3，以及對準區域的數量等於(3-1)2，即四個對準區域220B_1至220B_4。
在一些實施例中，半導體結構200B的產品區域210B_1至210B_9是安排在第一陣列的行和列中，而半導體結構200B的對準區域220B_1至220B_4 是安排在第二陣列的行和列中。在一些實施例中，第一陣列中的行數和列數相同。在一些實施例中，第一陣列中的行數和列數是不同的。此外，第二陣列的每一列中的對準區域的數量是等於第一陣列的行的數量減去一，而第二陣列的每一行中的對準區域的數量是等於第一陣列的列的數量減一。例如，第7圖中第一陣列的行數是3，而藉由將三減去一，即3-1=2，可得到第二陣列的每一列中對準區域的數量。此外，第一陣列和第二陣列在半導體結構200B中具有相同的中心點，例如產品區域210B_5的中心點。
透過第1圖的微影系統10與多個光罩可在半導體結構200B的光阻上執行各種微影曝光製程。在第7圖中，產品區域210B_1、210B_3、210B_7和210B_9位於半導體結構200B的四個角中。例如，產品區域210B_1是位於半導體結構200B的左上角，以及使用具有區域分布相似於第5A圖中光罩18_1的光罩來暴露產品區域210B_1和對準區域220B_1的光阻。產品區域210B_3是位於半導體結構200B的右上角，以及使用具有區域分布相似於第5B圖中光罩18_2的光罩來暴露產品區域210B_3和對準區域220B_2的光阻。產品區域210B_7是位於半導體結構200B的左下角，以及使用具有區域分布相似於第5C圖中光罩18_3的光罩來暴露產品區域210B_7和對準區域220B_3的光阻。產品區域210B_9是位於半導體結構200B的右下角，以及使用具有區域分布相似於第5D圖中光罩18_4的光罩來暴露產品區域210B_9和對準區域220B_4的光阻。如先前所描述，產品區域210B_1、210B_3、210B_7和210B_9具有相似的形狀和相似的尺寸區域。
在第7圖中，產品區域210B_5是位於半導體結構200B的中心，以及四個對準區域220B_1至220B_4是位於產品區域210B_5的四個角。此外，產品區域210B_2、210B_4、210B_6和210B_8是位於半導體結構200B的邊緣。例如， 產品區域210B_4是位於半導體結構200B的左邊並在產品區域210B_1和210B_7之間，以及產品區域210B_8是位於半導體結構200B的下邊並在產品區域210B_7與210B_9之間。另外，產品區域210B_6是位於半導體結構200B的右邊並在產品區域210B_3和210B_9之間，以及產品區域210B_2是位於半導體結構200B的上邊並在產品區域210B_1和210B_2之間。產品區域210B_2、210B_4、210B_5、210B_6和210B_8的光罩將描述於後。
在一些實施例中，產品區域210B_5的形狀和尺寸區域是不同於半導體結構200B中的其他產品區域的形狀和尺寸區域。在一些實施例中，產品區域210B_2、210B_4、210B_6和210B_8具有相似的形狀和相似的尺寸區域。
參考第8A圖，第8A圖係顯示根據本揭露一些實施例所述之對應於第7圖之產品區域210B_5的光罩18_5。在微影曝光製程中，根據光罩18_5中存在的特徵，光罩18_5是用來曝光產品區域210B_5和對準區域220B_1至220B_4的光阻。
在第8A圖中，光罩18_5包括主要場區250_5和四個拼接區域252_5a至252_5d。拼接區域252_5a、252_5b、252_5c和252_5d分別安排在主要場區250_5的左上角、右上角，左下角和右下角，並接觸於主要場區250_5。如先前所描述，主要場區250_5包括多個光罩特徵(未顯示)，以及光罩特徵對應於要在半導體結構200B中形成的電路特徵。當形成電路特徵時，在曝光製程中，主要場區250_5曝光的區域不會重疊於其他光罩的曝光區域。
在光罩18_5中，拼接區域252_5a至252_5d包括多個對準標記(未顯示)。對準標記對應於將形成用於驗證多個光罩的拼接結果的對準特徵。例如，拼接區域252_5b的對準標記是用於驗證對應於產品區域210B_2、210B_3、 210B_5和210B_6光罩的拼接結果。當形成每一拼接區域252_5a至252_5d的對準標記時，在一微影曝光製程中由所對應的拼接區域所曝光的區域會重疊於在另一微影曝光製程中由另一光罩的拼接區域所曝光的區域。
在第8A圖中，光罩18_5更包括外圍場區253_5。在一些實施例中，主要場區250_5和拼接區域252_5a至252_5d被外圍場區253_5所包圍。
在第8A圖中，光罩18_5更包括在外圍場區253_5內的標記區域265_5。每一標記區域265_5包括多個對準標記(未顯示)，以及標記區域265_5被安排遠離主要場區250_5。如先前所描述，標記區域265_5可包括層間對準標記和/或其他基準特徵。
第8B圖係顯示根據本揭露一些實施例所述之對應於第7圖之產品區域210B_6的光罩18_6。在微影曝光製程中，光罩18_6是用於根據光罩18_6中存在的特徵來曝光產品區域210A_6以及對準區域220B_2和220B_4的光阻。
在第8B圖中，光罩18_6包括主要場區250_6以及拼接區域252_6a和252_6b。拼接區域252_6a和252_6b安排在主要場區250_6的左上角和左下角，並與主要場區250_6接觸。主要場區250_6包含多個光罩特徵(未顯示)。光罩特徵對應於要在半導體結構200B中形成的電路特徵，並且當形成電路特徵時，在曝光製程中，主要場區250_6所暴露的區域不會重疊於其他光罩的暴露區域。
在光罩18_6中，拼接區域252_6a和252_6b包括多個對準標記(未顯示)。對準標記對應於將形成用於驗證多個光罩的拼接結果的對準特徵。例如，拼接區域252_6a的對準標記是用於驗證對應於產品區域210B_2、210B_3、210B_5和210B_6的光罩的拼接結果。此外，當形成對準標記時，由第8B圖中的光罩18_6的拼接區域252_6a所暴露的區域會重疊於由第8A圖中的光罩18_5的拼 接區域252_5b所暴露的區域，以及由第8B圖中的光罩18_6的拼接區域252_6b所暴露的區域會重疊於由第8A圖中的光罩18_5的拼接區域252_5d所暴露的區域。
在第8B圖中，光罩18_6更包括外圍場區253_6。此外，光罩18_6更包括在外圍區域253_6內的標記區域254_6a和254_6b。標記區域254_6a和254_6b是靠近主要場區250_6，並與藉由外圍場區253_6與主要場區250_6隔開。每一標記區域254_6a和254_6b包括多個對準標記(未顯示)。對準標記對應於將在切割道(例如第2圖的切割道120)中形成的對準特徵。此外，標記區域254_6a和254_6b分別被安排在靠近主要場區250_6的右上角和右下角。如先前所描述，當形成對準標記時，在曝光製程中，標記區域254_6a和254_6b所暴露的區域會重疊於對應於相鄰產品區域的其他光罩所暴露的區域。
在第8B圖中，光罩18_6更包括外圍場區253_6內的標記區域265_6。每一標記區域265_6包括多個對準標記(未顯示)，以及標記區域265_6被安排成遠離主要場區250_6。在一些實施例中，標記區域265_6可包括層間對準標記和/或其他基準特徵。
第8C、8D與8E圖係顯示根據本揭露一些實施例所述之對應於第7圖中產品區域210B_4、210B_2和210B_8的光罩18_7、18_8和18_9。相似於第8B圖的光罩18_6，每一光罩18_7、18_8和18_9包括兩個拼接區域252和兩個標記區域254。如先前所描述，光罩18_7、18_8和18_9的拼接區域252和標記區域254的區域位置是根據第7圖的產品區域210B_4、210B_2和210B_8的位置所決定，在此將省略描述。
在積體電路的封裝中，多個晶粒被鍵合(bonded)在中介層(interposer)上。當晶粒的數量或尺寸增加時，中介層的尺寸也會增加。在鍵 合晶粒之後，將底層充填材料(underfill)分配到晶粒和中介層之間的間隙中。然後可執行固化製程以固化底部充填材料。可以施加封膠材料(molding compound)以將晶粒封裝在其中。在一些實施例中，然後將中介層和其上的晶粒鋸開成多個封裝，其中封裝包括暴露的電性連接器，例如焊球。然後將封裝結合到封裝基板或印刷電路板(PCB)。
第9圖係顯示根據本揭露一些實施例所述之基板上晶圓上晶片(Chip-on-Wafer-on-Substrate，CoWoS)結構500的剖面圖。CoWoS結構500包括透過覆晶接合(flip-chip bonding)鍵合在中介層520上的多個晶粒510a至510c。晶粒510a至510c可以是包括主動元件和/或被動元件的積體電路。中介層520是包括主動元件和/或被動元件的半導體結構。在一些實施例中，中介層520不存在主動元件。此外，中介層520是藉由使用第4圖的方法所形成，並包括一或多個對準區域(例如第3圖的220A或是第7圖的220B_1至220B_2)。如先前所描述，每一對準區域是透過具有多個光罩的拼接區域的多個微影曝光製程所形成。在一些實施例中，晶粒510a至510c可以被封裝在封裝材料515中，而該封裝材料可以是封膠材料或封膠底部填充材料。此外，中介層520更形成在封裝基板530上，而封裝基板530可以是貼合基板(laminate substrate)或組合基板(built-up substrate)。在CoWoS結構500中，焊球512、522和532是用於鍵合。
本揭露提供了半導體結構以及用於製造半導體結構的方法的實施例。藉由將多個光罩拼接在一起，可以形成大於單一光罩所限定的最大尺寸的半導體結構。半導體結構包括多個產品區域，以及欲形成在每一產品區域中的電路特徵可透過所對應的光罩而形成。換言之，當形成產品區域的電路特徵時，在曝光製程中，相對應的光罩所暴露的區域不會重疊於其他光罩所暴露的 區域。此外，對準區域是包括多個對準標記的拼接區域，以及對準標記是對應於要形成用於驗證多個光罩的拼接結果的對準特徵。每一拼接區域由四個相鄰的產品區域所分享。因此，將由兩對應光罩所形成的同一層中的對準區域的對準標記進行比較，以執行用於製程控制監測(process-control-monitor PCM)的晶片內重疊測量，從而提高了精確的重疊測量。
本揭露提供一種製造半導體結構的方法。該方法包括：形成半導體基底；形成複數晶粒區域在半導體基底上，其中晶粒區域是由複數切割道而互相隔開；經由一第一光罩，形成複數第一特徵在一材料層的每一晶粒區域的一第一產品區域；經由一第二光罩，形成複數第二特徵在材料層的每一晶粒區域的一第二產品區域；經由一第三光罩，形成複數第三特徵在材料層的每一晶粒區域的一第三產品區域；經由一第四光罩，形成複數第四特徵在材料層的每一晶粒區域的一第四產品區域；以及經由第一光罩、第二光罩、第三光罩與第四光罩，形成複數第五特徵在材料層的每一晶粒區域的第一產品區域、第二產品區域、第三產品區域與第四產品區域之間的一對準區域。第一產品區域相鄰於第二產品區域和第三產品區域並物理性接觸，以及第一產品區域沒有第二特徵、第三特徵和第四特徵。
在一些實施例中，第一產品區域、第二產品區域、第三產品區域和第四產品區域沒有第五特徵。
在一些實施例中，每一晶粒區域的對準區域中的第五特徵形成晶粒內對準圖樣。
在一些實施例中，第一產品區域、第二產品區域、第三產品區域和第四產品區域具有相似的形狀和相似的尺寸區域，以及晶粒區域的最長邊大 於第一光罩的最長邊。
在一些實施例中，材料層包括介電材料。
在一些實施例中，第一特徵、第二特徵、第三特徵、第四特徵和第五特徵包括導電材料。
本揭露提供一種半導體結構。半導體結構包括複數產品區域、複數對準區域、複數第一特徵與複數第二特徵。產品區域位於一半導體基底上。對準區域位於半導體基底上。第一特徵形成在半導體基底上的材料層。第二特徵形成在半導體基底上的材料層。每一對準區域是設置在一組的四個產品區域之間，以及該組中的每一產品區域與其他兩個產品區域相鄰並物理性接觸。第一特徵延伸跨過該組的兩個相鄰產品區域，而第二特徵是設置於該組的產品區域內。第一特徵的寬度等於第二特徵的寬度。
在一些實施例中，材料層包括介電材料。
在一些實施例中，第一特徵與第二特徵包括導電材料。
在一些實施例中，每一對準區域沒有第一特徵和第二特徵。
在一些實施例中，半導體結構更包括複數第三特徵。第三特徵形成在半導體基底上的材料層。第三特徵設置在對準區域中，以及每一產品區域都沒有第三特徵。
在一些實施例中，產品區域的最長邊是相同的，而一部分的產品區域具有相似的形狀和相似的尺寸區域。半導體結構的最長邊是大於光罩的最長邊。
在一些實施例中，產品區域是設置在第一陣列的行和列中，而對準區域是設置在第二陣列的行和列中。第二陣列的每一列中對準區域的數量是 相等於第一陣列的行的數量減去一，而第二陣列的每一行中的對準區域的數量是等於第一陣列的列的數量減去一。
在一些實施例中，第一陣列的行數不同於第一陣列的列數。
本揭露提供一種半導體結構。半導體結構包括複數產品區域與複數對準區域。產品區域位於半導體基底上。對準區域位於半導體基底上。每一對準區域都設置於一組的四個產品區域之間，以及該組中的每一產品區域都與其他兩個產品區域相鄰並物理性接觸。產品區域設置在第一陣列的行和列中，以及對準區域設置在第二陣列的行和列中。第一陣列和第二陣列具有相同的中心點。
在一些實施例中，第一陣列中的行數和列數為N，而對準區域的數量是等於(N-1)2。
在一些實施例中，產品區域的最長邊是相同的，而一部分的產品區域具有相似的形狀和相似的尺寸區域。半導體結構的最長邊大於33毫米。
在一些實施例中，半導體結構更包括複數第一特徵與複數第二特徵。第一特徵形成在半導體基底上的材料層。第二特徵形成在半導體基底上的材料層。第一特徵是設置在產品區域內的電路特徵，而第二特徵是設置在對準區域內的對準標記。每一對準區域中的第二特徵形成一個晶粒內對準圖樣。
在一些實施例中，材料層包括介電材料。
在一些實施例中，第一特徵和第二包括導電材料。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所 界定者為準。
200A:半導體結構
220A:對準區域
210A_1-210A_4:產品區域
230_1-230_4,232,234,238,336:電路特徵
Col1,Col2:行
Row1,Row2:列
H1,W1:邊長

Claims (10)

  1. 一種製造半導體結構的方法，包括：形成一半導體基底；形成複數晶粒區域在上述半導體基底上，其中上述晶粒區域是由複數切割道而互相隔開；經由一第一光罩，形成複數第一特徵在一材料層的每一上述晶粒區域的一第一產品區域；經由一第二光罩，形成複數第二特徵在上述材料層的每一上述晶粒區域的一第二產品區域；經由一第三光罩，形成複數第三特徵在上述材料層的每一上述晶粒區域的一第三產品區域；經由一第四光罩，形成複數第四特徵在上述材料層的每一上述晶粒區域的一第四產品區域；以及經由上述第一光罩、上述第二光罩、上述第三光罩與上述第四光罩，形成複數第五特徵在上述材料層的每一上述晶粒區域的上述第一產品區域、上述第二產品區域、上述第三產品區域與上述第四產品區域之間的一對準區域，其中上述對準區域是由上述第一產品區域、上述第二產品區域、上述第三產品區域與上述第四產品區域所包圍，其中上述第一產品區域是相鄰於上述第二產品區域和上述第三產品區域並物理性接觸，以及上述第一產品區域沒有上述第二特徵、上述第三特徵和上述第四特徵。
  2. 如請求項1之製造半導體結構的方法，其中上述第一產品區域、 上述第二產品區域、上述第三產品區域和上述第四產品區域沒有上述第五特徵。
  3. 如請求項1之製造半導體結構的方法，其中上述第一產品區域、上述第二產品區域、上述第三產品區域和上述第四產品區域具有相似的形狀和相似的尺寸區域，以及上述晶粒區域的最長邊是大於上述第一光罩的最長邊。
  4. 一種半導體結構，包括：複數產品區域，位於一半導體基底上；複數對準區域，位於上述半導體基底上；複數第一特徵，形成在上述半導體基底上的一材料層中；以及複數第二特徵，形成在上述半導體基底上的上述材料層中，其中每一上述對準區域是設置在一組的四個上述產品區域之間並由上述組的四個上述產品區域所包圍，以及上述組中的每一上述產品區域與其他兩個上述產品區域相鄰並物理性接觸，其中上述第一特徵延伸跨過該組的相鄰兩個上述產品區域，而上述第二特徵是設置於該組的上述產品區域內，其中上述第一特徵的寬度是等於上述第二特徵的寬度。
  5. 如請求項4之半導體結構，更包括：複數第三特徵，形成在上述半導體基底上的上述材料層中，其中上述第三特徵是設置在上述對準區域中，以及每一上述產品區域都沒有上述第三特徵。
  6. 如請求項4之半導體結構，其中上述產品區域的最長邊是相同的，以及一部分的上述產品區域具有相似的形狀和相似的尺寸區域，其中上述半導體結構的最長邊是大於一光罩的最長邊。
  7. 如請求項4之半導體結構，其中上述產品區域是設置在一第一陣列的行和列中，而上述對準區域是設置在一第二陣列的行和列中，其中上述第二陣列的每一列中上述對準區域的數量是相等於上述第一陣列的行的數量減去一，以及上述第二陣列的每一行中的上述對準區域的數量是等於上述第一陣列的列的數量減去一。
  8. 一種半導體結構，包括：複數產品區域，位於一半導體基底上；以及複數對準區域，位於上述半導體基底上，其中每一上述對準區域都設置於一組的四個上述產品區域之間並由上述組的四個上述產品區域所包圍，以及上述組中的每一上述產品區域都與其他兩個上述產品區域相鄰並物理性接觸，其中上述產品區域是設置在一第一陣列的行和列中，而上述對準區域是設置在一第二陣列的行和列中，以及上述第一陣列和上述第二陣列具有相同的中心點。
  9. 如請求項8之半導體結構，其中上述第一陣列中的行數和列數為N，而上述對準區域的數量是等於(N-1)2。
  10. 如請求項8之半導體結構，更包括：複數第一特徵，形成在上述半導體基底上的一材料層中；以及複數第二特徵，形成在上述半導體基底上的上述材料層中，其中上述第一特徵是設置在上述產品區域內的電路特徵，而上述第二特徵是設置在上述對準區域內的對準標記，其中每一上述對準區域中的上述第二特徵形成一晶粒內對準圖樣。
TW109124518A 2019-08-22 2020-07-21 半導體結構和製造半導體結構的方法 TWI761888B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/548,341 2019-08-22
US16/548,341 US10978404B2 (en) 2019-08-22 2019-08-22 Semiconductor structure and method for fabricating semiconductor structure

Publications (2)

Publication Number Publication Date
TW202119496A TW202119496A (zh) 2021-05-16
TWI761888B true TWI761888B (zh) 2022-04-21

Family

ID=74647090

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124518A TWI761888B (zh) 2019-08-22 2020-07-21 半導體結構和製造半導體結構的方法

Country Status (3)

Country Link
US (3) US10978404B2 (zh)
CN (1) CN112420497B (zh)
TW (1) TWI761888B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201910906A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 光罩、罩幕及多罩幕多重曝光微影方法
US20190155144A1 (en) * 2016-10-10 2019-05-23 Nanjing Cec Panda Lcd Technology Co., Ltd. Mask, stitching exposure method, and display panel having the mask
TW201926482A (zh) * 2017-11-30 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342864B1 (ko) * 1999-03-15 2002-07-02 박종섭 반도체 소자의 듀얼 게이트 형성 방법
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5062992B2 (ja) * 2005-11-22 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8187897B2 (en) * 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip
US8222159B2 (en) * 2008-08-25 2012-07-17 Elpida Memory, Inc. Manufacturing method of semiconductor device
US7935549B2 (en) * 2008-12-09 2011-05-03 Renesas Electronics Corporation Seminconductor device
JP2010153753A (ja) * 2008-12-26 2010-07-08 Renesas Electronics Corp 半導体装置
US9076798B2 (en) * 2009-05-11 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing structures for semiconductor substrates and methods of fabrication thereof
KR101616744B1 (ko) * 2009-08-25 2016-04-29 삼성전자주식회사 포토 마스크, 기판의 노광 방법, 패턴의 형성방법 및 반도체 소자의 제조방법
US9178071B2 (en) * 2010-09-13 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8349666B1 (en) * 2011-07-22 2013-01-08 Freescale Semiconductor, Inc. Fused buss for plating features on a semiconductor die
ITMI20111416A1 (it) * 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
US9741669B2 (en) 2016-01-26 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Forming large chips through stitching
US9659821B1 (en) * 2016-05-23 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnect structures by self-aligned approach
US10325861B2 (en) * 2016-09-30 2019-06-18 Intel IP Corporation Methods and structures for dicing integrated circuits from a wafer
DE102017123846B4 (de) * 2017-10-13 2020-03-12 Infineon Technologies Austria Ag Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190155144A1 (en) * 2016-10-10 2019-05-23 Nanjing Cec Panda Lcd Technology Co., Ltd. Mask, stitching exposure method, and display panel having the mask
TW201910906A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 光罩、罩幕及多罩幕多重曝光微影方法
TW201926482A (zh) * 2017-11-30 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US11502043B2 (en) 2022-11-15
CN112420497B (zh) 2024-08-23
US10978404B2 (en) 2021-04-13
CN112420497A (zh) 2021-02-26
US20210057350A1 (en) 2021-02-25
TW202119496A (zh) 2021-05-16
US20230112229A1 (en) 2023-04-13
US20210233863A1 (en) 2021-07-29
US11901306B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
KR102113244B1 (ko) 다중-마스크 다중-노광 리소그래피 및 마스크들
US20110115057A1 (en) Design structure for integrated circuit alignment
CN103165417B (zh) 多层图案化覆盖拆分方法
JP2003241361A (ja) 半導体集積回路装置の製造方法
CN107015446A (zh) 光刻对准标记和用于半导体制造的器件
JP3363799B2 (ja) デバイスの構造部分の配置方法およびデバイス
US12044977B2 (en) Multiple-mask multiple-exposure lithography and masks
US7807343B2 (en) EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach
US7910956B2 (en) Semiconductor device with interface circuit and method of configuring semiconductor devices
CN101908470B (zh) 在半导体装置中形成图案的方法及系统、以及半导体装置
US20140099799A1 (en) Lithography Masks, Systems, and Manufacturing Methods
US20240126174A1 (en) Lithography
TWI761888B (zh) 半導體結構和製造半導體結構的方法
US9983474B2 (en) Photoresist having sensitizer bonded to acid generator
TWI753152B (zh) 光罩以及形成圖案的方法
US7795601B2 (en) Method and apparatus to improve lithography throughput
CN114600231A (zh) 利用划割道图案来减少缺陷的集成电路
US20170005015A1 (en) Monitor process for lithography and etching processes
US20070166650A1 (en) Patterning methods and masks
US8426114B2 (en) L-shaped feature, method of making an L-shaped feature and method of making an L-shaped structure
KR20070001441A (ko) 레티클 및 그 제조 방법
TW202407965A (zh) 製造半導體裝置的方法和半導體裝置
TWI266152B (en) Mask and method of using the same
TWI529779B (zh) 圖案化半導體結構的方法