TWI760907B - 沉積方法及半導體元件 - Google Patents

沉積方法及半導體元件 Download PDF

Info

Publication number
TWI760907B
TWI760907B TW109137591A TW109137591A TWI760907B TW I760907 B TWI760907 B TW I760907B TW 109137591 A TW109137591 A TW 109137591A TW 109137591 A TW109137591 A TW 109137591A TW I760907 B TWI760907 B TW I760907B
Authority
TW
Taiwan
Prior art keywords
silicon
dopant
boron
containing precursor
deposition method
Prior art date
Application number
TW109137591A
Other languages
English (en)
Other versions
TW202134458A (zh
Inventor
艾古特 艾汀
克里希納 尼塔拉
卡希克 加納基拉曼
楊毅
高坦Ｋ 海瑪尼
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202134458A publication Critical patent/TW202134458A/zh
Application granted granted Critical
Publication of TWI760907B publication Critical patent/TWI760907B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/04—Hydrides of silicon
    • C01B33/043—Monosilane
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B35/00—Boron; Compounds thereof
    • C01B35/02—Boron; Borides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/02—Amorphous compounds
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/90—Other properties not specified above

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

沉積方法可以防止或減少沉積的非晶矽膜中可能在高溫下退火之後發生的矽結晶。可以藉由用一種元素摻雜矽來防止矽結晶。該元素可以是硼、碳、或磷。摻雜到大於某個濃度的該元素會防止在高溫及等於或大於30分鐘的持續時間下大量結晶。描述了方法及元件。

Description

沉積方法及半導體元件
本技術與半導體沉積製程相關。更具體而言，本技術與防止沉積的非晶矽層中的矽結晶的方法相關。
藉由在基片表面上產生錯綜複雜地圖案化的材料層的製程使得集成電路成為可能。在基片上產生圖案化的材料需要受控的形成方法及暴露的材料的移除。隨著元件的尺寸繼續縮小，材料均勻性可能影響後續的操作。例如，掩蔽材料的表面均勻性可能影響後續的蝕刻均勻性。
因此，需要可以用來生產高品質的元件及結構的改善的系統及方法。本技術解決了這些及其他的需要。
示例沉積方法可以防止或減少沉積的非晶矽膜中可能在高溫下退火之後發生的矽結晶。可以藉由用一種元素摻雜矽來防止矽結晶。該元素可以是硼、碳、或磷。摻雜到大於某個濃度的該元素會防止在高溫及等於或大於30分鐘的持續時間下大量結晶。
實施例可以包括一種沉積方法。該方法可以包括以下步驟：將含矽前驅物及含摻雜物的前驅物遞送到半 導體處理腔室的處理區域。該摻雜物可以包括硼、碳、或磷。該含摻雜物的前驅物中的摻雜物原子相對於該含摻雜物的前驅物中的摻雜物原子與該含矽前驅物中的矽原子的總和的原子百分比可以是在從5%到40%的範圍中。該方法可以更包括以下步驟：在半導體處理腔室的該處理區域內形成該含矽前驅物及含摻雜物的前驅物的一電漿。該方法也可以包括以下步驟：在設置在該半導體處理腔室的該處理區域內的基片上沉積矽和摻雜物材料。此外，該方法還可以包括以下步驟：執行該矽和摻雜物材料的熱退火以在該基片上形成退火的矽和摻雜物材料。該退火的矽和摻雜物材料可以實質不含結晶矽。
實施例也可以包括一種方法，該方法包括以下步驟：將含矽前驅物及含硼前驅物遞送到半導體處理腔室的處理區域。該含硼前驅物中的硼原子相對於該含硼前驅物中的硼原子與該含矽前驅物中的矽原子的總和的原子百分比可以是在從5%到40%的範圍中。該方法也可以包括以下步驟：在半導體處理腔室的該處理區域內形成該含矽前驅物及該含硼的前驅物的電漿。該方法可以更包括以下步驟：在設置在該半導體處理腔室的該處理區域內的基片上沉積矽和硼材料。此外，該方法還可以包括以下步驟：將該矽和硼材料圖案化以形成圖案化的矽和硼材料。該方法可以更包括以下步驟：在該圖案化的矽和硼材料上藉由原子層沉積來沉積氮化矽材料。並且，該方法可以包括以下步驟：在從650℃到850℃的範圍中的溫度下執行 該圖案化的矽和硼材料的熱退火，以形成退火的矽和硼材料。該退火的矽和硼材料可以實質不含結晶矽。
實施例可以包括一種半導體元件。該元件可以包括基片。該元件也可以包括該基片上的矽和摻雜物材料。該摻雜物可以包括硼、碳、或磷。在該矽和摻雜物材料中，摻雜物原子相對於摻雜物原子與矽原子的總和的原子百分比可以是在從5%到40%的範圍中。該矽和摻雜物材料可以實質不含結晶矽。並且，可以將該矽和摻雜物材料圖案化。此外，該元件還可以包括該矽和摻雜物層上的氮化矽材料。可以在650℃到850℃的溫度下對該氮化矽材料及該矽和摻雜物材料進行退火達至少2小時。
相對於常規的系統及技術，此類技術可以提供許多益處。例如，該等製程可以產生由增加的均勻性所表徵的膜。此外，本技術的實施例的操作可以產生改善的掩模材料，其可以促進處理操作。與以下說明及隨附圖式組合來更詳細地描述這些及其他實施例以及許多它們的優點及特徵。
100:處理腔室
102:腔室主體
103:基片
104:基片支撐件
105:表面
106:蓋組件
108:第一電極
111:電漿分佈調變器
112:氣體分佈器
114:入口
118:孔
120:處理容積
122:第二電極
124:第三電極
126:開口
128:第一調諧電路
130:第一電子感測器
134:第一電子控制器
136:第二調諧電路
138:第二電子感測器
140:第二電子控制器
142:第一電源
144:軸桿
145:箭頭
146:電路
147:軸線
148:濾波器
150:第二電源
152:出口
200:方法
202:方塊
204:方塊
206:方塊
208:方塊
210:方塊
212:方塊
302:基片
306:第一氧化矽層
310:第一矽和摻雜物層
314:第二氧化矽層
318:第二矽和摻雜物層
322:碳硬質掩模層
326:氮化矽層
330:結構
110a:隔離器
110b:隔離器
132A:第一電感器
132B:第二電感器
可以藉由參照說明書及附圖的其餘部分來實現對所揭露的技術的本質及優點的進一步了解。
圖1示出依據本技術的一些實施例的示例性處理腔室的示意橫截面圖。
圖2示出依據本技術的一些實施例的沉積方法中的示例性操作。
圖3A、3B、及3C示出依據本技術的一些實施例的半導體層的處理。
圖4示出依據本技術的一些實施例的沉積的材料的拉曼光譜法結果。
將圖式中的幾個包括作為示意圖。要了解，圖式乃用於說明的用途，且除非具體說明是按比例的，否則不被認為是按比例的。此外，作為示意圖，圖式被提供為協助理解，且與現實的表示相比，可以不包括所有方面或資訊，且可以出於說明的目的而包括誇大的材料。
在附圖中，類似的元件及/或特徵可以具有相同的參考標記。進一步地，可以藉由在參考標記之後加上一個字母來區隔相同類型的各種元件，該字母在類似的元件之間作出區隔。若在本說明書中僅使用第一參考標記，則說明可適用於具有相同第一參考標記的類似元件中的任何一者而不論字母如何。
半導體元件的處理可以包括在高溫下進行退火達數小時。此高溫退火可能導致沉積的半導體層中的進一步反應。例如，可以沉積非晶矽層。在約650℃的溫度下的退火之後，矽中的一些可能結晶。非晶層中的矽的結晶可能帶來處理挑戰。結晶矽可能用與非晶矽不同的速率蝕刻，這可能產生影響後續處理的不均勻性。與結晶矽相比，與矽相鄰的層可能與非晶矽不同地黏著或交互作用。 隨著特性尺度縮小，非晶矽變成結晶的問題變得越來越重要。
已經發現，添加摻雜物(例如硼、碳、或磷)會防止矽大量結晶並保持矽是非晶的。矽中的摻雜濃度可以顯著高於半導體電晶體的源極及汲極區域的矽的摻雜。雖然不希望被理論束縛，但據信，摻雜物原子可以在矽內形成穩定的系統。例如，SiB3相可以在較高的溫度下穩定。此穩定的相可以阻止結晶矽形成。
圖1示出依據本技術的實施例的示例性處理腔室100的橫截面圖。該圖式可以繪示併入本技術的一或更多個方面及/或可以執行依據本技術的實施例的一或更多個操作的系統的概述。腔室100或所執行的方法的額外細節可以在下文進一步描述。腔室100可以用來依據本技術的一些實施例形成膜層，然而要了解，可以在內部可以進行膜形成的任何腔室中類似地執行該等方法。處理腔室100可以包括腔室主體102、設置在腔室主體102內部的基片支撐件104、及與腔室主體102耦接且將基片支撐件104包圍在處理容積120中的蓋組件106。可以通過開口126向處理容積120提供基片103，該開口在常規上可以使用縫閥或門來密封以供進行處理。基片103可以在處理期間位在基片支撐件的表面105上。基片支撐件104可以沿著軸線147如由箭頭145所指示地可旋轉，基片支撐件104的軸桿144可以位於該軸線。或者，可以在沉積製程期間向上升舉基片支撐件104以在必要時旋轉。
可以將電漿分佈調變器111設置在處理腔室100中以控制跨設置在基片支撐件104上的基片103的電漿分佈。電漿分佈調變器111可以包括第一電極108，該第一電極可以設置在腔室主體102附近，且可以將腔室主體102與蓋組件106的其他元件分離。第一電極108可以是蓋組件106的一部分，或可以是單獨的側壁電極。第一電極108可以是環形或環狀的構件，且可以是環形電極。第一電極108可以是處理腔室100的圓周周圍環繞處理容積120的連續環，或如果需要的話可以在選定位置處不連續。第一電極108也可以是有孔的電極(例如有孔環或網狀電極)，或可以是板狀電極(舉例而言，例如輔助氣體分佈器)。
一或更多個隔離器110a、110b(其可以是介電材料，例如陶瓷或金屬氧化物，例如氧化鋁及/或氮化鋁)可以接觸第一電極108及將第一電極108與氣體分佈器112及腔室主體102電氣分離及熱分離。氣體分佈器112可以界定孔118以供將製程前驅物分佈到處理容積120中。氣體分佈器112可以與第一電源142(例如RF產生器、RF電源、DC電源、脈衝式DC電源、脈衝式RF電源、或可以與處理腔室耦接的任何其他電源)耦接。在一些實施例中，第一電源142可以是RF電源。
氣體分佈器112可以是導電的氣體分佈器或不導電的氣體分佈器。氣體分佈器112也可以由導電及不導電的元件所形成。例如，氣體分佈器112的主體可以是 導電的，而氣體分佈器112的面板可以是不導電的。氣體分佈器112可以例如藉由如圖1中所示的第一電源142來供電，或氣體分佈器112在一些實施例中可以與接地耦接。
第一電極108可以與第一調諧電路128耦接，該第一調諧電路可以控制處理腔室100的接地路徑。第一調諧電路128可以包括第一電子感測器130及第一電子控制器134。第一電子控制器134可以是或包括可變電容器或其他的電路構件。第一調諧電路128可以是或包括一或更多個電感器132。第一調諧電路128可以是在處理期間存在於處理容積120中的電漿條件下實現可變或可控阻抗的任何電路。在如所繪示的一些實施例中，第一調諧電路128可以包括並聯耦接在接地與第一電子感測器130之間的第一電路支路及第二電路支路。第一電路支路可以包括第一電感器132A。第二電路支路可以包括與第一電子控制器134串聯耦接的第二電感器132B。可以將第二電感器132B設置在第一電子控制器134與將第一電路支路及第二電路支路連接到第一電子感測器130的節點之間。第一電子感測器130可以是電壓或電流感測器，且可以與第一電子控制器134耦接，該第一電子控制器可以提供對處理容積120內的電漿條件的一定程度的閉環控制。
第二電極122可以與基片支撐件104耦接。可以將第二電極122嵌入在基片支撐件104內或與基片支 撐件104的表面耦接。第二電極122可以是板、有孔的板、網、絲網、或任何其他分佈式的導電構件佈置。第二電極122可以是調諧電極，且可以藉由設置在基片支撐件104的軸桿144中的電路146(例如具有選定電阻(舉例而言，例如50歐姆)的纜線)與第二調諧電路136耦接。第二調諧電路136可以具有第二電子感測器138及第二電子控制器140，該第二電子控制器可以是第二可變電容器。第二電子感測器138可以是電壓或電流感測器，且可以與第二電子控制器140耦接以提供對處理容積120中的電漿條件的進一步控制。
第三電極124(其可以是偏壓電極及/或靜電卡緊電極)可以與基片支撐件104耦接。第三電極可以通過濾波器148(其可以是阻抗匹配電路)與第二電源150耦接。第二電源150可以是DC功率、脈衝式DC功率、RF偏壓功率、脈衝式RF源或偏壓功率、或這些或其他的電源的組合。在一些實施例中，第二電源150可以是RF偏壓功率。
可以將圖1的蓋組件106及基片支撐件104與用於電漿或熱處理的任何處理腔室一起使用。操作時，處理腔室100可以提供對處理容積120中的電漿條件的實時控制。可以將基片103設置在基片支撐件104上，且可以依據任何所需的流動計劃使用入口114使製程氣體流動通過蓋組件106。氣體可以通過出口152離開處理腔室100。電功率可以與氣體分佈器112耦接以在處理容積 120中建立電漿。在一些實施例中，可以使用第三電極124使基片經受電偏壓。
在處理容積120中激勵電漿之後，就可以在電漿與第一電極108之間建立電勢差。也可以在電漿與第二電極122之間建立電勢差。電子控制器134、140可以接著用來調整由兩個調諧電路128及136所表示的接地路徑的流動性質。可以向第一調諧電路128及第二調諧電路136遞送設定點以提供對沉積速率及從中心到邊緣的電漿密度均勻性的獨立控制。在電子控制器可以都是可變電容器的實施例中，電子感測器可以調整可變電容器以獨立地最大化沉積速率及最小化厚度不均勻性。
調諧電路128、136中的每一者均可以具有可變阻抗，該可變阻抗可以使用相應的電子控制器134、140來調整。若電子控制器134、140是可變電容器，則可以將可變電容器中的每一者的電容範圍及第一電感器132A及第二電感器132B的電感選擇為提供一定的阻抗範圍。此範圍可以取決於電漿的頻率及電壓特性，其在每個可變電容器的電容範圍中可以具有最小值。因此，在第一電子控制器134的電容處於最小值或最大值時，第一調諧電路128的阻抗可能是高的，從而造成一種電漿形狀，該電漿形狀在基片支撐件上具有最小的空中或側向覆蓋性。當第一電子控制器134的電容接近最小化第一調諧電路128的阻抗的值時，電漿的空中覆蓋性可以增長到最大，從而有效地覆蓋基片支撐件104的整個工作區域。在 第一電子控制器134的電容偏離最小阻抗設定時，電漿形狀可能從腔室壁收縮且基片支撐件的空中覆蓋性可能下降。第二電子控制器140可以具有類似的效果(增加及減少基片支撐件上方的電漿的空中覆蓋性)，因為第二電子控制器140的電容可以改變。
電子感測器130、138可以用來調諧閉環中的相應電路128、136。取決於所使用的感測器的類型，可以將電流或電壓的設定點安裝在每個感測器中，且感測器可以裝設有控制軟體，該控制軟體決定對每個相應的電子控制器134、140的調整以最小化相對於設定點的偏差。從而，可以在處理期間選定及動態地控制電漿形狀。要了解，雖然前述論述基於可以是可變電容器的電子控制器134、140，但也可以使用具有可調整特性的任何電子元件來提供具有可調整阻抗的調諧電路128及136。
圖2示出在基片上沉積矽和摻雜物材料(silicon-and-dopant material)的方法200。基片可以包括半導體晶圓。半導體晶圓可以包括矽晶圓或絕緣體上矽(SOI)晶圓。基片可以包括半導體晶圓的頂部上的層。這些層可以包括矽層、介電(SiO2、SiN)層、金屬層、金屬氮化物(例如TiN)層、及上述項目的組合。該等層可以被圖案化。
在方塊202處，可以將含矽前驅物及含摻雜物的前驅物遞送到半導體處理腔室的處理區域。可以將處理腔室配置為用於PECVD(電漿增強化學氣相沉積)。與 利用其他沉積製程(包括LPCVD)的情況相比，PECVD可以實現較低百分比的用來避免結晶的摻雜物。摻雜物可以包括硼、碳、或磷。摻雜物可以是原子。摻雜物可以是週期表的硼行(「第III族」)中的原子、碳行(「第IV族」)中除了矽以外的原子、氮行(「第V族」)中的原子、氧行(「第VI族」)中的原子、或氟行(「第VII族」)中的原子(例如氟)。摻雜物也可以排除任何行或本文中所述的任何行中的任何原子。此外，摻雜物還可以是本文中所述的原子組合。舉例而言，摻雜物可以是硼與氟、硼與磷、或硼與碳的組合。含摻雜物的前驅物中的摻雜物相對於含矽前驅物中的矽與含摻雜物的前驅物中的摻雜物的總和的原子百分比可以是在從5%到10%、6%到8%、10%到20%、20%到30%、20%到25%、25%到30%、30%到35%、35%到40%、40%到45%、45%到50%、或大於50%的範圍中。
可以與含矽前驅物及含摻雜物的前驅物一起遞送其他氣體。其他氣體可以包括氬、氦、氮、氨、雙原子氫、或含氫氣體。
在方塊204處，可以形成含矽前驅物及含摻雜物的前驅物的電漿。電漿可以包括遞送到處理腔室的其他氣體。電漿可以是電容耦合電漿或電感耦合電漿。
在方塊206處，可以在基片上沉積矽和摻雜物材料。矽和摻雜物材料可以藉由含矽前驅物與含摻雜物的前驅物的電漿反應來形成。在矽和摻雜物材料中，摻雜物 原子相對於摻雜物原子與矽原子的總和的原子百分比可以是在從5%到40%、5%到10%、6%到8%、10%到20%、20%到30%、20%到25%、25%到30%、30%到35%、或35%到40%、40%到45%、45%到50%、或大於50%的範圍中。
摻雜物可以是硼。矽和摻雜物材料中的硼的原子百分比可以是在從5%到10%、6%到8%、10%到20%、20%到30%、20%到25%、25%到30%、30%到35%、或35%到40%的範圍中。在硼小於閾值百分比的情況下，矽可能結晶，而在該閾值百分比或大於該閾值百分比的情況下，矽可以保持非晶。閾值百分比可以取決於退火溫度及時間而變化。較高的退火溫度可以造成較高的閾值百分比。閾值百分比可以是本文中所揭露的任何百分比。在較高的百分比下，矽和硼材料可能變得更難以在下游操作(例如蝕刻)中處理，因為當矽被蝕刻掉的時候，硼可能不會被移除。可以在30%、35%、或40%的百分比或大於該等百分比的情況下看出蝕刻困難。使用PECVD而不是LPCVD可以具有可調整性及沉積速率的優勢。此外，利用LPCVD，具有45%摻雜物的材料可能在700℃或更高的退火溫度下出現一定量的結晶，但是具有較低摻雜物濃度的PECVD材料可以在相同的溫度下不出現結晶。
在一些實施例中，摻雜物可以是碳。含碳前驅物可以是丙烯(即C3H6)或任何合適的烷烴、烯烴、炴 烴、或烴。矽和摻雜物材料中的碳的原子百分比可以是在從5%到10%、6%到8%、10%到20%、20%到30%、20%到25%、25%到30%、30%到35%、35%到40%、40%到45%、45%到50%、或大於50%的範圍中。在碳小於閾值百分比的情況下，矽可能結晶，而在該閾值百分比或大於該閾值百分比的情況下，矽可以保持非晶。閾值百分比可以取決於退火溫度及時間而變化。較高的退火溫度可以造成較高的閾值百分比。閾值百分比可以是本文中所揭露的任何百分比。針對給定的退火溫度及時間保持非晶的碳的閾值百分比可能比硼的閾值百分比更高。在較高的碳百分比(例如35%或更大)下，矽和碳材料可以與碳化矽類似。與碳相比，將硼作為摻雜物可能是更優選的，因為矽可以在較低的摻雜百分比下保持非晶。
在額外的實施例中，摻雜物可以是磷。含磷前驅物可以包括膦(即PH3)。矽和摻雜物材料中的磷的原子百分比可以是在從5%到10%、6%到8%、10%到20%、20%到30%、20%到25%、25%到30%、30%到35%、35%到40%、40%到45%、45%到50%、或大於50%的範圍中。在磷小於閾值百分比的情況下，矽可能結晶，而在該閾值百分比或大於該閾值百分比的情況下，矽可以保持非晶。閾值百分比可以取決於退火溫度及時間而變化。較高的退火溫度可以造成較高的閾值百分比。閾值百分比可以是本文中所揭露的任何百分比。針對給定的退火溫度及時間保持非晶的碳的閾值百分比可能 比硼的閾值百分比更高。與磷相比，將硼作為摻雜物可能是更優選的，因為矽可以在較低的摻雜百分比下保持非晶。較高的摻雜物水平可能引入下游處理的額外困難(例如缺陷、線緣粗糙、顆粒)。
可以從處理腔室移除基片及矽和摻雜物材料。可以將基片及矽和摻雜物材料移動到用於另一個操作(例如光刻、蝕刻、沉積、退火)的設備。
在方塊208處，可以將矽和摻雜物材料圖案化以形成圖案化的矽和摻雜物材料。方塊208處的虛線框指示該方塊在方法200中是可選的。圖案化可以包括蝕刻以形成溝槽及/或導孔。圖案化可以包括合適的光刻及蝕刻操作。
在方塊210處，可以將氮化矽材料沉積於矽和摻雜物材料上。方塊210處的虛線框指示該方塊在方法200中是可選的。沉積可以藉由原子層沉積來進行。沉積氮化矽可以在方塊212中執行熱退火之前進行。沉積氮化矽材料可以在圖案化的矽和摻雜物材料的頂部上進行。可以保形地或實質保形地沉積氮化矽材料。
在方塊212處，可以執行矽和摻雜物材料的熱退火以形成實質不含結晶矽的退火的矽和摻雜物材料。在實施例中，實質不含結晶矽可以意指小於3%、小於2%、小於1%、小於0.5%、或0%的結晶矽。實質不含結晶矽的矽和摻雜物材料指的是在沉積矽和摻雜物材料時所形成的連續的矽和摻雜物層中的任何材料。實質不含結晶矽 的矽和摻雜物材料指的不是矽層的可能在矽的結晶部分之間包括一些非晶區段的部分。
可以在至少635℃的溫度下執行退火。在一些實施例中，退火可以在從635℃到650℃、650℃到700℃、700℃到750℃、750℃到800℃、800℃到850℃、或大於850℃的溫度下進行。退火的持續時間可以為至少30分鐘。退火的持續時間可以為從30分鐘到1小時、從1小時到2小時、從2小時到3小時、從3小時到4小時、或大於4小時。
退火的矽和摻雜物材料在520cm-1下或520cm-1的5%內可以不顯示拉曼光譜峰。520cm-1下的峰可以指示結晶矽的存在。退火的矽和摻雜物材料在480cm-1下或480cm-1的5%內可以顯示峰。約480cm-1下的寬峰可以指示非晶矽的存在。指示結晶的520cm-1下的峰比指示非晶矽的480cm-1下的寬峰更尖銳(更高且更窄)。
圖2中所示的方法可以包括硼作為摻雜物。例如，方法可以包括以下步驟：將含矽前驅物及含硼前驅物遞送到半導體處理腔室的處理區域。方法也可以包括以下步驟：在半導體處理腔室的處理區域內形成含矽前驅物及含硼前驅物的電漿。含矽前驅物可以包括矽烷。含硼前驅物可以包括乙硼烷。方法可以更包括以下步驟：在設置在半導體處理腔室的處理區域內的基片上沉積矽和硼材料。在矽和硼材料中，硼原子相對於硼原子與矽原子的總 和的原子百分比可以是在從5%到40%的範圍中。可以將矽和硼材料圖案化以形成圖案化的矽和硼材料。此外，方法還可以包括以下步驟：在圖案化的矽和硼材料上藉由原子層沉積來沉積氮化矽材料。
本技術的實施例可以包括半導體元件。元件可以包括基片。元件可以更包括基片上的矽和摻雜物材料。摻雜物可以包括硼、碳、或磷。在矽和摻雜物材料中，摻雜物原子相對於摻雜物原子與矽原子的總和的原子百分比可以是在5%到40%的範圍或本文中所述的任何範圍中。矽和摻雜物材料可以不含結晶矽。可以將矽和摻雜物材料圖案化。氮化矽材料可以位在矽和摻雜物層上。可以在650℃到750℃的溫度或本文中所述的任何溫度下對氮化矽材料及矽和摻雜物材料進行退火。可以對氮化矽材料及矽和摻雜物材料進行退火達至少2小時或本文中所述的任何持續時間。
氮化矽下方及基片上方的任何材料均可以不含結晶矽。基片上方及氮化矽材料下方的矽可以是非晶的。
在一些實施例中，半導體元件可以包括矽和摻雜物材料的多個層。半導體元件可以包括氮化矽材料的多個層。
圖3A、圖3B、及圖3C示出使用矽和摻雜物材料的多個層的製程流程的示例。在圖3A中，層可以位於基片302上。基片302可以是本文中所述的任何基片。 第一氧化矽層306可以位在基片302的頂部上。第一矽和摻雜物層310可以位在第一氧化矽層306的頂部上。第二氧化矽層314可以位在第一矽和摻雜物層310的頂部上。第二矽和摻雜物層318可以位在第二氧化矽層314的頂部上。可以將碳硬質掩模層322圖案化在第二矽和摻雜物層318的頂部上。
第一矽和摻雜物層310及第二矽和摻雜物層318可以包括非晶矽且排除結晶矽。第一矽和摻雜物層310及第二矽和摻雜物層318可以藉由本文中所揭露的任何方法來形成，包括方法200。圖3A中的層被示為直接接觸相鄰的層。在一些實施例中，中間層可以介於圖3A中所示的層之間。
在圖3B中，沉積氮化矽層326。氮化矽層326可以藉由原子層沉積來沉積。可以將氮化矽層326保形地或實質保形地沉積在碳硬質掩模層322上方。
圖3C示出在進一步蝕刻碳硬質掩模層322、第二矽和摻雜物層318、氮化矽層326、及第二氧化矽層314之後的層。第二矽和摻雜物層318用作第二氧化矽層314的掩模。若第二矽和摻雜物層318包括結晶矽或太高的摻雜物濃度，則第二矽和摻雜物層318可能不被均勻地蝕刻。例如，結晶矽可能導致更大的線緣粗糙度，而太高的摻雜物濃度可能導致造成蝕刻結構的邊緣上的粗糙的摻雜物顆粒。第二氧化矽層314已被圖案化以形成結構330。可以將第一氧化矽層306及第二矽和摻雜物層310 進一步圖案化。可以將結構330用作下伏層的進一步處理的掩膜。
圖4示出不同的硼摻雜水平的拉曼光譜法結果。任意單位的強度示於y軸線上，而用cm-1為單位的波數示於x軸線上。示出了用kcp(千計數每秒)為單位的不同硼計數的光譜。藉由x-射線螢光(XRF)所測量到的較高的硼計數指示層中的硼百分比較高。示出了54、40、28、13、及11kcp的光譜。在使用XRF設置的情況下，54kcp的計數為約53%的硼。43kcp的計數為約43%的硼。28kcp的計數為約35%的硼。此外，還包括了在不摻雜硼且在550℃下沉積的情況下的非晶矽的結果。非晶矽及矽和硼層都在650℃下退火達30分鐘。層的厚度為3kÅ或3.5kÅ。
非晶矽、11kcp的硼、及13kcp的硼的試樣顯示520cm-1下的尖銳峰。此波長與結晶矽相關聯。相反地，28kcp的硼、40kcp的硼、及54kcp的硼的試樣不顯示520cm-1下的峰。28kcp的硼、40kcp的硼、及54kcp的硼顯示480cm-1下較寬的峰，其與非晶矽相關聯。
圖4顯示，矽中較低百分比的硼及沒有硼的非晶矽在進行650℃下的退火達30分鐘之後結晶。圖4也顯示，較高百分比的硼在進行650℃下的退火達30分鐘之後不結晶。
也利用在650℃下達4小時的退火測試了硼摻雜的矽。再次地，較高的硼計數防止大量結晶且維持非晶矽層。具有7.5kcp及更小的硼計數(氣體中4.2原子百分比的硼(相對於硼與矽的總和))的試樣結晶了。具有8.6kcp及更大的硼計數(氣體中5.6%)的試樣保持非晶。
進一步利用在750℃下達2小時的退火測試了硼摻雜的矽。具有11kcp及更小的硼計數(氣體中8.3%)的試樣結晶了。具有12.9kcp及更大的硼計數(氣體中10.9%)的試樣保持非晶。也測試了額外的退火溫度及持續時間，包括750℃達6小時。
在前述說明中，出於解釋的目的，已經闡述了許多細節以提供對本技術的各種實施例的了解。然而，本領域中的技術人員將理解，可以在沒有這些細節中的一些的情況下或在有額外的細節的情況下實行某些實施例。
在已經揭露了幾個實施例的情況下，本領域中的技術人員將認可，在不脫離實施例的精神的情況下，可以使用各種變體、替代構造、及等效物。此外，未描述許多眾所周知的製程及構件以避免不必要地模糊了本技術。因此，不應將以上說明視為限制了本技術的範圍。此外，可能將方法或製程描述為是有順序的或分步驟的，但要了解，可以並行地或用與所列出的順序不同的順序執行操作。
若提供了值的範圍，則應了解，除非上下文另有明確指出，否則也具體揭露了該範圍的上限與下限之間的每個中介的值(達下限的單位的最小分數)。包括了任何陳述的值之間的任何較窄的範圍或陳述的範圍中的未陳述的中介值以及該陳述的範圍中的任何其他陳述的值或中介值。可以將那些較小範圍的上限及下限獨立地在範圍中包括或排除，且將限值中的任一者或兩者包括在較小範圍中或不將該等限值包括在較小範圍中的每個範圍也被包括在本技術內(受制於陳述的範圍中的任何具體排除的限值)。若陳述的範圍包括限值中的一或兩者，則也包括了排除那些所包括的限值中的任一者或兩者的範圍。
如本文中及隨附請求項中所使用的，除非上下文另有明確指出，否則單數形式「一」及「該」包括了複數的指稱。因此，例如，對於「一種前驅物」的指稱包括了複數種此類的前驅物，而對於「該層」的指稱包括了對一或更多個層及其由本領域中的技術人員所已知的等效物的指稱等等。
並且，用詞「包括」及「包含」在被用在此說明書中及以下請求項中時，旨在指定陳述的特徵、整數、元件、或操作的存在，但該等用詞並不排除一或更多個其他的特徵、整數、元件、操作、行動、或群組的存在或添加。
330:結構

Claims (15)

  1. 一種沉積方法，包括以下步驟：將一含矽前驅物及一含摻雜物的前驅物遞送到一半導體處理腔室的一處理區域，其中：該摻雜物包括硼、碳或磷，且該含摻雜物的前驅物中的摻雜物原子相對於該含摻雜物的前驅物中的摻雜物原子與該含矽前驅物中的矽原子的總和之原子百分比是在從5%到40%的範圍中；在該半導體處理腔室的該處理區域內形成該含矽前驅物及該含摻雜物的前驅物的一電漿；在設置在該半導體處理腔室的該處理區域內的一基片上沉積一矽和摻雜物材料；及執行該矽和摻雜物材料的一熱退火以在該基片上形成一退火的矽和摻雜物材料，該退火的矽和摻雜物材料實質不含結晶矽。
  2. 如請求項1所述的沉積方法，其中：該摻雜物是硼，且該原子百分比是在從6%到30%的範圍中。
  3. 如請求項1所述的沉積方法，其中該摻雜物是碳。
  4. 如請求項1所述的沉積方法，其中該摻雜物是磷。
  5. 如請求項1所述的沉積方法，其中執行該矽和摻雜物材料的該熱退火包括以下步驟：在至少635℃的一溫度下執行該熱退火達至少30分鐘。
  6. 如請求項5所述的沉積方法，其中執行該矽和摻雜物材料的該熱退火包括以下步驟：在從650℃到750℃的範圍中的一溫度下執行該熱退火。
  7. 如請求項5所述的沉積方法，其中執行該熱退火持續至少2小時。
  8. 如請求項1所述的沉積方法，其中該退火的矽和摻雜物材料不顯示520cm-1下的一拉曼光譜峰。
  9. 如請求項1所述的沉積方法，其中該退火的矽和摻雜物材料顯示480cm-1下的一拉曼光譜峰。
  10. 如請求項1所述的沉積方法，更包括以下步驟：在執行該熱退火之前，在該矽和摻雜物材料上藉由原子層沉積來沉積一氮化矽材料。
  11. 如請求項10所述的沉積方法，更包括以下步驟：在沉積該氮化矽材料之前，將該矽和摻雜物材料圖案化。
  12. 如請求項10所述的沉積方法，其中該氮化矽材料下方及該基片上方的任何材料均實質不含結晶矽。
  13. 一種沉積方法，包括以下步驟：將一含矽前驅物及一含硼前驅物遞送到一半導體處理腔室的一處理區域，其中該含硼前驅物中的硼原子 相對於該含硼前驅物中的硼原子與該含矽前驅物中的矽原子的總和之原子百分比是在從5%到40%的範圍中；在該半導體處理腔室的該處理區域內形成該含矽前驅物及該含硼的前驅物的一電漿；在設置在該半導體處理腔室的該處理區域內的一基片上沉積一矽和硼材料；將該矽和硼材料圖案化以形成一圖案化的矽和硼材料；在該圖案化的矽和硼材料上藉由原子層沉積來沉積一氮化矽材料；在從650℃到750℃的範圍中的一溫度下執行該圖案化的矽和硼材料的一熱退火以形成一退火的矽和硼材料，該退火的矽和硼材料實質不含結晶矽。
  14. 如請求項13所述的方法，其中：該含矽前驅物包括矽烷，且該含硼前驅物包括乙硼烷。
  15. 一種半導體元件，包括：一基片；一矽和摻雜物材料，位於該基片上，其中：該摻雜物包括硼、碳或磷，在該矽和摻雜物材料中，摻雜物原子相對於摻雜物原子與矽原子的總和之原子百分比是在從5%到40%的範圍中， 該矽和摻雜物材料實質不含結晶矽，且該矽和摻雜物材料被圖案化；及一氮化矽材料，位在該矽和摻雜物層上，其中：在650℃到750℃的一溫度下對該氮化矽材料及該矽和摻雜物材料進行退火達至少2小時。
TW109137591A 2019-11-01 2020-10-29 沉積方法及半導體元件 TWI760907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962929365P 2019-11-01 2019-11-01
US62/929,365 2019-11-01

Publications (2)

Publication Number Publication Date
TW202134458A TW202134458A (zh) 2021-09-16
TWI760907B true TWI760907B (zh) 2022-04-11

Family

ID=75686999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137591A TWI760907B (zh) 2019-11-01 2020-10-29 沉積方法及半導體元件

Country Status (6)

Country Link
US (1) US11827514B2 (zh)
JP (1) JP2023501297A (zh)
KR (1) KR102606651B1 (zh)
CN (1) CN114830294A (zh)
TW (1) TWI760907B (zh)
WO (1) WO2021086822A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201821637A (zh) * 2016-07-29 2018-06-16 美商蘭姆研究公司 用於半導體圖案化應用之摻雜的原子層沉積膜
CN109643639A (zh) * 2016-09-13 2019-04-16 应用材料公司 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410090B1 (en) 1998-09-29 2002-06-25 Applied Materials, Inc. Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
US6815077B1 (en) * 2003-05-20 2004-11-09 Matrix Semiconductor, Inc. Low temperature, low-resistivity heavily doped p-type polysilicon deposition
US20070212861A1 (en) * 2006-03-07 2007-09-13 International Business Machines Corporation Laser surface annealing of antimony doped amorphized semiconductor region
KR100898581B1 (ko) * 2007-08-30 2009-05-20 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법
US7927928B2 (en) 2008-01-16 2011-04-19 Cadence Design Systems, Inc. Spacer double patterning for lithography operations
US7977246B2 (en) * 2008-04-25 2011-07-12 Applied Materials, Inc. Thermal annealing method for preventing defects in doped silicon oxide surfaces during exposure to atmosphere
US20130157466A1 (en) * 2010-03-25 2013-06-20 Keith Fox Silicon nitride films for semiconductor device applications
US10453685B2 (en) * 2017-03-31 2019-10-22 Asm Ip Holding B.V. Forming semiconductor device by providing an amorphous silicon core with a hard mask layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201821637A (zh) * 2016-07-29 2018-06-16 美商蘭姆研究公司 用於半導體圖案化應用之摻雜的原子層沉積膜
CN109643639A (zh) * 2016-09-13 2019-04-16 应用材料公司 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺

Also Published As

Publication number Publication date
WO2021086822A1 (en) 2021-05-06
KR102606651B1 (ko) 2023-11-24
TW202134458A (zh) 2021-09-16
US20210130174A1 (en) 2021-05-06
KR20220091550A (ko) 2022-06-30
JP2023501297A (ja) 2023-01-18
US11827514B2 (en) 2023-11-28
CN114830294A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US11939674B2 (en) Methods to reduce material surface roughness
TWI760907B (zh) 沉積方法及半導體元件
TWI794691B (zh) 高硼含量硬遮罩材料及其形成方法
US20210040607A1 (en) Modified stacks for 3d nand
US11355354B1 (en) Thermal deposition of doped silicon oxide
US11676813B2 (en) Doping semiconductor films
US11935751B2 (en) Boron nitride for mask patterning
US20230090426A1 (en) Germanium and silicon stacks for 3d nand
US11830734B2 (en) Thermal deposition of silicon-germanium
US20240331975A1 (en) Densified seam-free silicon gap fill processes
US11894228B2 (en) Treatments for controlling deposition defects
US20240234128A1 (en) Directional selective fill for silicon gap fill processes
US20220216048A1 (en) Doped silicon nitride for 3d nand
US20230051200A1 (en) Seam-free gapfill deposition
US20230309300A1 (en) Electrical improvements for 3d nand
US20230298892A1 (en) Ion implantation for reduced hydrogen incorporation in amorphous silicon
WO2023215301A1 (en) Silicon-and-carbon-containing materials with low dielectric constants