CN114830294A - 抗结晶的基于非晶硅的膜 - Google Patents

Abstract

沉积方法可以防止或减少沉积的非晶硅膜中可能在高温下退火之后发生的硅结晶。可以通过利用元素掺杂硅来防止硅结晶。所述元素可以是硼、碳、或磷。掺杂所述元素到大于某个浓度会防止在高温和等于或大于30分钟的持续时间下大量结晶。描述了方法和装置。

Description

抗结晶的基于非晶硅的膜

相关申请的交叉引用

本申请要求于2019年11月1日提交的美国专利申请第62/929,365号的优先权，出于所有目的该申请的内容通过引用整体并入本文。

技术领域

本技术涉及半导体沉积工艺。更具体地，本技术涉及防止硅在沉积的非晶硅层中结晶的方法。

背景技术

通过在基板表面上产生错综复杂的图案化材料层的工艺可能制成集成电路。在基板上产生图案化材料需要对暴露的材料的受控的形成和移除方法。随着器件的尺寸继续缩小，材料均匀性可能影响后续的操作。例如，掩模材料的表面均匀性可能影响后续的蚀刻均匀性。

因此，需要可以用来生产高质量的器件和结构的改善的系统和方法。本技术解决了这些及其他的需要。

发明内容

示例沉积方法可以防止或减少沉积的非晶硅膜中可能在高温下退火之后发生的硅结晶。可以通过利用元素掺杂硅来防止硅结晶。所述元素可以是硼、碳、或磷。掺杂所述元素到大于某个浓度会防止在高温和等于或大于30分钟的持续时间下大量结晶。

实施例可以包括一种沉积方法。所述方法可以包括：将含硅前驱物和含掺杂物前驱物递送到半导体处理腔室的处理区域。所述掺杂物可以包括硼、碳、或磷。所述含掺杂物前驱物中的掺杂物原子相对于所述含掺杂物前驱物中的掺杂物原子与所述含硅前驱物中的硅原子的总和的原子百分比可以在从5％到40％的范围中。所述方法可以进一步包括：在半导体处理腔室的所述处理区域内形成所述含硅前驱物与含掺杂物前驱物的等离子体。所述方法还可以包括：在设置在所述半导体处理腔室的所述处理区域内的基片上沉积硅和掺杂物材料。此外，所述方法可以包括：对所述硅与掺杂物材料执行热退火以在所述基板上形成经退火的硅与掺杂物材料。所述经退火的硅与掺杂物材料可以基本上不含结晶硅。

实施例也可以包括一种方法，所述方法包括：将含硅前驱物和含硼前驱物递送到半导体处理腔室的处理区域。所述含掺杂物前驱物中的掺杂物原子相对于所述含掺杂物前驱物中的掺杂物原子与所述含硅前驱物中的硅原子的总和的原子百分比可以在从5％到40％的范围中；所述方法还可以包括：在半导体处理腔室的所述处理区域内形成所述含硅前驱物与所述含硼前驱物的等离子体。所述方法可以进一步包括：在设置在所述半导体处理腔室的所述处理区域内的基片上沉积硅与硼材料。此外，所述方法可以包括：将所述硅与硼材料图案化以形成经图案化的硅与硼材料。所述方法可以进一步包括：在所述图案化的硅与硼材料上通过原子层沉积来沉积氮化硅材料。此外，所述方法可以包括：在从650℃到850℃的范围中的温度下对所述经图案化的硅与硼材料执行热退火，以形成经退火的硅与硼材料。所述经退火的硅与硼材料可以基本上不含结晶硅。

实施例可以包括一种半导体器件。所述器件可以包括基板。所述元件也可以包括所述基板上的硅与掺杂物材料。所述掺杂物可以包括硼、碳、或磷。在所述硅与掺杂物材料中，掺杂物原子相对于掺杂物原子与硅原子的总和的原子百分比可以在从5％到40％的范围中。所述硅与掺杂物材料可以基本上不含结晶硅。此外，可以将所述硅与掺杂物材料图案化。附加地，所述器件可以包括所述硅与掺杂物层上的氮化硅材料。可以在650℃到850℃的温度下对所述氮化硅材料和所述硅与掺杂物材料退火达至少2小时。

相对于常规的系统及技术，此类技术可以提供许多益处。例如，所述工艺可以产生由增加的均匀性所表征的膜。此外，本技术的实施例的操作可以产生可以促进处理操作的改善的掩模材料。结合以下描述和所附附图来更详细地描述这些和其他实施例以及许多它们的优点及特征。

附图说明

可以通过参照说明书的其余部分和附图来实现对所公开的技术的本质及优点的进一步了解。

图1示出了根据本技术的一些实施例的示例性处理腔室的示意性横截面图。

图2示出了根据本技术的一些实施例的沉积方法中的示例性操作。

图3A、图3B和图3C示出了根据本技术的一些实施例的半导体层的处理。

图4示出了根据本技术的一些实施例的沉积的材料的拉曼光谱结果。

附图中的若干附图被包括作为示意图。应当了解，附图用于说明性目的，并且除非具体说明是按比例的，否则这些附图不被认为是按比例的。附加地，作为示意图，附图被提供以协助理解，并且与现实的表示相比可以不包括所有方面或信息，并且可以出于说明性目的而包括被放大的材料。

在附图中，类似的部件和/或特征可以具有相同的参考标记。进一步地，可以通过在参考标记之后加上字母来区分相同类型的各种部件，所述字母在类似的部件之间作出区分。如果在本说明书中仅使用第一参考标记，则描述可适用于具有相同第一参考标记而不论字母如何的类似部件中的任何一者。

具体实施方式

半导体器件的处理可以包括在高温下退火达数小时。此高温退火可能导致沉积的半导体层中的进一步反应。例如，可以沉积非晶硅层。在约650℃的温度下的退火之后，硅中的一些可能结晶。硅在非晶层中的结晶可能带来处理挑战。结晶硅可以与非晶硅不同的速率蚀刻，这可能产生影响后续处理的非均匀性。与硅相邻的层可以与结晶硅不同的方式与非晶硅粘着或交互作用。随着特性尺寸缩小，非晶硅变成结晶的问题变得越来越重要。

已经发现，添加掺杂物(诸如硼、碳、或磷)会防止硅大量结晶并且保持硅是非晶的。硅中的掺杂浓度可以显著高于半导体晶体管的源极和漏极区域的硅的掺杂浓度。虽然不希望被理论束缚，但据信，掺杂物原子可以在硅内形成稳定的系统。例如，SiB₃相可以在较高的温度下稳定。此稳定的相可以阻止结晶硅形成。

图1示出了根据本技术的实施例的示例性处理腔室100的横截面图。所述附图可以示出并入本技术的一个或多个方面和/或可以执行根据本技术的实施例的一个或多个操作的系统的概览。腔室100或所执行的方法的附加细节可以在下文进一步描述。腔室100可用于根据本技术的一些实施例形成膜层，然而应当了解，可以在内部可以进行膜形成的任何腔室中类似地执行所述方法。处理腔室100可以包括腔室主体102、设置在腔室主体102内部的基板支撑件104和与腔室主体102耦接并且将基板支撑件104包围在处理容积120中的盖组件106。可以穿过开口126向处理容积120提供基板103，所述开口在常规上可以使用狭缝阀或门来密封以供进行处理。基板103可以在处理期间安放在基板支撑件的表面105上。如由箭头145所指示的，基板支撑件104可以沿着轴线147是可旋转的，基板支撑件104的轴杆144可以位于所述轴线。替代地，可以在沉积过程期间向上升举基板支撑件104以在必要时旋转。

可以将等离子体分布调制器111设置在处理腔室100中以控制跨设置在基板支撑件104上的基板103的等离子体分布。等离子体分布调变器111可以包括第一电极108，所述第一电极108可以设置在腔室主体102附近，并且可以将腔室主体102与盖组件106的其他部件分离。第一电极108可以是盖组件106的一部分，或可以是单独的侧壁电极。第一电极108可以是环形构件或环状构件，并且可以是环电极。第一电极108可以是环绕处理容积120的处理腔室100的圆周周围的连续环，或如果需要的话可以在选定位置处不连续。第一电极108也可以是穿孔电极(诸如穿孔环或网状电极)，或可以是板状电极(诸如，例如辅助气体分布器)。

一个或多个隔离器110a、110b(其可以是介电材料，诸如陶瓷或金属氧化物(例如氧化铝和/或氮化铝))可以接触第一电极108并且将第一电极108与气体分布器112和腔室主体102电气分离及热分离。气体分布器112可以限定用于将工艺前驱物分布到处理容积120中的孔118。气体分布器112可以与第一电源142(例如RF发生器、RF功率源、DC功率源、脉冲DC功率源、脉冲RF功率源或可以与处理腔室耦接的任何其他功率源)耦接。在一些实施例中，第一电源142可以是RF功率源。

气体分布器112可以是导电气体分布器或非导电气体分布器。气体分布器112也可以由导电部件和非导电部件形成。例如，气体分布器112的主体可以是导电的，而气体分布器112的面板可以是非导电的。气体分布器112可以诸如由如图1中所示的第一电源142来供电，或气体分布器112在一些实施例中可以与接地耦接。

第一电极108可以与第一调谐电路128耦接，所述第一调谐128电路可以控制处理腔室100的接地路径。第一调谐电路128可以包括第一电子传感器130和第一电子控制器134。第一电子控制器134可以是可变电容器或其他电路元件或者包括可变电容器或其他电路元件。第一调谐电路128可以是一个或多个电感器132或者包括一个或多个电感器132。第一调谐电路128可以是在处理期间在存在于处理容积120中的等离子体条件下实现可变或可控阻抗的任何电路。在如所示出的一些实施例中，第一调谐电路128可以包括并联耦接在接地与第一电子传感器130之间的第一电路支路和第二电路支路。第一电路支路可以包括第一电感器132A。第二电路支路可以包括与第一电子控制器134串联耦接的第二电感器132B。第二电感器132B可被设置在第一电子控制器134与将第一电路支路和第二电路支路二者连接到第一电子传感器130的节点之间。第一电子传感器130可以是电压传感器或电流传感器，并且可以与第一电子控制器134耦接，所述第一电子控制器134可以提供对处理容积120内的等离子体条件的一定程度的闭环控制。

第二电极122可以与基板支撑件104耦接。可以将第二电极122嵌入在基板支撑件104内或与基板支撑件104的表面耦接。第二电极122可以是板、穿孔板、网孔、金属丝网屏或任何其他导电元件的分布式布置。第二电极122可以是调谐电极，并且可以通过设置在基板支撑件104的轴杆144中的导管146(例如具有选定电阻(诸如，例如50欧姆)的缆线)与第二调谐电路136耦接。第二调谐电路136可以具有第二电子传感器138和第二电子控制器140，所述第二电子控制器140可以是第二可变电容器。第二电子传感器138可以是电压传感器或电流传感器，并且可以与第二电子控制器140耦接以提供对处理容积120中的等离子体条件的进一步控制。

第三电极124(其可以是偏压电极和/或静电吸附电极)可以与基板支撑件104耦接。第三电极可以通过滤波器148(其可以是阻抗匹配电路)与第二电源150耦接。第二电源150可以是DC功率、脉冲DC功率、RF偏压功率、脉冲RF源或偏压功率或者这些或其他功率源的组合。在一些实施例中，第二电源150可以是RF偏压功率。

可以将图1的盖组件106和基板支撑件104与用于等离子体或热处理的任何处理腔室一起使用。在操作中，处理腔室100可以提供对处理容积120中的等离子体条件的实时控制。可以将基板103设置在基板支撑件104上，并且可以根据任何期望的流动计划使用入口114使工艺气体流动穿过盖组件106。气体可以穿过出口152离开处理腔室100。电功率可以与气体分布器112耦接以在处理容积120中建立等离子体。在一些实施例中，可以使用第三电极124使基板经受电偏压。

在对处理容积120中的等离子体通电之后，就可以在等离子体与第一电极108之间建立电势差。还可以在等离子体与第二电极122之间建立电势差。电子控制器134、140可随后被用于调整由两个调谐电路128和136所表示的接地路径的流动性质。可以向第一调谐电路128和第二调谐电路136递送设定点以提供对沉积速率和等离子体从中心到边缘的密度均匀性的独立控制。在电子控制器可以都是可变电容器的实施例中，电子传感器可以调整可变电容器以独立地使沉积速率最大化并且使厚度不均匀性最小化。

调谐电路128、136中的每一者可以具有可变阻抗，所述可变阻抗可以使用相应的电子控制器134、140来调整。在电子控制器134、140是可变电容器的情况下，可以将可变电容器中的每一者的电容范围以及第一电感器132A和第二电感器132B的电感选择为提供阻抗范围。此范围可以取决于等离子体的频率及电压特性，所述等离子体的频率及电压特性在每个可变电容器的电容范围中可以具有最小值。因此，在第一电子控制器134的电容处于最小值或最大值时，第一调谐电路128的阻抗可能是高的，从而造成等离子体在基板支撑件上具有最小的空中覆盖或侧向覆盖的形状。当第一电子控制器134的电容接近使第一调谐电路128的阻抗最小化的值时，等离子体的空中覆盖可以增长到最大，从而有效地覆盖基板支撑件104的整个工作区域。在第一电子控制器134的电容偏离最小阻抗设定时，等离子体形状可能从腔室壁收缩并且基板支撑件的空中覆盖可能下降。第二电子控制器140可以具有类似的效果：因为第二电子控制器140的电容可以改变而增大和减小基板支撑件上方的等离子体的空中覆盖。

电子传感器130、138可以用来调谐闭合环路中的相应电路128、136。取决于所使用的传感器的类型，可以将电流或电压的设定点安装在每个传感器中，并且传感器可以设置有控制软件，所述控制软件确定对每个相应的电子控制器134、140的调整，以使相对于设定点的偏差最小化。因此，可以在处理期间选定并动态地控制等离子体形状。要了解，虽然前述讨论基于可以是可变电容器的电子控制器134、140，但也可以使用具有可调整特性的任何电子部件来提供具有可调整阻抗的调谐电路128和136。

图2示出了在基板上沉积硅与掺杂物材料(silicon-and-dopant material)的方法200。基板可以包括半导体晶片。半导体晶片可以包括硅晶片或绝缘体上硅(SOI)晶片。基板可以包括半导体晶片的顶部上的层。这些层可以包括硅层、介电(SiO₂、SiN)层、金属层、金属氮化物(例如TiN)层和它们的组合。所述层可以被图案化。

在框202处，可以将含硅前驱物和含掺杂物的前驱物递送到半导体处理腔室的处理区域。可以将处理腔室配置为用于PECVD(等离子体增强化学气相沉积)。与利用其他沉积工艺(包括LPCVD)的情况相比，PECVD可以允许较低百分比的掺杂物以避免结晶。掺杂物可以包括硼、碳、或磷。掺杂物可以是原子。掺杂物可以是周期表的硼列(“第III族”)中的原子、碳列(“第IV族”)中除了硅以外的原子、氮列(“第V族”)中的原子、氧列(“第VI族”)中的原子、或氟列(“第VII族”)中的原子(例如氟)。掺杂物也可以排除任何列或本文中所述的任何列中的任何原子。此外，掺杂物还可以是本文中所述的原子组合。例如，掺杂物可以是硼与氟、硼与磷或硼与碳的组合。含掺杂物前驱物中的掺杂物相对于含硅前驱物中的硅与含掺杂物前驱物中的掺杂物的总和的原子百分比可以在从5％到10％、6％到8％、10％到20％、20％到30％、20％到25％、25％到30％、30％到35％、35％到40％、40％到45％、45％到50％、或大于50％的范围中。

其他气体可以与含硅前驱物和含掺杂物前驱物一起递送。其他气体可以包括氩、氦、氮、氨、双原子氢、或含氢气体。

在框204处，可以形成含硅前驱物与含掺杂物前驱物的等离子体。等离子体可以包括递送到处理腔室的其他气体。等离子体可以是电容耦合的等离子体或电感耦合的等离子体。

在框206处，可以在基板上沉积硅与掺杂物材料。硅与掺杂物材料可以通过含硅前驱物与含掺杂物前驱物的等离子体反应来形成。在硅与掺杂物材料中，掺杂物原子相对于掺杂物原子与硅原子的总和的原子百分比可以在从5％到40％、5％到10％、6％到8％、10％到20％、20％到30％、20％到25％、25％到30％、30％到35％、或35％到40％、40％到45％、45％到50％、或大于50％的范围中。

掺杂物可以是硼。硅与掺杂物材料中的硼的原子百分比可以在从5％到10％、6％到8％、10％到20％、20％到30％、20％到25％、25％到30％、30％到35％、或35％到40％的范围中。在硼小于阈值百分比的情况下，硅可能结晶，而在硼等于所述阈值百分比或大于所述阈值百分比的情况下，硅可以保持非晶。阈值百分比可以取决于退火温度和时间而变化。较高的退火温度可以导致较高的阈值百分比。阈值百分比可以是本文中所公开的任何百分比。在较高的百分比下，硅与硼材料可能变得更难以在下游操作(例如蚀刻)中处理，因为当硅被蚀刻掉的时候，硼可能不会被移除。蚀刻困难可能在30％、35％、或40％的百分比或大于所述百分比的情况下被看出。使用PECVD而不是LPCVD可以在可调整性及沉积速率方面具有优势。此外，利用LPCVD，具有45％掺杂物的材料可能在700℃或更高的退火温度下出现一定量的结晶，但是具有较低掺杂物浓度的PECVD材料可在相同的温度下不出现结晶。

在一些实施例中，掺杂物可以是碳。含碳前驱物可以是丙烯(即C₃H₆)或任何合适的烷烃、烯烃、炴烃或碳氢化合物。硅与掺杂物材料中的碳原子百分比可以在从5％到10％、6％到8％、10％到20％、20％到30％、20％到25％、25％到30％、30％到35％、35％到40％、40％到45％、45％到50％、或大于50％的范围中。在碳小于阈值百分比的情况下，硅可能结晶，而在碳等于所述阈值百分比或大于所述阈值百分比的情况下，硅可以保持非晶。阈值百分比可以取决于退火温度和时间而变化。较高的退火温度可以导致较高的阈值百分比。阈值百分比可以是本文中所公开的任何百分比。针对给定的退火温度和时间保持非晶的碳的阈值百分比可能比硼的阈值百分比更高。在较高的碳百分比(例如35％或更大)下，硅与碳材料可以与碳化硅类似。与碳相比，硼可优选作为掺杂物，因为硅可以在较低的掺杂百分比下保持非晶。

在附加的实施例中，掺杂物可以是磷。含磷前驱物可以包括磷化氢(即PH₃)。硅与掺杂物材料中的磷原子百分比可以在从5％到10％、6％到8％、10％到20％、20％到30％、20％到25％、25％到30％、30％到35％、35％到40％、40％到45％、45％到50％、或大于50％的范围中。在磷小于阈值百分比的情况下，硅可能结晶，而在磷等于所述阈值百分比或大于所述阈值百分比的情况下，硅可以保持非晶。阈值百分比可以取决于退火温度和时间而变化。较高的退火温度可以导致较高的阈值百分比。阈值百分比可以是本文中所公开的任何百分比。针对给定的退火温度和时间保持非晶的碳的阈值百分比可能比硼的阈值百分比更高。与磷相比，硼可优选作为掺杂物，因为硅可以在较低的掺杂百分比下保持非晶。较高的掺杂物水平可能在下游处理中引入附加的困难(例如缺陷、线边缘粗糙、颗粒)。

可以从处理腔室移除基板和硅与掺杂物材料。可以将基板和硅与掺杂物材料移动到用于另一个操作(例如光刻、蚀刻、沉积、退火)的设备。

在框208处，可以将硅与掺杂物材料图案化以形成经图案化的硅与掺杂物材料。框208处的虚线框指示所述框在方法200中是可选的。图案化可以包括蚀刻以形成沟槽和/或通孔。图案化可以包括合适的光刻及蚀刻操作。

在框210处，可以将氮化硅材料沉积在硅与掺杂物材料上。框210处的虚线框指示所述框在方法200中是可选的。沉积可以通过原子层沉积来进行。沉积氮化硅可以在执行框212中的热退火之前进行。沉积氮化硅材料可以在经图案化的硅与掺杂物材料的顶部上进行。可以保形地或基本上保形地沉积氮化硅材料。

在框212处，可以对硅与掺杂物材料执行热退火以形成基本上不含结晶硅的经退火的硅与掺杂物材料。在实施例中，基本上不含结晶硅可以指小于3％、小于2％、小于1％、小于0.5％、或0％的结晶硅。基本上不含结晶硅的硅与掺杂物材料指的是在沉积硅与掺杂物材料时所形成的连续的硅与掺杂物层中的任何材料。基本上不含结晶硅的硅与掺杂物材料指的不是硅层中的可能在硅的结晶部分之中包括一些非晶区段的部分。

可以在至少635℃的温度下执行退火。在一些实施例中，退火可以在从635℃到650℃、650℃到700℃、700℃到750℃、750℃到800℃、800℃到850℃、或大于850℃的温度下进行。退火的持续时间可以为至少30分钟。退火的持续时间可以从30分钟到1小时、从1小时到2小时、从2小时到3小时、从3小时到4小时、或大于4小时。

经退火的硅与掺杂物材料在520cm^-1处或520cm^-1的5％内可不显示拉曼光谱峰。520cm^-1处的峰可以指示结晶硅的存在。经退火的硅与掺杂物材料在480cm^-1处或480cm^-1的5％内可显示峰。480cm^-1处附近的宽峰可以指示非晶硅的存在。520cm^-1处指示结晶的峰比480cm^-1处指示非晶硅的宽峰更尖锐(更高且更窄)。

图2中所示的方法可以包括硼作为掺杂物。例如，方法可以包括：将含硅前驱物和含硼前驱物递送到半导体处理腔室的处理区域。方法还可以包括：在半导体处理腔室的处理区域内形成含硅前驱物与含硼前驱物的等离子体。含硅前驱物可以包括硅烷。含硼前驱物可以包括乙硼烷。方法可以进一步包括：在设置在半导体处理腔室的处理区域内的基板上沉积硅与硼材料。在硅与硼材料中，硼原子相对于硼原子与硅原子的总和的原子百分比可以在从5％到40％的范围中。可以将硅与硼材料图案化以形成经图案化的硅与硼材料。此外，方法可以包括：在经图案化的硅与硼材料上通过原子层沉积来沉积氮化硅材料。

本技术的实施例可以包括半导体器件。器件可以包括基板。器件可以进一步包括基板上的硅与掺杂物材料。掺杂物可以包括硼、碳、或磷。在硅与掺杂物材料中，掺杂物原子相对于掺杂物原子与硅原子的总和的原子百分比可以在5％到40％的范围或本文所述的任何范围中。硅与掺杂物材料可不含结晶硅。可以将硅与掺杂物材料图案化。氮化硅材料可以在硅与掺杂物层上。可以在650℃到750℃的温度或本文所述的任何温度下对氮化硅材料和硅与掺杂物材料退火。可以对氮化硅材料和硅与掺杂物材料退火达至少2小时或本文所述的任何持续时间。

在氮化硅下方并且在基板上方的任何材料可不含结晶硅。在基板上方并且在氮化硅材料下方的硅可以是非晶的。

在一些实施例中，半导体器件可以包括多层硅与掺杂物材料。半导体器件可以包括多层氮化硅材料。

图3A、图3B和图3C示出了使用多层硅与掺杂物材料的工艺流程的示例。在图3A中，层可以位于基板302上。基板302可以是本文所述的任何基板。第一氧化硅层306可以在基板302的顶部上。第一硅与掺杂物层310可以在第一氧化硅层306的顶部上。第二氧化硅层314可以在第一硅与掺杂物层310的顶部上。第二硅与掺杂物层318可以在第二氧化硅层314的顶部上。可以将碳硬模层322图案化在第二硅和掺杂物层318的顶部上。

第一硅与掺杂物层310和第二硅与掺杂物层318可以包括非晶硅并且排除结晶硅。第一硅与掺杂物层310和第二硅与掺杂物层318可以通过本文中所公开的任何方法(包括方法200)来形成。图3A中的层被示出为直接接触相邻的层。在一些实施例中，中间层可以在图3A中所示的层之间。

在图3B中，沉积氮化硅层326。可以通过原子层沉积来沉积氮化硅层326。可以在碳硬模层322上方保形地或基本上保形地沉积氮化硅层326。

图3C示出了在进一步蚀刻碳硬模层322、第二硅与掺杂物层318、氮化硅层326和第二氧化硅层314之后的层。第二硅与掺杂物层318用作第二氧化硅层314的掩模。如果第二硅与掺杂物层318包括结晶硅或太高的掺杂物浓度，则第二硅与掺杂物层318可能被不均匀地蚀刻。例如，结晶硅可能导致更大的线边缘粗糙度，并且太高的掺杂物浓度可能导致造成蚀刻结构的边缘上的粗糙的掺杂物颗粒。第二氧化硅层314已被图案化以形成结构330。第一氧化硅层306和第一硅与掺杂物层310可被进一步图案化。结构330可被用作掩模以进一步处理底层。

图4示出了针对不同的硼掺杂水平的拉曼光谱结果。任意单位的强度在y轴上示出，而以cm^-1为单位的波数在x轴上示出。示出了用kcp(千计数每秒)为单位的不同硼计数的光谱。由x-射线荧光(XRF)测量的较高的硼计数指示层中较高的硼百分比。示出了54kcp、40kcp、28kcp、13kcp和11kcp的光谱。在使用XRF设置的情况下，54kcp的计数为约53％的硼。43kcp的计数为约43％的硼。28kcp的计数为约35％的硼。此外，还包括了在不掺杂硼并且在550℃下沉积的非晶硅的结果。非晶硅和硅与硼层都在650℃下退火达30分钟。层的厚度为3kA或3.5kA。

非晶硅、11kcp的硼和13kcp的硼的样本在520cm^-1处显示尖锐峰。此波长与结晶硅相关联。相比之下，28kcp的硼、40kcp的硼和54kcp的硼的样本现在在520cm^-1处显示峰。相反地，28kcp的硼、40kcp的硼和54kcp的硼的样本在520cm^-1处不显示峰。28kcp的硼、40kcp的硼和54kcp的硼在480cm^-1处显示较宽的峰，这与非晶硅相关联。

图4示出了硅中较低百分比的硼和没有硼的非晶硅在650℃下退火达30分钟之后结晶。图4也示出了较高百分比的硼在进行650℃下退火达30分钟之后不结晶。

还利用在650℃下达4小时的退火来测试硼掺杂的硅。同样，较高的硼计数呈现大量结晶并且维持非晶硅层。具有7.5kcp和更小的硼计数(气体中硼原子百分比为4.2[相对于硼与硅的总和])的样本结晶。具有8.6kcp和更大的硼计数(气体中5.6％)的样本保持非晶。

进一步利用在750℃下达2小时的退火来测试硼掺杂的硅。具有11kcp和更小的硼计数(气体中8.3％)的样本结晶。具有12.9kcp和更大的硼计数(气体中10.9％)的样本保持非晶。还测试了附加的退火温度和持续时间，包括750℃达6小时。

在前述描述中，出于解释的目的，已经阐述了许多细节以提供对本技术的各种实施例的了解。然而，本领域中的技术人员将理解，可以在没有这些细节中的一些的情况下或在有附加的细节的情况下实行某些实施例。

在已经公开了几个实施例的情况下，本领域中的技术人员将认识到，可以使用各种变型、替代构造和等效物而不脱离实施例的精神。附加地，未描述许多众所周知的工艺和元件以避免不必要地模糊本技术。因此，不应将以上描述视为限制本技术的范围。附加地，可能将方法或工艺描述为是有顺序的或分步骤的，但要了解，可以并行地或用与所列出的顺序不同的顺序执行操作。

在提供了值的范围的情况下，应了解，除非上下文另有明确指出，否则所述范围的上限与下限之间的每个中介的值(达下限的单位的最小分数)也被具体公开。所陈述的范围中的任何所陈述的值或未陈述的中介值与所陈述的范围中的任何其他陈述的值或中介值之间的较窄范围被涵盖。可以将那些较小范围的上限和下限独立地包括在范围中或排除在范围外，并且在该两个限值中的任一者或两者都不包括在较小范围中或都包括在较小范围中的情况下，每个范围也被包括在本技术内(受所陈述的范围中的任何特定排除的限值的限制)。若所陈述的范围包括限值中的一者或两者，则也包括了排除那些所包括的限值中的任一者或两者的范围。

如本文中及随附权利要求中所使用的，除非上下文另有明确指出，否则单数形式“一”、“一个”或“所述”包括了“多”的指称。因此，例如，对于“一种前驱物”的指称包括了多种此类的前驱物，而对于“所述层”的指称包括了对一个或多个层和其由本领域中的技术人员所已知的等效物的指称等等。

并且，用词“包括(comprise)”、“包括有(comprising)”、“包含(contain)”、“包含有(containing)”、“包括(include)”和“包括有(including)”在此说明书中及以下权利要求中使用时，旨在指定所陈述的特征、整数、部件或操作的存在，但所述用词并不排除一个或多个其他的特征、整数、部件、操作、行动、或群组的存在或添加。

Claims (15)

1.一种沉积方法，包括：

将含硅前驱物和含掺杂物前驱物递送到半导体处理腔室的处理区域，其中：

所述掺杂物包括硼、碳、或磷，并且

所述含掺杂物前驱物中的掺杂物原子相对于所述含掺杂物前驱物中的掺杂物原子与所述含硅前驱物中的硅原子的总和的原子百分比在从5％到40％的范围中；

在所述半导体处理腔室的所述处理区域内形成所述含硅前驱物与含掺杂物前驱物的等离子体；

在设置在所述半导体处理腔室的所述处理区域内的基板上沉积硅与掺杂物材料；以及

对所述硅与掺杂物材料执行热退火以在所述基板上形成经退火的硅与掺杂物材料，所述经退火的硅与掺杂物材料基本上不含结晶硅。

2.如权利要求1所述的沉积方法，其中：

所述掺杂物是硼，并且

所述原子百分比在从6％到30％的范围中。

3.如权利要求1所述的沉积方法，其中所述掺杂物是碳。

4.如权利要求1所述的沉积方法，其中所述掺杂物是磷。

5.如权利要求1所述的沉积方法，其中对所述硅与掺杂物材料执行热退火包括：在至少635℃的温度下执行所述热退火达至少30分钟。

6.如权利要求5所述的沉积方法，其中对所述硅与掺杂物材料执行热退火包括：在从650℃到750℃的范围中的温度下执行所述热退火。

7.如权利要求5所述的沉积方法，其中执行所述热退火达至少2小时。

8.如权利要求1所述的沉积方法，其中所述经退火的硅与掺杂物材料在520cm^-1处未显示拉曼光谱峰。

9.如权利要求1所述的沉积方法，其中所述经退火的硅与掺杂物材料在480cm^-1处显示拉曼光谱峰。

10.如权利要求1所述的沉积方法，进一步包括：在执行所述热退火之前，在所述硅与掺杂物材料上通过原子层沉积来沉积氮化硅材料。

11.如权利要求10所述的沉积方法，进一步包括：在沉积所述氮化硅材料之前，将所述硅与掺杂物材料图案化。

12.如权利要求10所述的沉积方法，其中在所述氮化硅材料下方并且在所述基板上方的任何材料基本上不含结晶硅。

13.一种方法，包括：

将含硅前驱物和含硼前驱物递送到半导体处理腔室的处理区域，其中含掺杂物前驱物中的掺杂物原子相对于所述含掺杂物前驱物中的掺杂物原子与所述含硅前驱物中的硅原子的总和的原子百分比在从5％到40％的范围中；

在所述半导体处理腔室的所述处理区域内形成所述含硅前驱物与所述含硼前驱物的等离子体；

在设置在所述半导体处理腔室的所述处理区域内的基板上沉积硅与硼材料；

将所述硅与硼材料图案化以形成经图案化的硅与硼材料；

在所述经图案化的硅与硼材料上通过原子层沉积来沉积氮化硅材料；

在从650℃到750℃的范围中的温度下对所述经图案化的硅与硼材料执行热退火以形成经退火的硅与硼材料，所述经退火的硅与硼材料基本上不含结晶硅。

14.如权利要求13所述的方法，其中：

所述含硅前驱物包括硅烷，

并且所述含硼前驱物包括乙硼烷。

15.一种半导体器件，包括：

基板；

硅与掺杂物材料，所述硅与掺杂物材料在所述基板上，其中：

所述掺杂物包括硼、碳、或磷，

在所述硅与掺杂物材料中，掺杂物原子相对于掺杂物原子与硅原子的总和的原子百分比在从5％到40％的范围中，

所述硅与掺杂物材料基本上不含结晶硅，并且

所述硅与掺杂物材料被图案化；以及

氮化硅材料，所述氮化硅材料在硅与掺杂物层上，其中：

在650℃到750℃的温度下对所述氮化硅材料和所述硅与掺杂物材料退火达至少2小时。

Images