TWI760848B - 具有分裂電容器之感測放大器 - Google Patents

具有分裂電容器之感測放大器 Download PDF

Info

Publication number
TWI760848B
TWI760848B TW109132227A TW109132227A TWI760848B TW I760848 B TWI760848 B TW I760848B TW 109132227 A TW109132227 A TW 109132227A TW 109132227 A TW109132227 A TW 109132227A TW I760848 B TWI760848 B TW I760848B
Authority
TW
Taiwan
Prior art keywords
capacitor
voltage
memory cell
voltage source
node
Prior art date
Application number
TW109132227A
Other languages
English (en)
Other versions
TW202117711A (zh
Inventor
文森佐 溫伯特 迪
費迪南朵 畢德斯奇
里卡多 幕札托
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202117711A publication Critical patent/TW202117711A/zh
Application granted granted Critical
Publication of TWI760848B publication Critical patent/TWI760848B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本發明闡述用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之方法及裝置。該感測放大器可包含一第一電容器及一第二電容器，其等可經組態以在一讀取操作之一些部分期間提供一較大電容且在該讀取操作之其他部分期間提供一較低電容。在某些情形中，該第一電容器及該第二電容器經組態以在該讀取操作之一第一部分期間並聯耦合於一信號節點與一電壓源之間以提供一較高電容。可在該讀取操作之一第二部分期間將該第一電容器與該第二電容器解耦以在該第二部分期間提供一較低電容。

Description

具有分裂電容器之感測放大器
本技術領域係關於具有分裂電容器之感測放大器。
下文大體而言係關於操作一記憶體陣列，且更具體而言係關於用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術。
記憶體裝置廣泛用於各種電子裝置(諸如電腦、無線通信裝置、相機、數位顯示器等)中來儲存資訊。藉由將一記憶體裝置之不同狀態程式化來儲存資訊。舉例而言，二進制裝置具有兩種狀態，通常由邏輯「1」或邏輯「0」表示。在其他系統中，可儲存兩種以上狀態。為存取所儲存資訊，電子裝置之一組件可讀取或感測記憶體裝置中所儲存之狀態。為儲存資訊，電子裝置之一組件可在記憶體裝置中寫入或程式化該狀態。
存在各種類型之記憶體裝置，包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、鐵電RAM (FeRAM)、磁性RAM (MRAM)、電阻式RAM (RRAM)、快閃記憶體、相變記憶體(PCM)及其他記憶體。記憶體裝置可係揮發性的或非揮發性的。即使在不存在一外部電源之情況下，非揮發性記憶體(例如，FeRAM)亦可在長時間週期內維持其所儲存之邏輯狀態。除非一外部電源對揮發性記憶體裝置進行週期性地再新，否則揮發性記憶體裝置(例如，DRAM)可隨著時間而丟失其所儲存之狀態。FeRAM可使用與揮發性記憶體類似之裝置架構，但可由於將一鐵電電容器用作一儲存裝置而具有非揮發性質。因此，與其他非揮發性記憶體裝置及揮發性記憶體裝置相比，FeRAM裝置可具有經改良效能。
一般而言，可藉由增大記憶體胞元密度、提高讀取/寫入速度、增強可靠性、增加資料保存、減少電力消耗或降低製造成本及其他度量標準來改良記憶體裝置。在某些情形中，一FeRAM記憶體胞元之一讀取操作可包含將來自記憶體胞元之一電荷彙集於一放大器電容器上以判定儲存於記憶體胞元上的一值。在某些情形中，該放大器電容器在讀取操作期間可用於額外目的。
一種用於讀取一記憶體胞元之方法被敘述。在某些範例中，該方法可包括在該記憶體胞元之一讀取操作期間，將一第一電容器與一電壓源及一信號節點耦合，該第一電容器與一第二電容器並聯，增大該電壓源之一電壓，以經由該第一電容器增大該信號節點之一電壓，在增大該電壓源之該電壓之後，在該信號節點與一數位線耦合時將該記憶體胞元與該數位線耦合，在將該記憶體胞元與該數位線耦合之後將該第一電容器與該信號節點或該電壓源解耦，及在將該第一電容器解耦之後，至少部分地基於跨越該第二電容器之一電壓而判定儲存於該記憶體胞元的一值。
一種用於讀取一記憶體胞元之方法被敘述。在某些範例中，該方法可包括在該記憶體胞元之一讀取操作期間，將一第一電容器與一電壓源及一信號節點耦合，該第一電容器與一第二電容器並聯，在該信號節點與一數位線耦合時將該記憶體胞元與該數位線耦合，在將該記憶體胞元與該數位線耦合之後將該第一電容器與該信號節點或該電壓源解耦，減小該電壓源之一電壓以經由該第二電容器減小該信號節點之一電壓，及在將該第一電容器解耦及減小該電壓源之該電壓之後，至少部分地基於跨越該第二電容器之一電壓而判定儲存於該記憶體胞元的一值。
一種用於讀取一記憶體胞元之方法被敘述。在某些範例中，該方法可包括在該記憶體胞元之一讀取操作期間，將一第一電容器與一電壓源及一信號節點耦合，增大該電壓源之一電壓，以經由該第一電容器增大該信號節點之一電壓，在增大該電壓源之該電壓之後，在一數位線與該信號節點耦合時將該記憶體胞元與該數位線耦合，在耦合該記憶體胞元之後，將該第一電容器與該信號節點或該電壓源中之至少一者解耦，在將該第一電容器解耦之後，將一第二電容器與該電壓源及該信號節點耦合以在該記憶體胞元與該第二電容器之間轉移電荷，及在耦合該第二電容器之後，至少部分地基於該信號節點處之一電壓而判定儲存於該記憶體胞元的一值。
一種用於讀取一記憶體胞元之方法被敘述。在某些範例中，該方法可包括在該記憶體胞元之一讀取操作期間，在與該記憶體胞元相關聯之一數位線與一信號節點耦合時將該數位線預充電，將該記憶體胞元與該數位線耦合以致使電荷在該記憶體胞元與和該數位線耦合之一第一電容器之間轉移，調整與該第一電容器及與一第二電容器耦合之一電壓源之一電壓，該第二電容器與該信號節點耦合，其中調整該電壓源之該電壓會將該數位線與該信號節點解耦，及在調整該電壓源之該電壓之後，至少部分地基於該信號節點之一電壓而判定該記憶體胞元之一值。
一種記憶體裝置被敘述。在某些範例中，該記憶體裝置可包括一記憶體胞元，一信號節點，其經組態以在該記憶體胞元之一讀取操作期間選擇性地與該記憶體胞元之一數位線耦合，一電容式組件，其與一電壓源及該信號節點耦合，該電容式組件經組態以在該讀取操作之一第一部分期間提供一較高電容且在該讀取操作之一第二部分期間提供一較低電容，其中該電容式組件包括，一第一電容器，其經組態以選擇性地與該電壓源及該信號節點耦合，及一第二電容器，其與該電壓源及該信號節點耦合，其中該第一電容器經組態以獨立於該第二電容器而選擇性地與該電壓源及該信號節點耦合，一鎖存器，其與該信號節點耦合且經組態以在該讀取操作之該第二部分之後至少部分地基於該信號節點之一電壓而判定儲存於該記憶體胞元的一值，及一控制器。該控制器可經組態以啟動一第一切換組件以在該讀取操作之該第一部分期間將該第一電容器與該第二電容器並聯地耦合於該電壓源與該信號節點之間，增大該電壓源之一電壓以經由該電容式組件增大該信號節點之該電壓，在增大該電壓源之該電壓之後，啟動一字線信號以將該記憶體胞元與該數位線耦合，撤銷啟動該第一切換組件以在該讀取操作之該第二部分期間將該第一電容器與該第二電容器解耦，及啟動該鎖存器以在該讀取操作之該第二部分之後判定儲存於該記憶體胞元的該值。
一種記憶體裝置被敘述。在某些範例中，該記憶體裝置可包括一記憶體胞元，一信號節點，其經組態以在該記憶體胞元之一讀取操作期間選擇性地與該記憶體胞元之一數位線耦合，一電容式組件，其與一電壓源及該信號節點耦合，該電容式組件經組態以在該讀取操作之一第一部分期間提供一較高電容且在該讀取操作之一第二部分期間提供一較低電容，其中該電容式組件包括一第一電容器，其經組態以選擇性地與該電壓源及該信號節點耦合，及一第二電容器，其與該電壓源及該信號節點耦合，其中該第一電容器經組態以獨立於該第二電容器而選擇性地與該電壓源及該信號節點耦合，一鎖存器，其與該信號節點耦合且經組態以在該讀取操作之該第二部分之後至少部分地基於該信號節點之一電壓而判定儲存於該記憶體胞元上的一值，及一控制器。該控制器可經組態以啟動一第一切換組件以在該讀取操作之該第一部分期間將該第一電容器與該第二電容器並聯地耦合於該電壓源與該信號節點之間，啟動一字線信號以將該記憶體胞元與該數位線耦合，撤銷啟動該第一切換組件以在該讀取操作之該第二部分期間將該第一電容器與該第二電容器解耦，及啟動該鎖存器以在該讀取操作之該第二部分之後判定儲存於該記憶體胞元的該值。該記憶體裝置可進一步包括一第二切換組件，其中該第二電容器經組態以經由該第二切換組件之啟動而與該信號節點及該電壓源耦合，且其中該控制器進一步經組態以在啟動該字線信號之前啟動該第二切換組件。
一種記憶體裝置被敘述。在某些範例中，該記憶體裝置可包括一記憶體胞元，一數位線，其與該記憶體胞元相關聯，一信號節點，其經組態以選擇性地與該數位線耦合，一第一電容器，其與該數位線及一電壓源耦合，一第二電容器，其與該電壓源及該信號節點耦合，一鎖存器，其與該信號節點耦合且經組態以至少部分地基於該信號節點之一電壓而判定儲存於該記憶體胞元的一值，及一切換組件，該切換組件經組態以將該數位線與該信號節點耦合，其中增大該電壓源之該電壓致使該切換組件被撤銷啟動。
一種記憶體裝置被敘述。在某些範例中，該記憶體裝置可包括一記憶體胞元，一數位線，其與該記憶體胞元相關聯，一信號節點，其經組態以選擇性地與該數位線耦合，一第一電容器，其與該數位線及一電壓源耦合，一第二電容器，其與該電壓源及該信號節點耦合，一鎖存器，其與該信號節點耦合且經組態以至少部分地基於該信號節點之一電壓而判定儲存於該記憶體胞元的一值，及一控制器。該控制器可經組態以在該記憶體胞元之一讀取操作期間，將該數位線預充電，將該記憶體胞元與該數位線耦合，增大該電壓源之電壓以經由該第一電容器而調整該數位線之電壓，其中增大該電壓源之電壓致使一第一電荷量經由該數位線在該記憶體胞元與該第一電容器之間轉移，且致使該數位線與該信號節點解耦，及啟動該鎖存器以判定該記憶體胞元之該值。
本專利申請案主張於2018年8月13日提出申請的標題為「具有分裂電容器之感測放大器(SENSE AMPLIFIER WITH SPLIT CAPACITORS)」的Di Vincenzo等人之美國專利申請案第16/102,053號之優先權，該申請案受讓於其受讓人且其全文以引用方式明確地併入本文中。
鐵電記憶體胞元包含可儲存記憶體胞元之值之一電容器。讀取記憶體胞元之值可涉及將一數位線耦合至記憶體胞元並在記憶體胞元電容器與該數位線之間轉移電荷，並且使用一感測組件基於數位線之所得電壓來「感測」或判定該記憶體胞元之值。
一鐵電記憶體裝置之感測組件可包含可用於感測胞元之值之一電容器，諸如一放大器電容器。在一讀取操作期間，可經由數位線在放大器電容器與記憶體胞元之間轉移電荷。在放大器電容器與記憶體胞元之間轉移之電荷量可反映儲存於記憶體胞元上的邏輯值(例如，該值「0」還是「1」)。在讀取操作之前可將放大器電容器充電至一初始已知電壓，且在讀取操作期間，可使用放大器電容器電壓之改變(由所轉移電荷所致)來感測記憶體胞元之值。該感測組件可比較跨越放大器電容器之電壓(其可用作數位線上的電壓之一替代)與一參考電壓以判定記憶體胞元之值。舉例而言，可基於放大器電容器之一節點處之電壓是高於參考電壓還是低於參考電壓而判定儲存於記憶體胞元上的值，其中此等高電壓與低電壓之間的差有時稱為一感測窗。可期望存在一較大感測窗，此乃因其可達成更準確之讀取操作。
在某些情形中，放大器電容器可與一信號節點耦合而非直接與數位線耦合。信號節點可在讀取操作期間選擇性地與數位線耦合，且可基於信號節點處之電壓(其可繼而基於跨越放大器電容器之電壓)而判定記憶體胞元之值。此一方法可允許獨立於數位線而向上或向下調整信號節點之電壓。舉例而言，可在一讀取操作結束時將信號節點之電壓下移，以使得能夠使用一低電壓鎖存器。
在某些情形中，可在讀取操作開始時，在將數位線與信號節點耦合之前，將信號節點之電壓「升壓」(例如，增大)。此一升壓可提高讀取操作之效率或準確度。可藉由將放大器電容器耦合於信號節點與一電壓源之間並增加電壓源之電壓來實施電壓升壓。在某些情形中，使用一較大放大器電容器(就電容而言)用於此升壓操作可有益於減小與記憶體電路相關聯之寄生電容之影響且提供一較快、較高效的升壓操作。
放大器電容器之大小可以其他方式影響讀取操作之品質或效能。舉例而言，儘管在記憶體胞元與放大器電容器之間轉移之總電荷量取決於儲存於記憶體胞元上的初始值，但不管儲存於記憶體胞元上的值如何，在一讀取操作之開始時最初轉移之某些電荷量皆相同。此電荷可稱為「位移電荷」或「共模電荷」且可係與增大跨越記憶體胞元(例如，跨越胞元中之鐵電電容器)之一偏壓電壓相關聯之一電荷。該位移電荷無法用於讀取操作，此乃因不管儲存於記憶體胞元上的值如何，位移電荷皆可係相同的。在某些情形中，與可稱為「極性電荷」之電荷相比較，位移電荷可相對較大，該極性電荷表示儲存於記憶體胞元上之值。該極性電荷可係在一寫入操作之後(此時跨越胞元之偏壓電壓減少至基本上為零)仍儲存於記憶體胞元上的一電荷，並且可表示儲存於胞元上的值。由於位移電荷大於極性電荷，因此一旦所有電荷(位移電荷及極性電荷)在讀取操作期間彙集於放大器電容器上，則在表示「1」值之一電壓與表示「0」值之一電壓之間可存在一相對小的差(例如，一小感測窗)。此可導致不太可靠的讀取操作。
一小的放大器電容器可為極性電荷提供較佳保真度且因此提供一較大感測窗，但可因較大初始位移電荷而變得飽和。一較大放大器電容器可提供一高效升壓操作且可容納一較大位移電荷量，但可導致一相對小的感測窗。在某些實例中，本文中所闡述之一感測放大器可利用分裂電容器(例如，多個單獨電容器)而不是一單個放大器電容器，鑒於此折衷可提供某些益處。
下文在圖1至圖3之內容脈絡中進一步闡述上文所介紹之本發明之特徵。然後關於圖4至圖10闡述具體實例及益處。藉由及參考與用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術相關之設備圖、系統圖及流程圖來進一步圖解說明及闡述本發明之此等及其他特徵。儘管本文中之論述主要聚焦於鐵電記憶體胞元，但類似技術可用於其他類型之記憶體胞元(諸如DRAM或其他類型之記憶體胞元)，而這並不背離本發明之範疇。
圖1 圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一記憶體陣列100之一實例。圖1係記憶體陣列100之各種組件及特徵之一說明性示意圖示。如此，應瞭解，記憶體陣列100之組件及特徵經展示以圖解說明功能性交互關係，而非其等在記憶體陣列100內之實際實體位置。記憶體陣列100亦可稱為一電子記憶體設備或裝置。記憶體陣列100包含記憶體胞元105，記憶體胞元105可經程式化以儲存不同狀態。在某些情形中，每一記憶體胞元105可係一鐵電記憶體胞元，其可包含用一鐵電材料作為絕緣材料之一電容器。在某些情形中，每一記憶體胞元105可經程式化以儲存兩種狀態中之一種，該兩種狀態表示為邏輯0及邏輯1。每一記憶體胞元105可彼此堆疊起來，從而形成兩個記憶體胞元疊層145。因此，圖1中之實例可係繪示兩個記憶體陣列疊層之一實例。
在某些情形中，記憶體胞元105經組態以儲存兩種以上邏輯狀態中之一種。一記憶體胞元105可將表示可程式化狀態之一電荷儲存於一電容器中；舉例而言，一經充電電容器及經放電電容器可分別表示兩種邏輯狀態。DRAM架構通常可使用此一設計，且所採用之電容器可包含具有順電性質或線性極化性質之一介電材料作為絕緣體。相比而言，一鐵電記憶體胞元可包含用一鐵電材料作為絕緣材料之一電容器。一鐵電電容器之不同電荷位準可表示不同邏輯狀態。鐵電材料具有非線性極化性質；下文論述一鐵電記憶體胞元105之某些細節及優點。
可藉由啟動或選擇字線110及數位線115來對記憶體胞元105執行諸如讀取及寫入等操作，其可稱為存取操作。字線110亦可稱為列線、感測線及存取線。數位線115亦可稱為位元線、行線及存取線。在對理解及操作無影響之情況下，所引用之字線與數位線或其等類似物可互換。字線110及數位線115可彼此垂直(或幾乎垂直)以形成一陣列。取決於記憶體胞元之類型(例如，FeRAM、RRAM)，可存在其他存取線(未展示)，諸如板線。應瞭解，可基於記憶體胞元之類型及/或記憶體裝置中所使用之特定存取線而變更記憶體裝置之準確操作。
確證(例如，啟動或選擇)一字線110或一數位線115可包含將一電壓施加至各別線。字線110及數位線115可由導電材料製成，諸如金屬(例如，銅(Cu)、鋁(Al)、金(Au)、鎢(W))、金屬合金、碳、導電摻雜之半導體或其他導電材料、合金、化合物等。
記憶體陣列100可係一個二維(2D)記憶體陣列或一個三維(3D)記憶體陣列。一個3D記憶體陣列可包含形成於彼此之頂部上的若干2D記憶體陣列。與2D陣列相比，此可增加可放置或形成於一單個晶粒或基板上的記憶體胞元之數目，此繼而可降低生產成本或提升記憶體陣列之效能，或者可既降低生產成本亦提升記憶體陣列之效能。記憶體陣列100可包含任何數目之層級。每一層級可經對準或經定位使得記憶體胞元105可跨越每一層級而彼此大致對準。每一列記憶體胞元105可連接至一單個字線110，且每一行記憶體胞元105可連接至一單個數位線115。藉由啟動一個字線110及一個數位線115 (例如，將一電壓施加至字線110或數位線115)，可在其等交叉點處存取一單個記憶體胞元105。存取記憶體胞元105可包含對記憶體胞元105進行讀取或寫入。一字線110與數位線115之交叉點可稱為一記憶體胞元之一位址。
在某些架構中，可藉由一選擇器裝置將數位線與一胞元之邏輯儲存裝置(例如，一電容器)電隔離。字線110可連接至且可控制該選擇器裝置。舉例而言，選擇器裝置可係一電晶體(例如，薄膜電晶體(TFT))且字線110可連接至該電晶體之閘極。啟動字線110在一記憶體胞元105之電容器與其對應數位線115之間形成一電連接或閉合電路。然後，數位線可然後經存取以對記憶體胞元105進行讀取或寫入。此外，如下文在圖2中所闡述，鐵電記憶體胞元之存取操作可需要經由一板線與鐵電記憶體胞元之一節點(亦即，一胞元板節點)進行一額外連接。
可經由一列解碼器120及一行解碼器130來控制存取記憶體胞元105。舉例而言，一列解碼器120可自記憶體控制器140接收一列位址且基於所接收到之列位址而啟動合適字線110。類似地，一行解碼器130自記憶體控制器140接收一行位址且啟動合適數位線115。舉例而言，記憶體陣列100可包含多個字線110，標記為WL_1至WL_M；及多個數位線115，標記為DL_1至DL_N，其中M及N取決於陣列大小。因此，可藉由啟動一字線110及一數位線115 (例如，WL_2及DL_3)來存取位於其等交叉點處之記憶體胞元105。此外，亦可需要啟動用於記憶體胞元105的與板線解碼器(未展示)相關聯之一對應板線來對鐵電記憶體胞元進行一存取操作。
在存取之後，可旋即由感測組件125讀取或感測一記憶體胞元105以判定記憶體胞元105所儲存之狀態。舉例而言，在存取記憶體胞元105之後，記憶體胞元105之鐵電電容器可放電至其對應數位線115上。可藉由對鐵電電容器加偏壓或施加一電壓來使鐵電電容器放電。放電可使數位線115之電壓發生一改變，感測組件125可比較數位線115之電壓與一參考電壓(未展示)以便判定記憶體胞元105所儲存之狀態。舉例而言，若數位線115具有較參考電壓高之一電壓，則感測組件125可判定記憶體胞元105中所儲存之狀態係邏輯1，且反之亦然。感測組件125可包含各種電晶體、電容器及放大器以便偵測並放大一信號差。然後，可經由行解碼器130輸出所偵測到的記憶體胞元105之邏輯狀態作為輸出135。在某些情形中，感測組件125可係一行解碼器130或列解碼器120之一部分。或者，感測組件125可連接至行解碼器130或列解碼器120或與其進行電子通信。在某些情形中，感測組件125可包含一鎖存器以鎖存記憶體胞元之值(例如，基於所偵測到之邏輯狀態)。
在某些實例中，感測組件125可包含分裂電容器，該等分裂電容器可與一所選擇數位線115耦合以在記憶體胞元之一讀取操作期間使電荷在分裂電容器與記憶體胞元105之間轉移。在記憶體胞元105與分裂電容器中之一者或兩者之間轉移之電荷量可對應於記憶體胞元105之一邏輯狀態(例如，一邏輯狀態1或0)。因此，分裂電容器中之一者或兩者可在讀取操作期間用於偵測來自記憶體胞元105之一信號，此乃因在已在放大器電容器與記憶體胞元105之間轉移某些電荷量之後，保持於分裂電容器中之一者或兩者上的電壓指示記憶體胞元105之邏輯狀態。
類似地，可藉由啟動相關字線110及數位線115來對一記憶體胞元105進行設定或寫入，例如可將一邏輯值儲存於記憶體胞元105中。行解碼器130或列解碼器120可接受待寫入至記憶體胞元105之資料，例如輸入/輸出135。可藉由跨越鐵電電容器施加一電壓來對一鐵電記憶體胞元105進行寫入。下文更詳細地論述此程序。
在某些記憶體架構中，存取記憶體胞元105可使所儲存邏輯狀態降級或破壞，且可執行重新寫入或再新操作以將原始邏輯狀態復原至記憶體胞元105。在DRAM中，舉例而言，電容器可在一感測操作期間被部分地或完全地放電，這會毀壞所儲存邏輯狀態。因此，可在一感測操作之後重新寫入邏輯狀態。此外，啟動一單個字線110可致使列中之所有記憶體胞元放電；因此，可需要對該列中之數個或所有記憶體胞元105進行重新寫入。
在某些記憶體架構(包含DRAM)中，除非藉由一外部電源對記憶體胞元進行週期性地再新，否則記憶體胞元可隨著時間而丟失其所儲存之狀態。舉例而言，一經充電電容器可因洩漏電流而隨著時間被放電，這會導致所儲存之資訊丟失。此等所謂的揮發性記憶體裝置之再新速率可相對高，例如對於DRAM陣列而言係每秒數十次再新操作，此可導致大量的電力消耗。隨著記憶體陣列變得愈來愈大，大的電力消耗可妨礙記憶體陣列之部署或操作(例如，電力供應、熱產生、材料限制)，對於依賴於一有限電源(諸如一電池)之行動裝置而言尤其如此。如下文所論述，鐵電記憶體胞元105相對於其他記憶體架構可具有若干有益性質，該等有益性質可使得效能得以改良。
記憶體控制器140可經由各種組件(舉例而言，列解碼器120、行解碼器130及感測組件125)來控制對記憶體胞元105之操作(例如，讀取、寫入、重新寫入、再新、放電)。在某些情形中，列解碼器120、行解碼器130及感測組件125中之一或多者可與記憶體控制器140位於同一位置處。記憶體控制器140可產生列位址信號及行位址信號以便啟動所期望的字線110及數位線115。記憶體控制器140亦可產生及控制在記憶體陣列100之操作期間使用之各種電壓或電流。
在某些實例中，記憶體控制器140可控制一讀取操作之各個階段。在某些情形中，記憶體控制器140可藉由啟動一字線信號來控制對一記憶體胞元之選擇。在某些情形中，記憶體控制器140可藉由啟動一或多個控制信號來控制與將分裂電容器中之一者或兩者與一信號節點及/或一電壓源耦合相關聯之各種時序。
一般而言，本文中所論述之一所施加電壓或電流之振幅、形狀或持續時間可被調整或變化且針對操作記憶體陣列100中所論述之各種操作可有所不同。此外，可同時存取記憶體陣列100內之一個、多個或所有記憶體胞元105；舉例而言，可在其中將所有記憶體胞元105或一群組記憶體胞元105設定或重新設定為一單個邏輯狀態的一存取(或寫入或程式化)操作期間同時存取記憶體陣列100之多個或所有胞元。應瞭解，可基於記憶體胞元之類型及/或記憶體裝置中所使用之特定存取線而變更記憶體裝置之準確操作。在其中可存在其他存取線(例如，板線) (未展示)之某些實例中，可需要啟動與一字線及一數位線連接之一對應板線以存取記憶體陣列之一特定記憶體胞元105。應瞭解，可基於記憶體胞元之類型及/或記憶體裝置中所使用之特定存取線而變化記憶體裝置之準確操作。
圖2 圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一鐵電記憶體胞元之一例示性電路200及電路組件。電路200包含一記憶體胞元105-a、字線110-a、數位線115-a及感測組件125-a，其等可分別係參考圖1所闡述的一記憶體胞元105、字線110、數位線115及感測組件125之實例。記憶體胞元105-a可包含一邏輯儲存組件(諸如電容器205)，該邏輯儲存組件具有一第一板，即胞元板230；及一第二板，即胞元底部215。胞元板230及胞元底部215可經由位於其間之一鐵電材料而電容性耦合。可在不改變記憶體胞元105-a之操作之情況下翻轉胞元板230及胞元底部215之定向。電路200亦包含選擇器裝置220及參考線225。胞元板230可經由板線210來存取且胞元底部215可經由數位線115-a來存取。如上文所闡述，可藉由將電容器205充電或放電來儲存各種狀態。
可藉由操作電路200中所表示之各種元件來讀取或感測電容器205所儲存之狀態。電容器205可與數位線115-a進行電子通信。舉例而言，當撤銷啟動選擇器裝置220時可將電容器205自數位線115-a隔離，且當啟動選擇器裝置220時可將電容器205連接至數位線115-a。啟動選擇器裝置220可稱為選擇記憶體胞元105-a。在某些情形中，選擇器裝置220係一電晶體(例如，薄膜電晶體(TFT))且藉由將一電壓施加至電晶體閘極來控制該電晶體之操作，其中電壓量值大於電晶體之臨限電壓量值。字線110-a可啟動選擇器裝置220；舉例而言，將施加至字線110-a之一電壓施加至電晶體閘極，從而將電容器205與數位線115-a連接。
在其他實例中，可切換選擇器裝置220之位置與電容器205之位置，使得選擇器裝置220連接於板線210與胞元板230之間且使得電容器205係位於數位線115-a與選擇器裝置220之其他端子之間。在此等實例中，選擇器裝置220可經由電容器205而與數位線115-a進行電子通信。此組態可與用於讀取及寫入操作之替代時序及加偏壓相關聯。
由於鐵電電容器205之板之間存在鐵電材料，且如下文所更詳細論述，因此鐵電電容器205可在連接至數位線115-a時不放電。在一項方案中，為感測鐵電電容器205所儲存之邏輯狀態，可對字線110-a加偏壓以選擇記憶體胞元105-a且可將一電壓施加至板線210。在某些情形中，在對板線210及字線110-a加偏壓之前，將數位線115-a虛擬接地且然後與虛擬接地隔離，此可稱為「浮動」。
對板線210加偏壓可跨越鐵電電容器205而形成一電壓差(例如，板線210之電壓減去數位線115-a之電壓)。該電壓差可使鐵電電容器205上所儲存之電荷發生一改變，其中所儲存電荷之改變量值可取決於鐵電電容器205之初始狀態 — 例如，所儲存之初始狀態是邏輯1還是邏輯0。此可基於儲存於鐵電電容器205上的電荷而致使數位線115-a之電壓發生一改變。藉由變化至胞元板230之電壓而對記憶體胞元105-a進行之操作可稱為「移動胞元板」。
數位線115-a之電壓之改變可取決於其固有電容。亦即，隨著電荷流過數位線115-a，某些有限電荷可儲存於數位線115-a中且所得電壓可取決於固有電容。固有電容可取決於數位線115-a之物理特性，包含尺寸。數位線115-a可連接諸多記憶體胞元105，因此數位線115-a可具有形成一不可忽略之電容之一長度(例如，大約數微微法拉(pF))。然後，可藉由感測組件125-a比較數位線115-a之所得電壓與一參考(例如，參考線225之一電壓)，以便判定記憶體胞元105-a中所儲存之邏輯狀態。可使用其他感測程序。
在某些實例中，在一讀取操作期間，可將數位線115-a之電壓設定為一初始感測電壓(例如，在記憶體胞元105與數位線115-a耦合之前)。當記憶體胞元105-a隨後耦合至數位線115-a時，記憶體胞元105-a之電容器205可開始放電至數位線115-a上，藉此開始在數位線115-a上產生信號。
感測組件125-a可包含各種電晶體、電容器及放大器以偵測及放大一信號差。感測組件125-a可包含一感測放大器，其接收並比較數位線115-a之電壓與參考線225之電壓，參考線225可被設定至一參考電壓。可基於該比較而將感測放大器輸出驅動至較高(例如，一正)或較低(例如，負或接地)供應電壓。舉例而言，若數位線115-a具有較參考線225高之一電壓，則可將感測放大器輸出驅動至一正供應電壓。感測組件125-a可包含鎖存電路以鎖存記憶體胞元之值。
在某些情形中，感測放大器可額外地將數位線115-a驅動至電源電壓。然後，感測組件125-a可鎖存感測放大器之輸出及/或數位線115-a之電壓，此可用於判定記憶體胞元105-a中所儲存之狀態，例如邏輯1。另一選擇係，若數位線115-a具有較參考線225低之一電壓，則可將感測放大器輸出驅動至一負電壓或接地電壓。類似地，感測組件125-a可鎖存感測放大器輸出以判定記憶體胞元105-a中所儲存之狀態，例如邏輯0。然後，可例如經由行解碼器130輸出記憶體胞元105-a所鎖存之邏輯狀態作為輸出135，參考圖1。
在某些實例中，感測放大器可包含分裂電容器，該等分裂電容器可在一讀取操作期間達成各種目的，包含彙集來自記憶體胞元之電荷。舉例而言，感測放大器可包含一積分電容器及一單獨升壓電容器以及可支援積分電容器及/或單獨升壓電容器在信號節點與一電壓源之間的獨立耦合及解耦之相關聯切換組件。分裂電容器及相關聯切換組件可操作以在一讀取操作之不同部分期間提供不同電容。在另一實例中，感測放大器可包含一積分電容器及一單獨位移電容器，該積分電容器及該單獨位移電容器可(例如串聯)耦合於數位線與信號節點之間且可操作以在一讀取操作之不同部分期間提供不同電容。
在某些情形中，感測放大器可接收與感測組件125-a中之積分電容器耦合之一信號節點處之電壓且比較信號節點之電壓與參考電壓。可基於該比較將感測放大器輸出驅動至較高(例如，一正)或較低(例如，負或接地)供應電壓。在此情形中，舉例而言，感測放大器基於信號節點之電壓而非基於一數位線之電壓來偵測胞元之值。
為將一值寫入至一記憶體胞元105-a，可跨越電容器205施加一電壓。可使用各種方法。在一項實例中，可經由字線110-a來啟動選擇器裝置220以便將電容器205電連接至數位線115-a。可藉由控制胞元板230 (經由板線210)及胞元底部215 (經由數位線115-a)之電壓來跨越電容器205施加一電壓。為寫入一邏輯0，可將胞元板230置於高位準(taken high)，亦即，可將一正電壓施加至板線210，且可將胞元底部215置於低位準(taken low)，例如，將數位線115-a虛擬接地或將一負電壓施加至數位線115-a。執行相反程序以寫入一邏輯1，其中將胞元板230置於低位準且將胞元底部215置於高位準。
圖3 藉由磁滯曲線300-a及300-b圖解說明根據本發明之態樣之一鐵電記憶體胞元之非線性電性質之一實例，該鐵電記憶體胞元支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術。磁滯曲線300-a及300-b分別圖解說明一實例性鐵電記憶體胞元之寫入及讀取程序。磁滯曲線300繪示出儲存於一鐵電電容器(例如，圖2之電容器205)上的電荷Q係一電壓差V之一函數。
一鐵電材料之特徵係一自發電極化，例如其在不存在一電場之情形下維持一非零電極化。實例性鐵電材料包含鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、鋯鈦酸鉛(PZT)及鈦酸鍶鉍(SBT)。本文中所闡述之鐵電電容器可包含此等鐵電材料或其他鐵電材料。一鐵電電容器內之電極化使鐵電材料之表面處存在一淨電荷，且經由電容器端子吸引相反電荷。因此，電荷儲存於鐵電材料與電容器端子之界面處。由於在不存在一外部施加電場之情況下仍可相對長時間地甚至無限期地維持電極化，因此與例如DRAM陣列中所採用之電容器相比，電荷洩漏可顯著減少。此可減少如上文針對某些DRAM架構所闡述地執行再新操作之需要。
可自一電容器之一單個端子之角度來理解磁滯曲線300-a及300-b。舉例而言，若鐵電材料具有一負極化，則正電荷累積於端子處。同樣地，若鐵電材料具有一正極化，則負電荷累積於端子處。此外，應理解，磁滯曲線300中之電壓表示跨越電容器之一電壓差且係方向性的。舉例而言，可藉由將一正電壓施加至論述中之端子(例如，一胞元板230)且將第二端子(例如，一胞元底部215)維持接地(或大約零伏特(0 V))來實現一正電壓。
可藉由將論述中之端子維持接地且將一正電壓施加至第二端子來施加一負電壓 — 例如，可施加正電壓以將論述中之端子負極化。類似地，可將兩個正電壓、兩個負電壓或正電壓及負電壓之任一組合施加至合適電容器端子以產生磁滯曲線300-a及300-b中所展示之電壓差。
如磁滯曲線300-a中所繪示，鐵電材料可在一個零電壓差下維持一正極化或負極化，這會形成兩種可能的經充電狀態：電荷狀態305及電荷狀態310。根據圖3之實例，電荷狀態305表示邏輯0且電荷狀態310表示邏輯1。在某些實例中，各別電荷狀態之邏輯值可經反轉以適合用於操作一記憶體胞元之其他方案。
可藉由施加電壓來控制鐵電材料之電極化且因此控制電容器端子上之電荷來將邏輯0或1寫入至記憶體胞元。舉例而言，跨越電容器施加一淨正電壓315使電荷累積，直至達到電荷狀態305-a為止。在移除電壓315之後，電荷狀態305-a旋即依循路徑320，直至其達成零電壓下之電荷狀態305為止。類似地，藉由施加一淨負電壓325來寫入電荷狀態310，此形成電荷狀態310-a。在移除負電壓325之後，電荷狀態310-a依循路徑330，直至其達到零電壓下之電荷狀態310。電荷狀態305-a及310-a亦可稱為剩餘極化(Pr)值，例如，在移除外部偏壓(例如，電壓)時仍存在保持之極化(或電荷)。矯頑電壓係電荷(或極化)係零之電壓。
為讀取或感測鐵電電容器所儲存之狀態，可跨越電容器施加一電壓。作為回應，所儲存電荷Q改變，且改變程度取決於初始電荷狀態 — 例如，最終所儲存電荷(Q)取決於最初儲存電荷狀態305-b還是310-b。舉例而言，磁滯曲線300-b圖解說明兩種可能的所儲存電荷狀態305-b及310-b。可跨越參考圖2所論述之電容器施加電壓335。在其他情形中，儘管繪示為一正電壓，但可將一固定電壓施加至胞元板，且電壓335可係負的。回應於電壓335，電荷狀態305-b可依循路徑340。同樣地，若最初儲存電荷狀態310-b，則其依循路徑345。電荷狀態305-c及電荷狀態310-c之最終位置取決於若干個因素，包含特定感測方案及電路。
在某些情形中，最終電荷可取決於連接至記憶體胞元之數位線之固有電容。舉例而言，若電容器電連接至數位線且施加電壓335，則數位線之電壓可由於其固有電容而上升。因此，在一感測組件處量測之一電壓可不等於電壓335，而是可取決於數位線之電壓。因此，最終電荷狀態305-c及310-c在磁滯曲線300-b上之位置可取決於數位線之電容且可經由一負載線分析來判定 — 例如，可相對於數位線電容來界定電荷狀態305-c及310-c。因此，電容器之電壓、電壓350或電壓355可係不同的且可取決於電容器之初始狀態。
藉由將數位線電壓與一參考電壓相比較可判定電容器之初始狀態。數位線電壓可係電壓335與跨越電容器之最終電壓(電壓350或電壓355)之間的差，例如 (電壓335 – 電壓350)或(電壓335 – 電壓355)。可產生參考電壓使得其量值介於兩個可能的數位線電壓之兩個可能的電壓之間，以便判定所儲存邏輯狀態，例如數位線電壓是高於或還是低於參考電壓。舉例而言，參考電壓可係兩個數量((電壓335 – 電壓350)及(電壓335 – 電壓355))之一平均值。在藉由感測組件之比較之後，可旋即判定所感測到之數位線電壓是高於還是低於參考電壓，且可判定鐵電記憶體胞元所儲存之邏輯值(例如，邏輯0或1)。
在某些情形中，位移電荷可係當跨越記憶體胞元而施加之電壓增加時顯現之電荷。位移電荷可表示在一記憶體胞元上儲存或讀取一值「1」所需之電荷。在某些情形中，儲存或讀取一值「1」所需之電荷可少於儲存或讀取一值「0」所需之電荷。舉例而言，參考圖3之實例，一鐵電記憶體胞元之位移電荷可表示為：
Figure 02_image001
在某些情形中，極性電荷可係當跨越胞元之電壓被移除或減少至基本為零時仍儲存於胞元上的電荷。極性電荷可表示在儲存或讀取一值「1」之與儲存一值「0」之間所需之電荷差，且因此可表示儲存於記憶體胞元上的值。舉例而言，參考圖3之實例，一鐵電記憶體胞元之極性電荷可表示為：
Figure 02_image003
在某些實例中，如關於圖4至圖13所更詳細地闡述，一感測放大器可包含分裂電容器(例如，可彼此並聯耦合、串聯耦合或以其他方式耦合之兩個單獨電容器)，該等分裂電容器可在一讀取操作期間用於判定記憶體胞元所儲存之邏輯值。在某些實例中，分裂電容器可在讀取操作之特定部分期間提供一較高電容且在讀取操作之其他部分期間提供一較低電容。
如上文所論述，讀取未使用一鐵電電容器之一記憶體胞元可使所儲存邏輯狀態降級或遭到破壞。然而，一鐵電記憶體胞元可在一讀取操作之後維持初始邏輯狀態。舉例而言，若儲存電荷狀態305-b，則電荷狀態可在一讀取操作期間依循路徑340而達到電荷狀態305-c，且在移除電壓335之後，電荷狀態可在相反方向上依循路徑340而返回至初始電荷狀態305-b。
圖4 圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一電路400之一實例。電路400圖解說明重點展示在一讀取操作期間協同工作之數個電路組件之一經簡化電路組態，如將關於圖5至圖7所更詳細地圖解說明。
電路400包含一記憶體胞元404及一數位線(DL) 410。數位線410可係參考圖1及圖2所闡述之數位線115之一實例。記憶體胞元404可係參考圖1及圖2所闡述之記憶體胞元105之一實例。如參考圖1所闡述，數位線410可具有由電容器414在電路400中所表示之一固有電容或與該固有電容相關聯。
記憶體胞元404可包含一切換組件408及一電容器406。在某些情形中，電容器406可係一鐵電電容器，諸如參考圖2所闡述之電容器205。電容器406可儲存一邏輯狀態(例如，一邏輯狀態1或0)。切換組件408可係參考圖2所闡述之選擇器裝置220之一實例。在某些情形中，電容器406之一板與一板線412耦合。
記憶體胞元404可與一字線402相關聯。字線402可係參考圖1及圖2所闡述之字線110之一實例。在一存取操作(例如，一讀取操作或一寫入操作)期間，可在字線402上啟動(例如，確證)字線信號WL以使切換組件408將電容器406與數位線410耦合，藉此將記憶體胞元404與數位線410耦合。
數位線410可經由切換組件416選擇性地與一信號節點428 (SIG)耦合。信號節點428繼而可經由切換組件440、444選擇性地與鎖存器446耦合。鎖存器446可基於信號節點428之一電壓而判定並鎖存儲存於記憶體胞元404上的一值。在某些情形中，鎖存器446可基於信號節點428之一電壓與一參考電壓之一比較而判定該值，如參考圖1所闡述。
電路400包含可變(例如，可組態)電容式組件430，該可變電容式組件430包含兩個分裂電容器、升壓電容器434 (BOOSTCAP)及積分電容器438 (INTCAP)以及切換組件432、436。舉例而言，可變電容式組件430可係一習用放大器電容器之一替代或一替換。
升壓電容器434及/或積分電容器438可係具有不同電容或相同電容之電容器。在某些情形中，升壓電容器434可具有較積分電容器438大之一電容。升壓電容器434可被如此命名乃因其可在記憶體胞元之一讀取操作期間用於進行一升壓操作，如本文中所闡述。積分電容器438可被如此命名乃因其可在記憶體胞元404之一讀取操作期間與一放大器(例如，一差動放大器，未展示)搭配使用以彙集記憶體胞元404與積分電容器438之間轉移之電荷。
在某些情形中，可藉由分別啟動或撤銷啟動獨立控制信號CS1、CS2來獨立地啟動或撤銷啟動(例如，選擇或取消選擇)切換組件432、436。在某些情形中，切換組件432、436可各自係或包含一電晶體(例如，一金屬氧化物半導體(MOS)電晶體)。可將一控制信號CS1、CS2提供至各別電晶體之閘極以啟動切換組件432、436。
在電路400之實例中，升壓電容器434與信號節點428耦合且經組態以經由切換組件432選擇性地與一電壓源426耦合。積分電容器438與信號節點428耦合且經組態以經由切換組件436選擇性地與電壓源426耦合。因此，升壓電容器434可選擇性地與積分電容器438並聯耦合使得升壓電容器434之一第一節點與積分電容器438之一第一節點耦合，且升壓電容器434之一第二節點與積分電容器438之一第二節點耦合。在某些情形中，信號節點428之電壓可實質上等效於積分電容器438及/或升壓電容器434之一節點處之一電壓。
在電路400之實例中，升壓電容器434經組態以獨立於積分電容器438而經由切換組件432及控制信號CS1耦合於信號節點428與電壓源426之間。類似地，積分電容器438經組態以獨立於升壓電容器434而經由切換組件436及控制信號CS2耦合於信號節點428與電壓源426之間。
可變電容式組件430之總電容可取決於切換組件432、436之狀態；例如取決於是啟動(閉合)還是撤銷啟動(斷開)每一者。舉例而言，當啟動切換組件432、436兩者使得升壓電容器434與積分電容器438並聯地耦合於信號節點428與電壓源426之間時，由於可變電容式組件430，信號節點428與電壓源426之間的經組合電容可表達為升壓電容器434之電容與積分電容器438之電容的和。當升壓電容器434與電壓源426解耦(例如，撤銷啟動切換組件432)且積分電容器438耦合於信號節點428與電壓源426之間時，由於可變電容式組件430，信號節點428與電壓源426之間之電容可係積分電容器438之電容且可不包含升壓電容器434之電容。
電壓源426可稱為一「升壓及移位」電壓源(VBNS)，此乃因其可用於藉由在一讀取操作之部分期間將信號節點428之電壓升壓(例如，增加)及/或將信號節點428之電壓移位(例如，減小)來調整信號節點428之電壓。
在某些情形中，在一讀取操作之一第一部分期間，電壓源426可用於經由可變電容式組件430 (例如，經由升壓電容器434及/或積分電容器438)來增大信號節點428之電壓。
視情況，在一讀取操作之一第二部分期間或之後，電壓源426可用於經由可變電容式組件430 (例如，經由升壓電容器434及/或積分電容器438)而將信號節點428之電壓移位。舉例而言，電壓源426可用於在鎖存儲存於記憶體胞元404上的值之前將信號節點428之電壓下移以使得能夠使用一低電壓鎖存器。
電路400包含額外電壓源420、424、442。電壓源420 (VPCH)可用於在一讀取操作開始時將數位線410預充電。電壓源424 (VREF)可用於產生一參考電壓，該參考電壓可用於在一讀取操作期間判定儲存於記憶體胞元404上的一值。當切換組件440在讀取操作期間用作一源極隨耦器(SF)時，電壓源442 (VSF)可用於為切換組件440提供一電壓。
在某些情形中，切換組件408、416、418、422、432、436、440及/或444可係或可包含一或多個電晶體，該等電晶體可用於藉由在電晶體之一閘極處啟動(例如，確證)一信號(例如，WL、CS1、CS2)來耦合電路400之各種元件。在某些情形中，切換組件416可包含呈一疊接組態之兩個或更多個電晶體。切換組件440可係一電晶體，其經組態以用作一源極隨耦器(SF)。
在某些情形中，可期望可變電容式組件430在讀取操作之升壓部分期間(例如，在當電壓源426將信號節點428之電壓升壓時之部分期間)提供一相對大的電容。可期望一大電容抵消數位線410之固有電容(如由電容器414所表示)之效應，且提供一更高效(例如，更快)升壓操作。
在某些情形中，在記憶體胞元404於讀取操作期間與數位線410耦合之後，亦可期望在讀取操作之一位移電荷部分期間存在一大的電容，在該位移電荷部分期間，在記憶體胞元與可變電容式組件之間轉移位移電荷中之某些電荷或所有電荷。可期望一大的電容來自記憶體胞元404吸收位移電荷(或將位移電荷提供至記憶體胞元404)且確保用於在信號產生期間(例如，在記憶體胞元與數位線耦合的讀取操作之一部分期間)彙集電荷之電容器不會變得飽和。
因此，在某些情形中，可變電容式組件430可組態有在讀取操作之一第一部分期間與積分電容器438並聯耦合之升壓電容器434，該讀取操作可包含升壓部分及/或位移電荷部分。
在某些情形中，在已轉移位移電荷中之某些電荷或所有電荷之後，當在記憶體胞元與可變電容式組件430之間轉移極性電荷時，可期望可變電容式組件430在讀取操作之一第二部分期間提供一相對低的(例如就電容或微法拉而言，小的)電容。舉例而言，極性電荷可係少於位移電荷之一電荷量。舉例而言，在讀取操作之第二部分期間，較在讀取操作之第一部分期間小的一電容可藉由提供極性電荷之一更準確可靠表示且藉此增大感測窗而提供讀取操作之較佳準確度。
因此，在某些情形中，可變電容式組件430可組態有升壓電容器434，升壓電容器434在讀取操作之第二部分期間與積分電容器438解耦(例如，藉由撤銷啟動切換組件432而與電壓源426解耦)，使得可變電容式組件430之電容等於積分電容器438之電容。
在某些情形中，可在操作之信號產生部分之後基於跨越積分電容器438之一電壓或者基於信號節點428之一電壓(其可實質上等效於節點被耦合以後積分電容器438之一節點之電壓)而判定記憶體胞元404之值。
參考圖5至圖7之時序圖更詳細闡述電路400中所繪示之組件之操作及交互作用。
圖5 圖解說明根據本發明之態樣支援使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之時序圖500之一實例。時序圖500展示與參考圖4所闡述之電路400之組件相關聯之各種電壓位準以圖解說明用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術如何提供一快速且可靠的讀取操作。
時序圖500可對應於使用可稱為「單升壓」之一方法之電路400之操作。讀取操作可對應於t0與t3之間之一時間週期，其可包含一升壓部分及一信號產生部分。
在時間t0處，啟動(例如，藉由增大電壓VCS1 510及VCS2 505)控制信號CS1、CS2以在信號節點(例如，信號節點428)與一電壓源(例如，電壓源426)之間並聯耦合升壓電容器(例如，升壓電容器434)與積分電容器(例如，積分電容器438)。儘管控制信號CS1及CS2在時序圖500中被繪示為實質上同時啟動，但在某些實例中，其等可在時間t1之前發生之不同時間處啟動。
在時間t1處，增大電壓源(未展示)之電壓以經由升壓電容器及積分電容器將信號節點之電壓VSIG 515升壓；亦即，增大電壓源之電壓會增大跨越升壓電容器及積分電容器之電壓，藉此增大與升壓電容器及積分電容器耦合之信號節點之電壓VSIG 515。讀取操作之升壓部分525可發生於時間t1與時間t2之間，而升壓電容器與積分電容器並聯耦合於信號節點與電壓源之間。在讀取操作之升壓部分期間，可變電容式組件(例如，可變電容式組件430)之電容係升壓電容器之電容與積分電容器之電容的和。因此，在讀取操作之升壓部分期間，可變電容式組件之電容係相對大的(例如，與在讀取操作之後續信號產生部分530期間可變電容式組件之電容相比較)。
在時間t2處，字線信號WL經確證(例如，藉由增大字線之電壓VWL 520)以將記憶體胞元(例如，記憶體胞元404)與數位線(例如，數位線410)耦合。在某些情形中，在時間t2處，數位線可已經由切換組件416與信號節點耦合；亦即，可已在時間t2處啟動切換組件416。可在字線信號被確證的時間t2處開始讀取操作之信號產生部分530。
亦在時間t2處(或在某些情形中，在時間t2之後不久)，撤銷啟動控制信號CS1以將電壓源與升壓電容器解耦，且藉此將升壓電容器自與積分電容器並聯耦合之狀態中解耦。當解耦升壓電容器時，可變電容式組件之電容自升壓電容器之電容與積分電容器之電容之和改變為僅係積分電容器之電容。
在某些實例中，將記憶體胞元與數位線耦合致使電荷經由數位線及信號節點在記憶體胞元與可變電容式組件之間(例如，在記憶體胞元與升壓電容器及/或積分電容器之間，取決於控制信號CS1及CS2之狀態)轉移。在圖5之實例中，在讀取操作之信號產生部分期間，在CS1被撤銷啟動且因此升壓電容器與積分電容器解耦以後，將記憶體胞元與數位線耦合致使電荷在記憶體胞元與積分電容器之間轉移。電荷轉移致使信號節點電壓VSIG 515中之一改變(例如，一減小)。在讀取操作之信號產生部分期間轉移之電荷可包含位移電荷及極性電荷中之某些電荷或所有電荷。
因此，在讀取操作之信號產生部分530期間，可變電容式組件之電容等於積分電容器之電容，且在讀取操作之升壓部分525期間小於可變電容式組件之電容。
信號節點電壓VSIG 之改變可取決於在讀取操作開始時儲存於記憶體胞元上的值；因此，圖5繪示可與讀取具有值「1」或值「0」之一記憶體胞元相關聯之兩個電壓。在讀取操作(例如，在時間t3處)之信號產生部分之後信號節點之兩個可能的電壓VSIG 515(或在某些情形中，跨越積分電容器之電壓)之差可稱為感測窗；可期望存在一較大感測窗(例如，與「0」相關聯之電壓和與「1」相關聯之電壓之間的一較大差)，此乃因其可達成一更準確之讀取操作。在於時間t2處解耦升壓電容器之後，可變電容式組件之電容係相對小的，此可相對於在讀取操作之升壓部分期間所使用之較大電容之使用來提供一較大感測窗。
在時間t3處，感測組件可基於信號節點之電壓VSIG 515而判定並鎖存儲存於記憶體胞元上的值。在某些情形中，感測組件可藉由比較VSIG 515與一參考電壓(未展示)來判定該值。
在某些情形中，信號節點之電壓實質上等效於積分電容器之一節點之電壓，此乃因積分電容器係與信號節點耦合。因此，感測組件可基於信號節點之電壓VSIG 515及/或基於跨越積分電容器之一電壓而判定該值。
圖6 圖解說明根據本發明之態樣支援使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之一時序圖600之一實例。時序圖600展示與參考圖4所闡述之電路400之組件相關聯之各種電壓位準以圖解說明用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術如何提供一快速且可靠的讀取操作。
時序圖600可對應於使用可稱為一「雙升壓」之一方法之電路400之操作。讀取操作可對應於t0與t5之間之一時間週期，其包含一第一升壓部分、一位移電荷部分、一第二升壓部分及一極化電荷部分。
在時間t0處，啟動(例如，藉由增大電壓VCS1 610)控制信號CS1以在信號節點(例如，信號節點428)與一電壓源(例如，電壓源426)之間耦合升壓電容器。在時間t0處，由於控制信號CS2被撤銷啟動(例如，電壓VCS2 605係低的)，因此積分電容器不與信號節點耦合。
在時間t1處，增大電壓源(未展示)之電壓以經由升壓電容器而將信號節點之電壓VSIG 615升壓；亦即，增大電壓源之電壓會增大跨越升壓電容器之電壓，藉此增大與升壓電容器耦合之信號節點之電壓。讀取操作之第一升壓部分625可發生於時間t1與時間t2之間，而升壓電容器耦合於信號節點與電壓源之間，且積分電容器與升壓電容器解耦(例如，撤銷啟動控制信號CS2)。在讀取操作之第一升壓部分期間，可變電容式組件(例如，可變電容式組件430)之電容實質上等於升壓電容器之電容。
在時間t2處，字線信號WL經確證(例如，藉由增大字線之電壓VWL 620)以將記憶體胞元(例如，記憶體胞元404)與數位線(例如，數位線410)耦合。在某些情形中，在時間t2處，數位線可已經由切換組件416與信號節點耦合；亦即，可已在時間t2處啟動切換組件416。當字線信號經確證以將記憶體胞元與數位線耦合時，讀取操作之位移電荷部分630可在時間t2處開始。在某些情形中，將記憶體胞元與數位線耦合使電荷在記憶體胞元與升壓電容器之間之轉移(例如，經由信號節點)。自時間t2至t3，可在記憶體胞元與升壓電容器之間轉移位移電荷中之某些電荷或所有電荷。
在時間t3處，撤銷啟動(例如，藉由降低電壓VCS1 610)控制信號CS1以將升壓電容器與電壓源解耦。當解耦升壓電容器時，可變電容式組件之電容自實質上等效於升壓電容器之電容改變為實質為零(此乃因在t3與t4之間升壓電容器及積分電容器皆不耦合於信號節點與電壓源之間)。因此，信號節點之電壓VSIG 615由於記憶體胞元與信號節點之間共用之電荷而開始上升。時間t3與t4之間的週期可稱為讀取操作之第二升壓部分635。
在某些情形中，升壓電容器與電壓源解耦之時間t3係基於相對於啟動字線信號之時間(例如，相對於記憶體胞元與數位線耦合之時間)之一固定時間延遲。
在某些情形中，升壓電容器與電壓源解耦之時間t3係基於升壓電容器之一節點處之一電壓與數位線之一電壓的一比較。舉例而言，可在升壓電容器之一節點處之電壓等於數位線之電壓之一時間處解耦升壓電容器。
在時間t4處，啟動控制信號CS2以將積分電容器與電壓源耦合(例如，藉由增大電壓VCS2 605來啟動切換組件436)，且藉此在信號節點與電壓源之間耦合積分電容器。因此，在時間t4處，可變電容式組件之電容實質上等效於積分電容器之電容。在某些情形中，在信號節點與電壓源之間耦合積分電容器使電荷在記憶體胞元與積分電容器之間轉移。在時間t4處開始，可在記憶體胞元與積分電容器之間轉移極性電荷中之某些電荷或所有電荷。自t4至t5之時間週期可稱為讀取操作之極性電荷部分640。
在某些情形中，積分電容器與信號節點耦合之時間t4係基於在升壓電容器與信號節點解耦之時間(例如，時間t3)之後之一固定時間延遲。
在時間t5處，感測組件可基於如參考圖5所闡述之信號節點之電壓VSIG 615而判定並鎖存儲存於記憶體胞元上的值。
如先前所論述，信號節點之電壓可實質上等效於積分電容器之一節點之電壓。因此，感測組件可基於信號節點之電壓VSIG 615及/或基於跨越積分電容器之一電壓而判定該值。
圖7 圖解說明根據本發明之態樣支援使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之一時序圖700之一實例。時序圖700圖解說明在使用具有一可變電容式組件之一感測放大器之一讀取操作期間之各種信號。讀取操作可對應於t0與t4之間之一時間週期，其包含讀取操作之一第一部分及讀取操作之一第二部分。時序圖700展示與參考圖4所闡述之電路400之組件相關聯之各種電壓位準以圖解說明用於使用具有一可變電容式組件之一感測放大器來讀取一記憶體胞元之技術如何提供一快速且可靠的讀取操作。
時序圖700可對應於使用可稱為「非線性電容器」之一方法之電路400之操作，此乃因其可致使可變電容組件在一讀取操作期間提供一非線性電容特性。與時序圖500相比較，時序圖700圖解說明在字線信號VWL 被確證之後，將升壓電容器與積分電容器並聯地耦合於信號節點與電壓源之間之控制信號CS1在一較長時間週期內保持作用。
在此方法中，升壓電容器可與積分電容器並聯耦合以在位移電荷轉移期間提供一較大電容，且解耦以在極性電荷轉移期間提供一較小電容。因此，一較大電容可用於升壓部分且用以吸收(或提供)位移電荷中之某些電荷或所有電荷，此後一較小電容可用以彙集極性電荷。
在時間t0處，啟動(例如，藉由增大電壓VCS1 710及VCS2 705)控制信號CS1、CS2以將升壓電容器與積分電容器並聯地耦合於信號節點與一電壓源之間。
在時間t1處，增大電壓源以經由升壓電容器及積分電容器將信號節點之電壓VSIG 715升壓。在讀取操作之此部分期間，可變電容式組件之電容係相對大的，此乃因升壓電容器與積分電容器並聯耦合。介於t1與t2之間之時間週期可稱為讀取操作之升壓部分725。
在時間t2處，字線信號WL經確證(例如，藉由增加字線之電壓VWL 720)以將記憶體胞元與數位線耦合。在某些情形中，在時間t2處，可已經由切換組件而將數位線與信號節點耦合。介於t2與t3之間之時間可稱為讀取操作之位移電荷部分730。在某些實例中，將記憶體胞元與數位線耦合可致使電荷在記憶體胞元與可變電容式組件(例如，記憶體胞元與升壓電容器及/或積分電容器之間，取決於控制信號CS1及CS2之狀態)之間轉移。在讀取操作之位移電荷部分730期間，經由信號節點在記憶體胞元與可變電容式組件之間轉移位移電荷中之某些電荷或所有電荷。電荷轉移致使信號節點電壓VSIG 715發生一改變(例如，一減小)。
在時間t3處，撤銷啟動(例如，藉由降低VCS1 710之電壓)控制信號CS1以將升壓電容器與電壓源解耦，藉此將升壓電容器自與積分電容器並聯耦合之狀態解耦。因此，在時間t3處，可變電容式組件之電容可實質上等效於積分電容器之電容。
在時間t3之後，繼續在記憶體胞元與積分電容器之間轉移電荷。此電荷可包含極化電荷，且在某些情形中，若未在時間t3之前在記憶體胞元與可變電容式組件之間完全轉移位移電荷，則可包含位移電荷之一部分。介於t3與t4之間之時間週期可稱為讀取操作之極化電荷部分735。
在時間t4處，在已於記憶體胞元與積分電容器之間轉移極化電荷中之某些電荷或所有電荷之後，感測組件可基於信號節點VSIG 715之電壓及/或跨越積分電容器之電壓而判定及鎖存儲存於記憶體胞元上的值。
在某些情形中，解耦升壓電容器之時間(時間t3)係基於相對於確證字線信號VWL 720之時間之一固定延遲(例如，一固定經過時間量)，例如在將記憶體胞元與數位線耦合之後的一固定延遲。在某些情形中，時間t3係基於累積於升壓電容器上的一電荷量，例如一特定位移電荷量已累積於升壓電容器上的一時間。在某些情形中，時間t3係基於升壓電容器在其處完全放電之一時間；例如，升壓電容器可不再在其處將電荷轉移至記憶體胞元之一時間。
在某些情形中，關於時序圖700所闡述之非線性電容器方法可相對於某些其他方法而提供一較佳(例如，較大)感測窗，此乃因與「1」值相關聯之電壓由於介於t2與t3之間(在位移電荷部分期間，其中升壓電容器與積分電容器並聯耦合)之可變電容組件之相對高之電容而保持得較高。
圖8A 至圖8D 繪示根據本發明之態樣支援使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之例示性可變電容式組件830-a、830-b、830-c、830-d。可變電容式組件830-a、830-b、830-c、830-d可係如圖4中所繪示之可變電容式組件430之實例或替代。
圖8A 繪示可變電容式組件830-a，其包含一升壓電容器834、積分電容器838及可分別使用控制信號CS1及CS2來控制之切換組件832、836。在例示性可變電容式組件830-a中，升壓電容器834及積分電容器838經組態以經由切換組件832及836獨立地與電壓源826耦合及解耦。由於升壓電容器與積分電容器兩者與信號節點828耦合，因此將升壓電容器834及積分電容器838與電壓源826耦合會將升壓電容器834與積分電容器838並聯地耦合於信號節點828與電壓源826之間。在某些情形中，切換組件832、836可係n型電晶體。
圖8B 繪示可變電容式組件830-b，其可為可變電容式組件430提供另一替代。在例示性可變電容式組件830-b中，升壓電容器834及積分電容器838經組態以經由切換組件848及850獨立地與信號節點828耦合及解耦。由於升壓電容器及積分電容器與電壓源826耦合，因此將升壓電容器834及積分電容器838與信號節點828耦合(例如，藉由啟動CS1及CS2)會將升壓電容器834與積分電容器838並聯到耦合於信號節點828與電壓源826之間。在某些情形中，切換組件848、850可係p型電晶體。
圖8C 繪示可變電容式組件830-c，其可為可變電容式組件430提供另一替代。可變電容式組件830-c提供需要一單個切換組件832及控制信號(CS1)之一可變電容式組件之一實例。在可變電容式組件830-c中，積分電容器838在無需一切換組件之情形下直接耦合(例如，硬連線)於信號節點828與電壓源826之間。因此，可變電容式組件830-c之操作類似於關於可變電容式組件430所闡述之彼操作，其中始終啟動控制信號CS2。升壓電容器834經組態以經由切換組件832獨立地與電壓源826耦合及解耦。由於積分電容器與電壓源826及信號節點828耦合，因此將升壓電容器834與電壓源826耦合(例如，藉由啟動CS1)會將升壓電容器834與積分電容器838並聯地耦合於信號節點828與電壓源826之間。在某些情形中，切換組件832可係一n型電晶體。
圖8D 繪示可變電容式組件830-d，其可為可變電容式組件430提供另一替代。類似於可變電容式組件830-c，可變電容式組件830-d需要一單個切換組件848及控制信號(CS1)。在可變電容式組件830-d中，積分電容器838耦合(例如，硬連線)於信號節點828與電壓源826之間。因此，在始終啟動控制信號CS2之情況下可變電容式組件830-c之操作可類似於關於可變電容式組件430所闡述之操作。升壓電容器834經組態以經由切換組件848獨立地與信號節點828耦合及解耦。由於積分電容器與電壓源826及信號節點828耦合，因此將升壓電容器834與信號節點828耦合(例如，藉由啟動CS1)會將升壓電容器834與積分電容器838並聯耦合於信號節點828與電壓源826之間。在某些情形中，切換組件848可係一p型電晶體。
圖9 圖解說明根據本發明之某些態樣支援使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之一可變電容式組件902之一實例。舉例而言，可變電容式組件902可係對可變電容式組件430之一替代，且可包含非線性積分電容器904。非線性積分電容器904可係一MOS電容器，其源極及汲極可耦合在一起使得MOS電容器之閘極電容包括一非線性電容器，此可係可期望的，此乃因當跨越一MOS電容器之電壓低於臨限值電壓時，非線性電容器之電容減少，藉此潛在地提供一較佳感測窗。
在某些情形中，非線性積分電容器904可在關於圖8所闡述之可變電容式組件830中之任一者中代替積分電容器838。在某些情形中，一非線性積分電容器904之使用可形成與時序圖700中所繪示的類似之波形。在某些情形中，相對於關於時序圖700之非線性時序所闡述，一非線性積分電容器904之使用可實現類似或較佳效能(就增大感測窗而言)。
圖10 圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一電路1000之一實例。電路1000圖解說明重點展示在一讀取操作期間協同工作之數個電路組件之一經簡化電路組態。
如先前所論述，在某些情形中，當在記憶體胞元與放大器電容器之間轉移位移電荷時，可期望一放大器電容器具有一相對高的(例如就電容或微法拉而言，大的)電容，但當在記憶體胞元與放大器電容器之間轉移極性電荷時(例如，在已在放大器電容器與記憶體胞元之間轉移位移電荷中之某些電荷或所有電荷之後)，可期望一放大器電容器具有一相對小的電容。電路1000提供使用分裂電容器來達成此兩個目標之一實例。電路1000可係電路400之一替代且可在不使用與分裂電容器相關聯之切換組件(例如，切換組件432、436)及控制信號(例如，CS1、CS2)之情形下提供類似益處。
電路1000包含一記憶體胞元1004及一數位線(DL) 1010。數位線1010可係參考圖1及圖2所闡述之數位線115之一實例。記憶體胞元1004可係參考圖1及圖2所闡述之記憶體胞元105之一實例。如參考圖1所闡述，數位線1010可具有或可與藉由電容器1014 (CDL)在電路1000所表示之一固有電容相關聯。
記憶體胞元1004可包含一切換組件1008及一電容器1006。在某些情形中，電容器1006可係一鐵電電容器之一實例，諸如參考圖2所闡述之電容器205。電容器1006可儲存一邏輯狀態(例如，1或0之一邏輯狀態)。切換組件1008可係參考圖2所闡述之選擇器裝置220之一實例。
記憶體胞元1004可與一字線1002相關聯。字線1002可係參考圖1及圖2所闡述之字線110之一實例。在一存取操作(例如，一讀取操作或一寫入操作)期間，可在字線1002上啟動(例如，確證)字線信號WL以致使切換組件1008將電容器1006與數位線1010耦合。
數位線1010可經由切換組件1016選擇性地與一信號節點1028 (SIG)耦合。信號節點1028繼而可經由切換組件1040、1044選擇性地與鎖存器1046耦合。鎖存器1046可基於信號節點1028之一電壓而判定儲存於記憶體胞元1004上的一值。在某些情形中，鎖存器1046可基於信號節點1028之一電壓與一參考電壓之一比較而判定該值，如參考圖1所闡述。
電路1000包含位移電容器1052 (DISPCAP)及積分電容器1038 (INTCAP)。位移電容器1052與積分電容器1038耦合(例如，串聯)於數位線1010與信號節點1028之間。位移電容器1052及積分電容器1038亦與電壓源1026耦合。位移電容器1052及積分電容器1038可係具有不同電容或相同電容之電容器。在某些情形中，位移電容器1052可具有較積分電容器1038大之一電容。
在某些情形中，信號節點1028之電壓可等效於積分電容器1038之一節點處之一電壓。
電壓源1026可用於在一讀取操作之部分期間藉由將信號節點1028之電壓升壓(例如，增大)及/或將信號節點1028之電壓移位(例如，減小)來調整信號節點1028之電壓。在某些情形中，電壓源1026可用於在一讀取操作之一第一部分期間(例如，在讀取操作之一升壓部分期間)經由積分電容器1038來增大信號節點1028之電壓。
視情況，電壓源1026可用於在一讀取操作之一第二部分期間或之後經由積分電容器1038而將信號節點1028之電壓移位。舉例而言，電壓源1026可用於在鎖存儲存於記憶體胞元上的值之前將信號節點1028之電壓下移以使得能夠使用一低電壓鎖存器。
電路1000包含額外電壓源1020、1024、1042。電壓源1020 (VPCH)可用於在一讀取操作開始時將數位線1010預充電。電壓源1024 (VREF)可用於產生可用於在一讀取操作期間判定儲存於記憶體胞元1004上的一值之一參考電壓。當切換組件1040用作一源極隨耦器時，電壓源1042 (VSF)可用於為切換組件1040提供一電壓。
在某些情形中，切換組件1008、1016、1018、1022、1040及/或1044可係或可包含一或多個電晶體，該一或多個電晶體可用於藉由在電晶體之一閘極處啟動(例如，確證)一信號來耦合電路1000之各種元件。在某些情形中，切換組件1016包含一疊接組態中之兩個或更多個電晶體。切換組件1040可係經組態以在電壓源1042與鎖存器1046之間用作一源極隨耦器(SF)之一電晶體。
在電路1000之實例中，在讀取操作之一預充電部分期間可將位移電容器1052及數位線1010預充電至一初始電壓。在讀取操作之一後續升壓部分期間(例如，當增大電壓源1026之電壓時)，經由積分電容器1038而增大信號節點1028之電壓，且經由位移電容器1052而增大數位線1010之電壓。增大數位線1010之電壓致使切換組件1016由於將數位線1010之電壓升壓成高於切換組件1016之臨限值電壓而被撤銷啟動且因此撤銷啟動切換組件1016。
在讀取操作之升壓部分之後(例如，在已如上文所闡述而撤銷啟動切換組件1016之後)，可在字線1002上啟動字線信號WL以將記憶體胞元1004與數位線1010耦合且開始讀取操作之信號產生部分。如先前所論述，信號產生部分包含：一位移電荷部分，在此期間位移電荷在記憶體胞元與一電容器之間轉移；及一極性電荷部分，此時其餘極性電荷在記憶體胞元與電容器之間轉移。
在電路1000中，一旦撤銷啟動切換組件1016且記憶體胞元1004與數位線1010耦合，則記憶體胞元1004可開始經由數位線1010在記憶體胞元1004與位移電容器1052之間轉移位移電荷。因此，位移電容器1052可吸收或提供在位移電容器1052與記憶體胞元1004之間轉移之位移電荷中之某些電荷或所有電荷。隨著位移電荷在記憶體胞元1004與位移電容器1052之間轉移，數位線1010之電壓可改變，此乃因數位線1010係與位移電容器1052之一節點耦合。如此一來，數位線1010之電壓最後可返回(減小)至預充電電壓。當數位線1010之電壓返回至預充電電壓時，此可致使切換組件1016重新啟動，藉此將數位線1010與信號節點1028耦合。在重新啟動切換組件1016之後，積分電容器1038可經由數位線1010及信號節點1028來彙集極性電荷。在讀取操作之信號產生部分之後，鎖存器1046可基於信號節點1028之電壓及/或基於跨越積分電容器1038之電壓而判定儲存於記憶體胞元1004上的一值。
圖11 展示根據本發明之態樣支援用於使用多級記憶體感測來讀取一記憶體胞元之技術之一記憶體裝置之一方塊圖1100。記憶體陣列100-a可稱為一電子記憶體設備且包含記憶體控制器140-a及記憶體胞元105-b，其等可係參考圖1所闡述之記憶體控制器140及記憶體胞元105之實例。記憶體控制器140-a可包含一加偏壓組件1105及一時序組件1110且可如參考圖1所闡述而操作記憶體陣列100-a。記憶體控制器140-a可與字線110-b、數位線115-b、板線210-a及感測組件125-b進行電子通信，字線110-b、數位線115-b、板線210-a及感測組件125-b可係參考圖1及圖2所闡述之字線110、數位線115、板線210及感測組件125之實例。記憶體陣列100-a亦可包含參考組件1115及鎖存器1120。記憶體陣列100-a之組件可彼此進行電子通信且可執行參考圖1至圖3所闡述之功能。在某些情形中，感測組件125-b、參考組件1115及/或鎖存器1120可係記憶體控制器140-a之組件。
記憶體控制器140-a可經組態以藉由將電壓施加至字線110-b、板線210-a或數位線115-b來確證彼等各種節點中之一或多者上之一信號。舉例而言，加偏壓組件1105可經組態以施加一電壓來操作記憶體胞元105-b以便對記憶體胞元105-b進行讀取或寫入，如上文所闡述。在某些情形中，記憶體控制器140-a可包含一列解碼器、行解碼器或這兩者，如參考圖1所闡述。此可使得記憶體控制器140-a能夠存取一或多個記憶體胞元105。加偏壓組件1105亦可將電壓電位提供至參考組件1115以便產生用於感測組件125-b之一參考信號。此外，加偏壓組件1105可為感測組件125-b之操作提供電壓電位。在某些實例中，記憶體控制器140-a可控制一讀取操作之各個階段。在某些情形中，記憶體控制器140-a可確證一(若干)控制信號以啟動一(若干)電晶體來將一放大器電容器與一數位線115-b耦合。記憶體控制器140-a亦可確證字線110-b上之一信號以將一記憶體胞元105-b耦合至一數位線115-b。
在某些情形中，記憶體控制器140-a可使用時序組件1110來執行其操作。舉例而言，時序組件1110可控制各種字線選擇、數位線選擇或板線加偏壓之時序，包含用於開關及電壓施加之時序以執行本文中所論述之記憶體功能(諸如讀取及寫入)。在某些情形中，時序組件1110可控制加偏壓組件1105之操作。在某些情形中，時序組件1110可控制確證或解除確證控制信號(例如，CS1、CS2)之時序以啟動或撤銷啟動一或多個切換組件。
在某些情形中，記憶體陣列100-a可包含參考組件1115。參考組件1115可包含各種組件以產生用於感測組件125-b之一參考信號。參考組件1115可包含經組態以產生參考信號之電路。在某些情形中，參考組件1115包含其他鐵電記憶體胞元105。在某些實例中，參考組件1115可經組態以輸出具有介於兩個感測電壓之間之一值之一電壓，如參考圖3所闡述。或者，參考組件1115可經設計以輸出一虛擬接地電壓(例如，大約0 V)。
感測組件125‑b可比較來自記憶體胞元105-b之一信號(例如，經由數位線115-b，如彙集於一積分電容器上)與一參考信號(例如，來自參考組件1115之一參考信號)。該值可由鎖存器1120鎖存，其中鎖存器1120可根據記憶體陣列100-a係其一部分之一電子裝置之操作而被使用。儘管將鎖存器1120繪示為位於感測組件125-b外部，但在某些情形中，鎖存器1120可包含於感測組件125-b或記憶體控制器140-a中。
在某些實例中，感測組件可包含分裂電容器。在某些實例中，感測組件可包含關於圖4至圖9所闡述之一可變電容式組件。在某些實例中，感測組件可包含關於圖10所闡述之一位移電容器及一積分電容器。
圖12 展示根據本發明之態樣圖解說明支援系統級時序預算改良之一方法1200之一流程圖。方法1200之操作可由如本文中所闡述之一記憶體系統(例如，記憶體系統1000)或其組件實施。舉例而言，方法1200之某些操作可由如參考圖1及圖11所闡述之一記憶體控制器(例如，記憶體控制器140)執行。在某些實例中，一處理器可執行一組指令以控制記憶體控制器之功能性元件或者一記憶體裝置或包含該記憶體裝置之系統之其他態樣來執行下文所闡述之功能中之某些功能。此外或另一選擇係，一記憶體系統可使用特殊用途硬體來執行下文所闡述之功能之態樣。
在1205處，方法可包含在一記憶體胞元之一讀取操作期間將一第一電容器(例如，升壓電容器434、834)與一電壓源(例如，電壓源426、826)及一信號節點(例如，信號節點428)耦合，第一電容器與一第二電容器(例如，積分電容器438、838)並聯。在某些實例中，當第一電容器係與電壓源及信號節點耦合時，其與第二電容器並聯耦合。在某些實例中，可藉由啟動一切換組件(例如，切換組件432、832、848)來將第一電容器與電壓源及信號節點耦合。在某些實例中，可藉由啟動一控制信號(例如，CS1)來啟動切換組件。在某些實例中，可如參考圖1至圖9所闡述而執行1205之操作之態樣。
在1210處，方法可包含將記憶體胞元與一數位線(例如，數位線115、410)耦合，同時將信號節點與數位線耦合。在某些實例中，可藉由在與記憶體胞元相關聯之一字線(例如，字線110、402)上啟動一字線信號(WL)來將記憶體胞元與數位線耦合。在某些實例中，可如參考圖1至圖9所闡述而執行1210之操作之態樣。
在1215處，方法可包含在將記憶體胞元與數位線耦合之後將第一電容器與信號節點或電壓源解耦。在某些實例中，可藉由撤銷啟動一切換組件(例如，切換組件432、832、848)來將第一電容器與信號節點或電壓源解耦。在某些實例中，可如參考圖1至圖9所闡述而執行1215之操作之態樣。
在1220處，方法可包含在解耦第一電容器之後至少部分地基於跨越第二電容器之一電壓而判定儲存於記憶體胞元上的一值。在某些實例中，可由一鎖存器(例如，鎖存器446、1120)判定儲存於記憶體胞元上的值。在某些實例中，可如參考圖1至圖9所闡述而執行1220之操作之態樣。
在某些實例中，一設備可使用一般用途硬體或特殊用途硬體來執行本文中所闡述之一方法或若干方法，諸如方法1200。該設備可包含用於以下各項之特徵、構件或指令：在一記憶體胞元之一讀取操作期間將一第一電容器與一電壓源及一信號節點耦合，第一電容器與一第二電容器並聯；將記憶體胞元與一數位線耦合，同時將信號節點與數位線耦合；在將記憶體胞元與數位線耦合之後將第一電容器與信號節點或電壓源解耦；及在解耦第一電容器之後至少部分地基於跨越第二電容器之一電壓而判定儲存於記憶體胞元上的一值。在某些實例中，耦合第一電容器包括啟動一第一切換組件以將第一電容器與電壓源或信號節點耦合。在某些實例中，將第一電容器解耦至少部分地基於將記憶體胞元與數位線耦合之後的一固定延遲而發生。在某些實例中，將第一電容器解耦至少部分地基於累積於第一電容器上的一電荷量而發生。在某些實例中，將第一電容器解耦至少部分地基於第一電容器被完全放電而發生。在某些實例中，第二電容器之一節點與信號節點耦合且將記憶體胞元與數位線耦合致使電荷在第二電容器與記憶體胞元之間轉移。在某些實例中，第二電容器具有較第一電容器低之一電容。在某些實例中，第二電容器係一非線性電容器。
本文中所闡述之方法1200及設備之某些實例可進一步包含用於啟動一第二切換組件以將第二電容器與電壓源或信號節點耦合之程序、特徵、構件或指令。
本文中所闡述之方法1200及設備之某些實例可進一步包含用於增大電壓源之一電壓以在將記憶體胞元與數位線耦合之前經由第一電容器來增大信號節點之一電壓之程序、特徵、構件或指令。
本文中所闡述之方法1200及設備之某些實例可進一步包含用於減小電壓源之一電壓以在判定該值之前經由第二電容器而減小信號節點之一電壓之程序、特徵、構件或指令。
圖13 展示根據本發明之態樣圖解說明支援系統級時序預算改良之一方法1300之一流程圖。方法1300之操作可由如本文中所闡述之一記憶體系統(例如，記憶體系統1000)或其組件實施。舉例而言，方法1300之某些操作可由如參考圖1至圖2所闡述之一記憶體控制器(例如，記憶體控制器140)執行。在某些實例中，一處理器可執行一組指令以控制記憶體控制器之功能性元件或者一記憶體裝置或包含該記憶體裝置之系統之其他態樣來執行下文所闡述之功能中之某些功能。此外或另一選擇係，一記憶體系統可使用特殊用途硬體來執行下文所闡述之功能之態樣。
在1305處，方法可包含在一記憶體胞元之一讀取操作期間將一第一電容器(例如，升壓電容器434)與一電壓源(例如，電壓源426)及一信號節點(例如，信號節點428)耦合，第一電容器與一第二電容器(例如，積分電容器438)並聯。在某些實例中，當第一電容器與電壓源及信號節點耦合時，其與一第二電容器並聯耦合。在某些實例中，可藉由啟動一切換組件(例如，切換組件432或848)將第一電容器與電壓源及信號節點耦合。在某些實例中，可藉由啟動一控制信號(例如，CS1)來啟動切換組件。在某些實例中，可如參考圖1至圖9所闡述而執行1305之操作之態樣。
在1310處，方法可包含將記憶體胞元與一數位線(例如，數位線410)耦合，同時將信號節點與數位線耦合。在某些實例中，可藉由在與記憶體胞元相關聯之一字線(例如，字線402)上啟動一字線信號(WL)來將記憶體胞元與數位線耦合。在某些實例中，將記憶體胞元與數位線耦合致使電荷在記憶體胞元與第一電容器之間轉移。在某些情形中，所轉移電荷可係位移電荷中之某些電荷或所有電荷。在某些實例中，可如參考圖1至圖9所闡述而執行1310之操作之態樣。
在1315處，方法可包含在將記憶體胞元與數位線耦合之後將第一電容器與信號節點或電壓源解耦。在某些實例中，可藉由撤銷啟動一切換組件(例如，切換組件432或切換組件736)來將第一電容器與信號節點解耦。在某些實例中，可如參考圖1至圖9所闡述而執行1315之操作之態樣。
在1320處，方法可包含在解耦第一電容器之後將一第二電容器(例如，積分電容器438)與電壓源及信號節點耦合以在記憶體胞元與第二電容器之間轉移電荷。在某些情形中，所轉移電荷可係極性電荷中之某些電荷或所有電荷。在某些情形中，所轉移電荷可包含位移電荷之一部分。在某些實例中，可如參考圖1至圖9所闡述而執行1320之操作之態樣。
在1325處，方法可包含在耦合第二電容器之後至少部分地基於信號節點處之一電壓而判定儲存於記憶體胞元上的一值。在某些情形中，該值可由一鎖存器(例如，鎖存器446、1120)判定。在某些實例中，可如參考圖1至圖9所闡述而執行1325之操作之態樣。
在某些實例中，一設備可使用一般用途硬體或特殊用途硬體來執行本文中所闡述之一方法或若干方法，諸如方法1300。該設備可包含用於以下各項之特徵、構件或指令：在一記憶體胞元之一讀取操作期間將一第一電容器與一電壓源及一信號節點耦合；在一數位線與信號節點耦合時將記憶體胞元與該數位線耦合；在耦合記憶體胞元之後將第一電容器與信號節點或電壓源中之至少一者解耦；在解耦第一電容器之後將一第二電容器與電壓源及信號節點耦合以在記憶體胞元與第二電容器之間轉移電荷；及在耦合第二電容器之後至少部分地基於信號節點處之一電壓而判定儲存於記憶體胞元上的一值。在某些實例中，耦合第一電容器包含啟動一第一切換組件以將第一電容器與電壓源或信號節點耦合。在某些實例中，耦合第二電容器包含啟動一第二切換組件以將第二電容器與電壓源或信號節點耦合。在某些實例中，至少部分地基於第一電容器之一節點處之一電壓與數位線之一電壓之一比較而解耦第一電容器。在某些實例中，至少部分地基於在將第一電容器解耦之後的一固定時間延遲而耦合第二電容器。在某些實例中，第二電容器之節點與信號節點耦合，且其中信號節點之電壓至少部分地取決於記憶體胞元與第二電容器之間所轉移之一電荷量。
本文中所闡述之方法1300及設備之某些實例可進一步包含用於增大電壓源之一電壓以在將記憶體胞元與數位線耦合之前經由第一電容器增大信號節點之一電壓之程序、特徵、構件或指令。
圖14 展示根據本發明之態樣圖解說明支援系統級時序預算改良之一方法1400之一流程圖。方法1400之操作可由本文中所闡述之一記憶體系統(例如，記憶體系統1000)或其組件實施。舉例而言，方法1400之某些操作可由如參考圖1至圖2所闡述之一記憶體控制器(例如，記憶體控制器140)執行。在某些實例中，一處理器可執行一組指令以控制記憶體控制器之功能性元件或者一記憶體裝置或包含該記憶體裝置之系統之其他態樣來執行下文所闡述之功能中之某些功能。此外或另一選擇係，一記憶體系統可使用特殊用途硬體來執行下文所闡述之功能之態樣。
在1405處，方法可包含在一記憶體胞元(例如，記憶體胞元1004)之一讀取操作期間，在與記憶體胞元相關聯之一數位線與一信號節點(例如，信號節點1028)耦合時將該數位線(例如，數位線1010)預充電。在某些實例中，將數位線預充電包含將一預充電電壓源(例如，預充電電壓源1020)與數位線耦合。在某些實例中，將數位線預充電包含將與數位線耦合之一第一電容器(例如，位移電容器1052)預充電。在某些實例中，可如參考圖10所闡述而執行1405之操作之態樣。
在1410處，方法可包含將記憶體胞元與數位線耦合以致使電荷在記憶體胞元與和該數位線耦合之第一電容器之間轉移(例如，位移電荷中之某些電荷或所有電荷之一轉移)。在某些情形中，電荷可自第一電容器轉移至記憶體胞元。在某些情形中，電荷可自記憶體胞元轉移至第一電容器。在某些實例中，藉由在與記憶體胞元相關聯之一字線(例如，字線1002)上啟動一字線信號(WL)來將記憶體胞元與數位線耦合。在某些實例中，可如參考圖10所闡述而執行1410之操作之態樣。
在1415處，方法可包含調整與第一電容器且與一第二電容器(例如，積分電容器1038)耦合之一電壓源(例如，電壓源1026)之一電壓，該第二電容器與信號節點耦合，其中調整電壓源之電壓會將數位線與信號節點解耦。在某些實例中，調整電壓源包含增大電壓源之電壓。在某些實例中，增大電壓源之電壓會經由第一電容器增大數位線之電壓，此藉由撤銷啟動一切換組件(例如，切換組件1016)來將數位線與信號節點解耦。在某些實例中，可如參考圖10所闡述而執行1415之操作之態樣。
在1420處，方法可包含在調整電壓源之電壓之後至少部分地基於信號節點之一電壓而判定記憶體胞元的一值。在某些實例中，記憶體胞元之值由一鎖存器(例如，鎖存器1046、1120)判定。在某些實例中，可如參考圖10所闡述而執行1420之操作之態樣。
在某些實例中，一設備可使用一般用途硬體或特殊用途硬體來執行如本文中所闡述之一方法或若干方法，諸如方法1400。該設備可包含用於以下各項之特徵、構件或指令：在一記憶體胞元之一讀取操作期間，在與該記憶體胞元相關聯之一數位線與一信號節點耦合時將該數位線預充電；將記憶體胞元與數位線耦合以致使電荷在記憶體胞元與係與數位線耦合之一第一電容器之間轉移；調整與第一電容器且與一第二電容器耦合之一電壓源之一電壓，該第二電容器與信號節點耦合。在某些情形中，調整電壓源之電壓會將數位線與信號節點解耦。該方法可進一步包含在調整電壓源之電壓之後至少部分地基於信號節點之一電壓而判定記憶體胞元之一值。在某些實例中，將記憶體胞元與數位線耦合致使電荷在記憶體胞元與第二電容器之間轉移。在某些實例中，電壓源係一第一電壓源且將數位線預充電包含將一第二電壓源與數位線及第一電容器耦合。在某些實例中，至少部分地藉由將與數位線耦合之一切換組件撤銷啟動來調整數位線之電壓以將數位線與信號節點解耦。
應注意，上文所闡述之方法(例如，方法1200、1300、1400)闡述可能的實施方案，並且可重新配置或以其他方式修改操作及步驟且其他實施方案係可能的。此外，可組合方法中之兩者或更多者之態樣。
在某些實例中，一記憶體裝置可執行本文中所闡述之功能之態樣。該記憶體裝置可包含：一記憶體胞元；一信號節點，其經組態以在記憶體胞元之一讀取操作期間選擇性地與一記憶體胞元之一數位線耦合；一電容式組件，其與一電壓源及該信號節點耦合，該電容式組件經組態以在讀取操作之一第一部分期間提供一較高電容且在讀取操作之一第二部分期間提供一較低電容；及一鎖存器，其與信號節點耦合且經組態以在讀取操作之第二部分之後至少部分地基於信號節點之一電壓而判定儲存於記憶體胞元上的一值。在某些實例中，該電容式組件包含：一第一電容器，其經組態以選擇性地與電壓源及信號節點耦合；及一第二電容器，其與電壓源及信號節點耦合。該第一電容器經組態以獨立於第二電容器而選擇性地與電壓源及信號節點耦合。在某些實例中，該第一電容器及該第二電容器經組態以在讀取操作之第一部分期間並聯耦合於電壓源與信號節點之間，且該第一電容器經組態以在讀取操作之第二部分期間與解耦第二電容器。在某些實例中，該第二電容器經組態以選擇性地耦合於電壓源與信號節點之間。在某些實例中，將記憶體胞元與數位線耦合致使電荷經由信號節點在記憶體胞元與第二電容器之間轉移。在某些實例中，該第二電容器具有較第一電容器低之一電容。
記憶體裝置之某些實例進一步包含一控制器，該控制器經組態以：啟動一第一切換組件以在讀取操作之第一部分期間將第一電容器與第二電容器並聯耦合於電壓源與信號節點之間；啟動一字線信號以將記憶體胞元與數位線耦合，撤銷啟動第一切換組件以在讀取操作之第二部分期間將第一電容器與第二電容器解耦；及啟動鎖存器以在讀取操作之第二部分之後判定儲存於記憶體胞元上的值。在某些實例中，該控制器經組態以增大電壓源之一電壓以在啟動字線信號之前經由電容式組件增大信號節點之電壓。在某些實例中，將記憶體胞元與數位線耦合致使一第二電荷量在記憶體胞元與第二電容器之間轉移。
記憶體裝置之某些實例進一步包含一第二切換組件，其中該第二電容器經組態以經由第二切換組件之啟動而與信號節點及電壓源耦合，且其中該控制器進一步經組態以在啟動字線信號之前啟動第二切換組件。
在某些實例中，一記憶體裝置可執行本文中所闡述之功能之態樣。該記憶體裝置可包含：一記憶體胞元；一數位線，其與記憶體胞元相關聯；一信號節點，其經組態以選擇性地與數位線耦合；一第一電容器，其與數位線及一電壓源耦合；一第二電容器，其與電壓源及信號節點耦合；及一鎖存器，其與信號節點耦合且經組態以至少部分地基於信號節點之一電壓而判定儲存於記憶體胞元上的一值。在某些情形中，第二電容器可與第一電容器串聯耦合。
記憶體裝置之某些實例進一步包含一控制器，該控制器經組態以在記憶體胞元之一讀取操作期間：將數位線預充電；將記憶體胞元與數位線耦合；增大電壓源之電壓以經由第一電容器調整數位線之電壓，其中增大電壓源之電壓致使一第一電荷量經由數位線在記憶體胞元與第一電容器之間轉移，且致使數位線與信號節點解耦；及啟動鎖存器以判定記憶體胞元之值。
記憶體裝置之某些實例進一步包含一切換組件，該切換組件經組態以將數位線與信號節點耦合，其中增大電壓源之電壓致使切換組件被撤銷啟動。
可使用各種不同技術及技法中之任一者來表示本文中所闡述之資訊及信號。舉例而言，可在以上說明通篇提及之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或粒子、光場或粒子或者其任一組合表示。某些圖式可將信號圖解說明為一單個信號；然而，熟習此項技術者將理解，該信號可表示一信號匯流排，其中該匯流排可具有各種位元寬度。
術語「電子通信」、「導電接觸」、「連接」及「耦合」可係指組件之間的支援電子在組件之間流動的一關係。若組件之間存在可在任何時間支援電子在組件之間流動之任何導電路徑，則認為組件彼此進行電子通信(或導電接觸或連接或耦合)。在任何既定時間，基於包含經連接組件之裝置之操作，彼此電子通信(或導電接觸或連接或耦合)之組件之間的導電路徑可係一開路或一閉路。經連接組件之間的導電路徑可係組件之間的一直接導電路徑，或者經連接組件之間的導電路徑可係包含中間組件(諸如切換器、電晶體或其他組件)之一間接導電路徑。在某些情形中，經連接組件之間的電子流動可舉例而言使用一或多個中間組件(諸如切換器或電晶體)來中斷一段時間。
術語「耦合」係指自組件之間的一開路關係移動至組件之間的一閉路關係之狀況，在開路關係中，電子目前不能夠經由一導電路徑上在組件之間流動，在閉路關係中，電子能夠經由導電路徑在組件之間流動。當一組件(諸如一控制器)將其他組件耦合在一起時，該組件起始一改變：允許電子經由先前不准許電子流動之一導電路徑在其他組件之間流動。
如本文中所使用，術語「實質上」意指經修飾特性(例如，由術語實質上修飾之一動詞或形容詞)不需要是絕對的而是足夠接近的以便達成特性之優點。
本文中所論述之裝置(包含一記憶體陣列)可形成於一半導體基板上，諸如矽、鍺、矽-鍺合金、砷化鎵、氮化鎵等。在某些情形中，該基板係一半導體晶圓。在其他情形中，該基板可係一絕緣體上矽(SOI)基板，諸如玻璃上矽(SOG)或藍寶石上矽(SOP)或者另一基板上的半導體材料之磊晶層。可經由使用各種化學物種（包含但不限於磷、硼或砷）摻雜來控制基板或基板之子區域之導電性。可在基板之初始形成或生長期間藉由離子植入或藉由任何其他摻雜手段來執行摻雜。
本文中所論述之一切換組件或一電晶體可表示一場效應電晶體(FET)且包含一個三端子裝置，其包含一源極、汲極及閘極。該等端子可經由導電材料(例如，金屬)連接至其他電子元件。該源極及汲極可係導電的且可包含一重摻雜(例如，退化)之半導體區域。該源極及汲極可由一輕摻雜之半導體區域或通道分離。若該通道係n型的(亦即，大多數載子係電子)，則該FET可稱為一n型FET。若該通道係p型的(亦即，大多數載子係電洞)，則該FET可稱為一p型FET。該通道可由一種絕緣閘極氧化物封蓋。可藉由將一電壓施加至閘極來控制該通道導電性。舉例而言，將一正電壓或負電壓分別施加至一n型FET或一p型FET可使該通道變得導電。當將大於或等於電晶體之臨限值電壓之一電壓施加至電晶體閘極時，可「接通」或「啟動」一電晶體。當將小於電晶體之臨限值電壓之一電壓施加至電晶體閘極時，可「關斷」或「撤銷啟動」該電晶體。
本文中所敘述之說明結合隨附圖式闡述實例性組態且並不表示可經實施或在本申請專利範圍之範疇內之所有實例。本文中所使用之術語「例示性」意指「用作一實例、例項或圖解說明」而非「較佳」或「優於其他實例」。出於提供對所闡述技法之一透徹理解之目的，詳細說明包含具體細節。然而，可在無此等特定細節之情形下實踐此等技術。在某些例項中，以方塊圖形式展示眾所周知的結構及組件以避免模糊所闡述實例之概念。
在附圖中，類似組件或特徵可具有相同參考標籤。此外，可藉由在參考標籤後接著一破折號及在類似組件當中進行區分之一第二標籤來區分同一類型之各個組件。若在說明書中僅使用第一參考標籤，則說明可適用於具有相同第一參考標籤之類似組件中之任一者而不考慮第二參考標籤。
可使用各種不同技術及技法中之任一者來表示本文中所闡述之資訊及信號。舉例而言，可在上述說明通篇提及之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或粒子、光場或粒子或者其任一組合表示。
結合本文中之揭示而闡述之各種說明性區塊及模組可藉助一個一般用途處理器、一DSP、一ASIC、一場可程式化閘陣列（FPGA）或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或經設計以執行本文中所闡述之功能之其任一組合來實施或執行。一個一般用途處理器可係一微處理器，但在替代方案中，處理器可係任何習用處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算裝置(例如，一數位信號處理器(DSP)與一微處理器、多個微處理器、結合一DSP核心之一或多個微處理器或任一其他此組態)之一組合。
可以硬體、由一處理器執行之軟體、韌體或其任一組合來實施本文中所闡述之功能。若以由一處理器執行之軟體實施，則該等功能可作為一或多個指令或碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案係在本發明及隨附申請專利範圍之範疇內。舉例而言，由於軟體之本質，可使用由一處理器執行之軟體、硬體、韌體、硬連線或此等中之任一者之組合來實施上文所闡述之功能。實施功能之特徵亦可實體上位於各種位置處，包含散佈式使得在不同實體位置處實施功能之部分。此外，如本文中所使用，包含在申請專利範圍中，「或」如一項目清單中所使用(舉例而言，由諸如「……中之至少一者(at least one of)」或「……中之一或多者(one or more of)」之一片語開頭之一項目清單)指示一包含性清單，使得舉例而言，A、B或C中之至少一者之一清單意指A或B或C、或AB或AC或BC、或ABC (亦即，A及B及C)。此外，如本文中所使用，片語「基於」不應視為對一組封閉條件之一參考。舉例而言，在不背離本發明之範疇之情形下，闡述為「基於條件A」之一例示性步驟可係基於一條件A及一條件B兩者。換言之，如本文中所使用，片語「基於」應視為呈與片語「至少部分地基於」相同之方式。
提供本文中之說明以使得熟習此項技術者能夠製作或使用本發明。熟習此項技術者將易於明瞭對本發明之各種修改，且在不背離本發明之範疇之情形下，本文中所定義之泛用原理可應用於其他變化形式。因此，本發明並不限於本文中所闡述之實例及設計，而是將符合與本文中所揭示之原理及新穎特徵一致之最寬泛範疇。
0:邏輯/值/邏輯狀態 1:邏輯/值/邏輯狀態 100:記憶體陣列 100-a:記憶體陣列 105:記憶體胞元/鐵電記憶體胞元/單個記憶體胞元/特定記憶體胞元 105-a:記憶體胞元 105-b:記憶體胞元 110:字線/單個字線/相關字線/所期望字線 110-a:字線 110-b:字線 115:數位線/單個數位線/對應數位線/合適數位線/所選擇數位線 115-a:數位線 115-b:數位線 120:列解碼器 125:感測組件 125-a:感測組件 125-b:感測組件 130:行解碼器 135:輸入/輸出 140:記憶體控制器 140-a:記憶體控制器 145:記憶體胞元疊層 200:例示性電路/電路 205:電容器/鐵電電容器 210:板線 210-a:板線 215:第二版胞元底部/胞元底部 220:選擇器裝置 225:參考線 230:第一板胞元板/胞元板 300-a:磁滯曲線 300-b:磁滯曲線 305:電荷狀態 305-a:電荷狀態 305-b:電荷狀態/所儲存電荷狀態/初始電荷狀態 305-c:電荷狀態/最終電荷狀態 310:電荷狀態 310-a:電荷狀態 310-b:電荷狀態/所儲存電荷狀態 310-c:電荷狀態/最終電荷狀態 315:淨正電壓/電壓 320:路徑 325:淨負電壓/負電壓 330:路徑 335:電壓 340:路徑 345:路徑 350:電壓 355:電壓 402:字線 404:記憶體胞元 406:電容器 408:切換組件 410:數位線 412:板線 414:電容器 416:切換組件 418:切換組件 420:額外電壓源/電壓源 422:切換組件 424:額外電壓源/電壓源 426:電壓源 428:信號節點 430:可變電容式組件 432:切換組件 434:升壓電容器 436:切換組件 438:積分電容器 440:切換組件 442:額外電壓源/電壓源 444:切換組件 446:鎖存器 500:時序圖 525:升壓部分 530:後續信號產生部分/信號產生部分 600:時序圖 625:第一升壓部分 630:位移電荷部分 635:第二升壓部分 640:極性電荷部分 700:時序圖 725:升壓部分 730:位移電荷部分 735:極化電荷部分 826:電壓源 828:信號節點 830-a:例示性可變電容式組件/可變電容式組件 830-b:例示性可變電容式組件/可變電容式組件 830-c:例示性可變電容式組件/可變電容式組件 830-d:例示性可變電容式組件/可變電容式組件 832:切換組件/單個切換組件 834:升壓電容器 836:切換組件 838:積分電容器 848:切換組件/單個切換組件 850:切換組件 902:可變電容式組件 904:非線性積分電容器 1000:電路/記憶體系統 1002:字線 1004:記憶體胞元 1006:電容器 1008:切換組件 1010:數位線 1014:電容器 1016:切換組件 1018:切換組件 1020:額外電壓源/電壓源 1022:切換組件 1024:額外電壓源/電壓源 1026:電壓源 1028:信號節點 1038:積分電容器 1040:切換組件 1042:額外電壓源/電壓源 1044:切換組件 1046:鎖存器 1052:位移電容器 1100:方塊圖 1105:加偏壓組件 1110:時序組件 1115:參考組件 1120:鎖存器 1200:方法 1205:步驟 1210:步驟 1215:步驟 1220:步驟 1300:方法 1305:步驟 1310:步驟 1315:步驟 1320:步驟 1325:步驟 1400:方法 1405:步驟 1410:步驟 1415:步驟 1420:步驟 CS1:獨立控制信號/控制信號/信號 CS2:獨立控制信號/控制信號/信號 DL:數位線 DL_1:數位線 DL_N:數位線 Q:電荷/所儲存電荷/最終所儲存電荷 SF:源極隨耦器 SIG:信號節點 t0:時間 t1:時間 t2:時間 t3:時間 t4:時間 t5:時間 V:電壓差 VCS1 510:電壓 VCS1 610:電壓 VCS1 710:電壓 VCS2 505:電壓 VCS2 605:電壓 VCS2 705:電壓 VSIG 515:信號節點之電壓/信號節點電壓/可能的信號節點之電壓 VSIG 615:信號節點之電壓 VSIG 715:信號節點之電壓 VWL 520:字線之電壓 VWL 620:字線之電壓 VWL 720:字線之電壓/字線信號 VBNS:升壓及移位電壓源 VPCH:電壓源 VREF:電壓源 VSF:電壓源 WL:字線信號 WL_1:字線 WL_M:字線
圖1圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一記憶體陣列之一實例。
圖2圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一電路之一實例。
圖3圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之磁滯曲線之一實例。
圖4圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一電路之一實例。
圖5圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一時序圖之一實例。
圖6圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一時序圖之一實例。
圖7圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一時序圖之一實例。
圖8A至圖8D圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之電路之實例。
圖9圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一電路之一實例。
圖10圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一電路之一實例。
圖11圖解說明根據本發明之態樣支援用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之技術之一裝置之一方塊圖。
圖12、圖13及圖14圖解說明根據本發明之態樣用於使用具有分裂電容器之一感測放大器來讀取一記憶體胞元之一方法或若干方法。
402:字線
404:記憶體胞元
406:電容器
408:切換組件
410:數位線
412:板線
414:電容器
416:切換組件
418:切換組件
420:額外電壓源/電壓源
422:切換組件
424:額外電壓源/電壓源
426:電壓源
428:信號節點
430:可變電容式組件
432:切換組件
434:升壓電容器
436:切換組件
438:積分電容器
440:切換組件
442:額外電壓源/電壓源
444:切換組件
446:鎖存器
CS1:獨立控制信號/控制信號/信號
CS2:獨立控制信號/控制信號/信號
DL:數位線
SIG:信號節點
VBNS:升壓及移位電壓源
VPCH:電壓源
VREF:電壓源
VSF:電壓源
WL:字線信號

Claims (23)

  1. 一種用於讀取一記憶體胞元之方法，其包括：在該記憶體胞元之一讀取操作期間，將一第一電容器與一電壓源及一節點耦合，當與該電壓源及該節點耦合時，該第一電容器與一第二電容器並聯；在耦合該第一電容器與該電壓源及該節點之後，改變該電壓源之一電壓以改變該節點之一電壓；在該節點與一存取線耦合時，將該記憶體胞元與該存取線耦合；在將該記憶體胞元與該存取線耦合之後，將該第一電容器自該節點或該電壓源解耦；及在將該第一電容器解耦之後，至少部分地基於跨越該第二電容器之一電壓而判定儲存於該記憶體胞元的一值。
  2. 如請求項1之方法，其中改變該電壓源以改變該節點之該電壓包括當該第一電容器與該電壓源及該節點耦合時，增大該電壓源之該電壓。
  3. 如請求項2之方法，其中在增大該電壓源之該電壓之後，該記憶體胞元與該存取線之耦合發生。
  4. 如請求項1之方法，其中改變該電壓源以改變該節點之該電壓包括在該第一電容器自該節點或該電壓源解耦之後，減小該電壓源之該電壓。
  5. 如請求項4之方法，其中在減小該電壓源之該電壓之後，判定儲存於該記憶體胞元的該值發生。
  6. 如請求項1之方法，其中至少部分地基於將該記憶體胞元與該存取線耦合，該第一電容器之解耦發生。
  7. 如請求項1之方法，其中在將該記憶體胞元與該存取線耦合之後，該第一電容器之解耦發生。
  8. 如請求項1之方法，其中至少部分地基於累積於該第一電容器的一電荷量而使該第一電容器解耦發生。
  9. 如請求項1之方法，其中至少部分地基於放電該第一電容器而使該第一電容器解耦發生。
  10. 如請求項1之方法，其中該記憶體胞元係一鐵電記憶體胞元。
  11. 一種記憶體設備，其包括：一記憶體胞元；一節點，其經組態以在該記憶體胞元之一讀取操作期間，選擇性地與該記憶體胞元之一存取線耦合；一電容式組件，其與一電壓源及該節點耦合，該電容式組件經組態以在該讀取操作之一第一部分期間提供一較高電容且在該讀取操作之一第 二部分期間提供一較低電容；一鎖存器，其與該節點耦合；及一控制器，其經組態以：在該讀取操作之該第一部分期間，增大該電壓源之一電壓；及在增大該電壓源之該電壓之後，啟動該鎖存器以判定儲存於該記憶體胞元的一值。
  12. 如請求項11之記憶體設備，其中該電容式組件包括一第一電容器及一第二電容器，及其中該控制器經進一步組態以：當該第一電容器及該第二電容器與該電壓源及該節點耦合時，增大該電壓源之該電壓；及在增大該電壓源之該電壓之後，自該節點或該電壓源解耦該第一電容器。
  13. 如請求項12之記憶體設備，其中該控制器經進一步組態以：在啟動該鎖存器之前，減小該電壓源之該電壓。
  14. 如請求項12之記憶體設備，其中該控制器經進一步組態以：當該第一電容器與該電壓源及該節點耦合時，將該記憶體胞元與該存取線耦合。
  15. 如請求項12之記憶體設備，其中該第二電容器經組態以選擇性地耦合在該電壓源及該節點之間。
  16. 如請求項12之記憶體設備，其中該第一電容器具有不同於該第二電容器之一電容。
  17. 如請求項11之記憶體設備，其中該控制器經進一步組態以：在增大該電壓源之該電壓之後，將該記憶體胞元與該存取線耦合。
  18. 如請求項11之記憶體設備，其中該鎖存器經組態以至少部分地基於該節點之一電壓而判定儲存於該記憶體胞元的該值。
  19. 如請求項11之記憶體設備，其中該記憶體胞元係一鐵電記憶體胞元。
  20. 一種記憶體設備，其包括：一記憶體胞元；一節點，其經組態以在該記憶體胞元之一讀取操作期間，選擇性地與該記憶體胞元之一存取線耦合；一電壓源，其經組態以在該讀取操作期間改變電壓；一電容式組件，其與該節點及該電壓源耦合，該電容式組件經組態以在該讀取操作之一第一部分期間具有一第一電容且在該讀取操作之一第二部分期間具有一第二電容；及一鎖存器，其與該節點耦合且經組態以在該電容式組件具有該第二電容時，至少部分地基於該節點之一電壓而判定儲存於該記憶體胞元上的 一值。
  21. 如請求項20之記憶體設備，其中該電容式組件包括一第一電容器及一第二電容器，及其中該第一電容器係選擇性地與該節點或該電壓源耦合。
  22. 如請求項21之記憶體設備，其中該第二電容器係選擇性地與該節點或該電壓源耦合。
  23. 如請求項21之記憶體設備，其中該記憶體胞元係一鐵電記憶體胞元。
TW109132227A 2018-08-13 2019-07-23 具有分裂電容器之感測放大器 TWI760848B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/102,053 US10446214B1 (en) 2018-08-13 2018-08-13 Sense amplifier with split capacitors
US16/102,053 2018-08-13

Publications (2)

Publication Number Publication Date
TW202117711A TW202117711A (zh) 2021-05-01
TWI760848B true TWI760848B (zh) 2022-04-11

Family

ID=68165340

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109132227A TWI760848B (zh) 2018-08-13 2019-07-23 具有分裂電容器之感測放大器
TW108125917A TWI707359B (zh) 2018-08-13 2019-07-23 具有分裂電容器之感測放大器

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108125917A TWI707359B (zh) 2018-08-13 2019-07-23 具有分裂電容器之感測放大器

Country Status (7)

Country Link
US (3) US10446214B1 (zh)
EP (1) EP3837687A4 (zh)
JP (1) JP2021534533A (zh)
KR (2) KR102455957B1 (zh)
CN (1) CN112740329B (zh)
TW (2) TWI760848B (zh)
WO (1) WO2020036744A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446214B1 (en) * 2018-08-13 2019-10-15 Micron Technology, Inc. Sense amplifier with split capacitors
US11152049B1 (en) 2020-06-08 2021-10-19 Micron Technology, Inc. Differential sensing for a memory device
US11462249B2 (en) * 2020-06-30 2022-10-04 Micron Technology, Inc. System and method for reading and writing memory management data using a non-volatile cell based register
US11394387B1 (en) 2021-05-21 2022-07-19 Kepler Computing Inc. 2-input NAND gate with non-linear input capacitors
US11705906B1 (en) 2021-05-21 2023-07-18 Kepler Computing Inc. Majority logic gate having ferroelectric input capacitors and a pulsing scheme coupled to a conditioning logic
US11888479B1 (en) 2021-10-01 2024-01-30 Kepler Computing Inc. Non-linear polar material based low power multiplier with NOR and NAND gate based reset mechanism
US11664370B1 (en) 2021-12-14 2023-05-30 Kepler Corpating inc. Multi-function paraelectric threshold gate with input based adaptive threshold
US11705905B1 (en) 2021-12-14 2023-07-18 Kepler Computing, Inc. Multi-function ferroelectric threshold gate with input based adaptive threshold
US11798608B2 (en) * 2021-12-28 2023-10-24 Micron Technology, Inc. Techniques to perform a sense operation
US11750197B1 (en) 2022-04-20 2023-09-05 Kepler Computing Inc. AND-OR-invert logic based on a mix of majority OR minority logic gate with non-linear input capacitors and other logic gates

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459609B1 (en) * 2001-12-13 2002-10-01 Ramtron International Corporation Self referencing 1T/1C ferroelectric random access memory
US20170287541A1 (en) * 2016-04-05 2017-10-05 Micron Technology, Inc. Charge extraction from ferroelectric memory cell
US9858978B2 (en) * 2016-03-11 2018-01-02 Micron Technology, Inc. Offset compensation for ferroelectric memory cell sensing
US20180025766A1 (en) * 2016-07-25 2018-01-25 Celis Semiconductor Corporation Integrated Memory Device and Method of Operating Same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031143A (en) * 1990-11-21 1991-07-09 National Semiconductor Corporation Preamplifier for ferroelectric memory device sense amplifier
US5901105A (en) * 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
JP2001118389A (ja) * 1999-10-21 2001-04-27 Oki Electric Ind Co Ltd 強誘電体メモリ
US6751143B2 (en) * 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6661695B2 (en) * 2002-05-01 2003-12-09 Ramtron International Corporation Capacitance sensing technique for ferroelectric random access memory arrays
US6803794B2 (en) * 2003-02-26 2004-10-12 Raytheon Company Differential capacitance sense amplifier
JP2006179048A (ja) * 2004-12-21 2006-07-06 Sanyo Electric Co Ltd 半導体装置
US7154774B2 (en) * 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7590017B2 (en) * 2006-04-12 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. DRAM bitline precharge scheme
US10242720B2 (en) * 2010-03-25 2019-03-26 Qualcomm Incorporated Dual sensing current latched sense amplifier
US8072244B1 (en) * 2010-08-31 2011-12-06 National Tsing Hua University Current sensing amplifier and method thereof
US8274828B2 (en) * 2010-12-15 2012-09-25 Fs Semiconductor Corp., Ltd. Structures and methods for reading out non-volatile memory using referencing cells
US9704572B2 (en) * 2015-03-20 2017-07-11 Sandisk Technologies Llc Sense amplifier with integrating capacitor and methods of operation
US9390793B1 (en) * 2015-03-20 2016-07-12 Sandisk Technologies Llc Leakage current compensation with reference bit line sensing in non-volatile memory
US9704554B2 (en) * 2015-08-25 2017-07-11 Texas Instruments Incorporated Sense amplifier with offset compensation
US9672941B1 (en) * 2016-02-08 2017-06-06 Infineon Technologies Ag Memory element status detection
US9520173B1 (en) * 2016-02-29 2016-12-13 Freescale Semiconductor, Inc. Magnetic random access memory (MRAM) and method of operation
US9934837B2 (en) * 2016-03-01 2018-04-03 Micron Technology, Inc. Ground reference scheme for a memory cell
US10049713B2 (en) * 2016-08-24 2018-08-14 Micron Technology, Inc. Full bias sensing in a memory array
US10290341B2 (en) * 2017-02-24 2019-05-14 Micron Technology, Inc. Self-reference for ferroelectric memory
US10388353B1 (en) * 2018-03-16 2019-08-20 Micron Technology, Inc. Canceling memory cell variations by isolating digit lines
US10667621B2 (en) * 2018-04-19 2020-06-02 Micron Technology, Inc. Multi-stage memory sensing
US10446214B1 (en) * 2018-08-13 2019-10-15 Micron Technology, Inc. Sense amplifier with split capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459609B1 (en) * 2001-12-13 2002-10-01 Ramtron International Corporation Self referencing 1T/1C ferroelectric random access memory
US9858978B2 (en) * 2016-03-11 2018-01-02 Micron Technology, Inc. Offset compensation for ferroelectric memory cell sensing
US20170287541A1 (en) * 2016-04-05 2017-10-05 Micron Technology, Inc. Charge extraction from ferroelectric memory cell
US20180025766A1 (en) * 2016-07-25 2018-01-25 Celis Semiconductor Corporation Integrated Memory Device and Method of Operating Same

Also Published As

Publication number Publication date
EP3837687A4 (en) 2022-05-11
US20210319820A1 (en) 2021-10-14
TW202011386A (zh) 2020-03-16
CN112740329A (zh) 2021-04-30
EP3837687A1 (en) 2021-06-23
KR102455957B1 (ko) 2022-10-18
JP2021534533A (ja) 2021-12-09
US10446214B1 (en) 2019-10-15
KR20220141921A (ko) 2022-10-20
US11587604B2 (en) 2023-02-21
US20200051606A1 (en) 2020-02-13
TW202117711A (zh) 2021-05-01
KR20210033052A (ko) 2021-03-25
US10998028B2 (en) 2021-05-04
WO2020036744A1 (en) 2020-02-20
CN112740329B (zh) 2024-06-25
KR102627708B1 (ko) 2024-01-23
TWI707359B (zh) 2020-10-11

Similar Documents

Publication Publication Date Title
TWI760848B (zh) 具有分裂電容器之感測放大器
CN109791782B (zh) 存储器单元组件的阈值电压变差的补偿
JP7137633B2 (ja) 多段階メモリセンシング
CN109643568B (zh) 存储器阵列中的完全偏压感测
CN111512376B (zh) 用于给存储器单元预充电的技术
CN112041926B (zh) 感测存储器单元
TW201801078A (zh) 用於鐵電記憶體之基於電荷鏡之感測
TW201742068A (zh) 記憶體區段內經由區段獨立之平行存取技術
CN110880338A (zh) 基于源极跟随器的感测方案
TWI847204B (zh) 疊層層級信號發展疊接
TW202326721A (zh) 疊層層級信號發展疊接