TWI759370B - 記憶體裝置、記憶體系統及其操作方法 - Google Patents

記憶體裝置、記憶體系統及其操作方法 Download PDF

Info

Publication number
TWI759370B
TWI759370B TW106142539A TW106142539A TWI759370B TW I759370 B TWI759370 B TW I759370B TW 106142539 A TW106142539 A TW 106142539A TW 106142539 A TW106142539 A TW 106142539A TW I759370 B TWI759370 B TW I759370B
Authority
TW
Taiwan
Prior art keywords
memory
bad
memory block
parity check
check code
Prior art date
Application number
TW106142539A
Other languages
English (en)
Other versions
TW201828069A (zh
Inventor
趙上球
權正賢
李聖恩
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201828069A publication Critical patent/TW201828069A/zh
Application granted granted Critical
Publication of TWI759370B publication Critical patent/TWI759370B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種記憶體裝置被提供。該記憶體裝置包括多個正常記憶體塊；以及 至少兩個或更多個壞記憶體塊，其中，具有與要儲存在正常記憶體塊中的數據相同位元數的數據和具有為要儲存在正常記憶體塊中的同位檢查碼的位元數的至少兩倍的位元數的同位檢查碼被儲存在壞記憶體塊之中的第一壞記憶體塊和第二壞記憶體塊中。

Description

記憶體裝置、記憶體系統及其操作方法
本專利文件關於記憶體裝置、包括該記憶體裝置的記憶體系統及其操作方法。
可以對記憶體裝置(諸如NAND快閃記憶體和相變隨機存取記憶體(phase-change random access memory,PCRAM))的單個記憶體單元執行的寫入操作的次數是有限的。例如，典型PCRAM中的寫入操作的次數可以被限制在從約106次到約108次操作的範圍內。因此，當寫入操作集中在特定的單元或單元區域時，記憶體裝置的壽命可能急劇縮短。為了防止對記憶體裝置的特定單元或單元區域的寫入操作的集中，通常執行損耗均衡操作以均衡對記憶體裝置的所有單元區域的寫入操作的性能。針對損耗均衡廣泛使用的方法是透過改變邏輯位址與物理位址之間的位址映射來實現記憶體裝置的所有單元區域之間的寫入操作的更均勻的分配。
記憶體裝置可以包括被稱為記憶體塊的多個記憶體區域。當用於記憶體塊的寫入操作的次數超過閾值時或者當記憶體塊具有物理缺陷時，那麼記憶體塊將不能正常操作，並可能產生太多錯誤。迄今為止，通常，這樣的 記憶體塊被識別為壞記憶體塊，並且被排除在任何進一步的讀取操作和寫入操作之外。
本發明的各種實施例關於能夠可靠地使用壞記憶體塊(即，不影響已處理數據的可靠性)的改進的記憶體裝置、包括該記憶體裝置的記憶體系統及其操作方法。
根據一些實施例，一種記憶體裝置可以包括多個正常記憶體塊；以及至少兩個或更多個壞記憶體塊，其中，具有與要儲存在正常記憶體塊中的數據相同位元數的數據和具有為要儲存在正常記憶體塊中的同位檢查碼的位元數的至少兩倍的位元數的同位檢查碼被儲存在壞記憶體塊之中的第一壞記憶體塊和第二壞記憶體塊中。
第一壞記憶體塊和第二壞記憶體塊可以被一起存取。
當第一壞記憶體塊的第K頁、第二壞記憶體塊的第K頁可以被一起存取時，K是等於或大於1且等於或小於N的正整數，並且N是第一壞記憶體塊中的頁數。
數據和用於校正數據的錯誤的第一同位檢查碼可以被儲存在第一壞記憶體塊的第K頁中，而用於校正儲存在第一壞記憶體塊的第K頁中的數據和第一同位檢查碼的錯誤的第二同位檢查碼可以被儲存在第二壞記憶體塊的第K頁中。
根據另外的實施例，一種記憶體系統的操作方法可以包括：確定對記憶體裝置的壞記憶體塊的寫入操作；產生用於校正要儲存在壞記憶體塊 之中的第一壞記憶體塊中的資訊的錯誤的第一同位檢查碼；將資訊寫入第一壞記憶體塊的第K頁中，其中，K是等於或大於1且等於或小於N的正整數，並且N是第一壞記憶體塊中的頁數；以及將第一同位檢查碼寫入壞記憶體塊之中的第二壞記憶體塊的第K頁中。
資訊可以包括數據。
資訊還可以包括用於校正數據的錯誤的第二同位檢查碼。
該操作方法還可以包括：確定對記憶體裝置的壞記憶體塊的讀取操作；從第一壞記憶體塊的第K頁中讀取資訊；從第二壞記憶體塊的第K頁中讀取第一同位檢查碼；以及使用第一同位檢查碼來校正資訊的錯誤。
資訊包括數據和用於校正數據的錯誤的第二同位檢查碼。該操作方法還可以包括在校正資訊的錯誤之後使用第二同位檢查碼來校正數據的錯誤。
根據另外的實施例，一種記憶體系統可以包括：記憶體裝置，其包括多個正常記憶體塊和至少兩個或更多個壞記憶體塊；以及記憶體控制器，其被配置為控制記憶體裝置，其中，記憶體控制器包括：正常塊錯誤校正單元，其被配置為產生用於校正數據的錯誤的第一同位檢查碼，其中，第一同位檢查碼與數據一起被儲存在壞記憶體塊之中的第一壞記憶體塊中；以及壞塊錯誤校正單元，其被配置為產生用於校正數據的錯誤和第一同位檢查碼的錯誤的第二同位檢查碼，其中，第二同位檢查碼被儲存在壞記憶體塊之中的第二壞記憶體塊中。
第二同位檢查碼的位元數可以是第一同位檢查碼的位元數的兩倍。
記憶體控制器可以一起存取第一壞記憶體塊和第二壞記憶體塊。
當記憶體控制器存取第一壞塊記憶體塊的第K頁時，記憶體控制器可以存取第二壞塊記憶體塊的第K頁，其中，K是等於或大於1且等於或小於N的正整數，並且N是第一壞記憶體塊中的頁數。
記憶體控制器還可以包括：正常映射表，其被配置為將邏輯記憶體塊映射到正常記憶體塊中，其中，一個邏輯記憶體塊被映射到正常映射表中的一個正常記憶體塊中；壞映射表，其被配置為將邏輯記憶體塊之中在正常映射表中未映射的剩餘邏輯記憶體塊映射到壞記憶體塊中，其中，一個邏輯記憶體塊在壞映射表中被映射到至少兩個壞記憶體塊；以及壞記憶體塊表，其被配置為儲存壞記憶體塊的列表。
記憶體控制器還可以包括：主機介面，其被配置為與主機通訊；調度器，其被配置為基於主機的請求來確定要被指示給記憶體裝置的操作的順序；命令產生器，其被配置為產生要被施加到記憶體裝置的命令；損耗均衡單元，其被配置為執行記憶體裝置的損耗均衡操作；以及記憶體介面，其被配置為與記憶體裝置通訊。
根據另外的實施例，一種記憶體系統的操作方法可以包括：確定對記憶體裝置的壞記憶體塊的寫入操作；將數據和用於校正數據的錯誤的第一同位檢查碼寫入壞記憶體塊之中的第一壞記憶體塊中；以及將用於校正數據的錯誤和第一同位檢查碼的錯誤的第二同位檢查碼寫入壞記憶體塊之中的第二壞記憶體塊中。
數據和第一同位檢查碼可以被寫入第一壞記憶體塊的第K頁中，而第二同位檢查碼可以被寫入第二壞記憶體塊的第K頁中，其中，K是等於或大於1且等於或小於N的正整數，並且N是第一壞記憶體塊中的頁數。
該方法還可以包括：確定對記憶體裝置的壞記憶體塊的讀取操作；從第一壞記憶體塊中讀取數據和第一同位檢查碼；從第二壞記憶體塊中讀取第二同位檢查碼；使用第二同位檢查碼來校正數據的錯誤和第一同位檢查碼的錯誤；使用第一同位檢查碼來校正數據的錯誤；以及傳送已進行錯誤校正的數據。
可以從第一壞記憶體塊的第K頁中讀取數據和第一同位檢查碼，並且可以從第二壞記憶體塊的第K頁中讀取第二同位檢查碼，其中，K是等於或大於1且等於或小於N的正整數，並且N是第一壞記憶體塊中的頁數。
第二同位檢查碼的位元數可以是第一同位檢查碼的位元數的兩倍。
相關申請案的交叉引用：
本申請案要求2017年1月23日提交的申請號為10-2017-0010342的韓國專利申請案的優先權，其公開內容透過引用整體合併於此。
300:記憶體系統
310:記憶體控制器
311:主機介面
312:調度器
313:命令產生器
314:損耗均衡單元
315:正常映射表
316:壞映射表
317:壞記憶體塊表
318:正常塊錯誤校正單元
319:壞塊錯誤校正單元
320:記憶體介面
330:記憶體裝置
ADD:位址
BMB:壞記憶體塊
CMD:命令
DATA:數據
ECC1:第一同位檢查碼
ECC2:第二同位檢查碼
HOST:主機
LMB:邏輯記憶體塊
PMB:物理記憶體塊
S701~S709:步驟
S801~S819:步驟
Valid:有效標誌
圖1A和圖1B是示出根據本發明的一個實施例的儲存在記憶體裝置的記憶體塊中的資訊的示例的示圖。
圖2A和圖2B是示出根據本發明的一個實施例的儲存在記憶體裝置的記憶體塊中的資訊的另一示例的示圖。
圖3是示出根據本發明的一個實施例的記憶體系統的方塊圖。
圖4是示出圖3中所示的壞記憶體塊表的示圖。
圖5是示出圖3中所示的正常映射表的示圖。
圖6是示出圖3中所示的壞映射表的示圖。
圖7是示出根據本發明的一個實施例的圖3中所示的記憶體系統的寫入操作的流程圖。
圖8是示出根據本發明的一個實施例的圖3中所示的記憶體系統的讀取操作的流程圖。
下面將參照圖式來更詳細地描述本發明的各種實施例。然而，本發明可以以不同的形式來實施，並且不應被解釋為限於本文所闡述的實施例。相反，提供這些實施例使得本發明將是全面和完整的，並且將向本領域技術人員充分地傳達本發明的範圍。貫穿本發明，在本發明的各個圖式和實施例中，相同的元件符號表示相同的部件。
圖式不一定按比例繪製，並且在某些情況下，為了更清楚地示出實施例的各種元件，比例可能已經被放大。例如，在圖式中，為了便於說明，元件的尺寸和元件之間的間隔與實際尺寸和間隔相比可能被誇大。
除非另外定義，否則鑒於本發明，本文所使用的所有術語(包括技術術語和科學術語)具有與本發明所屬領域的普通技術人員通常所理解的相同的含義。還將理解的是，諸如在通用辭典中定義的那些術語應該被解釋為 具有與其在本發明的上下文和相關領域中的含義一致的含義，而將不以理想化的或過於形式化的意義來解釋，除非本文明確地如此定義。
在下面的描述中，闡述了大量具體細節以便提供對本發明的透徹理解。本發明可以在無這些具體細節中的一些或全部的情況下來實施。在其他情況下，未詳細描述公眾知悉的工藝結構和/或工藝，以免不必要地混淆本發明。
還應注意的是，在某些情況下，對相關領域的技術人員明顯的是，結合一個實施例描述的元件(也稱為特徵)可以單獨使用或者與另一實施例的其他元件組合使用，除非另外具體指出。
在下文中，將參考圖式詳細描述本發明的各種實施例。
圖1A和圖1B是示出根據本發明的一個實施例的儲存在記憶體裝置的記憶體塊中的資訊的示例的示圖。記憶體裝置可以包括多個記憶體塊，並且多個記憶體塊中的每一個記憶體塊可以包括多個頁。這裡，頁可以是對記憶體裝置執行讀取操作和寫入操作的單元。記憶體裝置可以是圖3的記憶體裝置330。記憶體裝置可以包括正常記憶體塊和至少兩個壞記憶體塊。
圖1A是示出儲存在記憶體裝置的正常記憶體塊的一頁中的資訊的示圖。具體地，數據DATA和用於校正數據DATA的錯誤的第一同位檢查碼ECC1可以被儲存在正常記憶體塊中。
圖1B是示出儲存在兩個頁中的資訊的示圖，每個頁與記憶體裝置的兩個壞記憶體塊(即，第一壞記憶體塊和第二壞記憶體塊)的頁相對應。數據DATA和用於校正數據DATA的錯誤的第一同位檢查碼ECC1可以像被儲存在圖1A所示的正常記憶體塊中一樣被儲存在第一壞記憶體塊中。用於校正 在第一壞記憶體塊中儲存的資訊(即，包括數據DATA和第一同位檢查碼ECC1的資訊)的錯誤的第二同位檢查碼ECC2可以被儲存在第二壞記憶體塊中。
由於在圖1A所示的正常記憶體塊中沒有發生錯誤或者發生少量錯誤，因此可以僅使用第一同位檢查碼ECC1來校正數據DATA的錯誤。但是，由於在圖1B所示的壞記憶體塊中發生了大量錯誤，因此第一同位檢查碼ECC1和第二同位檢查碼ECC2兩者都被用於錯誤校正。具有與一個正常記憶體塊位元數相同的位元數的數據DATA可以被儲存在第一壞記憶體塊和第二壞記憶體塊中。例如，如圖2B所示，第二同位檢查碼ECC2可以具有為第一同位檢查碼ECC1的位元的至少兩倍的位元。在另一示例中，如圖1B所示，第二同位檢查碼ECC2可以具有與數據DATA的位元數和第一同位檢查碼ECC1的位元數的總和相對應的位元數。
圖1A中示出，第一同位檢查碼ECC1被儲存在正常記憶體塊中。然而，應注意的是，有這樣的可能性：第一同位檢查碼ECC1可以不被儲存在正常記憶體塊中，而可能僅有數據DATA被儲存在正常記憶體塊中。
另外，在另一實施例中，在圖1B中，數據DATA可以僅被儲存在記憶體裝置的第一壞記憶體塊和第二壞記憶體塊中的第一壞記憶體塊中，而僅用於校正數據DATA的錯誤的同位檢查碼ECC2可以被儲存在第二壞記憶體塊中。
圖2A和圖2B是示出根據本發明的一個實施例的儲存在記憶體裝置的記憶體塊中的資訊的另一示例的示圖。
圖2A是示出儲存在正常記憶體塊的一頁中的資訊的示圖。具體地，數據DATA和用於校正數據DATA的錯誤的第一同位檢查碼ECC1兩者可以被儲存在正常記憶體塊中。
圖2B是示出儲存在兩頁中的資訊的示圖，每一頁與兩個壞記憶體塊的每一個壞記憶體塊相對應。與圖1B相比，其中數據DATA和第一同位檢查碼ECC1被儲存在第一壞記憶體塊中且僅第二同位檢查碼ECC2被儲存在第二壞記憶體塊中，數據DATA、第一同位檢查碼ECC1和第二同位檢查碼ECC2可以被劃分並儲存在圖2B中的第一壞記憶體塊和第二壞記憶體塊中。當儲存在第一壞記憶體塊和第二壞記憶體塊中的資訊的總量彼此相等時，數據DATA、第一同位檢查碼ECC1和第二同位檢查碼ECC2可以被儲存在第一壞記憶體塊和第二壞記憶體塊的任意一塊中。因此，圖1B和圖2B顯示了在兩步改進的錯誤校正方法中成對地使用壞記憶體塊而不影響讀取數據的可靠性的兩個不同的實施例。將參考其他圖式來更詳細地描述該方法。
圖3是示出根據本發明的一個實施例的記憶體系統300的方塊圖。圖4是示出圖3的壞記憶體塊表317的示圖。圖5是示出圖3的正常映射表315的示圖。圖6是示出圖3的壞映射表316的示圖。
參考圖3，記憶體系統300可以包括記憶體控制器310和記憶體裝置330。
記憶體控制器310可以根據從主機HOST接收的請求來控制記憶體裝置330的操作。主機HOST可以是諸如中央處理單元(CPU)、圖形處理單元(GPU)以及應用處理器(AP)和控制器中的任何合適的處理器。記憶體控制器310可以包括主機介面311、調度器312、命令產生器313、損耗均衡 單元314、正常映射表315、壞映射表316、壞記憶體塊表317、正常塊錯誤校正單元318、壞塊錯誤校正單元319和記憶體介面320。
主機介面311可以被配置為執行記憶體控制器310與主機HOST之間的相互聯繫。主機介面311可以從主機HOST接收請求，並將請求的處理結果傳送給主機HOST。
調度器312可以基於來自主機HOST的請求來確定要被指示給記憶體裝置330的操作的順序。調度器312可以設置與從主機HOST接收到的請求的順序不同的要被指示給記憶體裝置330的操作的順序，以改善記憶體裝置330的性能。例如，即使當主機HOST首先請求記憶體裝置330的讀取操作然後再請求寫入操作時，調度器312也可以控制操作的順序，使得在讀取操作之前優先執行寫入操作。
命令產生器313可以基於由調度器312確定的操作的順序來產生要被施加到記憶體裝置330的命令。
記憶體介面320可以被配置為執行記憶體控制器310與記憶體裝置330之間的相互聯繫。記憶體介面320可以將命令CMD和位址ADD從記憶體控制器310傳輸到記憶體裝置330，並且可以在記憶體裝置330與記憶體控制器310之間傳輸和接收數據DATA。記憶體介面320可以指的是物理層(PHY)介面。
損耗均衡單元314可以執行損耗均衡操作。損耗均衡操作可以是防止記憶體裝置330的壽命由於寫入操作集中在記憶體裝置330的記憶體塊之中的特定記憶體塊上而縮短的操作。損耗均衡操作可以允許對記憶體塊均勻 地執行寫入操作。損耗均衡操作可以透過週期性地或者每當滿足特定條件時改變邏輯記憶體塊與物理記憶體塊之間的映射的方法來執行。
壞記憶體塊表317可以儲存記憶體裝置330的記憶體塊之中的壞記憶體塊的列表。壞記憶體塊可以包括記憶體裝置330的記憶體塊之中發生錯誤的次數等於或超過閾值的那些記憶體塊。參考圖4，例如，記憶體裝置330的記憶體塊之中的第二記憶體塊、第七記憶體塊、第十一記憶體塊和第十二記憶體塊被示出為被確定的壞記憶體塊BMB。
正常映射表315可以是被配置為將邏輯記憶體塊映射到物理記憶體塊(例如，記憶體裝置330的記憶體塊)的表。一個邏輯記憶體塊可以被映射到正常映射表315中的一個物理記憶體塊。參考圖5，示出了第0邏輯記憶體塊至第9邏輯記憶體塊LMB被映射到物理記憶體塊PMB。例如，第0邏輯記憶體塊LMB可以被映射到第一物理記憶體塊PMB，第五邏輯記憶體塊LMB可以被映射到第四物理記憶體塊PMB。有效標誌Valid可以指示映射是否有效。例如，有效標誌Valid的值「1」可以指示對應的映射是有效的，而值「0」可以指示對應的映射是無效的。從圖5的示例可以看出，第七邏輯記憶體塊LMB在正常映射表315中未被映射。
壞映射表316可以是被配置為將邏輯記憶體塊之中在正常映射表315中未映射的邏輯記憶體塊(即，非映射記憶體塊)映射到記憶體裝置330的壞記憶體塊中的表。一個邏輯記憶體塊可以被映射到壞映射表316中的至少兩個壞記憶體塊中。圖6是示出壞映射表316的示例的示圖。參考圖6，在正常映射表315中未映射的第七邏輯記憶體塊LMB在壞映射表316中被映射到為壞記憶體塊的第二物理記憶體塊PMB和第七物理記憶體塊PMB。圖6 中的有效標誌Valid可以指示映射有效性。例如，有效標誌Valid的值「1」可以指示對應的映射是有效的，而有效標誌Valid的值「0」可以指示對應的映射是無效的。
正常塊錯誤校正單元318可以在寫入操作中使用數據DATA來產生第一同位檢查碼ECC1，並且在讀取操作中使用第一同位檢查碼ECC1來校正數據DATA的錯誤。由正常塊錯誤校正單元318產生的第一同位檢查碼ECC1可以與數據DATA一起被儲存在正常記憶體塊中。第一同位檢查碼ECC1可以與數據DATA一起被儲存在被一起存取的兩個壞記憶體塊中的一個壞記憶體塊中。可以參考圖1A至圖2B來理解數據DATA和第一同位檢查碼ECC1。
壞塊錯誤校正單元319可以在寫入操作中使用數據DATA和第一同位檢查碼ECC1來產生用於校正數據DATA的錯誤和第一同位檢查碼ECC1的錯誤的第二同位檢查碼ECC2，並且可以在讀取操作中使用第二同位檢查碼ECC2來校正數據DATA的錯誤和第一同位檢查碼ECC1的錯誤。可以參考圖1A至圖2B來理解第二同位檢查碼ECC2的使用。
記憶體裝置330可以根據記憶體控制器310的控制來執行讀取操作、寫入操作等。記憶體裝置330可以包括多個記憶體塊。記憶體裝置330可以是任何合適的記憶體裝置，例如相變隨機存取記憶體(PCRAM)、電阻式隨機存取記憶體(RRAM)、鐵電式隨機存取記憶體(FRAM)、磁性隨機存取記憶體(MRAM)、NAND快閃記憶體、動態隨機存取記憶體(DRAM)等。
圖7是示出根據本發明的一個實施例的圖3的記憶體系統300的寫入操作的流程圖。
參考圖7，在步驟S701中，可以從主機HOST向記憶體控制器310提供針對寫入操作的請求。來自主機HOST的寫入請求可以包括用於要對其執行寫入操作的邏輯記憶體塊和邏輯記憶體塊中的頁的資訊以及寫入數據。
在步驟S703中，可以確定是將對記憶體裝置330的正常記憶體塊還是壞記憶體塊執行寫入操作。例如，當在步驟S701中請求寫入操作所針對的邏輯記憶體塊在正常映射表315中被映射時，可以對記憶體裝置330的正常記憶體塊執行寫入操作。例如，基於圖5的正常映射表315，當請求對第二邏輯記憶體塊的寫入操作時，可以對為正常記憶體塊的記憶體裝置330的第八邏輯記憶體塊執行寫入操作。當在步驟S701中請求寫入操作所針對的邏輯記憶體塊在壞映射表316中被映射時，可以對記憶體裝置330的壞記憶體塊執行寫入操作。例如，基於圖6的壞映射表316，當請求對第七邏輯記憶體塊的寫入操作時，可以對為壞記憶體塊的記憶體裝置330的第二記憶體塊和第七記憶體塊執行寫入操作。
當確定要對記憶體裝置330的正常記憶體塊執行寫入操作時(步驟S703的「否」)，在步驟S705中，由正常塊錯誤校正單元318產生的數據DATA和第一同位檢查碼ECC1可以被寫入在正常映射表315中映射的記憶體裝置330的記憶體塊的一頁中。
當確定要對記憶體裝置330的壞記憶體塊執行寫入操作時(步驟S703的「是」)，記憶體控制器310的調度器312可以對兩個壞記憶體塊執行寫入操作的調度。
首先，在步驟S707中，由正常塊錯誤校正單元318產生的數據DATA和第一同位檢查碼ECC1可以被寫入在壞映射表316中映射的記憶體裝置330的兩個壞記憶體塊中的一個壞記憶體塊的一頁中。例如，基於圖6的壞映射表316，數據DATA和第一同位檢查碼ECC1被寫入記憶體裝置330的第二記憶體塊和第七記憶體塊中的第二記憶體塊的一頁中。
在步驟S709中，由壞塊錯誤校正單元319產生的第二同位檢查碼ECC2可以被寫入在壞映射表316中映射的記憶體裝置330的兩個壞記憶體塊中的另一個壞記憶體塊的一頁中。例如，基於圖6的壞映射表316，第二同位檢查碼ECC2被寫入記憶體裝置330的第二記憶體塊和第七記憶體塊中的第七記憶體塊的一頁中。在被一起存取的兩個壞記憶體塊中可以存取相同的頁。例如，當在步驟S707中對第二記憶體塊的第三頁執行寫入操作時，在步驟S709中可以對第七記憶體塊的第三頁執行寫入操作。
根據圖7的寫入方法，第二同位檢查碼ECC2(其在對壞記憶體塊的寫入操作中具有的位元數比在對正常記憶體塊的寫入操作中使用的第一同位檢查碼ECC1的位元數多)可以被儲存在不儲存任何數據的壞記憶體塊的頁中。這是為了準備校正在壞記憶體塊中發生的大量錯誤。
圖8是示出根據本發明的一個實施例的圖3的記憶體系統300的讀取操作的流程圖。
參考圖8，在步驟S801中，可以從主機HOST向記憶體控制器310提供針對讀取操作的請求。從主機HOST接收的讀取請求可以包括用於要對其執行讀取操作的邏輯記憶體塊和邏輯記憶體塊中的頁的資訊。
在步驟S803中，可以確定是將對記憶體裝置330的正常記憶體塊還是壞記憶體塊執行讀取操作。當在步驟S801中請求讀取操作所針對的邏輯記憶體塊在正常映射表315中被映射時，可以對記憶體裝置330的正常記憶體塊執行寫入操作。例如，基於圖5的正常映射表315，當請求對第二邏輯記憶體塊的讀取操作時，可以對為正常記憶體塊的記憶體裝置330的第八記憶體塊執行讀取操作。當在步驟S801中請求讀取操作所針對的邏輯記憶體塊在壞映射表316中被映射時，可以對記憶體裝置330的壞記憶體塊執行寫入操作。例如，基於圖6的壞映射表316，當請求對第七邏輯記憶體塊的讀取操作時，可以對為壞記憶體塊的記憶體裝置330的第二記憶體塊和第七記憶體塊執行讀取操作。
當確定要對記憶體裝置330的正常記憶體塊執行讀取操作時(步驟S803的「否」)，在步驟S805中，可以從在正常映射表315中映射的記憶體裝置330的記憶體塊的一頁中讀取數據DATA和第一同位檢查碼ECC1。
在步驟S807中，正常塊錯誤校正單元318可以使用第一同位檢查碼ECC1來校正數據DATA的錯誤。在步驟S809中，主機介面311可以將已進行錯誤校正的數據DATA傳輸到主機HOST。
當確定要對記憶體裝置330的壞記憶體塊執行讀取操作時(步驟S803的「是」)，記憶體控制器310的調度器312可以調度對兩個壞記憶體塊執行讀取操作。
首先，在步驟S811中，可以從在壞映射表316中映射的記憶體裝置330的兩個壞記憶體塊中的一個壞記憶體塊的一頁中讀取數據DATA和第 一同位檢查碼ECC1。例如，基於圖6的壞映射表316，從記憶體裝置330的第二記憶體塊和第七記憶體塊中的第二記憶體塊的一頁中讀取數據DATA和第一同位檢查碼ECC1。
在步驟S813中，可以從在壞映射表316中映射的記憶體裝置330的兩個壞記憶體塊中的另一個壞記憶體塊的一頁中讀取第二同位檢查碼ECC2。例如，基於圖6的壞映射表316，從記憶體裝置330的第二記憶體塊和第七記憶體塊(第二記憶體塊和第七記憶體塊被映射到圖6的壞映射表316中的第七邏輯記憶體塊)中的第七記憶體塊的一頁中讀取第二同位檢查碼ECC2。在被一起存取的兩個壞記憶體塊中可以存取相同的頁。例如，當在步驟S811中對第二記憶體塊的第三頁執行讀取操作時，可以在步驟S813中對第七記憶體塊的第三頁執行讀取操作。
在步驟S815中，壞塊錯誤校正單元319可以使用第二同位檢查碼ECC2來校正數據DATA的錯誤和第一同位檢查碼ECC1的錯誤。在步驟S817中，正常塊錯誤校正單元318可以使用第一同位檢查碼ECC1來校正數據DATA的錯誤。在步驟S819中，主機介面311可以將已進行錯誤校正的數據DATA傳輸到主機HOST。
根據圖8的讀取方法，可以在對壞記憶體塊的讀取操作中透過兩步錯誤校正來校正錯誤。因此，由於在對壞記憶體塊的讀取操作期間錯誤可能經受更強、更可靠的校正方法，所以即使在壞記憶體塊中可能發生大量錯誤，也可以使用壞記憶體塊。
儘管為了說明目的已經描述了各種實施例，但是對於本領域技術人員明顯的是，在不脫離如所附申請專利範圍所限定的本發明的精神和範圍的情況下，可以進行各種改變和修改。
300:記憶體系統
310:記憶體控制器
311:主機介面
312:調度器
313:命令產生器
314:損耗均衡單元
315:正常映射表
316:壞映射表
317:壞記憶體塊表
318:正常塊錯誤校正單元
319:壞塊錯誤校正單元
320:記憶體介面
330:記憶體裝置
ADD:位址
CMD:命令
DATA:數據
HOST:主機

Claims (20)

  1. 一種記憶體裝置，包括：多個正常記憶體塊；以及至少兩個或更多個壞記憶體塊，其中，具有與要儲存在正常記憶體塊中的數據相同位元數的數據和具有為要儲存在所述正常記憶體塊中的同位檢查碼的所述位元數的至少兩倍的所述位元數的同位檢查碼被儲存在所述壞記憶體塊之中的第一壞記憶體塊和第二壞記憶體塊中。
  2. 如請求項1所述的記憶體裝置，其中，所述第一壞記憶體塊和所述第二壞記憶體塊被一起存取。
  3. 如請求項2所述的記憶體裝置，其中，當所述第一壞記憶體塊的第K頁、所述第二壞記憶體塊的第K頁被一起存取時，K是等於或大於1且等於或小於N的正整數，並且N是所述第一壞記憶體塊中的所述頁數。
  4. 如請求項3所述的記憶體裝置，其中，所述數據和用於校正所述數據的錯誤的第一同位檢查碼被儲存在所述第一壞記憶體塊的所述第K頁中，而用於校正儲存在所述第一壞記憶體塊的所述第K頁中的所述數據的錯誤和所述第一同位檢查碼的錯誤的第二同位檢查碼被儲存在所述第二壞記憶體塊的所述第K頁中。
  5. 一種記憶體系統的操作方法，包括：確定對記憶體裝置的壞記憶體塊的寫入操作；產生用於校正要儲存在所述壞記憶體塊之中的第一壞記憶體塊中的資訊的錯誤的第一同位檢查碼； 將所述資訊寫入所述第一壞記憶體塊的第K頁中，其中，K是等於或大於1且等於或小於N的正整數，並且N是所述第一壞記憶體塊中的所述頁數；以及將所述第一同位檢查碼寫入所述壞記憶體塊之中的第二壞記憶體塊的第K頁中。
  6. 如請求項5所述的操作方法，其中，所述資訊包括數據。
  7. 如請求項6所述的操作方法，其中，所述資訊還包括用於校正所述數據的錯誤的第二同位檢查碼。
  8. 如請求項5所述的操作方法，還包括：確定對所述記憶體裝置的所述壞記憶體塊的讀取操作；從所述第一壞記憶體塊的所述第K頁中讀取所述資訊；從所述第二壞記憶體塊的所述第K頁中讀取所述第一同位檢查碼；以及使用所述第一同位檢查碼來校正所述資訊的所述錯誤。
  9. 如請求項8所述的操作方法，其中，所述資訊包括數據和用於校正所述數據的錯誤的第二同位檢查碼，所述操作方法還包括：在校正所述資訊的所述錯誤之後使用所述第二同位檢查碼來校正所述數據的所述錯誤。
  10. 一種記憶體系統，包括：記憶體裝置，其包括多個正常記憶體塊和至少兩個或更多個壞記憶體塊；以及記憶體控制器，其被配置為控制所述記憶體裝置，其中，所述記憶體控制器包括： 正常塊錯誤校正單元，其被配置為產生用於校正數據的錯誤的第一同位檢查碼，其中，所述第一同位檢查碼與所述數據一起被儲存在所述壞記憶體塊之中的第一壞記憶體塊中；以及壞塊錯誤校正單元，其被配置為產生用於校正所述數據的錯誤和所述第一同位檢查碼的錯誤的第二同位檢查碼，其中，所述第二同位檢查碼被儲存在所述壞記憶體塊之中的第二壞記憶體塊中。
  11. 如請求項10所述的記憶體系統，其中，所述第二同位檢查碼的所述位元數是所述第一同位檢查碼的所述位元數的兩倍。
  12. 如請求項10所述的記憶體系統，其中，所述記憶體控制器一起存取所述第一壞記憶體塊和所述第二壞記憶體塊。
  13. 如請求項12所述的記憶體系統，其中，當所述記憶體控制器存取所述第一壞記憶體塊的第K頁時，所述記憶體控制器存取所述第二壞記憶體塊的第K頁，其中，K是等於或大於1且等於或小於N的正整數，並且N是所述第一壞記憶體塊中的所述頁數。
  14. 如請求項10所述的記憶體系統，其中，所述記憶體控制器還包括：正常映射表，其被配置為將邏輯記憶體塊映射到所述正常記憶體塊中，其中，一個邏輯記憶體塊被映射到所述正常映射表中的一個正常記憶體塊中；壞映射表，其被配置為將所述邏輯記憶體塊之中在所述正常映射表中未映射的剩餘邏輯記憶體塊映射到所述壞記憶體塊中，其中，一個邏輯記憶體塊在所述壞映射表中被映射到至少兩個壞記憶體塊；以及 壞記憶體塊表，其被配置為儲存所述壞記憶體塊的列表。
  15. 如請求項14所述的記憶體系統，其中，所述記憶體控制器還包括：主機介面，其被配置為與主機通訊；調度器，其被配置為基於所述主機的請求來確定要被指示給所述記憶體裝置的操作的順序；命令產生器，其被配置為產生要被施加到所述記憶體裝置的命令；損耗均衡單元，其被配置為執行所述記憶體裝置的損耗均衡操作；以及記憶體介面，其被配置為與所述記憶體裝置通訊。
  16. 一種記憶體系統的操作方法，包括：確定對記憶體裝置的壞記憶體塊的寫入操作；將數據和用於校正所述數據的錯誤的第一同位檢查碼寫入所述壞記憶體塊之中的第一壞記憶體塊中；以及將用於校正所述數據的錯誤和所述第一同位檢查碼的錯誤的第二同位檢查碼寫入所述壞記憶體塊之中的第二壞記憶體塊中。
  17. 如請求項16所述的操作方法，其中，所述數據和所述第一同位檢查碼被寫入所述第一壞記憶體塊的第K頁中，而所述第二同位檢查碼被寫入所述第二壞記憶體塊的第K頁中，其中，K是等於或大於1且等於或小於N的正整數，並且N是所述第一壞記憶體塊中的所述頁數。
  18. 如請求項16所述的操作方法，還包括：確定對所述記憶體裝置的所述壞記憶體塊的讀取操作； 從所述第一壞記憶體塊中讀取所述數據和所述第一同位檢查碼；從所述第二壞記憶體塊中讀取所述第二同位檢查碼；使用所述第二同位檢查碼來校正所述數據的錯誤和所述第一同位檢查碼的錯誤；使用所述第一同位檢查碼來校正所述數據的錯誤；以及傳送已進行錯誤校正的數據。
  19. 如請求項18所述的操作方法，其中，從所述第一壞記憶體塊的第K頁中讀取所述數據和所述第一同位檢查碼，並且從所述第二壞記憶體塊的第K頁中讀取所述第二同位檢查碼，其中，K是等於或大於1且等於或小於N的正整數，並且N是所述第一壞記憶體塊中的所述頁數。
  20. 如請求項16所述的操作方法，其中，所述第二同位檢查碼的所述位元數是所述第一同位檢查碼的所述位元數的兩倍。
TW106142539A 2017-01-23 2017-12-05 記憶體裝置、記憶體系統及其操作方法 TWI759370B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170010342A KR20180087494A (ko) 2017-01-23 2017-01-23 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2017-0010342 2017-01-23
??10-2017-0010342 2017-01-23

Publications (2)

Publication Number Publication Date
TW201828069A TW201828069A (zh) 2018-08-01
TWI759370B true TWI759370B (zh) 2022-04-01

Family

ID=62906913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142539A TWI759370B (zh) 2017-01-23 2017-12-05 記憶體裝置、記憶體系統及其操作方法

Country Status (4)

Country Link
US (1) US10740226B2 (zh)
KR (1) KR20180087494A (zh)
CN (1) CN108345514B (zh)
TW (1) TWI759370B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257317B1 (ko) 2019-10-08 2021-05-27 (주)신아이엔지 자동 바이패스 기능을 갖는 전원 절체 스위치
TWI728618B (zh) * 2019-12-24 2021-05-21 睿寬智能科技有限公司 管理壞塊的方法
KR20210128224A (ko) 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 스토리지 장치 및 그것의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997022931A1 (en) * 1995-12-15 1997-06-26 Mylex Corporation A method and apparatus for management of faulty data in a raid system
US20130166991A1 (en) * 2011-12-16 2013-06-27 Samsung Electronics Co., Ltd. Non-Volatile Semiconductor Memory Device Using Mats with Error Detection and Correction and Methods of Managing the Same
TWI483258B (zh) * 2010-02-26 2015-05-01 Transcend Information Inc 使用壞區塊增加率的記憶體異常警示方法以及相關的儲存裝置預警系統
US20150134889A1 (en) * 2013-11-12 2015-05-14 Via Alliance Semiconductor Co., Ltd. Data storage system and management method thereof
US9292382B2 (en) * 2013-02-28 2016-03-22 Micron Technology, Inc. Codewords that span pages of memory
US20160180936A1 (en) * 2014-12-17 2016-06-23 SK Hynix Inc. Memory system and operating method thereof
TWI557559B (zh) * 2015-01-06 2016-11-11 國立臺灣科技大學 利用快閃記憶體的壞頁來存取資料的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8806116B2 (en) * 2008-02-12 2014-08-12 Virident Systems, Inc. Memory modules for two-dimensional main memory
KR100823170B1 (ko) * 2007-01-31 2008-04-21 삼성전자주식회사 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
CN101859604B (zh) * 2009-04-10 2012-10-24 国民技术股份有限公司 闪存坏块的利用方法
CN101882472A (zh) * 2009-05-05 2010-11-10 建兴电子科技股份有限公司 具可变动错误校正码机制的快闪储存装置及其控制方法
TWI447739B (zh) * 2010-03-22 2014-08-01 Phison Electronics Corp 錯誤校正方法、記憶體控制器與儲存系統
CN103645965A (zh) * 2013-11-28 2014-03-19 陕西千山航空电子有限责任公司 基于ecc纠错码的nand-flash坏块恢复方法
TWI512750B (zh) * 2014-07-30 2015-12-11 Phison Electronics Corp 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
US9997258B2 (en) * 2016-05-10 2018-06-12 Sandisk Technologies Llc Using non-volatile memory bad blocks
US10445199B2 (en) * 2016-12-22 2019-10-15 Western Digital Technologies, Inc. Bad page management in storage devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997022931A1 (en) * 1995-12-15 1997-06-26 Mylex Corporation A method and apparatus for management of faulty data in a raid system
TWI483258B (zh) * 2010-02-26 2015-05-01 Transcend Information Inc 使用壞區塊增加率的記憶體異常警示方法以及相關的儲存裝置預警系統
US20130166991A1 (en) * 2011-12-16 2013-06-27 Samsung Electronics Co., Ltd. Non-Volatile Semiconductor Memory Device Using Mats with Error Detection and Correction and Methods of Managing the Same
US9292382B2 (en) * 2013-02-28 2016-03-22 Micron Technology, Inc. Codewords that span pages of memory
US20150134889A1 (en) * 2013-11-12 2015-05-14 Via Alliance Semiconductor Co., Ltd. Data storage system and management method thereof
US20160180936A1 (en) * 2014-12-17 2016-06-23 SK Hynix Inc. Memory system and operating method thereof
TWI557559B (zh) * 2015-01-06 2016-11-11 國立臺灣科技大學 利用快閃記憶體的壞頁來存取資料的方法

Also Published As

Publication number Publication date
KR20180087494A (ko) 2018-08-02
CN108345514B (zh) 2021-05-11
US20180210826A1 (en) 2018-07-26
TW201828069A (zh) 2018-08-01
US10740226B2 (en) 2020-08-11
CN108345514A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
US9817749B2 (en) Apparatus and method of offloading processing from a data storage device to a host device
US9164834B2 (en) Semiconductor memory devices, memory systems including the same and method of writing data in the same
US9043517B1 (en) Multipass programming in buffers implemented in non-volatile data storage systems
US9830084B2 (en) Writing logical groups of data to physical locations in memory using headers
US8732553B2 (en) Memory system and control method thereof
US9384126B1 (en) Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US8601347B1 (en) Flash memory device and storage control method
US8719492B1 (en) Non-volatile storage module having magnetic random access memory (MRAM) with a buffer window
JP2022551344A (ja) 先行読み出しおよび読み出し閾値電圧の最適化
KR20210024430A (ko) 메모리 디바이스에 있어서 논리 대 물리 맵 동기화
US10459786B2 (en) Scaling large drives using enhanced DRAM ECC
KR102107723B1 (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
TWI759370B (zh) 記憶體裝置、記憶體系統及其操作方法
US9400747B2 (en) Batch command techniques for a data storage device
US20160224419A1 (en) Device and method
US20130031300A1 (en) Non-volatile memory device, method of operating the same, and memory system having the non-volatile memory device
US11481336B2 (en) Host assisted operations in managed memory devices
US9519541B2 (en) Data storage device and data checking and correction for volatile memory
JP2010079856A (ja) 記憶装置およびメモリ制御方法
US11556268B2 (en) Cache based flow for a simple copy command
KR20220077041A (ko) 메모리 시스템 내 저장된 데이터를 유지하는 장치 및 방법
US11281381B2 (en) Storage node of distributed storage system and method of operating the same
CN112912834B (zh) 存取单元和管理片段存储器操作
US10922025B2 (en) Nonvolatile memory bad row management
US9003261B2 (en) Memory system