CN108345514B - 存储器件、存储系统及其操作方法 - Google Patents

存储器件、存储系统及其操作方法 Download PDF

Info

Publication number
CN108345514B
CN108345514B CN201810053281.5A CN201810053281A CN108345514B CN 108345514 B CN108345514 B CN 108345514B CN 201810053281 A CN201810053281 A CN 201810053281A CN 108345514 B CN108345514 B CN 108345514B
Authority
CN
China
Prior art keywords
bad
memory
parity
memory block
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810053281.5A
Other languages
English (en)
Other versions
CN108345514A (zh
Inventor
赵上球
权正贤
李圣恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108345514A publication Critical patent/CN108345514A/zh
Application granted granted Critical
Publication of CN108345514B publication Critical patent/CN108345514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供一种存储器件。该存储器件包括多个正常存储块；以及至少两个或更多个坏存储块，其中，具有与要储存在正常存储块中的数据相同比特位数的数据和具有为要储存在正常存储块中的奇偶校验码的比特位数的至少两倍的比特位数的奇偶校验码被储存在坏存储块之中的第一坏存储块和第二坏存储块中。

Description

存储器件、存储系统及其操作方法
相关申请的交叉引用
本申请要求2017年1月23日提交的申请号为10-2017-0010342的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本专利文件涉及存储器件、包括该存储器件的存储系统及其操作方法。
背景技术
可以对存储器件(诸如NAND快闪存储器和相变随机存取存储器(PCRAM))的单个存储单元执行的写入操作的次数是有限的。例如，典型PCRAM中的写入操作的次数可以被限制在从约106次到约108次操作的范围内。因此，当写入操作集中在特定的单元或单元区域时，存储器件的寿命可能急剧缩短。为了防止对存储器件的特定单元或单元区域的写入操作的集中，通常执行损耗均衡操作以均衡对存储器件的所有单元区域的写入操作的性能。针对损耗均衡广泛使用的方法是通过改变逻辑地址与物理地址之间的地址映射来实现存储器件的所有单元区域之间的写入操作的更均匀的分配。
存储器件可以包括被称为存储块的多个存储区域。当用于存储块的写入操作的次数超过阈值时或者当存储块具有物理缺陷时，那么存储块将不能正常操作，并可能产生太多错误。迄今为止，通常，这样的存储块被识别为坏存储块，并且被排除在任何进一步的读取操作和写入操作之外。
发明内容
本发明的各种实施例涉及改进的存储器件、包括该存储器件的存储系统及其操作方法，所述改进的存储器件能够可靠地使用坏存储块(即，不影响已处理数据的可靠性)。
根据一些实施例，一种存储器件可以包括多个正常存储块；以及至少两个或更多个坏存储块，其中，具有与要储存在正常存储块中的数据相同比特位数的数据和具有为要储存在正常存储块中的奇偶校验码的比特位数的至少两倍的比特位数的奇偶校验码被储存在坏存储块之中的第一坏存储块和第二坏存储块中。
第一坏存储块和第二坏存储块可以被一起访问。
当第一坏存储块的第K页、第二坏存储块的第K页可以被一起访问时，K是等于或大于1且等于或小于N的正整数，并且N是第一坏存储块中的页数。
数据和用于校正数据的错误的第一奇偶校验码可以被储存在第一坏存储块的第K页中，而用于校正储存在第一坏存储块的第K页中的数据和第一奇偶校验码的错误的第二奇偶校验码可以被储存在第二坏存储块的第K页中。
根据另外的实施例，一种存储系统的操作方法可以包括：确定对存储器件的坏存储块的写入操作；产生用于校正要储存在坏存储块之中的第一坏存储块中的信息的错误的第一奇偶校验码；将信息写入第一坏存储块的第K页中，其中，K是等于或大于1且等于或小于N的正整数，并且N是第一坏存储块中的页数；以及将第一奇偶校验码写入坏存储块之中的第二坏存储块的第K页中。
信息可以包括数据。
信息还可以包括用于校正数据的错误的第二奇偶校验码。
该操作方法还可以包括：确定对存储器件的坏存储块的读取操作；从第一坏存储块的第K页中读取信息；从第二坏存储块的第K页中读取第一奇偶校验码；以及使用第一奇偶校验码来校正信息的错误。
信息包括数据和用于校正数据的错误的第二奇偶校验码。该操作方法还可以包括在校正信息的错误之后使用第二奇偶校验码来校正数据的错误。
根据另外的实施例，一种存储系统可以包括：存储器件，其包括多个正常存储块和至少两个或更多个坏存储块；以及存储器控制器，其被配置为控制存储器件，其中，存储器控制器包括：正常块纠错单元，其被配置为产生用于校正数据的错误的第一奇偶校验码，其中，第一奇偶校验码与数据一起被储存在坏存储块之中的第一坏存储块中；以及坏块纠错单元，其被配置为产生用于校正数据的错误和第一奇偶校验码的错误的第二奇偶校验码，其中，第二奇偶校验码被储存在坏存储块之中的第二坏存储块中。
第二奇偶校验码的比特位数可以是第一奇偶校验码的比特位数的两倍。
存储器控制器可以一起访问第一坏存储块和第二坏存储块。
当存储器控制器访问第一坏块存储块的第K页时，存储器控制器可以访问第二坏块存储块的第K页，其中，K是等于或大于1且等于或小于N的正整数，并且N是第一坏存储块中的页数。
存储器控制器还可以包括：正常映射表，其被配置为将逻辑存储块映射到正常存储块中，其中，一个逻辑存储块被映射到正常映射表中的一个正常存储块中；坏映射表，其被配置为将逻辑存储块之中在正常映射表中未映射的剩余逻辑存储块映射到坏存储块中，其中，一个逻辑存储块在坏映射表中被映射到至少两个坏存储块；以及坏存储块表，其被配置为储存坏存储块的列表。
存储器控制器还可以包括：主机接口，其被配置为与主机通信；调度器，其被配置为基于主机的请求来确定要被指示给存储器件的操作的顺序；命令发生器，其被配置为产生要被施加到存储器件的命令；损耗均衡单元，其被配置为执行存储器件的损耗均衡操作；以及存储器接口，其被配置为与存储器件通信。
根据另外的实施例，一种存储系统的操作方法可以包括：确定对存储器件的坏存储块的写入操作；将数据和用于校正数据的错误的第一奇偶校验码写入坏存储块之中的第一坏存储块中；以及将用于校正数据的错误和第一奇偶校验码的错误的第二奇偶校验码写入坏存储块之中的第二坏存储块中。
数据和第一奇偶校验码可以被写入第一坏存储块的第K页中，而第二奇偶校验码可以被写入第二坏存储块的第K页中，其中，K是等于或大于1且等于或小于N的正整数，并且N是第一坏存储块中的页数。
该方法还可以包括：确定对存储器件的坏存储块的读取操作；从第一坏存储块中读取数据和第一奇偶校验码；从第二坏存储块中读取第二奇偶校验码；使用第二奇偶校验码来校正数据的错误和第一奇偶校验码的错误；使用第一奇偶校验码来校正数据的错误；以及传送已纠错的数据。
可以从第一坏存储块的第K页中读取数据和第一奇偶校验码，并且可以从第二坏存储块的第K页中读取第二奇偶校验码，其中，K是等于或大于1且等于或小于N的正整数，并且N是第一坏存储块中的页数。
第二奇偶校验码的比特位数可以是第一奇偶校验码的比特位数的两倍。
附图说明
图1A和图1B是示出根据本公开的一个实施例的储存在存储器件的存储块中的信息的示例的示图。
图2A和图2B是示出根据本公开的一个实施例的储存在存储器件的存储块中的信息的另一示例的示图。
图3是示出根据本公开的一个实施例的存储系统的框图。
图4是示出图3中所示的坏存储块表的示图。
图5是示出图3中所示的正常映射表的示图。
图6是示出图3中所示的坏映射表的示图。
图7是示出根据本公开的一个实施例的图3中所示的存储系统的写入操作的流程图。
图8是示出根据本公开的一个实施例的图3中所示的存储系统的读取操作的流程图。
具体实施方式
下面将参照附图来更详细地描述本发明的各种实施例。然而，本公开可以以不同的形式来实施，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开将是全面和完整的，并且将向本领域技术人员充分地传达本发明的范围。贯穿本公开，在本公开的各个附图和实施例中，相同的附图标记表示相同的部件。
附图不一定按比例绘制，并且在某些情况下，为了更清楚地示出实施例的各种元件，比例可能已经被放大。例如，在附图中，为了便于说明，元件的尺寸和元件之间的间隔与实际尺寸和间隔相比可能被夸大。
除非另外定义，否则鉴于本公开，本文所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所理解的相同的含义。还将理解的是，诸如在通用字典中定义的那些术语应该被解释为具有与其在本公开的上下文和相关领域中的含义一致的含义，而将不以理想化的或过于形式化的意义来解释，除非本文明确地如此定义。
在下面的描述中，阐述了大量具体细节以便提供对本发明的透彻理解。本发明可以在无这些具体细节中的一些或全部的情况下来实施。在其他情况下，未详细描述公知的工艺结构和/或工艺，以免不必要地混淆本发明。
还应注意的是，在某些情况下，对相关领域的技术人员明显的是，结合一个实施例描述的元件(也称为特征)可以单独使用或者与另一实施例的其他元件组合使用，除非另外具体指出。
在下文中，将参考附图详细描述本发明的各种实施例。
图1A和图1B是示出根据本公开的一个实施例的储存在存储器件的存储块中的信息的示例的示图。存储器件可以包括多个存储块，并且多个存储块中的每一个存储块可以包括多个页。这里，页可以是对存储器件执行读取操作和写入操作的单元。存储器件可以是图3的存储器件330。存储器件可以包括正常存储块和至少两个坏存储块。
图1A是示出储存在存储器件的正常存储块的一页中的信息的示图。具体地，数据DATA和用于校正数据DATA的错误的第一奇偶校验码ECC1可以被储存在正常存储块中。
图1B是示出储存在两个页中的信息的示图，每个页与存储器件的两个坏存储块(即，第一坏存储块和第二坏存储块)的页相对应。数据DATA和用于校正数据DATA的错误的第一奇偶校验码ECC1可以像被储存在图1A所示的正常存储块中一样被储存在第一坏存储块中。用于校正在第一坏存储块中储存的信息(即，包括数据DATA和第一奇偶校验码ECC1的信息)的错误的第二奇偶校验码ECC2可以被储存在第二坏存储块中。
由于在图1A所示的正常存储块中没有发生错误或者发生少量错误，因此可以仅使用第一奇偶校验码ECC1来校正数据DATA的错误。但是，由于在图1B所示的坏存储块中发生了大量错误，因此第一奇偶校验码ECC1和第二奇偶校验码ECC2两者都被用于纠错。具有与一个正常存储块比特位数相同的比特位数的数据DATA可以被储存在第一坏存储块和第二坏存储块中。例如，如图2B所示，第二奇偶校验码ECC2可以具有为第一奇偶校验码ECC1的比特位的至少两倍的比特位。在另一示例中，如图1B所示，第二奇偶校验码ECC2可以具有与数据DATA的比特位数和第一奇偶校验码ECC1的比特位数的总和相对应的比特位数。
图1A中示出，第一奇偶校验码ECC1被储存在正常存储块中。然而，应注意的是，有这样的可能性：第一奇偶校验码ECC1可以不被储存在正常存储块中，而可能仅数据DATA被储存在正常存储块中。
另外，在另一实施例中，在图1B中，数据DATA可以仅被储存在存储器件的第一坏存储块和第二坏存储块中的第一坏存储块中，而仅用于校正数据DATA的错误的奇偶校验码ECC2可以被储存在第二坏存储块中。
图2A和图2B是示出根据本公开的一个实施例的储存在存储器件的存储块中的信息的另一示例的示图。
图2A是示出储存在正常存储块的一页中的信息的示图。具体地，数据DATA和用于校正数据DATA的错误的第一奇偶校验码ECC1两者可以被储存在正常存储块中。
图2B是示出储存在两页中的信息的示图，每一页与两个坏存储块的每一个坏存储块相对应。与图1B相比，在其中数据DATA和第一奇偶校验码ECC1被储存在第一坏存储块中且仅第二奇偶校验码ECC2被储存在第二坏存储块中；在图2B中，数据DATA、第一奇偶校验码ECC1和第二奇偶校验码ECC2可以被划分并储存在第一坏存储块和第二坏存储块中。当储存在第一坏存储块和第二坏存储块中的信息的总量彼此相等时，数据DATA、第一奇偶校验码ECC1和第二奇偶校验码ECC2可以被储存在第一坏存储块和第二坏存储块的任意一块中。因此，图1B和图2B显示了在两步改进的纠错方法中成对地使用坏存储块而不影响读取数据的可靠性的两个不同的实施例。将参考其他附图来更详细地描述该方法。
图3是示出根据本公开的一个实施例的存储系统300的框图。图4是示出图3的坏存储块表317的示图。图5是示出图3的正常映射表315的示图。图6是示出图3的坏映射表316的示图。
参考图3，存储系统300可以包括存储器控制器310和存储器件330。
存储器控制器310可以根据从主机HOST接收的请求来控制存储器件330的操作。主机HOST可以是诸如中央处理单元(CPU)、图形处理单元(GPU)以及应用处理器(AP)和控制器中的任何合适的处理器。存储器控制器310可以包括主机接口311、调度器312、命令发生器313、损耗均衡单元314、正常映射表315、坏映射表316、坏存储块表317、正常块纠错单元318、坏块纠错单元319和存储器接口320。
主机接口311可以被配置为执行存储器控制器310与主机HOST之间的交互。主机接口311可以从主机HOST接收请求，并将请求的处理结果传送给主机HOST。
调度器312可以基于来自主机HOST的请求来确定要被指示给存储器件330的操作的顺序。调度器312可以设置与从主机HOST接收到的请求的顺序不同的要被指示给存储器件330的操作的顺序，以改善存储器件330的性能。例如，即使当主机HOST首先请求存储器件330的读取操作然后请求写入操作时，调度器312也可以控制操作的顺序，使得在读取操作之前优先执行写入操作。
命令发生器313可以基于由调度器312确定的操作的顺序来产生要被施加到存储器件330的命令。
存储器接口320可以被配置为执行存储器控制器310与存储器件330之间的交互。存储器接口320可以将命令CMD和地址ADD从存储器控制器310传输到存储器件330，并且可以在存储器件330与存储器控制器310之间传输和接收数据DATA。存储器接口320可以指的是物理层(PHY)接口。
损耗均衡单元314可以执行损耗均衡操作。损耗均衡操作可以是防止存储器件330的寿命由于写入操作集中在存储器件330的存储块之中的特定存储块上而缩短的操作。损耗均衡操作可以允许对存储块均匀地执行写入操作。损耗均衡操作可以通过周期性地或者每当满足特定条件时改变逻辑存储块与物理存储块之间的映射的方法来执行。
坏存储块表317可以储存存储器件330的存储块之中的坏存储块的列表。坏存储块可以包括存储器件330的存储块之中发生错误的次数等于或超过阈值的那些存储块。参考图4，例如，存储器件330的存储块之中的第二存储块、第七存储块、第十一存储块和第十二存储块被示出为被确定的坏存储块BMB。
正常映射表315可以是被配置为将逻辑存储块映射到物理存储块(例如，存储器件330的存储块)的表。一个逻辑存储块可以被映射到正常映射表315中的一个物理存储块。参考图5，示出了第0逻辑存储块至第9逻辑存储块LMB被映射到物理存储块PMB。例如，第0逻辑存储块LMB可以被映射到第一物理存储块PMB，第五逻辑存储块LMB可以被映射到第四物理存储块PMB。有效标志Valid可以指示映射是否有效。例如，有效标志Valid的值“1”可以指示对应的映射是有效的，而值“0”可以指示对应的映射是无效的。从图5的示例可以看出，第七逻辑存储块LMB在正常映射表315中未被映射。
坏映射表316可以是被配置为将逻辑存储块之中在正常映射表315中未映射的逻辑存储块(即，非映射存储块)映射到存储器件330的坏存储块中的表。一个逻辑存储块可以被映射到坏映射表316中的至少两个坏存储块中。图6是示出坏映射表316的示例的示图。参考图6，在正常映射表315中未映射的第七逻辑存储块LMB在坏映射表316中被映射到为坏存储块的第二物理存储块PMB和第七物理存储块PMB。图6中的有效标志Valid可以指示映射有效性。例如，有效标志Valid的值“1”可以指示对应的映射是有效的，而有效标志Valid的值“0”可以指示对应的映射是无效的。
正常块纠错单元318可以在写入操作中使用数据DATA来产生第一奇偶校验码ECC1，并且在读取操作中使用第一奇偶校验码ECC1来校正数据DATA的错误。由正常块纠错单元318产生的第一奇偶校验码ECC1可以与数据DATA一起被储存在正常存储块中。第一奇偶校验码ECC1可以与数据DATA一起被储存在被一起访问的两个坏存储块中的一个坏存储块中。可以参考图1A至图2B来理解数据DATA和第一奇偶校验码ECC1。
坏块纠错单元319可以在写入操作中使用数据DATA和第一奇偶校验码ECC1来产生用于校正数据DATA的错误和第一奇偶校验码ECC1的错误的第二奇偶校验码ECC2，并且可以在读取操作中使用第二奇偶校验码ECC2来校正数据DATA的错误和第一奇偶校验码ECC1的错误。可以参考图1A至图2B来理解第二奇偶校验码ECC2的使用。
存储器件330可以根据存储器控制器310的控制来执行读取操作、写入操作等。存储器件330可以包括多个存储块。存储器件330可以是任何合适的存储器件，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、铁电式随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、NAND快闪存储器、动态随机存取存储器(DRAM)等。
图7是示出根据本公开的一个实施例的图3的存储系统300的写入操作的流程图。
参考图7，在步骤S701中，可以从主机HOST向存储器控制器310提供针对写入操作的请求。来自主机HOST的写入请求可以包括用于要对其执行写入操作的逻辑存储块和逻辑存储块中的页的信息以及写入数据。
在步骤S703中，可以确定是将对存储器件330的正常存储块还是坏存储块执行写入操作。例如，当在步骤S701中请求写入操作所针对的逻辑存储块在正常映射表315中被映射时，可以对存储器件330的正常存储块执行写入操作。例如，基于图5的正常映射表315，当请求对第二逻辑存储块的写入操作时，可以对为正常存储块的存储器件330的第八逻辑存储块执行写入操作。当在步骤S701中请求写入操作所针对的逻辑存储块在坏映射表316中被映射时，可以对存储器件330的坏存储块执行写入操作。例如，基于图6的坏映射表316，当请求对第七逻辑存储块的写入操作时，可以对为坏存储块的存储器件330的第二存储块和第七存储块执行写入操作。
当确定要对存储器件330的正常存储块执行写入操作时(步骤S703的“否”)，在步骤S705中，由正常块纠错单元318产生的数据DATA和第一奇偶校验码ECC1可以被写入在正常映射表315中映射的存储器件330的存储块的一页中。
当确定要对存储器件330的坏存储块执行写入操作时(步骤S703的“是”)，存储器控制器310的调度器312可以对两个坏存储块执行写入操作的调度。
首先，在步骤S707中，由正常块纠错单元318产生的数据DATA和第一奇偶校验码ECC1可以被写入在坏映射表316中映射的存储器件330的两个坏存储块中的一个坏存储块的一页中。例如，基于图6的坏映射表316，数据DATA和第一奇偶校验码ECC1被写入存储器件330的第二存储块和第七存储块中的第二存储块的一页中。
在步骤S709中，由坏块纠错单元319产生的第二奇偶校验码ECC2可以被写入在坏映射表316中映射的存储器件330的两个坏存储块中的另一个坏存储块的一页中。例如，基于图6的坏映射表316，第二奇偶校验码ECC2被写入存储器件330的第二存储块和第七存储块中的第七存储块的一页中。在被一起访问的两个坏存储块中可以访问相同的页。例如，当在步骤S707中对第二存储块的第三页执行写入操作时，在步骤S709中可以对第七存储块的第三页执行写入操作。
根据图7的写入方法，第二奇偶校验码ECC2(其在对坏存储块的写入操作中具有的比特位数比在对正常存储块的写入操作中使用的第一奇偶校验码ECC1的比特位数多)可以被储存在不储存任何数据的坏存储块的页中。这是为了准备校正在坏存储块中发生的大量错误。
图8是示出根据本公开的一个实施例的图3的存储系统300的读取操作的流程图。
参考图8，在步骤S801中，可以从主机HOST向存储器控制器310提供针对读取操作的请求。从主机HOST接收的读取请求可以包括用于要对其执行读取操作的逻辑存储块和逻辑存储块中的页的信息。
在步骤S803中，可以确定是将对存储器件330的正常存储块还是坏存储块执行读取操作。当在步骤S801中请求读取操作所针对的逻辑存储块在正常映射表315中被映射时，可以对存储器件330的正常存储块执行写入操作。例如，基于图5的正常映射表315，当请求对第二逻辑存储块的读取操作时，可以对为正常存储块的存储器件330的第八存储块执行读取操作。当在步骤S801中请求读取操作所针对的逻辑存储块在坏映射表316中被映射时，可以对存储器件330的坏存储块执行写入操作。例如，基于图6的坏映射表316，当请求对第七逻辑存储块的读取操作时，可以对为坏存储块的存储器件330的第二存储块和第七存储块执行读取操作。
当确定要对存储器件330的正常存储块执行读取操作时(步骤S803的“否”)，在步骤S805中，可以从在正常映射表315中映射的存储器件330的存储块的一页中读取数据DATA和第一奇偶校验码ECC1。
在步骤S807中，正常块纠错单元318可以使用第一奇偶校验码ECC1来校正数据DATA的错误。在步骤S809中，主机接口311可以将已纠错的数据DATA传输到主机HOST。
当确定要对存储器件330的坏存储块执行读取操作时(步骤S803的“是”)，存储器控制器310的调度器312可以调度对两个坏存储块执行读取操作。
首先，在步骤S811中，可以从在坏映射表316中映射的存储器件330的两个坏存储块中的一个坏存储块的一页中读取数据DATA和第一奇偶校验码ECC1。例如，基于图6的坏映射表316，从存储器件330的第二存储块和第七存储块中的第二存储块的一页中读取数据DATA和第一奇偶校验码ECC1。
在步骤S813中，可以从在坏映射表316中映射的存储器件330的两个坏存储块中的另一个坏存储块的一页中读取第二奇偶校验码ECC2。例如，基于图6的坏映射表316，从存储器件330的第二存储块和第七存储块(第二存储块和第七存储块被映射到图6的坏映射表316中的第七逻辑存储块)中的第七存储块的一页中读取第二奇偶校验码ECC2。在被一起访问的两个坏存储块中可以访问相同的页。例如，当在步骤S811中对第二存储块的第三页执行读取操作时，可以在步骤S813中对第七存储块的第三页执行读取操作。
在步骤S815中，坏块纠错单元319可以使用第二奇偶校验码ECC2来校正数据DATA的错误和第一奇偶校验码ECC1的错误。在步骤S817中，正常块纠错单元318可以使用第一奇偶校验码ECC1来校正数据DATA的错误。在步骤S819中，主机接口311可以将已纠错的数据DATA传输到主机HOST。
根据图8的读取方法，可以在对坏存储块的读取操作中通过两步纠错来校正错误。因此，由于在对坏存储块的读取操作期间错误可能经受更强、更可靠的校正方法，所以即使在坏存储块中可能发生大量错误，也可以使用坏存储块。
尽管为了说明目的已经描述了各种实施例，但是对于本领域技术人员明显的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (15)

1.一种存储器件，包括：
多个正常存储块；以及
至少两个或更多个坏存储块，
其中，与要储存在正常存储块中的第一奇偶校验码和数据具有相同比特位数的数据和用于校正所述数据的错误的第一奇偶校验码被储存在坏存储块之中的第一坏存储块中，并且用于校正第一坏存储块中的第一奇偶校验码和数据的错误的第二奇偶校验码被储存在坏存储块之中的第二坏存储块中，以及
其中，所述第二奇偶校验码的比特位数为要储存在正常存储块中的第一奇偶校验码的比特位数的至少两倍。
2.根据权利要求1所述的存储器件，其中，第一坏存储块和第二坏存储块被一起访问。
3.根据权利要求2所述的存储器件，其中，当第一坏存储块的第K页、第二坏存储块的第K页被一起访问时，K是等于或大于1且等于或小于N的正整数，并且N是第一坏存储块中的页数。
4.一种存储系统的操作方法，包括：
确定对存储器件的坏存储块的写入操作；
产生用于校正要储存在坏存储块之中的第一坏存储块中的第一奇偶校验码和数据的错误的第二奇偶校验码，所述第一奇偶校验码用于校正所述数据的错误；
将数据和第一奇偶校验码写入第一坏存储块的第K页中，其中，K是等于或大于1且等于或小于N的正整数，并且N是第一坏存储块中的页数；以及
将第二奇偶校验码写入坏存储块之中的第二坏存储块的第K页中。
5.根据权利要求4所述的操作方法，还包括：
确定对存储器件的坏存储块的读取操作；
从第一坏存储块的第K页中读取数据和第一奇偶校验码；
从第二坏存储块的第K页中读取第二奇偶校验码；以及
使用第二奇偶校验码来校正数据和第一奇偶校验码的错误。
6.根据权利要求5所述的操作方法，所述操作方法还包括：
在校正数据和第一奇偶校验码的错误之后使用第一奇偶校验码来校正数据的错误。
7.一种存储系统，包括：
存储器件，其包括多个正常存储块和至少两个或更多个坏存储块；以及
存储器控制器，其被配置为控制存储器件，
其中，所述存储器控制器包括：
正常块纠错单元，其被配置为产生用于校正数据的错误的第一奇偶校验码，其中，第一奇偶校验码与数据一起被储存在坏存储块之中的第一坏存储块中；以及
坏块纠错单元，其被配置为产生用于校正数据的错误和第一奇偶校验码的错误的第二奇偶校验码，其中，第二奇偶校验码被储存在坏存储块之中的第二坏存储块中。
8.根据权利要求7所述的存储系统，其中，第二奇偶校验码的比特位数是第一奇偶校验码的比特位数的两倍。
9.根据权利要求7所述的存储系统，其中，存储器控制器一起访问第一坏存储块和第二坏存储块。
10.根据权利要求9所述的存储系统，其中，当存储器控制器访问第一坏存储块的第K页时，存储器控制器访问第二坏存储块的第K页，其中，K是等于或大于1且等于或小于N的正整数，并且N是第一坏存储块中的页数。
11.根据权利要求7所述的存储系统，其中，存储器控制器还包括：
正常映射表，其被配置为将逻辑存储块映射到正常存储块中，其中，一个逻辑存储块被映射到正常映射表中的一个正常存储块中；
坏映射表，其被配置为将逻辑存储块之中在正常映射表中未映射的剩余逻辑存储块映射到坏存储块中，其中，一个逻辑存储块在坏映射表中被映射到至少两个坏存储块；以及
坏存储块表，其被配置为储存坏存储块的列表。
12.根据权利要求11所述的存储系统，其中，存储器控制器还包括：
主机接口，其被配置为与主机通信；
调度器，其被配置为基于主机的请求来确定要被指示给存储器件的操作的顺序；
命令发生器，其被配置为产生要被施加到存储器件的命令；
损耗均衡单元，其被配置为执行存储器件的损耗均衡操作；以及
存储器接口，其被配置为与存储器件通信。
13.一种存储系统的操作方法，包括：
确定对存储器件的坏存储块的写入操作；
将数据和用于校正数据的错误的第一奇偶校验码写入坏存储块之中的第一坏存储块中；以及
将用于校正数据的错误和第一奇偶校验码的错误的第二奇偶校验码写入坏存储块之中的第二坏存储块中。
14.根据权利要求13所述的操作方法，还包括：
确定对存储器件的坏存储块的读取操作；
从第一坏存储块中读取数据和第一奇偶校验码；
从第二坏存储块中读取第二奇偶校验码；
使用第二奇偶校验码来校正数据的错误和第一奇偶校验码的错误；
使用第一奇偶校验码来校正数据的错误；以及
传送已纠错的数据。
15.根据权利要求13所述的操作方法，其中，第二奇偶校验码的比特位数是第一奇偶校验码的比特位数的两倍。
CN201810053281.5A 2017-01-23 2018-01-19 存储器件、存储系统及其操作方法 Active CN108345514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170010342A KR20180087494A (ko) 2017-01-23 2017-01-23 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2017-0010342 2017-01-23

Publications (2)

Publication Number Publication Date
CN108345514A CN108345514A (zh) 2018-07-31
CN108345514B true CN108345514B (zh) 2021-05-11

Family

ID=62906913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810053281.5A Active CN108345514B (zh) 2017-01-23 2018-01-19 存储器件、存储系统及其操作方法

Country Status (4)

Country Link
US (1) US10740226B2 (zh)
KR (1) KR20180087494A (zh)
CN (1) CN108345514B (zh)
TW (1) TWI759370B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257317B1 (ko) 2019-10-08 2021-05-27 (주)신아이엔지 자동 바이패스 기능을 갖는 전원 절체 스위치
TWI728618B (zh) * 2019-12-24 2021-05-21 睿寬智能科技有限公司 管理壞塊的方法
KR20210128224A (ko) 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 스토리지 장치 및 그것의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859604A (zh) * 2009-04-10 2010-10-13 国民技术股份有限公司 闪存坏块的利用方法
CN101882472A (zh) * 2009-05-05 2010-11-10 建兴电子科技股份有限公司 具可变动错误校正码机制的快闪储存装置及其控制方法
CN103645965A (zh) * 2013-11-28 2014-03-19 陕西千山航空电子有限责任公司 基于ecc纠错码的nand-flash坏块恢复方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913927A (en) * 1995-12-15 1999-06-22 Mylex Corporation Method and apparatus for management of faulty data in a raid system
KR100823170B1 (ko) * 2007-01-31 2008-04-21 삼성전자주식회사 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
US8856464B2 (en) * 2008-02-12 2014-10-07 Virident Systems, Inc. Systems for two-dimensional main memory including memory modules with read-writeable non-volatile memory devices
TWI483258B (zh) * 2010-02-26 2015-05-01 Transcend Information Inc 使用壞區塊增加率的記憶體異常警示方法以及相關的儲存裝置預警系統
TWI447739B (zh) * 2010-03-22 2014-08-01 Phison Electronics Corp 錯誤校正方法、記憶體控制器與儲存系統
JP2013125513A (ja) * 2011-12-16 2013-06-24 Samsung Electronics Co Ltd 不揮発性半導体記憶装置及びその管理方法
US9088303B2 (en) * 2013-02-28 2015-07-21 Micron Technology, Inc. Codewords that span pages of memory
CN103631534B (zh) * 2013-11-12 2017-01-11 北京兆芯电子科技有限公司 数据存储系统以及其管理方法
TWI512750B (zh) * 2014-07-30 2015-12-11 Phison Electronics Corp 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
KR102231441B1 (ko) * 2014-12-17 2021-03-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
TWI557559B (zh) * 2015-01-06 2016-11-11 國立臺灣科技大學 利用快閃記憶體的壞頁來存取資料的方法
US9997258B2 (en) * 2016-05-10 2018-06-12 Sandisk Technologies Llc Using non-volatile memory bad blocks
US10445199B2 (en) * 2016-12-22 2019-10-15 Western Digital Technologies, Inc. Bad page management in storage devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859604A (zh) * 2009-04-10 2010-10-13 国民技术股份有限公司 闪存坏块的利用方法
CN101882472A (zh) * 2009-05-05 2010-11-10 建兴电子科技股份有限公司 具可变动错误校正码机制的快闪储存装置及其控制方法
CN103645965A (zh) * 2013-11-28 2014-03-19 陕西千山航空电子有限责任公司 基于ecc纠错码的nand-flash坏块恢复方法

Also Published As

Publication number Publication date
CN108345514A (zh) 2018-07-31
TWI759370B (zh) 2022-04-01
KR20180087494A (ko) 2018-08-02
TW201828069A (zh) 2018-08-01
US20180210826A1 (en) 2018-07-26
US10740226B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
US9164834B2 (en) Semiconductor memory devices, memory systems including the same and method of writing data in the same
US9817749B2 (en) Apparatus and method of offloading processing from a data storage device to a host device
US8601347B1 (en) Flash memory device and storage control method
US8719492B1 (en) Non-volatile storage module having magnetic random access memory (MRAM) with a buffer window
US20150179254A1 (en) Mitigating disturb effects for non-volatile memory
KR20170015757A (ko) 데이터 저장 장치 및 그것의 동작 방법
JP2022551344A (ja) 先行読み出しおよび読み出し閾値電圧の最適化
CN108345514B (zh) 存储器件、存储系统及其操作方法
US9400747B2 (en) Batch command techniques for a data storage device
CN110647475A (zh) 存储装置和包括存储装置的存储系统
US20130031300A1 (en) Non-volatile memory device, method of operating the same, and memory system having the non-volatile memory device
CN112053730A (zh) 用于存储器子系统的冗余云存储器存储装置
US20220138096A1 (en) Memory system
US20230082008A1 (en) Parity protection in non-volatile memory
JP2010079856A (ja) 記憶装置およびメモリ制御方法
US10289328B2 (en) Memory controller and method for handling host request based on data character
US11003544B2 (en) Memory system and method of operating the same
CN104182292A (zh) 一种数据存储方法及装置
US20190278703A1 (en) Memory system, operating method thereof and electronic device
CN112860182B (zh) 用于写回合并的位屏蔽有效扇区
US11281381B2 (en) Storage node of distributed storage system and method of operating the same
CN112912834B (zh) 存取单元和管理片段存储器操作
CN108762975B (zh) 一种ecc数据存储方法、系统及存储介质
US9003261B2 (en) Memory system
US11625295B2 (en) Operating memory device in performance mode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant