TWI757336B - 使用無罩幕微影曝光系統來製造電子裝置的方法、相關的電子裝置、相關的無罩幕微影曝光系統、相關的半導體製造設備、用於產生小波束控制資料的電腦實施方法、及相關的資料處理系統 - Google Patents

使用無罩幕微影曝光系統來製造電子裝置的方法、相關的電子裝置、相關的無罩幕微影曝光系統、相關的半導體製造設備、用於產生小波束控制資料的電腦實施方法、及相關的資料處理系統 Download PDF

Info

Publication number
TWI757336B
TWI757336B TW106130856A TW106130856A TWI757336B TW I757336 B TWI757336 B TW I757336B TW 106130856 A TW106130856 A TW 106130856A TW 106130856 A TW106130856 A TW 106130856A TW I757336 B TWI757336 B TW I757336B
Authority
TW
Taiwan
Prior art keywords
data
structures
design layout
wafer
electronic device
Prior art date
Application number
TW106130856A
Other languages
English (en)
Other versions
TW201820050A (zh
Inventor
克芬尼克 馬賽 尼可拉斯 賈考柏斯 凡
芬森特 席爾菲斯特 庫柏
瑪寇 傑 加寇 威蘭德
Original Assignee
荷蘭商Ａｓｍｌ荷蘭公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/389,581 external-priority patent/US10079206B2/en
Application filed by 荷蘭商Ａｓｍｌ荷蘭公司 filed Critical 荷蘭商Ａｓｍｌ荷蘭公司
Publication of TW201820050A publication Critical patent/TW201820050A/zh
Application granted granted Critical
Publication of TWI757336B publication Critical patent/TWI757336B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302—Controlling tubes by external information, e.g. programme control
    • H01J37/3023—Programme control
    • H01J37/3026—Patterning strategy
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31762—Computer and memory organisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31764—Dividing into sub-patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

使用無罩幕微影曝光系統製造電子裝置的方法，該無罩幕微影曝光系統使用無罩幕圖案寫入器，其中產生小波束控制資料用於控制該無罩幕圖案寫入器以曝光用於產生該等電子裝置的晶圓。基於定義用於待由晶圓製成的該等電子裝置的多個結構(諸如通孔)的設計佈局資料及定義設計佈局的哪些結構適用於待由該晶圓製成的各電子裝置的選擇資料來產生該小波束控制資料，該選擇資料針對該等電子裝置的不同子集而定義不同結構集合。根據該小波束控制資料來曝光該晶圓使得曝光對於該等電子裝置的不同子集具有不同的結構集合的圖案。

Description

使用無罩幕微影曝光系統來製造電子裝置的方法、相關的電子裝置、相關的無罩幕微影曝光系統、相關的半導體製造設備、用於產生小波束控制資料的電腦實施方法、及相關的資料處理系統
本發明是關於製造(manufacturing/fabricating)諸如半導體晶片的電子裝置的方法。更特定言之，本發明是關於使用帶電粒子多小波束微影機器製造獨特晶片，其中晶片的獨特性由諸如晶片上的通孔結構的結構來定義。因此，本發明同樣是關於使用此新的製造方法生產的獨特芯片，以及是關於所謂「製造設施」，亦即應用此新穎方法的製造設施，且是關於用於執行所述改良的製造方法的無罩幕微影曝光系統。本發明進一步是關於用於產生用於控制無罩幕圖案寫入器以曝光用於產生電子裝置的晶圓的小波束控制資料的電腦實施方法。本發明亦是關於用於產生用於產生小波束控制資料的選擇資料的電腦實施方法。本發明進一步是關於資料處理系統、電腦程式產品以及與所述電腦實施方法相關的電腦可讀儲存媒體。
在半導體行業中，微影系統用以生產(亦即製造)通常呈形成於矽晶圓(通常被稱作半導體晶片)上的積體電路的形式的此類電子裝置。微影利用可再用光學罩幕來將表示所要電路結構的圖案的影像投影至矽晶圓上作為製造製程的部分。罩幕經重複使用以將相同的電路結構成像於矽晶圓的不同部位上且成像於後續晶圓上，使得藉由各晶圓製造一系列 相同的晶片，各晶片具有相同的電路設計。
在當前，關於資料安全、可追溯性及防偽造的各種技術產生對於具有獨特電路或程式碼的獨特晶片或用於將所述晶片多樣化的其他獨特硬體特徵的持續增長的需求。此類獨特晶片為吾人所知且常常以需要晶片真正地獨特的模糊的方式實施與安全相關的操作。已知的獨特晶片通常在製造晶片之後(例如)藉由使用基於罩幕的微影製造一系列相同晶片並接著在製造之後破壞晶片中的某些連接，或藉由在檢測並控制某些特徵之後來評估晶片的獨特性來實現。用於此製程中的罩幕生產昂貴，且針對各單晶片製造獨特罩幕明顯過於昂貴，出於此原因認為基於罩幕的微影不適合用於製造獨特晶片。
因此已提議出於產生獨特晶片的目的而利用無罩幕微影。在無罩幕微影下，不使用罩幕，且替代地將表示電路設計的所要圖案以待傳送至目標(例如晶圓)的諸如含有電路設計佈局的GDSII或OASIS檔案的資料檔案的形式輸入至無罩幕微影系統，以藉由無罩幕微影系統來曝光。
無罩幕微影及資料輸入系統以本發明申請人的名義揭露於WO 2010/134026中。WO 2010/134026以全文引用的方式併入本文中。所揭露的無罩幕系統直接使用諸如電子小波束的帶電粒子小波束將圖案寫入至晶圓上。由於將用於曝光各晶片的所要圖案表示為資料而非罩幕，因此利用此類系統來製造獨特晶片變得可能。表示待產生的獨特電子裝置或晶片的經輸入至曝光系統的圖案資料可藉由使用不同的GDSII輸入檔案而變得對於待產生的各獨特電子裝置獨特。
兩者皆讓與本發明申請人且以全文引用的方式併入本文中 的WO 2011/117253及WO 2011/051301揭露可使用帶電粒子微影系統產生的電子裝置或晶片的各種實例。
然而，產生安全、至少獨特的元件的直接方法(亦即使用已知的無罩幕曝光系統)可能並非最佳化的，至少適用於安全地產生獨特電子裝置。不利地，處理與此處相關聯的GDSII或OASIS檔案通常超出微影系統的操作者的操作範圍執行。此外，處理的GDSII/OASIS檔案可使用且儲存持續更長的時段。根據基礎理解且在本發明的事實部分中，認為出於安全原因而將用於產生獨特電子裝置或晶片獨特通孔設計資料的曝光及曝光時間降至最低是合乎需要的，因為電子裝置或晶片的獨特性將通常用於資料安全、可追溯性以及防偽造應用。
本發明提供用於藉由在不同晶片中實施不同結構來製造獨特電子電路的解決方案，其中可將對用於產生晶片的特定結構的公開曝光降至最低。此類結構的非限制性實例為金屬層之間的連接(亦稱為通孔)、金屬層與例如接觸層中的閘極之間的連接、局部互連層中的連接，及電晶體或二極體的某些部分的P植入物或N植入物。使得晶片獨特的一種方式為藉由在不同晶片中實施不同結構。舉例而言，通孔的數目及通孔的位置可對於各晶片不同。因此藉由通孔產生的不同路徑使得對晶片呈現的相同資料輸入用於各晶片產生不同資料輸出。在此，對於電子裝置的佈局中的特定部分，可提供選擇資料以定義在晶片中啟用的通孔中的哪一者，使得在晶片中產生個別化區域。
可自其中進行選擇以將晶片或批量晶片個別化的所有可能 的結構可為例如GDSII或OASIS檔案的一般設計佈局資料的部分。可選結構的位置可經提供作為位置後設資料。可藉由基於位置後設資料及選擇資料來對於電子裝置的不同子集啟用不同的結構集合來將特定部分個別化。對結構的選擇可在較晚處理階段靠近無罩幕微影曝光系統或在無罩幕微影曝光系統內進行，從而將對用以個別化電子裝置的特定結構的公開曝光降至最低。
在使用無罩幕微影製程來形成諸如金屬層之間的連接的非共同結構時，此等可藉由將兩個傳導通孔合併以形成雙通孔來形成。
根據本發明的一態樣，提出使用無罩幕微影曝光系統來製造電子裝置的方法。無罩幕微影曝光系統可使用無罩幕圖案寫入器。方法可包括產生用於控制無罩幕圖案寫入器以曝光用於產生電子裝置晶圓的小波束控制資料。小波束控制資料可基於定義用於待由晶圓製成的電子裝置的多個結構的設計佈局資料來產生。小波束控制資料可進一步基於定義設計佈局的哪個結構適用於待由晶圓製成的各電子裝置的選擇資料來產生，選擇資料針對電子裝置的不同子集定義不同結構集合。根據小波束控制資料來曝光晶圓可使得曝光對於電子裝置的不同子集具有不同的結構集合的圖案。
根據本發明的一態樣，提出用於產生小波束控制資料的電腦實施方法。小波束控制資料可用於控制無罩幕圖案寫入器以使用利用無罩幕圖案寫入器的無罩幕微影曝光系統來曝光用於產生電子裝置的晶圓，從而使得根據小波束控制資料對晶圓的曝光使得曝光對於電子裝置的不同子集具有不同結構集合的圖案。方法可包括接收定義用於待由晶圓製成的電 子裝置的多個結構的設計佈局資料。方法可進一步包括接收定義設計佈局資料的哪些結構適用於待由晶圓製成的各電子裝置的選擇資料。選擇資料可定義用於電子裝置的不同子集的不同結構集合。方法可進一步包括基於接收到的設計佈局資料及接收到的選擇資料產生小波束控制資料。
無罩幕圖案寫入器可為基於光柵掃描的無罩幕圖案寫入器，在所述情況下小波束控制資料可採取圖案位元映像資料的形式。無罩幕圖案寫入器可為基於向量掃描的無罩幕圖案寫入器，在所述情況下小波束控制資料可以適用於向量掃描的方式經格式化。
可藉由在電子裝置中的每一者中啟用不同結構集合，例如藉由產生不同通孔，來將電子裝置個別化或變得獨特。
有利地，所述方法使得能夠產生電子裝置的個別化區域以在無罩幕微影曝光系統的操作內保留且將對個別化區域的設計資料的公開曝光時間減至最小。有利的副作用為所要的處理能力及記憶體可保持較低，原因在於設計佈局資料可再用於產生多個晶片，其中利用產生獨特晶片的已知方法需要用於各獨特晶片的設計佈局資料且因此需要用於製造各獨特晶片設計的能力及處理時間。
在一實施例中，設計佈局資料可包括定義適用於所有電子裝置的結構的共同設計佈局資料。設計佈局資料可進一步包括定義適用於可根據選擇資料自其中選擇不同結構集合的電子裝置中的某一些的結構的非共同設計佈局資料。因此，結構可定位於電子裝置的共同部分中及個別化區域中。
在一實施例中，選擇資料可對於電子裝置中的每一者指定小 波束控制資料包含抑或不包含定義設計佈局資料中所定義的結構中的一或多者的資料。
選擇資料可使用單個位元來指定設計佈局資料中定義的結構中的個別者包含或不包含於小波束控制資料中。有利地，此將選擇資料的大小減至最小。
小波束控制資料可包含表示設計佈局資料中定義的結構的所選擇子集的位元映像資料，且可不包含表示設計佈局資料中定義的結構的未選擇各者的位元映像資料。
結構的所選擇子集可包括對於選擇資料中的選擇所指示的結構，且結構中的未選擇各者可包括未對於選擇資料中的選擇指示的結構。
小波束控制資料可每區域產生一次。
在一實施例中，設計佈局資料僅包含定義可根據選擇資料來選擇的結構的設計佈局資料。在此情況下，可結合無罩幕微影應用光學微影，其中使用微影產生電子裝置的共同部分。接著如上文所描述產生電子裝置的個別化區域。
在一實施例中，方法可進一步包括經由第一網路路徑接收設計佈局資料及經由與第一網路路徑不同的第二網路路徑接收選擇資料。此使得能夠自不同源提供設計佈局資料及選擇資料。通常，選擇資料將自無罩幕微影曝光系統外部的源接收，諸如自設施的製造部分內的黑盒元件接收。
作為例如呈GDSII或OASIS資料檔案的形式的設計佈局資料，通常涉及大量資料，而選擇資料可採取相對較小的檔案的形式，第一 網路路徑可具有與第二網路路徑相比較高的資料傳輸頻寬。第一網路路徑是例如基於光纖網路連接。第二網路路徑是例如基於cat6乙太網網路連接。
在一實施例中，產生小波束控制資料的步驟可另外基於位置後設資料。位置後設資料可指定定義於設計佈局資料中的結構的位置。位置後設資料因此識別設計佈局中的結構的位置，而選擇資料識別哪些結構包含於用於產生電子裝置的小波束控制資料中。有利地，選擇資料及位置後設資料的大小與設計佈局資料相比通常較小，使得能夠使用相對較低頻寬及較低成本網路連接(例如基於cat6乙太網)來將位置後設資料及選擇資料提供至無罩幕微影曝光系統。
在一實施例中，可基於位置後設資料及選擇資料兩者來選擇設計佈局資料中定義的結構中的一或多者來包含於小波束控制資料中。
設計佈局資料可包括位置後設資料。因此，位置後設資料可在無罩幕微影曝光系統中連同設計佈局資料一起接收。位置後設資料可與設計佈局資料嵌在一起或作為單獨檔案接收。
替代地，位置後設資料可與設計佈局資料分開接收。因此，位置後設資料可經由不同網路路由接收且/或經定址至無罩幕微影曝光系統的不同子系統。位置後設資料可連同選擇資料一起接收。
選擇資料可以加密的形式接收以在產生獨特電子裝置的製程中的設施內提供額外的資料安全性。
小波束控制資料可經加密以在產生獨特電子裝置的製程中的設施內提供額外的資料安全性。
在一實施例中，方法可進一步包括基於位置後設資料及選擇 資料產生擦除罩幕資料。產生小波束控制資料可包括將擦除罩幕資料與設計佈局資料或設計佈局資料的衍生物合併以將未選擇的結構自設計佈局資料刪除。
在一實施例中，電子裝置可為半導體晶片。無罩幕圖案寫入器可為帶電粒子多小波束微影機器或電子束機器。
根據本發明的一態樣，提出諸如半導體晶片的電子裝置，其是使用上述方法中的一或多種產生。
在一實施例中，電子裝置可為與使用本發明的方法的任何其他半導體晶片不同(例如功能上不同)的真正獨特的半導體晶片。
在一實施例中，所述結構包含以下中的至少一者：金屬層之間的連接(亦稱為通孔)；金屬層與接觸層中的閘極之間的連接；局部互連層中的連接；電晶體或二極體的某些部分的P植入物或N植入物。
根據本發明的一態樣，提出經組態以執行上述方法中的一或多種的無罩幕微影曝光系統。
在一實施例中，無罩幕微影曝光系統可包括經組態以產生定義設計佈局資料中的哪些結構適用於待由晶圓製成的各電子裝置的選擇資料的黑盒元件，所述選擇資料對於電子裝置的不同子集定義不同的結構集合。
黑盒可由例如IP區塊所有者或製造的晶片的所有者或密鑰管理基礎設施持有者的第三方所有。有利地，黑盒可定位於製造設施內靠近微影機器的操作，從而將選擇資料的公開曝光降至最低。此與已知晶片製造解決方案相反，其中用於將晶片個別化的黑盒通常定位於製造設施的 外部且用以在產生晶片之後將其個別化。
根據本發明的一態樣，提出包括如上文所描述的無罩幕微影曝光系統的半導體製造設備。
根據本發明的一態樣，提出包括光柵化器及使用諸如帶電粒子多小波束微影機器或電子束機器的無罩幕圖案寫入器的微影子系統。光柵化器可經組態以產生用於控制無罩幕圖案寫入器以曝光晶圓來產生電子裝置的小波束控制資料。小波束控制資料可基於定義用於待由晶圓製成的電子裝置的多個通孔結構的設計佈局資料來產生。小波束控制資料可進一步基於定義設計佈局的哪些結構適用於待由晶圓製成的各電子裝置的選擇資料來產生，選擇資料針對電子裝置的不同子集定義不同結構集合。根據小波束控制資料來曝光晶圓可使得曝光對於電子裝置的不同子集具有不同子集的通孔結構的圖案。
在一實施例中，光柵化器可經組態以接收呈例如基於OASIS檔案格式的微影子系統專用格式的由設計佈局資料產生的圖案向量資料。光柵化器可經進一步組態以接收選擇資料。光柵化器可經進一步組態以接收指定設計佈局資料中定義的且可根據選擇資料來選擇的結構中的每一者的位置的位置後設資料。光柵化器可經進一步組態以處理圖案向量資料、共同通孔後設資料及獨特通孔後設資料以獲得小波束控制資料。
根據本發明的一態樣，提出可使用上述微影子系統來產生的電子裝置。
在一實施例中，電子裝置可為不同於任何其他產生的半導體晶片的真正獨特的半導體晶片。
根據本發明的一態樣，提出可包括半導體晶片的電子裝置。半導體晶片可包括形成於半導體晶片的三個或多於三個層中的多個結構。半導體晶片可為半導體晶片集合的成員，所述集合中的半導體晶片中的每一者具有存在於所述集合中的半導體晶片中的共同結構集合及僅存在於所述集合的半導體晶片的子集中的非共同結構集合。非共同結構可至少形成於所述層中的第一者上，所述層中的第二者在第一層之上且所述層中的第三者在第一層之下。
根據本發明的一態樣，提出可包括半導體晶片的電子裝置。半導體晶片可包括形成於半導體晶片的多個層中的多個結構。半導體晶片可為半導體晶片集合的成員，所述集合中的半導體晶片中的每一者具有存在於所述集合中的半導體晶片中的共同結構集合及僅存在於所述集合的半導體晶片的子集中的非共同結構集合。非共同結構可包含以下中的至少一者：所述多個層中的金屬層之間的連接件；所述多個層中的金屬層與接觸層中的閘極之間的連接；所述多個層中的局部互連層中的連接；及所述多個層中的一者的電晶體或二極體的P摻雜或N摻雜擴散區域。
在一實施例中，半導體晶片的共同結構及非共同結構可互連以形成電子電路。
在一實施例中，電子裝置可包括用於接收詢問的至少一個輸入終端及用於輸出回應的至少一個輸出終端。電子電路可形成連接至所述至少一個輸入終端及所述至少一個輸出終端的詢問回應電路。詢問回應電路可用於在所述至少一個輸出終端處基於應用至所述至少一個輸入終端的詢問來產生回應，詢問及回應具有預定關係。
根據本發明的一態樣，提出包括經組態以執行用於產生上述實施例中的一或多種的小波束控制資料的方法的處理器的資料處理系統。
根據本發明的一態樣，提出實施於電腦可讀非暫時性儲存媒體上的電腦程式產品，包括在由電腦執行電腦程式產品時使得電腦進行用於產生上述實施例中的一或多者的小波束控制資料的方法的指令。
根據本發明的一態樣，提出包括指令的電腦可讀非暫時性儲存媒體，所述指令在由電腦執行時使得電腦進行用於產生上述實施例中的一或多者的小波束控制資料的方法。
根據本發明的一態樣，提出用於產生選擇資料的電腦實施方法。選擇資料可定義適用於待由晶圓製成的電子裝置的設計佈局資料的結構。方法可包括藉由定義設計佈局資料中的哪些結構適用於待由晶圓製成的各電子裝置來產生該選擇資料，從而使得選擇資料針對電子裝置的不同子集定義不同的結構集合。
在一實施例中，產生選擇資料可進一步包括定義由設計佈局資料定義的電子裝置的設計佈局內的結構中的每一者的位置。
在一實施例中，方法可進一步包括將選擇資料加密。
根據本發明的一態樣，提出包括經組態以執行用於產生上述實施例中的一或多者的選擇資料的方法的處理器的資料處理系統。
根據本發明的一態樣，提出實施於電腦可讀非暫時性儲存媒體上的電腦程式產品，包括在由電腦執行電腦程式產品時使得電腦進行用於產生上述實施例中的一或多者的選擇資料的方法的指令。
根據本發明的一態樣，提出包括指令的電腦可讀非暫時性儲 存媒體，所述指令在由電腦執行時使得電腦進行用於產生上述實施例中的一或多者的選擇資料的方法。
本發明的各種態樣及實施例將在以下描述及申請專利範圍中進一步定義。
在下文中，將更詳細地描述本發明的實施例。然而，應瞭解，此等實施例不可視為限制對於本發明的保護的範疇。
1:微影機器
1A:帶電粒子微影系統
3:電子源
4:均質的擴展電子束
5:準直透鏡
6A:孔口陣列
6B:第二孔口陣列
7:小波束
9:小波束消隱器陣列
10:射束停止陣列
20:子射束
21:聚光透鏡陣列
22:末端模組
24:目標
25:晶圓定位系統
30:資料路徑子系統
100:獨特晶片
101:共同部分
102:個別化區域
103:區域
201:底部金屬層
202:隔離層
203:底層
204:底層
205:頂部抗蝕劑層
206:抗蝕劑層
207:導電層
211a:金屬層
211b:金屬層
211c:金屬層
211d:金屬層
217a:通孔
217b:通孔
217c:通孔
217d:通孔
217e:通孔
1000:半導體製造設備
1001:標準IC設計流程
1002:生產建立部分
1003:製造部分
1005:IP區塊設計器
1006:密鑰管理服務
1007:分片晶片
1008:終端使用者元件
1010:階段
1011:階段
1012:階段
1013:階段
1014:階段
1015:階段
1016:定案及退出過程
1020:製備部分
1021:光學近接校正
1022:資料製備
1023:配方/製程程式產生
1024:次序及生產規劃
1030:製程設計套組
1031:功能IP區塊儲存裝置
1040:校驗步驟
1050:製造執行系統
1051:倍縮罩幕光罩儲存裝置
1052:配方/製程程式資料庫
1053:製造資料庫
1054:製程工作輸入產生器
1060:黑盒元件
1061:ID/密鑰管理器
1062:選擇資料產生器
1070:微影子系統
1071:光柵化器
1071A:軟體處理部分
1071B:串流部分
1072:機器控制
1073:無罩幕圖案寫入器
1080:CMOS晶圓流
1081:罩幕車間
1082:倍縮光罩堆料機
1083:晶圓
2000:輸出
2001:產品ID/序列號資訊
2002:ID/密鑰對
2003:位置後設資料
2004:選擇資料
2005:製程程式
2006:製程工作
2007:GDSII資料
2008:經預處理的設計佈局資料
2009:圖案位元映像資料
2010:經校正的GDSII資料
2011:罩幕集合
2012:倍縮光罩
2013:晶圓
2014:經曝光晶圓
2015:箭頭
3010:部分
3011:劑量資訊
3012:4位元灰度位元映像資料
3020:部分
3021:圖案系統串流資料
3021A:壓縮格式
3021B:中間的4bpp灰度位元映像
3021C:4bpp灰階位元映像
3022:串流
3023A:擦除位元映像
3030:部分
3031:預處理操作
3032:操作
3032A:處理步驟
3033:擦除位元映像產生製程
3034:合併器操作
3035:解壓縮步驟
3040:部分
3041:箭頭
3042:箭頭
3043:箭頭
現在將參看隨附示意性圖式而僅作為實例來描述實施例，在該等圖式中對應元件符號指示對應部件，且在該等圖式中：圖1展示簡化的獨特晶片及具有本發明的例示性實施例的多個獨特晶片的晶圓。
圖2展示涉及製造根據本發明的一例示性實施例的電子裝置的系統的示意圖。
圖3展示產生本發明的一例示性實施例的圖案位元映像資料的功能性流程圖。
圖4表示由根據本發明的一例示性實施例的由設計佈局資料及通孔位置後設資料定義的區域。
圖5表示根據本發明的一例示性實施例的選擇資料。
圖6展示根據本發明的一例示性實施例的使用擦除位元映像來產生圖案位元映像資料的功能性流程圖。
圖7展示根據本發明的一例示性實施例的產生通孔的製程。
圖8展示帶電粒子多小波束微影系統的一例示性實施例的簡化示意圖。
圖9為展示例示性無罩幕微影系統的概念圖。
圖10A展示本發明的一例示性實施例的金屬層之間的兩個合併通孔的側視圖。
圖10B展示本發明的一例示性實施例的金屬層之間的兩個合併通孔的俯視圖。
圖11A展示金屬層之間的兩個通孔的側視圖。
圖11B展示金屬層之間的兩個通孔的俯視圖。
圖式僅意謂出於說明的目的，且不用作對如由申請專利範圍列出的範疇或保護的限制。
在以下實例中參考半導體晶片，但應理解本發明不限於晶片且更一般化地用以產生具有個別化(例如獨特)的特徵的電子裝置。電子裝置可為唯讀記憶體(ROM)。舉例而言，可使用本發明產生具有個別化ROM負載的批量晶片。此類批量通常為較少批量，例如自一個或小於一個晶圓產生的批量。
由帶電粒子多小波束微影執行的過程亦被稱作電子束(electron beam/e-beam)曝光。所述電子束曝光方法為無罩幕曝光方法。用於在電子束曝光期間寫入諸如晶圓的目標的電子束亦被稱作小波束。
獨特晶片經設計以相對於其他晶片獨特。此不排除可使用本發明製得超過一個獨特晶片的可能性，例如產生供用於最初獨特晶片損壞的情況下的備用獨特晶片或出於任何其他原因以產生批量的晶片。功能上不同於任何其他半導體晶片的獨特半導體晶片可被稱作真正的獨特晶片。 在晶片上產生視覺上可讀的獨特ID亦可被視為產生獨特晶片。可藉由在不同晶圓上重複產生晶片來製得獨特晶片的拷貝，或單個晶圓可包含獨特晶片的一個或多個拷貝。
圖1展示含有共同部分101及個別化區域102的例示性簡化的獨特晶片100。共同部分101可在晶圓24上產生的其他晶片中複製，使得多個晶片具有同一相同的部分。個別化區域102可與晶圓24上產生的其他晶片不同。此在圖1的頂部中說明，其中晶圓24經展示為含有獨特晶片100及39個其他獨特晶片，各獨特晶片具有不同的個別化區域。合併的共同部分101及個別化區域102可產生獨特晶片100。
個別化區域102可藉由選擇並寫入諸如如在圖1的中間部分中由黑色點繪示的通孔的特定結構來實現。其他獨特晶片可具有諸如通孔的不同結構，使得在電子電路的一層內或多層之間實現不同的互連。
對於特定通孔替代地或另外，可選擇金屬層之間的其他連接、金屬層與例如接觸層中的閘極之間的連接、局部互連層中的連接，及/或電晶體或二極體的擴散區域(例如P摻雜區域或N摻雜區域)存在或不存在或其結構並寫入以實現個別化區域102。
共同部分101可使用微影產生，但較佳地使用帶電粒子多射束微影產生。通常使用帶電粒子多射束微影產生個別化區域。
圖2展示半導體製造設備1000，包含涉及製造本發明的一例示性實施例的獨特半導體晶片的系統及製程。在圖2中使用的參考編號指示製程或操作的情況下，此等參考編號亦可指示執行製程或操作的計算單元。展示的製程及操作中的每一者可由專用單元執行。替代地，一個計 算單元可執行圖2中所示的多個製程或操作。計算單元為例如包含用於在操作系統下運行專用任務或用於運行程式的一或多個處理器及記憶體的電腦系統。
半導體製造設備1000可包含生產建立部分1002及製造部分1003。有可能不劃分成兩個部分1002及1003或可能進行另一種劃分。製造部分1003可包含各自使用無罩幕圖案寫入器1073的一或多個微影子系統1070。在此實例中，無罩幕微影曝光系統為帶電粒子多小波束微影系統且無罩幕圖案寫入器1073為帶電粒子多小波束微影機器或電子束機器。
在圖2的左側處，展示通常使得產生共同描繪為輸出2000的罩幕次序資料、設計佈局資料及/或晶圓次序資料的標準IC設計流程1001。設計佈局資料通常以GDSII或OASIS資料格式產生。標準IC設計流程為此項技術中已知的且通常包含系統/完全IC設計階段1010、電路設計VHL/Verilog階段1011、邏輯校驗階段1012、置放及選路(P&R)階段1013、物理模擬階段1014及/或設計規則檢查(DRC)階段1015。
包含附加件及IP庫的製程設計套組1030可將呈可再用邏輯單元的形式的架構區塊、來自功能IP區塊儲存裝置1031的晶胞或晶片佈局設計提供至標準IC設計流程1001中的多個步驟，如由自功能IP區塊儲存裝置1031至標準IC設計流1001的步驟1011、1012、1013、1014及1015的箭頭所描繪。製程設計套組1030通常定位於設施1000的生產建立部分1002內，因為其可涉及由IP區塊設計器1005向晶片製造商授權的功能IP區塊。
產生的設計佈局資料通常包含定義可能包含適用於所有待產生的晶片的通孔結構的佈局結構的共同設計佈局部分。此外，設計佈局 資料可包含定義適用於可自其中選擇不同結構集合來使得晶片獨特的電子裝置中的某一些的結構(諸如通孔結構)的非共同設計佈局資料。觀察設計佈局資料，共同設計佈局部分與非共同設計佈局部分之間的區別較佳地不明顯。為使得能夠自非共同設計佈局部分選擇結構集合，位置後設資料可連同設計佈局資料一起產生。
在以下實例中，可選結構為通孔結構且位置後設資料被稱為通孔位置後設資料。
通孔位置後設資料可提供設計佈局內的各可選通孔位置。通孔位置後設資料可儲存於設計佈局資料內，但較佳地作為單獨的資料檔案提供。
可經由定案及退出過程1016來將設計流程1001的輸出2000提供至帶電粒子多小波束微影系統。更特定言之，輸出端2000可經輸入至生產建立1002的製備部分1020，其中可執行光學近接校正(OPC)操作1021、資料製備(PEC，斷裂)操作1022、配方/製程程式(PP)產生操作1023及/或次序及生產規劃操作1024。可通過校驗步驟1040將此等操作中的每一者的輸出傳送至製造部分1003。
在將在無罩幕微影曝光之前對晶圓執行微影曝光的情況下，可將光學近接校正(OPC)1021應用至GDSII設計佈局資料，產生經校正的GDSII資料2010，其可連同罩幕次序資料經輸入至罩幕車間1081。此可產生罩幕集合2011，其可經輸入至倍縮光罩堆料機1082，倍縮光罩(罩幕)2012可自所述倍縮光罩堆料機輸入至CMOS晶圓流1080。當必需時，晶圓次序資料可用以將晶圓1083輸入至CMOS晶圓流1080。微影曝光本身 未在圖2中展示。產生的曝光晶圓經展示為晶圓2013。應注意，在未進行微影曝光的情況下，晶圓2013可為未曝光的晶圓。
資料製備單元1022可將描繪為2007的GDSII設計佈局資料預處理成經預處理的設計佈局資料2008。經預處理的設計佈局資料2008可包含對於微影子系統1070特定的資料。對GDSII資料2007的此離線預處理可包含例如平坦化、近接校正、抗蝕劑加熱校正及/或繪製智慧邊界的步驟。圖案向量資料2008可儲存於製造執行系統(MES)1050的倍縮光罩儲存裝置1051中。
配方/PP產生1023可產生用於創建製程工作(PJ)的指令。PP及相關聯程式可儲存於MES 1050的配方/PP資料庫1052中。可將PP 2005自MES 1050發送至微影子系統1070的機器控制1072以指示機器控制1072基於PP創建PJ。其他命令可包含中止(Abort)及取消(Cancel)指令。
舉例而言，經由次序及生產規劃1024，MES 1050的製造資料庫1053可具備製造專用資訊。由此，可自此向PJ輸入產生器1054饋入資訊。PJ輸入產生器1054可將PJ輸入提供至機器控制1072，其中可產生PJ 2006用於控制微影子系統1070的部件，具體而言光柵化器1071及圖案串流器(無罩幕圖案寫入器)1073。
可使用PP控制微影子系統1070的操作，其可包括一連串待執行的動作。機器控制1072可加載有PP，且可排程且執行如可由配方/PP產生1023所請求的PP。PP可發揮配方的作用，例如如SEMI E40標準中所定義。儘管SEMI標準指定許多關於如何處理配方的要求，但所述標準可能矛盾，從而使得較佳地避免配方。替代地，可以所謂的二進位大對象(BLOB) 的形式使用可編輯且無格式的PP。
PP可為可判定晶圓的處理環境且可為在運行或處理週期之間變化的個體的指令、設置及/或參數集合的預規劃且可再用的部分。PP可藉由微影工具設計器設計或藉由工具加工產生。
PP可由使用者上傳至微影系統。PP可用以創建PJ。PJ可指定待由微影子系統1070應用於晶圓或晶圓集合的處理。PJ可定義在處理指定晶圓集合時使用哪個PP且可包含來自PP的(及視情況來自使用者的)參數。PJ可為由使用者或主系統開始的系統活動。
PP不僅可用於控制晶圓的處理，且亦可用於服務動作、校準功能、微影元件測試、修改元件設置、更新及/或升級軟體。較佳地，除PP中的指定外無子系統行為產生，除某些允許的其他種類之外，諸如在電力開啟模組或子系統期間的自動初始化、子系統的週期性且非條件性行為，只要彼等不影響PJ執行，以及對意外斷電、緊急情況或EMO啟動的回應。
PP可分成數個步驟。大多數步驟通常包括命令且識別應執行所述命令的子系統。步驟亦可包含待用於執行所述命令的參數，及參數約束條件。PP亦可包含排程參數以指示何時應執行步驟，例如同時、依序或同步執行。
為執行PJ的命令步驟，機器控制1072可將PJ中指示的命令發送至PJ的相關步驟中指示的子系統。機器控制1072可監測時序且可自子系統接收結果。
經預處理的設計佈局資料2008通常以工具輸入資料格式儲 存於倍縮光罩儲存裝置1051中，所述格式為向量格式且包括劑量資訊。可將經預處理的設計佈局資料2008自倍縮光罩儲存裝置1051提供至微影子系統1070的光柵化器1071，其中其可經處理成諸如圖案位元映像資料2009的小波束控制資料來控制無罩幕圖案寫入器1073以曝光用於產生晶片的晶圓。經預處理的設計佈局資料2008可包含所有可能的結構，在此實例中為通孔結構，將自所述通孔結構中進行選擇以產生獨特晶片。選擇可基於來自安全的、設施內的黑盒元件1060的輸入進行，其可產生定義設計佈局資料的哪些通孔結構適用於待由晶圓製成的各晶片的選擇資料，選擇資料對於晶片的不同子集定義不同的通孔結構集合。
可將在圖2中描繪為2004的選擇資料自黑盒元件1060提供至PJ輸入產生器1054。較佳地，選擇資料2004經加密。PJ輸入產生器1054可將選擇資料2004發送至機器控制1072，其中可產生PJ 2006發指令給光柵化器1071以基於選擇資料2004產生圖案位元映像資料。
替代地，黑盒元件1060可經組態以將選擇資料2004直接提供至微影子系統1070來將選擇資料2004提供至光柵化器1071而不涉及PJ輸入產生器1054。
當經預處理的設計佈局資料2008不包含通孔位置後設資料且因此不可自經預處理的設計佈局資料2008導出可選通孔的位置時，光柵化器可另外接收通孔位置後設資料2003，通常連同選擇資料一起但可能呈單獨檔案的形式。
通孔位置後設資料2003可在製備部分1020中連同GDSII設計佈局資料一起接收。由此，可例如經由配方/PP產生器1023或經由次序 及生產規劃1024來將通孔位置後設資料2003提供至黑盒元件1060。後一情形展示於圖2中，其中通孔位置後設資料2003遵循自次序及生產規劃1024經由製造資料庫2003至黑盒元件1060的路由。
黑盒元件1060可遵循與上述選擇資料相同的路由將通孔位置後設資料2003提供至微影子系統1070，例如經由PJ輸入產生器1054或直接提供至微影子系統1070。
黑盒元件1060可經組態以僅將通孔位置後設資料2003的子集提供至微影子系統1070，例如僅包含待根據所提供的選擇資料2004來啟用的通孔的位置資訊。
黑盒元件1060可包含在產生選擇資料2004時協作的ID/密鑰管理器1061及選擇資料產生器1062。ID/密鑰管理器1061可自製造資料庫1053接收產品ID/序列號資訊2001且自可能定位於無罩幕微影曝光系統的外部的密鑰管理服務1006接收批量ID/密鑰對2002。產品ID/序列號資訊2001及批量的ID/密鑰對2002可用以控制選擇資料2004的產生。此外，產品ID/序列號資訊2001可用以經由產生過程追蹤晶片以使得晶片能夠在產生之後與其ID/序列號匹配。替代地或另外，產品ID/序列號資訊2001可用以藉由未展示但本身已知的過程將ID/序列號包含在晶片中或晶片上。
根據圖案位元映像資料2009來曝光晶圓2013可使得曝光對於晶片的不同子集具有不同子集的通孔結構的圖案。在圖2中，此經描繪為經曝光晶圓2014。可進一步根據通常包含檢測、蝕刻、沈積CMP及/或分片步驟的標準CMOS晶圓流1080來處理經曝光晶圓2014。產生的分片晶片1007可為獨特晶片，其可在例如用於資料安全、可追溯性及/或防偽造應用 的終端使用者元件1008中使用。箭頭2015描繪將獨特晶片提供至終端使用者元件1008。
處理程式(PP)及處理工作(PJ)可基於SEMI標準，例如SEMI E30：「用於製造設備的通信及控制的一般模型(GEM)」、SEMI E40：「處理管理標準」、SEMI E42：「配方管理標準：概念、行為及訊息服務」，及/或SEMI E139：「配方及參數管理(RaP)規範」。
圖3使用實線光柵化展示資料路徑的例示性功能性流程圖，所述資料路徑可在自GDSII設計佈局資料2007產生圖案位元映像資料2009時遵循。圖3的功能性流程可用於圖2的無罩幕微影曝光系統中。在圖3中，功能性流程圖拆分成四個部分：3010用以指示底層資料輸出/輸入的資料格式；3020展示包含資料輸出/輸入(平行四邊形)及功能元件(矩形)；3030用以指示在上覆的功能元件處進行的程序步驟；且3040用以指示處理步驟通常進行的頻率，例如每設計一次3041、每晶圓一次3042或每區域一次3043。羅馬數字I、II及III指示何時可將通孔位置後設資料及/或選擇資料提供至資料路徑。
對製程的輸入可為GDSII設計佈局資料2007，或呈諸如OASIS資料格式的任何其他適合的格式的設計佈局。GDSII設計佈局資料2007可包含例如通孔結構的結構，自所述結構選擇通孔結構集合以使得晶片獨特。
資料製備單元1022可以離線預處理操作的形式預處理GDSII檔案2007。預處理操作通常包含平坦化、近接校正、抗蝕劑加熱校正及/或繪製智慧邊界操作中的一或多者，共同描繪為3031。資料製備1022 的輸出可為通常呈向量格式的包含劑量資訊的經預處理設計佈局資料2008，描繪為3011。經預處理的設計佈局資料2008的格式亦稱為工具輸入資料格式。資料製備1022對於由箭頭3041描繪的每設計進行一次，但可對於每晶圓進行一次或每區域進行一次。
資料製備單元1022的預處理較佳地不曝光特定或獨特晶片設計，亦即選擇資料2004在此階段在所述資料路徑中較佳地不可用，其有利地使得設施的資料製備單元1022及生產建立部分1002定位於較不安全的環境中。
如上文所描述，出於安全原因，期望將對特定或獨特晶片設計部分的曝光及曝光時間降至最低。將通常用於資料安全、可追溯性及/或防偽造應用中的晶片的安全態樣如同獨特性一樣重要。虛線區塊內的製程，亦即在圖案寫入器1073處自軟體處理1071A直至硬體處理，通常在微影子系統1070內進行以實現較安全的操作環境。此外，藉由僅在軟體處理1071A或更遲處提供該選擇資料2004，可將晶片的獨特特徵在設施的製造部分1003內使用的時間量減至最小。
通常對於每區域提供並使用選擇資料2004一次。羅馬數字III指示在此階段將選擇資料2004提供至資料路徑。替代地但較不佳地，可每晶圓提供並使用選擇資料2004一次。羅馬數字II指示在此階段將選擇資料2004提供至資料路徑。
可將位置後設資料2003連同選擇資料2004一起提供至微影子系統1070，如藉由圖2所描述。替代地，在將選擇資料與GDSII設計佈局資料嵌入在一起的情況下，可每設計提供位置後設資料一次，如藉由羅 馬數字I所指示。
可將經預處理的GDSII設計佈局資料2008輸入至光柵化器1071，可包含如圖3中所示的軟體處理部分1071A及串流部分1071B。取決於如由羅馬數字II所描繪的每晶圓使用選擇資料2004一次或如由羅馬數字III所描繪的每區域使用一次，軟體處理部分1071A或串流部分1071B可使用該選擇資料2004連同通孔位置後設資料2003以實現如經預處理的設計佈局資料中的選擇資料2004所定義的特定通孔結構集合，從而製備產生獨特晶片。
可在軟體處理部分1071A處進行對經預處理的設計佈局資料2008的在線處理，以將向量資料光柵化以產生圖案系統串流(PSS)資料3021。PSS資料3021可經格式化為描繪為3012的4位元灰度位元映像資料。
可在其中進行光柵化。可在如由羅馬數字II所指示的此階段實現獨特晶片設計部分。串流部分1071B可接著處理PSS資料3021以產生圖案位元映像資料2009。由串流部分1071B執行的製程可包含涉及對於射束位置校準的X方向或Y方向上的完全或部分像素移位、對位元映像資料進行的區域大小調整及/或區域位置調整的校正。此等製程共同描繪為3032。作為入口點II的替代方案，可在如由羅馬數字III所指示的此階段實現獨特設計部分。可將圖案位元映像資料2009串流至圖案寫入器1073用於曝光晶圓。對圖案位元映像資料2009的此串流經描繪為3022。
可在串流階段1071B處進行光柵化，其可涉及在硬體中進行的實時處理。可對向量格式PSS格式資料3021進行對於射束位置校準、區 域大小調整及/或區域位置調整(共同描繪為3032)的校正，且接著光柵化可將此轉換至圖案位元映像資料。當對於向量資料進行校正時，可在X方向或Y方向中進行完全像素移位、部分像素移位及/或子像素移位。
對無罩幕圖案寫入器1073的控制通常涉及由圖案位元映像資料控制的消隱器。圖案位元映像資料2009亦可被稱作消隱器格式資料。
圖4及圖5是關於每區域產生諸如圖案位元映像資料的小波束控制資料一次的例示性情形。圖4展示由設計佈局資料及例如通孔位置後設資料的位置後設資料2003定義的區域103的一例示性實施例。結合圖4，圖5表示選擇資料2004。在此實例中，設計佈局資料在所述區域內定義四個獨特晶片，各晶片具有可在所有四個晶片中相同的共同部分101及可在自設計佈局資料中定義的可選結構選擇不同結構(例如通孔)集合之後在各晶片中不同的待個別化區域102。
在此實例中，羅馬數字I、II及III指示何時可將各別資料提供至圖3的資料路徑。
通孔位置後設資料2003可含有設計佈局內的可選通孔及各可選通孔的座標的列表。在此實例中，通孔經編號為自Via1至ViaN，N為任何正索引數字。應理解，可替代地使用通孔的任何其他標識或可使用檔案內X，Y座標的位置(例如對行數進行計數)作為通孔的標識而完全省略通孔的標識。在此實例中，各通孔的座標表示為X，Y位置。應理解，可替代地在設計佈局內使用任何其他座標系統或的位置指示。可藉由位置後設資料識別任何其他種類的結構而非通孔結構，類似於圖4的實例。
位置後設資料除結構的位置之外可包含關於結構的額外資 訊，諸如結構的寬度及/或高度。例如可藉由將對於多個結構共同的後設資料僅包含一次來將位置後設資料最佳化。
選擇資料2004可含有區域的列表且對於各區域，n位元對於Via1至ViaN中的每一者指示通孔將啟用(位元值「1」)抑或停用(位元值「0」)。在本文中，位元位置與位置後設資料2003中的通孔的索引對應。替代單個位元，多個位元可用以指示選擇資料中所選擇的及/或未選擇的通孔。在此實例中，區域經編號為自Field1至FieldM，M為任何正索引數字。應理解，可替代地使用所述區域的任何其他標識或可使用檔案內各集合區域位元的位置(例如對行數進行計數)作為區域的標識而完全省略區域的標識。
光柵化器1071可接收與即將曝光於晶圓上的區域相關的選擇資料2004或選擇資料的子集。選擇資料2004可用以啟用及停用如由通孔位置後設資料2003所定義的設計佈局內的位置處的相應的通孔。
圖6表示根據本發明的一例示性實施例的涉及產生圖案位元映像資料2009的資料路徑的一部分中的資料流。資料經指示為平行四邊形且製程步驟經指示為矩形框。
在左側的資料流的開始處，可藉由例如如圖2中所示的光柵化器1071或任何其他處理單元(較佳地微影子系統1070的部件)來將經預處理的設計佈局資料2008處理成中間的每像素4位元的灰度位元映像3021B，或任何其他適合的位元映像格式。此中間的4bpp灰度位元映像3021B可包含所有結構，例如自其中進行選擇以產生獨特晶片的通孔。視情況，中間的4bpp灰度位元映像呈壓縮格式3021A且在解壓縮步驟3035中經解 壓。可使用ZIP壓縮或任何其他適合的壓縮格式作為壓縮格式。
在右上方，例如通孔位置後設資料的位置後設資料2003及選擇資料2004可經輸入至擦除位元映像產生製程3033用於產生擦除位元映像3023A。擦除位元映像通常呈允許其充當用於擦除中間的4bpp灰度位元映像中的通孔的罩幕的形式。擦除位元映像3023A可間接地以壓縮格式儲存且在用於合併器操作3034之前可能實時地經解壓。
在合併器操作3034中，可例如使用OR操作將中間的4bpp灰度位元映像及擦除位元映像合併，產生如選擇資料中所定義的且如擦除位元映像中的所反映的未選擇的通孔以待自中間的4bpp灰度位元映像刪除。在此，舉例而言，針對為選擇的通孔將在中間的4bpp灰度位元映像中定義通孔的位元賦予二進位零值。
可將產生的4bpp灰階位元映像3021C處理用於圖案串流器校正且可執行B/W遞色操作，如指示為處理步驟3032A。處理步驟3032A可類似於圖3的操作3032。此可產生用於控制諸如圖3的無罩幕圖案寫入器1073的無罩幕圖案寫入器的圖案位元映像資料2009。
可藉由光柵化器1071或任何其他處理單元(較佳地微影子系統1070的部件)執行製程3033、3034、3035及3032A。製程3032A、3034及/或3035可實時執行。通常，圖6中所示的製程步驟中的一或多者在RAM記憶體中執行，且擦除位元映像3023A、中間的4bpp灰度位元映像3021B及/或4bpp灰階位元映像3021C或其部分僅在將資料處理成圖案位元映像資料2009期間儲存於RAM記憶體中。對於增加的處理效能，較佳地使合併器操作3034及亦可能解壓縮操作3035實施於例如FPGA或ASIC的硬體中。
在本發明的一例示性實施例中，中間的4bpp灰度階位元映像3021B可定義晶圓的區域的條帶，例如覆蓋晶圓的2μm乘33mm的區域。中間的4bpp灰度階位元映像3021B中的各4位元像素可覆蓋5.4nm乘5.4nm的區域。擦除位元映像3023A可為覆蓋晶圓上的條帶或掃描線的1bpp位元映像，例如覆蓋2μm乘300mm的區域。在此實例中，擦除位元映像3023A的各1位元像素可覆蓋43.2nm乘43.2nm的區域。因此，擦除位元映像可比中間的4bpp灰度階位元映像具有更低解析度，使得合併器操作3034在中間的4bpp灰度階位元映像中的各者處擦除更大區域。
在另一例示性實施例中，諸如4bpp灰度階位元映像3021B的中間的多層灰度階位元映像可定義晶圓的區域的條帶，例如覆蓋晶圓的2μm乘33mm的區域。中間的4bpp灰度階位元映像3021B中的各4位元像素可覆蓋5.4nm乘5.4nm的區域。擦除位元映像3023A可為覆蓋晶圓上的一個條帶的4bpp稀疏位元映像，例如覆蓋2μm乘300mm的區域。在此實例中，擦除位元映像3023A的各4位元像素可覆蓋5.4nm乘5.4nm的區域。因此，擦除位元映像可具有與中間的4bpp灰度階位元映像相同的解析度，使得合併器操作3034在由擦除位元映像3023A所定義的準確位置處擦除像素。
視情況，擦除位元映像資料3023A尤其在呈稀疏位元映像格式時可以經壓縮格式儲存於RAM中且當執行合併器操作3034時在運作中解壓。
在圖6的實例中，將指示通孔經刪除的擦除位元映像3023A與中間的位元映像3021B合併，產生其中通孔經刪除的位元映像3021C。替 代對呈位元映像格式的資料執行操作，可對向量格式資料檔案執行類似的擦除操作。替代中間的4bpp灰度位元映像3021B，可接著將包含所有可選結構(例如通孔)的基於向量的資料檔案與定義待刪除或停用的結構的基於向量的擦除資料檔案合併。在此替代性實例中，合併操作的結果將通常呈基於向量的資料格式，其可在一或多個步驟中經轉換成圖案位元映像資料2009來控制無罩幕圖案寫入器。
擦除位元映像及擦除向量資料可被共同稱為擦除罩幕資料。
圖7展示產生根據本發明的一例示性實施例的獨特晶片的製程。晶圓的截面側視圖展示於產生獨特晶片的六個階段(A)至(F)處。在各階段處，晶圓經展示包括多個層201至206。在階段(A)至(F)之間，相同圖案指示相同層。在此實例中，使用帶電粒子多小波束微影產生晶片的共同部分101及晶片的個別化區域102。
在製程(A)的開始處，晶圓可包括五個層：底部金屬層201、隔離層202(例如SiO2)、底層203及204(例如SOC+SiARC HM)及頂部抗蝕劑層206(例如KrF抗蝕劑)。
可使用電子束曝光在圖案位元映像資料2009的控制下曝光頂部層206，如由頂部箭頭描繪，接著進行顯影步驟，其中將由電子束定義的結構自抗蝕劑層206移除。顯影步驟的結果如階段(B)所展示。在蝕刻及剝離步驟中，可將此等結構蝕刻至SOC底層204中且蝕刻至SiARC底層203中，且可移除抗蝕劑。結果如階段(C)所展示。隨後可所述結構蝕刻至隔離層202中，且可將底層203、204剝離，其結果如階段(D)所展示。
接著，可對於晶片的相同部分及獨特部分兩者將導電層207 塗覆至經蝕刻且剝離的隔離層上，其結果如階段(E)所展示。舉例而言，可使用藉由鎢的化學氣相沈積(CVD-W)。化學機械平坦化(CMP)可移除多餘的導電材料，得到階段(F)，其中晶圓可具有底部金屬層201及其頂部上的包括絕緣材料及導電材料的層。通孔可由此導電材料產生。
在圖7的實例中，通孔可產生於單個層中，亦即自底部起的第二層。可將製程改變以在不同層處產生導電材料來在所述不同層處產生通孔且/或可針對多個層處的通孔產生具有導電材料的多個層。可將製程改變以在金屬層與例如接觸層的閘極之間產生連接，以在局部互連層中產生連接。製程亦可或另外改變擴散區域(例如P摻雜或N摻雜區域)的形式或結構或啟用或停用電晶體或二極體的某些部分的P植入物或N植入物。
以上使用晶片的個別化部分的實例來描述圖7的實施例，所述晶片包括使用無罩幕微影形成的導電通孔的獨特佈置。可藉由將使用無罩幕微影製程產生的相鄰導電通孔合併以有效地形成更大的單個通孔來進一步改良獨特晶片的結構，如圖10A(側視圖)及圖10B(俯視圖)中所示的實例中所描繪。在使用基於罩幕的微影的習知方法中，如圖11A(側視圖)及圖11B(俯視圖)中所描繪，多個圓形通孔217d、217e可用以在兩個金屬層211c、211d之間形成電連接。歸因於用於習知微影中的光學系統的侷限性，實務上，難以將此等通孔合併成單個更大的長橢圓形。使用無罩幕帶電粒子微影系統不存在此等限制，且可例如藉由將兩個通孔217a、217b曝光靠近在一起從而將其合併來產生連接金屬層211a、211b的更大的長橢圓形單個通孔217c。此使得能夠在兩個金屬層之間產生更可靠的連接，其可傳導更多電流，且在獨特晶片中得到進一步的改良。
圖8展示可用於實施無罩幕圖案寫入器1073的帶電粒子多小波束微影機器1的例示性實施例的簡化示意圖。此微影機器適合地包括產生多個小波束的小波束產生器，將所述小波束圖案化成經調變小波束的小波束調變器，及用於將所述小波束投影於目標的表面上的小波束投影儀。所述目標為例如晶圓。小波束產生器通常包括源及至少一個孔口陣列。小波束調變器通常為具有消隱偏轉器陣列及射束停止陣列的小波束消隱器。小波束投影儀通常包括掃描偏轉器及投影透鏡系統。
微影機器1可包括用於產生均質的擴展電子束4的電子源3。射束能量較佳地維持相對較低，在約1keV至10keV的範圍內。為實現此目的，加速電壓較佳地為較低，電子源較佳地保持在相對於地面電位處的目標約-1kV至-10kV之間，但亦可使用其他設置。
來自電子源3的電子束4可通過雙八極並隨後通過用於將電子束4準直的準直透鏡5。如將理解，準直透鏡5可為任何類型的準直光學系統。隨後，電子束4可沖射於射束分裂器上，所述射束分裂器在一個適合的實施例中為孔口陣列6A。孔口陣列6A可阻擋部分射束且可允許多個子射束20穿過孔口陣列。孔口陣列較佳地包括具有穿孔的板。因此，可產生多個平行的電子子射束20。
第二孔口陣列6B可自各子射束產生多個小波束7。小波束亦被稱作電子束。系統可產生大量小波束7，較佳地約10000至1000000個小波束，但當然有可能使用更多或更少小波束。應注意，亦可使用其他已知方法來產生經準直小波束。此允許操縱小波束，轉而有益於系統操作，尤其當小波束的數目增加至5000或更多時。此類操縱例如由聚光透鏡、準 直器或將子射束彙聚至光軸的透鏡結構來在例如投影透鏡的平面中進行。
可在子射束產生孔口陣列6A後包含聚光透鏡陣列21(或一組聚光透鏡陣列)，用於將子射束20聚焦朝向射束停止陣列10中的相應開口。第二孔口陣列6B可自子射束20產生小波束7。產生孔口陣列6B的小波束較佳地包括於與小波束消隱器陣列9組合中。舉例而言，可將兩者組裝在一起以形成子總成。在圖8中，孔口陣列6B自各子射束20產生三個小波束7，其在相應的開口處衝擊射束停止陣列10從而使得藉由末端模組22中的投影透鏡系統將三個小波束投影至目標上。在實踐中，可藉由用於末端模組22中的各投影透鏡系統的孔口陣列6B產生更加大數目的小波束。在一個實施例中，可自各子射束產生49個小波束(配置成7×7陣列)且經被引導穿過單個投影透鏡系統，儘管每子射束的小波束的數目可增加至200或更多。
逐步地自射束4穿過子射束20的中間階段產生小波束7具有以下優點：可藉由相對有限數目的子射束20且在相對遠離目標的位置處進行主光學操作。一種此類操作為將子射束彙聚至對應於投影透鏡系統中的一者的點。較佳地，操作與彙聚點之間的距離大於彙聚點與目標之間的距離。最適合地，使用與其組合的靜電投影透鏡。此彙聚操作使得系統能夠符合減小光斑大小、增加電流及減小點擴散的要求，使得在高級節點處執行可靠的帶電粒子束微影，尤其在具有小於90nm的臨界尺寸的節點處。
小波束7可隨後穿過調變器陣列9。此調變器陣列9可包含具有多個消隱器的小波束消隱器陣列，所述消隱器各自能夠偏轉電子小波束7中的一或多者。更特定而言，消隱器可為具備第一電極及第二電極的 靜電偏光器，第二電極為接地電極或共同電極。小波束消隱器陣列9與射束停止陣列10構成調變元件。基於小波束控制資料，調變構件8可將圖案添加至電子小波束7。可藉助於存在於末端模組22內的組件將圖案投影至目標24上。
在此實施例中，射束停止陣列10包括用於允許小波束穿過的孔口陣列。呈其基本形式的射束停止陣列可包括具備穿孔的基板，所述穿孔通常為圓形孔，但亦可使用其他形狀。在一個實施例中，射束停止陣列8的基板可由具有規律地隔開的穿孔陣列的矽晶圓形成，且可包覆有金屬的表面層以防止表面帶電。在一個實施例中，金屬可為不形成天然氧化表層的類型，諸如CrMo。
在一個實施例中，射束停止陣列10的通道可與小波束消隱器陣列9中的孔對準。小波束消隱器陣列9及小波束停止陣列10通常一起操作以阻擋小波束7或允許小波束7通過。若小波束消隱器陣列9偏轉小波束，則其將不穿過小波束停止陣列10中的相應孔口，而替代地將由小波束阻擋陣列10的基板阻擋。但若小波束消隱器陣列9不偏轉小波束，則其將穿過小波束停止陣列10中的相應的孔口且將接著作為光斑投影於目標24的目標表面13上。
微影機器1可進一步包括用於將例如呈圖案位元映像資料2009的小波束控制資料供應至小波束消隱器陣列9的資料路徑。小波束控制資料可使用光纖傳輸。可將來自各光纖端的經調變光波束投影於小波束消隱器陣列9上的光敏元件上。各光束可保持一部分圖案資料來控制耦接至光敏元件的一或多個調變器。
隨後，電子小波束7可進入末端模組。在下文中，術語『小波束』指代經調變小波束。所述調變小波束有效地包括時間上連續的部分。此等連續部分中的一些可具有較低強度且較佳地具有零強度，亦即在射束停止處停止的部分。一些部分可具有零強度以便允許對於後續的掃描時間段將小波束定位至開始位置。
末端模組22較佳地構造為可插入、可替換單元，其包括多個組件。在此實施例中，末端模組可包括射束停止陣列10、掃描偏光器陣列11，及投影透鏡配置12，但並非所有此等都需要包含於末端模組中且其可經不同地配置。
在穿過小波束停止陣列10之後，經調變小波束7可穿過提供各小波束7在X方向及/或Y方向上的偏轉的掃描偏光器陣列11，所述方向大體上垂直於未經偏轉小波束7的方向。在此實施例中，偏光器陣列11可為使得能夠施加相對較低驅動電壓的掃描靜電偏光器。
接著，小波束可穿過投影透鏡配置12且可投影於目標平面中的目標(通常為晶圓)的目標表面24上。對於微影應用，目標通常包括具備對帶電粒子敏感的層或帶電粒子抗蝕劑層的晶圓。投影透鏡配置12可將小波束聚焦，例如產生直徑約10奈米至30奈米的幾何光斑大小。舉例而言，此設計中的投影透鏡配置12提供約100倍至500倍的縮小。在此較佳實施例中，投影透鏡配置12有利地位於靠近目標表面。
在一些實施例中，射束保護器可位於目標表面24與聚焦投影透鏡配置12之間。射束保護器可為具備用於必需孔口的箔或板，所述孔口用於在抗蝕粒子可到達微影機器中的敏感元件中的任一者之前吸收自晶 圓釋放的抗蝕粒子。替代地或另外，掃描偏轉陣列9可提供於投影透鏡配置12與目標表面24之間。
大致而言，投影透鏡配置12將小波束7聚焦至目標表面24。因此，其進一步確保單個像素的光斑大小為合適的。掃描偏光器11可將小波束7偏轉於目標表面24上。因此，需要確保像素在目標表面24上的位置在微尺度上為合適的。特定而言，掃描偏光器11的操作需要確保像素良好地擬合至像素的網格中，所述像素最終在目標表面24上構成圖案。應理解，藉由存在低於目標24的晶圓定位系統來適合地實現像素在目標表面上的大尺度定位。
此高品質投影可與獲得提供可再產結果的微影機器相關。通常，目標表面24包括基板頂部上的抗蝕膜。可藉由施加帶電粒子(亦即電子)的小波束來將抗蝕膜的部分化學地改性。作為其結果，膜的輻照部分可或多或少溶於顯影劑，使得在晶圓上產生抗蝕圖案。可隨後藉由實施如半導體製造技術中已知的蝕刻及/或沈積步驟來將晶圓上的抗蝕圖案傳送至底層。明顯地，若輻照不均勻，則抗蝕可不以均勻的方式顯影，使得在圖案中產生錯誤。此外，許多此類微影機器利用多個小波束。輻照中的差異不應由偏轉步驟產生。
圖9展示分成三個高位準子系統：晶圓定位系統25、電子光學圓柱20，及資料路徑30的例示性帶電粒子微影系統1A的概念圖。晶圓定位系統25將晶圓24在x方向上在電子光學圓柱20下移動。晶圓位置系統25可具備來自資料路徑子系統30的同步化信號以將晶圓與由電子光學圓柱20產生的電子小波束對準。電子光學圓柱20可包含如圖8中所示的帶 電粒子多小波束微影機器1。亦可經由資料路徑子系統30使用圖案位元映像資料2009來控制小波束消隱器陣列9的切換。資料路徑子系統30可根據圖3來實施。
如以上實例所展示，無罩幕圖案寫入器可在圖案位元映像資料的控制下將光柵掃描應用至晶圓。替代地，無罩幕圖案寫入器可將向量掃描應用至晶圓。向量掃描通常不同於光柵掃描，原因在於其不依序通過晶圓的每一個位置；替代地，其結束曝光一個局部區域並移動至下一個。藉由向量掃描，在後續曝光恢復之前通常需要射束穩定時間。對於光柵掃描通常不需要此穩定時間。用於向量掃描的圖案位元映像資料及控制資料可整體被稱為小波束控制資料。
本發明的一或多個實施例可被實施為電腦程式產品以供與電腦系統一起使用。程式產品的程式可限定實施例的功能(包含本文所描述的方法)且可包含於各種電腦可讀儲存媒體中。電腦可讀儲存媒體可為非暫時性儲存媒體。說明性電腦可讀儲存媒體包含(但不限於)：(i)資訊可在其上永久地儲存的非可寫儲存媒體(例如電腦內的唯讀記憶體元件，諸如可由CD-ROM驅動機讀取的CD-ROM磁碟、ROM晶片或任何類型的固態非揮發性半導體記憶體)；及(ii)資訊可在其上儲存的可寫儲存媒體(例如硬碟驅動機或任何類型的固態隨機存取半導體記憶體、快閃記憶體)。
1000:半導體製造設備
1001:標準IC設計流程
1002:生產建立部分
1003:製造部分
1005:IP區塊設計器
1006:密鑰管理服務
1007:分片晶片
1008:終端使用者元件
1010:階段
1011:階段
1012:階段
1013:階段
1014:階段
1015:階段
1016:定案及退出過程
1020:製備部分
1021:光學近接校正
1022:資料製備
1023:配方/製程程式產生
1024:次序及生產規劃
1030:製程設計套組
1031:功能IP區塊儲存裝置
1040:校驗步驟
1050:製造執行系統
1051:倍縮光罩儲存裝置
1052:配方/製程程式資料庫
1053:製造資料庫
1054:製程工作輸入產生器
1060:黑盒元件
1061:ID/密鑰管理器
1062:選擇資料產生器
1070:微影子系統
1071:光柵化器
1072:機器控制
1073:無罩幕圖案寫入器
1080:CMOS晶圓流
1081:罩幕車間
1082:倍縮光罩堆料機
1083:晶圓
2000:輸出
2001:產品ID/序列號資訊
2002:ID/密鑰對
2003:位置後設資料
2004:選擇資料
2005:製程程式
2006:製程工作
2007:GDSII資料
2008:經預處理的設計佈局資料
2009:圖案位元映像資料
2010:經校正的GDSII資料
2011:罩幕集合
2012:倍縮光罩
2013:晶圓
2014:經暴露晶圓
2015:箭頭

Claims (15)

  1. 一種使用無罩幕(maskless)微影曝光系統來製造電子裝置的方法，該無罩幕微影曝光系統使用無罩幕圖案寫入器，該方法包括：產生用於控制該無罩幕圖案寫入器以曝光用於產生該電子裝置的晶圓的小波束控制資料(beamlet control data)，其中該小波束控制資料是基於以下產生：定義用於待由該晶圓製成的該電子裝置的多個結構的設計佈局資料；定義該設計佈局資料中的該等結構中適用(applicable)於待由該晶圓製成的各電子裝置之結構的選擇資料，該選擇資料對於該電子裝置的不同子集(subset)定義該等結構的不同集合(set)；指定該設計佈局資料中定義的該等結構的位置的位置後設資料(location meta data)，該方法進一步包括基於該位置後設資料及該選擇資料產生擦除罩幕資料(wipe out mask data)，其中產生該小波束控制資料包括將該擦除罩幕資料與該設計佈局資料或該設計佈局資料的衍生物(derivative)合併，藉以將未選擇的(non-selected)結構自該設計佈局資料刪除，該未選擇的結構是基於該選擇資料來決定，其中根據該小波束控制資料來曝光該晶圓使得曝光對於該電子裝置的不同子集具有該等結構的不同集合的圖案。
  2. 如申請專利範圍第1項所述的方法，其中該設計佈局資料包括：定義適用於所有該電子裝置的結構的共同設計佈局資料；以及 定義適用於該電子裝置的某些的結構的非共同設計佈局資料，可根據該選擇資料自該電子裝置選擇該等結構的該不同集合。
  3. 如申請專利範圍第1或2項所述的方法，其中該擦除罩幕資料是呈位元映像格式。
  4. 如申請專利範圍第3項所述的方法，其中與該擦除罩幕資料合併的該設計佈局資料或該設計佈局資料的衍生物是多層灰度階位元映像(multi-level grey scale bitmap)。
  5. 如申請專利範圍第4項所述的方法，其中將該擦除罩幕資料與該設計佈局資料或該設計佈局資料的衍生物合併可使得擦除該多層灰度階位元映像中的通孔。
  6. 如申請專利範圍第4項所述的方法，其中該擦除罩幕資料比該多層灰度階位元映像具有更低解析度，可使得該合併以在該多層灰度階位元映像中的各者處擦除更大區域。
  7. 如申請專利範圍第3項所述的方法，其中該擦除罩幕資料覆蓋晶圓上的一個條帶(stripe)或掃描線。
  8. 如申請專利範圍第4項所述的方法，其中該多層灰度階位元映像是4bpp灰度階位元映像，且其中該擦除罩幕資料是4bpp稀疏(sparse)位元映像，使得該合併在由該擦除位元映像所定義的準確位置處擦除像素。
  9. 如申請專利範圍第1或2項所述的方法，其中該電子裝置為半導體晶片，且其中該無罩幕圖案寫入器為帶電粒子多小波束微影機器(charged particle multi-beamlet lithography machine)。
  10. 如申請專利範圍第1或2項所述的方法，其中該等結構包含以下中的 至少一者：金屬層之間的連接，亦稱為通孔；金屬層與接觸層中的閘極之間的連接；局部互連層中的連接；電晶體或二極體的某些部分的P植入物或N植入物。
  11. 一種電子裝置，該電子裝置是使用如申請專利範圍第1至10項任一項所述的電子裝置的製造方法來產生。
  12. 一種經組態以執行如申請專利範圍第1至10項任一項所述的電子裝置的製造方法的無罩幕微影曝光系統。
  13. 一種包括如申請專利範圍第12項所述的無罩幕微影曝光系統的半導體製造設備。
  14. 一種用於產生小波束控制資料的電腦實施方法，該小波束控制資料用於控制無罩幕圖案寫入器以曝光用於使用利用無罩幕圖案寫入器的無罩幕微影曝光系統來產生電子裝置的晶圓，從而使得根據小波束控制資料對晶圓的曝光使得曝光對於該電子裝置的不同子集具有結構的不同集合的圖案，該方法包括：接收定義用於待由該晶圓製成的該電子裝置的多個結構的設計佈局資料；接收定義該設計佈局資料中的該等結構中適用於待由該晶圓製成的各電子裝置之結構的選擇資料，該選擇資料對於該電子裝置的不同子集定義該等結構的不同集合；接收指定該設計佈局資料中定義的該等結構的位置的位置後設資料； 基於該位置後設資料及該選擇資料產生擦除罩幕資料；以及藉由將該擦除罩幕資料與該設計佈局資料或該設計佈局資料的衍生物合併來產生該小波束控制資料，藉以將未選擇的結構自該設計佈局資料刪除。
  15. 一種資料處理系統，包括經組態以執行用於產生小波束控制資料的電腦實施方法的處理器，該小波束控制資料用於控制無罩幕圖案寫入器以曝光用於使用利用無罩幕圖案寫入器的無罩幕微影曝光系統來產生電子裝置的晶圓，從而使得根據小波束控制資料對晶圓的曝光使得曝光對於該電子裝置的不同子集具有結構的不同集合的圖案，該方法包括：接收定義用於待由該晶圓製成的該電子裝置的多個結構的設計佈局資料；接收定義該設計佈局資料中的該等結構中適用於待由該晶圓製成的各電子裝置之結構的選擇資料，該選擇資料對於該電子裝置的不同子集定義該等結構的不同集合；接收指定該設計佈局資料中定義的該等結構的位置的位置後設資料；基於該位置後設資料及該選擇資料產生擦除罩幕資料；以及藉由將該擦除罩幕資料與該設計佈局資料或該設計佈局資料的衍生物合併來產生該小波束控制資料，藉以將未選擇的結構自該設計佈局資料刪除。
TW106130856A 2016-09-08 2017-09-08 使用無罩幕微影曝光系統來製造電子裝置的方法、相關的電子裝置、相關的無罩幕微影曝光系統、相關的半導體製造設備、用於產生小波束控制資料的電腦實施方法、及相關的資料處理系統 TWI757336B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201662385049P 2016-09-08 2016-09-08
US62/385,049 2016-09-08
US201662413470P 2016-10-27 2016-10-27
US62/413,470 2016-10-27
US15/389,581 2016-12-23
US15/389,581 US10079206B2 (en) 2016-10-27 2016-12-23 Fabricating unique chips using a charged particle multi-beamlet lithography system
US201762458071P 2017-02-13 2017-02-13
US62/458,071 2017-02-13

Publications (2)

Publication Number Publication Date
TW201820050A TW201820050A (zh) 2018-06-01
TWI757336B true TWI757336B (zh) 2022-03-11

Family

ID=61561455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130856A TWI757336B (zh) 2016-09-08 2017-09-08 使用無罩幕微影曝光系統來製造電子裝置的方法、相關的電子裝置、相關的無罩幕微影曝光系統、相關的半導體製造設備、用於產生小波束控制資料的電腦實施方法、及相關的資料處理系統

Country Status (5)

Country Link
KR (1) KR102583607B1 (zh)
CN (1) CN114488706A (zh)
NL (1) NL2019503B1 (zh)
TW (1) TWI757336B (zh)
WO (1) WO2018047985A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11914305B2 (en) * 2020-02-18 2024-02-27 Applied Materials, Inc. Data inspection for digital lithography for HVM using offline and inline approach

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046730A1 (en) * 2000-05-26 2001-11-29 Toshio Suzuki Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device
TW201107896A (en) * 2009-05-20 2011-03-01 Mapper Lithography Ip Bv Method of generating a two-level pattern for lithographic processing and pattern generator using the same
JP2013521641A (ja) * 2010-03-05 2013-06-10 マイクロニック マイデータ アーベー 複数の幾何学的ピクセル画像を合成する方法及び単一の変調器ピクセル画像を生成する方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910424B2 (ja) * 1992-06-10 1999-06-23 日本電気株式会社 半導体装置の製造方法
JPH097924A (ja) * 1995-06-21 1997-01-10 Nec Corp 半導体装置の製造装置及び半導体装置の製造方法
JP2001109128A (ja) * 1999-10-12 2001-04-20 Hitachi Ltd リソグラフィ用パターンデータ生成方法、それを用いた半導体装置の製造方法及び半導体製造装置
SE522531C2 (sv) * 1999-11-24 2004-02-17 Micronic Laser Systems Ab Metod och anordning för märkning av halvledare
SG110196A1 (en) 2003-09-22 2005-04-28 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
US7532378B2 (en) * 2006-02-21 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, method of laser irradiation, and method for manufacturing semiconductor device
EP2433295A2 (en) 2009-05-20 2012-03-28 Mapper Lithography IP B.V. Dual pass scanning
JP5844269B2 (ja) 2009-10-26 2016-01-13 マッパー・リソグラフィー・アイピー・ビー．ブイ． 調整装置を有する荷電粒子複数ビームレット・リソグラフィ・システム
JP2011108830A (ja) * 2009-11-17 2011-06-02 Nuflare Technology Inc 荷電粒子ビーム描画装置
NL1037820C2 (en) 2010-03-22 2011-09-23 Mapper Lithography Ip Bv Lithography system, sensor, sensor surface element and method of manufacture.
US8921758B2 (en) * 2010-10-26 2014-12-30 Mapper Lithography Ip B.V. Modulation device and charged particle multi-beamlet lithography system using the same
US9305747B2 (en) * 2010-11-13 2016-04-05 Mapper Lithography Ip B.V. Data path for lithography apparatus
US8884255B2 (en) * 2010-11-13 2014-11-11 Mapper Lithography Ip B.V. Data path for lithography apparatus
JP6349113B2 (ja) * 2013-03-13 2018-06-27 ディー・ツー・エス・インコーポレイテッドＤ２Ｓ， Ｉｎｃ． 半導体装置レイアウトデザインのフラクチャリングまたはマスクデータ準備のための方法およびシステム、ならびにレチクル上に半導体レイアウトパターンを形成するための方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046730A1 (en) * 2000-05-26 2001-11-29 Toshio Suzuki Method of designing/manufacturing semiconductor integrated circuit device using combined exposure pattern and semiconductor integrated circuit device
TW201107896A (en) * 2009-05-20 2011-03-01 Mapper Lithography Ip Bv Method of generating a two-level pattern for lithographic processing and pattern generator using the same
JP2013521641A (ja) * 2010-03-05 2013-06-10 マイクロニック マイデータ アーベー 複数の幾何学的ピクセル画像を合成する方法及び単一の変調器ピクセル画像を生成する方法

Also Published As

Publication number Publication date
TW201820050A (zh) 2018-06-01
NL2019503A (en) 2018-03-13
WO2018047985A1 (en) 2018-03-15
KR102583607B1 (ko) 2023-10-05
KR20230004952A (ko) 2023-01-06
CN114488706A (zh) 2022-05-13
NL2019503B1 (en) 2018-08-31

Similar Documents

Publication Publication Date Title
US11152302B2 (en) Fabricating unique chips using a charged particle multi-beamlet lithography system
US11137689B2 (en) Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
JP7221198B2 (ja) 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること
JP7507815B2 (ja) 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
TWI757336B (zh) 使用無罩幕微影曝光系統來製造電子裝置的方法、相關的電子裝置、相關的無罩幕微影曝光系統、相關的半導體製造設備、用於產生小波束控制資料的電腦實施方法、及相關的資料處理系統
CN114355733B (zh) 使用带电粒子多小束光刻系统制造独特芯片
NL2018368B1 (en) Data generation for fabricating unique chips using a charged particle multi-beamlet lithography system