TWI756773B - 用於減少繼電器作動的延遲電路與方法 - Google Patents

用於減少繼電器作動的延遲電路與方法 Download PDF

Info

Publication number
TWI756773B
TWI756773B TW109126558A TW109126558A TWI756773B TW I756773 B TWI756773 B TW I756773B TW 109126558 A TW109126558 A TW 109126558A TW 109126558 A TW109126558 A TW 109126558A TW I756773 B TWI756773 B TW I756773B
Authority
TW
Taiwan
Prior art keywords
diode
coupled
delay
terminal
power
Prior art date
Application number
TW109126558A
Other languages
English (en)
Other versions
TW202207262A (zh
Inventor
潘怡安
Original Assignee
僑威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 僑威科技股份有限公司 filed Critical 僑威科技股份有限公司
Priority to TW109126558A priority Critical patent/TWI756773B/zh
Priority to US17/117,112 priority patent/US11183994B1/en
Publication of TW202207262A publication Critical patent/TW202207262A/zh
Application granted granted Critical
Publication of TWI756773B publication Critical patent/TWI756773B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00163—Layout of the delay element using bipolar transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Relay Circuits (AREA)

Abstract

本發明主要揭示一種用於減少繼電器作動的延遲電路與方法，其中該延遲電路應用於具有一繼電器的一電源轉換裝置之中，且包括：一第一二極體、一第二二極體、一BJT元件、以及一延遲單元。依據本發明之設計，在具有該電源轉換裝置的一電子裝置操作在一休眠模式的情況下，該延遲單元會將向該繼電器傳送的一電源信號(V CCO)執行一延時處理。更詳細地說明，係將該電源信號所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間，且該特定時間大於該電源轉換裝置的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。如此方式，當該電子裝置操作在休眠模式時，繼電器的作動便會被大幅減少或停止，從而使電子裝置內的電源轉換裝置不會產生噪音，也同時延長了繼電器的使用壽命。

Description

用於減少繼電器作動的延遲電路與方法
本發明為延遲電路之有關技術領域，尤指一種用於減少繼電器作動的延遲電路與方法。
已知，電源供應裝置為電子裝置不可或缺的重要部件。圖1顯示習知的一種電源供應裝置的簡易方塊圖。如圖1所示，電源供應裝置1’的輸入端通常會搭載一次側濾波電容Cin’用以和橋式整流器11’一同實現對於交流電源2’之濾波整流處理。然而，當電源供應裝置1’開啟送電的瞬間，一次側濾波電容Cin’會出現短暫性短路現象，從而引起湧浪電流(Inrush Current)的產生而造成電子裝置3’及/或電源供應裝置1’的直流-直流轉換器12’的內部零件之毀損。為了避免電源供應裝置1’的零件因為湧浪電流的衝擊而毀損，業者會在電源供應裝置1’內設計有湧浪電流抑制線路。如圖1所示，所述湧浪電流抑制線路包括一熱敏電阻13’與一繼電器單元14’。更詳細地說明，利用一電源信號(VCCO)控制該繼電器單元14’依時切換後，能夠在瞬間湧浪電流消失之後，讓熱敏電阻13’的兩端開路，避免在線路正常運作的情 況下該熱敏電阻13’成為該電源供應裝置1’的一次側線路上的一個耗損能源的零件。
隨著省電節能之意識提升，電子裝置的電力消耗一直是業界努力的目標。Intel最新發表的進階電源組態管理介面Advanced configuration and power interface,ACPI)能夠將電子裝置操作在耗電量較低之軟關機模式或休眠模式中。圖2顯示電源開關信號以及電源信號(VCCO)的工作時序圖。如圖1與圖2所示，當電子裝置3’操作在休眠模式時，作業系統每隔一段時間(180秒)會喚醒電源供應裝置1’而使其短暫開機(Power on)一段時間(1秒)。故而，在該電源信號(VCCO)的控制下，如圖2所示，繼電器單元14’會在開機脈衝(Power-on pulse)起始150ms之後從而導通(Switch on)1秒。
實務經驗顯示，當電子裝置3’長期操作在休眠模式時，繼電器單元14’依據所述該電源信號(VCCO)而定時地且重複性地導通與關閉(Switch off)，則最終會產生大量的噪音，同時也會導致繼電器單元14’的使用壽命減少。
由上述說明可知，習知的繼電器切換控制仍具有進一步改善的空間。有鑑於此，本案之發明人係極力加以研究發明，而終於研發完成本發明之一種用於減少繼電器作動的延遲電路與方法。
本發明之主要目的在於提供一種用於減少繼電器作動的延遲電路與方法，其中該延遲電路應用於具有一繼電器的一電源轉換裝置之中，且包括：一第一二極體、一第二二極體、一BJT元件、以及一 延遲單元。依據本發明之設計，在具有該電源轉換裝置的一電子裝置操作在一休眠模式的情況下，該延遲單元會將向該繼電器傳送的一電源信號(VCCO)執行一延時處理。更詳細地說明，係將該電源信號所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間，且該特定時間大於該電源轉換裝置的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。如此方式，當該電子裝置操作在休眠模式時，繼電器的作動便會被大幅減少或停止，從而使電子裝置內的電源轉換裝置不會產生噪音，也同時延長了繼電器的使用壽命。
為達成上述目的，本發明提出所述用於減少繼電器作動的延遲電路之一實施例，其應用於具有一繼電器的一電源轉換裝置之中，且包括：一第一二極體，以其一陽極端耦接於向該繼電器傳送的一電源信號；一第二二極體，以其一陰極端耦接該第一二極體的一陰極端；一BJT元件，以其一集極端與一射極端分別耦接該第二二極體的一陽極端和一參考地端；以及一延遲單元，耦接於該BJT元件的一基極端、該參考地端和該第一二極體的該陰極端與該第二二極體的該陽極端之間的一第一共接點；其中，該第一共接點耦接至該繼電器內的一線圈的一端，且該線圈的另一端耦接至該BJT元件的該集極端與該第二二極體的該極端之間的一第二共接點；當具有該電源轉換裝置的一電子裝置操作在一休眠模式，該延遲單元將該電源信號所包含的一切換導通脈衝(Switch-on pulse)的一 起始時間延後一特定時間，且該特定時間大於該電源轉換裝置的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。
並且，為達成上述目的，本發明同時提出所述用於減少繼電器作動的延遲方法之一實施例，其前述之延遲電路實現於具有一繼電器的一電源轉換裝置之中，且包括以下步驟：(1)接收向該繼電器傳送的一電源信號；(2)在具有該電源轉換裝置的一電子裝置操作在一休眠模式的情況下，將該電源信號所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間；其中，該特定時間大於該電源轉換裝置的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。
在一實施例中，該開機脈衝(Power-on pulse)的該脈衝寬度為1秒，且該特定時間大於或等於1秒。
在一實施例中，該BJT元件為一NPN型BJT元件。
在一實施例中，該延遲單元包括一微控制器，其耦接於該BJT元件的該基極端、該參考地端和該第一共接點之間。
在另一實施例中，該延遲單元包括：一第三二極體，為一齊納二極體，且以其一陽極端耦接該BJT元件的該基極端；一延時電阻，以其一第一端耦接該第三二極體的一陰極端，且以其一第二端耦接該第一共接點； 一第四二極體，以其一陽極端耦接該第一電阻的該第一端與該第三二極體的該陰極端之間的一第三共接點，且以其一陰極端耦接該第一電阻的該第二端；以及一延時電容，耦接於該第三共接點與該參考地端之間；其中，該延時電阻的一電阻值和該延時電容的一電容值組成一時間常數，且該時間常數大於該開機脈衝(Power-on pulse)的該脈衝寬度。
<本發明>
1:電源供應裝置
11:橋式整流器
12:直流-直流轉換器
13:熱敏電阻
14:繼電器
141:線圈
142:單刀雙擲開關
Cin:濾波電容
2:交流電源
3:電子裝置
4:延遲電路
D1:第一二極體
D2:第二二極體
D3:第三二極體
D4:第四二極體
Q1:BJT元件
C1:延時電容
R1:延時電阻
41:延遲單元
RG:參考地端
CN1:第一共接點
CN2:第二共接點
CN3:第三共接點
S1-S2:步驟
<習知>
1’:電源供應裝置
11’:橋式整流器
12’:直流-直流轉換器
13’:熱敏電阻
14’:繼電器單元
Cin’:濾波電容
2’:交流電源
3’:電子裝置
圖1為習知的一種電源供應裝置的簡易方塊圖；圖2為電源開關信號以及電源信號(VCCO)的工作時序圖；圖3為本發明之一種用於減少繼電器作動的延遲電路的電路架構圖；圖4為電源開關信號、延遲處理前的電源信號(VCCO)、以及延遲處理後的電源信號(VCCO)的工作時序圖；圖5為本發明之一種用於減少繼電器作動的延遲電路的電路架構圖；以及圖6為本發明之一種用於減少繼電器作動的延遲方法的流程圖。
為了能夠更清楚地描述本發明所提出之一種用於減少繼電器作動的延遲電路與方法，以下將配合圖式，詳盡說明本發明之較佳實施例。
第一實施例
圖3顯示本發明之一種用於減少繼電器作動的延遲電路的電路架構圖。如圖3所示，本發明提出一種用於減少繼電器作動的延遲電路4(下文簡稱“延遲電路4”)，其應用於一電源轉換裝置1之中。其中，該電源轉換裝置1用以向一電子裝置3提供所需電源，且包括用以吸收湧浪電流的一熱敏電阻13、一繼電器14、一橋式整流器11、一輸入濾波電容Cin、以及一直流-直流轉換器12。如圖3所示，本發明之延遲電路4主要包括：一第一二極體D1、一第二二極體D2、一BJT元件Q1、以及一延遲單元41。
更詳細地說明，該第一二極體D1以其一陽極端耦接於向該繼電器14傳送的一電源信號(VCCO)，且該第二二極體D2以其一陰極端耦接該第一二極體D1的一陰極端。另一方面，該BJT元件Q1以其一集極端與一射極端分別耦接該第二二極體D2的一陽極端和一參考地端RG，且該延遲單元41耦接於該BJT元件Q1的一基極端、該參考地端RG和該第一二極體D1的陰極端與該第二二極體D2的陽極端之間的一第一共接點CN1。值得注意的是，該第一共接點CN1耦接至該繼電器14內的一線圈141的一端，且該線圈141的另一端耦接至該BJT元件Q1的該集極端與該第二二極體D2的該極端之間的一第二共接點CN2。
如此設置，在該電子裝置3操作在一休眠模式的情況下，該延遲單元41會對向該繼電器14的該線圈141傳送的電源信號(VCCO)執行一延遲處理。更詳細地說明，係將該電源信號(VCCO)所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間，且該特定時間大於該電源轉換裝置1的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。圖4顯示電源開關信號、延遲處理前的電源信號(VCCO)、以及延遲處理後的電源信號(VCCO)的工作時序圖。如圖4所示，未進行延遲處理前，該電源信號(VCCO)的切換導通脈衝(Switch-on pulse)的起始時間幾乎等於該電源開關信號的開機脈衝(Power-on pulse)的起始時間，且所述切換導通脈衝與所述開機脈衝的脈衝寬度皆為1秒。然而，在將該電源信號(VCCO)的切換導通脈衝(Switch-on pulse)的起始時間延時大於或等於1秒之後，在其導通脈衝的上升緣尚未出現之前，該電源開關信號已經結束其開機脈衝的工作時序且進入關機時序。
故而，如圖4所示，在該電子裝置3操作在休眠模式時，該電源信號(VCCO)經由本發明之延遲電路4的延遲處理之後，其已不包含導通脈衝(Switch-on pulse)。因此，將延遲處理後的電源信號(VCCO)送入該繼電器14內的線圈141之後，該線圈141不會衍生足夠的磁力以吸和該單刀雙擲開關142。換句話說，當該電子裝置3操作在休眠模式時，繼電器14的作動便會被停止，從而使電子裝置3內的電源轉換裝置1不會產生噪音，也同時延長了繼電器14的使用壽命。
在一實施例中，該BJT元件Q1為一NPN型BJT元件，且該延遲單元41為一類比電路，其包括：一第三二極體D3、一延時電阻R1、一第四二極體D4、以及一延時電容C1。如圖3所示，該第三二極體 D3為一齊納二極體，且以其一陽極端耦接該BJT元件Q1的該基極端。並且，該延時電阻R1以其一第一端耦接該第三二極體D3的一陰極端，且以其一第二端耦接該第一共接點CN1。另一方面，該第四二極體D4以其一陽極端耦接該第一電阻R1的該第一端與該第三二極體D3的該陰極端之間的一第三共接點CN3，且以其一陰極端耦接該延遲電阻R1的該第二端。再者，該延時電容C1耦接於該第三共接點CN3與該參考地端RG之間。依據本發明之設計，該延時電阻R1的一電阻值和該延時電容C1的一電容值組成一時間常數，且該時間常數大於該開機脈衝(Power-on pulse)的該脈衝寬度。舉例而言，延時電阻R1的電阻值為100KΩ，且延時電容C1的電容值為10μF，則時間常數為100×103×10×10-6=1秒。
第二實施例
圖5顯示本發明之一種用於減少繼電器作動的延遲電路的電路架構圖。如圖5所示，在第二實施例中，本發明之延遲電路4同樣包括：一第一二極體D1、一第二二極體D2、一BJT元件Q1、以及一延遲單元41。然而，與前述第一實施例不同的是，第二實施例所使用的延遲單元41為一微控制器，其耦接於該BJT元件Q1的基極端、該參考地端RG和該第一共接點CN1之間。應可理解，只要在該微控制器之中寫入所述特定時間(即，延遲時間)，該微控制器會對向該繼電器14的該線圈141傳送的電源信號(VCCO)執行一延遲處理。更詳細地說明，係將該電源信號(VCCO)所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間，且該特定時間大於該電源轉換裝置1 的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。
故而，如圖4所示，在該電子裝置3操作在休眠模式時，該電源信號(VCCO)經由本發明之延遲電路4的延遲處理之後，其已不包含導通脈衝(Switch-on pulse)。因此，將延遲處理後的電源信號(VCCO)送入該繼電器14內的線圈141之後，該線圈141不會衍生足夠的磁力以吸和該單刀雙擲開關142。換句話說，當該電子裝置3操作在休眠模式時，繼電器14的作動便會被停止，從而使電子裝置3內的電源轉換裝置1不會產生噪音，也同時延長了繼電器14的使用壽命。
本發明同時提出一種用於減少繼電器作動的延遲方法。圖6即顯示本發明之一種用於減少繼電器作動的延遲方法的流程圖。如圖6所示，本發明之用於減少繼電器作動的延遲方法由一延遲電路4(如圖3或圖5所示)實現於具有一繼電器14的一電源轉換裝置1之中，且包括以下步驟：步驟S1：接收向該繼電器14傳送的一電源信號(VCCO)；以及步驟S2：在具有該電源轉換裝置1的一電子裝置3操作在一休眠模式的情況下，將該電源信號(VCCO)所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間。其中，該特定時間大於或等於該電源轉換裝置1的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。
如此，上述係已完整且清楚地說明本發明所揭示的一種用於減少繼電器作動的延遲電路與方法。並且，經由上述，吾人可以得知本發明係具有下列之優點：
(1)本發明揭示一種用於減少繼電器作動的延遲電路與方法，其中該延遲電路4應用於具有一繼電器14的一電源轉換裝置1之中，且包括：一第一二極體D1、一第二二極體D2、一BJT元件Q1、以及一延遲單元4。依據本發明之設計，在具有該電源轉換裝置1的一電子裝置3操作在一休眠模式的情況下，該延遲單元4會將向該繼電器14傳送的一電源信號(VCCO)執行一延時處理。更詳細地說明，係將該電源信號所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間，且該特定時間大於該電源轉換裝置1的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。如此方式，當該電子裝置3操作在休眠模式時，繼電器14的作動便會被大幅減少或停止，從而使電子裝置3內的電源轉換裝置1不會產生噪音，也同時延長了繼電器14的使用壽命。
如此，上述係已完整且清楚地說明本發明所揭示的一種用於減少繼電器作動的延遲電路與方法的所有實施例。必須加以強調的是，上述之詳細說明係針對本發明可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。
1:電源供應裝置 11:橋式整流器 12:直流-直流轉換器 13:熱敏電阻 14:繼電器單元 141:線圈 142:單刀雙擲開關 Cin:濾波電容 2:交流電源 3:電子裝置 4:延遲電路 D1:第一二極體 D2:第二二極體 D3:第三二極體 D4:第四二極體 Q1:BJT元件 C1:延時電容 R1:延時電阻 41:延遲單元 RG:參考地端 CN1:第一共接點 CN2:第二共接點 CN3:第三共接點

Claims (11)

  1. 一種延遲電路，應用於具有一繼電器的一電源轉換裝置之中，且包括：一第一二極體，以其一陽極端耦接於向該繼電器傳送的一電源信號；一第二二極體，以其一陰極端耦接該第一二極體的一陰極端；一BJT元件，以其一集極端與一射極端分別耦接該第二二極體的一陽極端和一參考地端；以及一延遲單元，耦接於該BJT元件的一基極端、該參考地端和該第一二極體的該陰極端與該第二二極體的該陽極端之間的一第一共接點；其中，該第一共接點耦接至該繼電器內的一線圈的一端，且該線圈的另一端耦接至該BJT元件的該集極端與該第二二極體的該極端之間的一第二共接點；當具有該電源轉換裝置的一電子裝置操作在一休眠模式，該延遲單元將該電源信號所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間，且該特定時間大於或等於該電源轉換裝置的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。
  2. 如請求項1所述之延遲電路，其中，該脈衝寬度為1秒，且該特定時間大於或等於1秒。
  3. 如請求項1所述之延遲電路，其中，該BJT元件為一NPN型BJT元件。
  4. 如請求項1所述之延遲電路，其中，該延遲單元包括：一第三二極體，為一齊納二極體，且以其一陽極端耦接該BJT元件的該基極端；一延時電阻，以其一第一端耦接該第三二極體的一陰極端，且以其一第二端耦接該第一共接點；一第四二極體，以其一陽極端耦接該第一電阻的該第一端與該第三二極體的該陰極端之間的一第三共接點，且以其一陰極端耦接該第一電阻的該第二端；以及一延時電容，耦接於該第三共接點與該參考地端之間；其中，該延時電阻的一電阻值和該延時電容的一電容值組成一時間常數，且該時間常數大於或等於該開機脈衝(Power-on pulse)的該脈衝寬度。
  5. 如請求項1所述之延遲電路，其中，該延遲單元包括一微控制器，其耦接於該BJT元件的該基極端、該參考地端和該第一共接點之間。
  6. 一種延遲方法，由一延遲電路實現於具有一繼電器的一電源轉換裝置之中，且包括以下步驟：(1)接收向該繼電器傳送的一電源信號； (2)在具有該電源轉換裝置的一電子裝置操作在一休眠模式的情況下，將該電源信號所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間；其中，該特定時間大於或等於該電源轉換裝置的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。
  7. 如請求項6所述之延遲方法，其中，該脈衝寬度為1秒，且該特定時間大於或等於1秒。
  8. 如請求項7所述之延遲方法，其中，該延遲電路包括：一第一二極體，以其一陽極端耦接於向該繼電器傳送的一電源信號；一第二二極體，以其一陰極端耦接該第一二極體的一陰極端；一BJT元件，以其一集極端與一射極端分別耦接該第二二極體的一陽極端和一參考地端；以及一延遲單元，耦接於該BJT元件的一基極端、該參考地端和該第一二極體的該陰極端與該第二二極體的該陽極端之間的一第一共接點；其中，該第一共接點耦接至該繼電器內的一線圈的一端，且該線圈的另一端耦接至該BJT元件的該集極端與該第二二極體的該極端之間的一第二共接點；當具有該電源轉換裝置的一電子裝置操作在一休眠模式，該延遲單元將該電源信號所包含的一切換導通脈衝(Switch-on pulse)的一起始時間延後一特定時間，且該特定時間大於該電 源轉換裝置的一電源開關信號所包含的一開機脈衝(Power-on pulse)的一脈衝寬度。
  9. 如請求項8所述之延遲方法，其中，該BJT元件為一NPN型BJT元件。
  10. 如請求項8所述之延遲方法，其中，該延遲單元包括：一第三二極體，以其一陽極端耦接該BJT元件的該基極端；一延時電阻，以其一第一端耦接該第三二極體的一陰極端，且以其一第二端耦接該第一共接點；一第四二極體，以其一陽極端耦接該第一電阻的該第一端與該第三二極體的該陰極端之間的一第三共接點，且以其一陰極端耦接該第一電阻的該第二端；以及一延時電容，耦接於該第三共接點與該參考地端之間；其中，該延時電阻的一電阻值和該延時電容的一電容值組成一時間常數，且該時間常數大於該開機脈衝(Power-on pulse)的該脈衝寬度。
  11. 如請求項8所述之延遲方法，其中，該延遲單元包括一微控制器，其耦接於該BJT元件的該基極端、該參考地端和該第一共接點之間。
TW109126558A 2020-08-05 2020-08-05 用於減少繼電器作動的延遲電路與方法 TWI756773B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109126558A TWI756773B (zh) 2020-08-05 2020-08-05 用於減少繼電器作動的延遲電路與方法
US17/117,112 US11183994B1 (en) 2020-08-05 2020-12-10 Delay circuit and method for use in reducing relay switching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109126558A TWI756773B (zh) 2020-08-05 2020-08-05 用於減少繼電器作動的延遲電路與方法

Publications (2)

Publication Number Publication Date
TW202207262A TW202207262A (zh) 2022-02-16
TWI756773B true TWI756773B (zh) 2022-03-01

Family

ID=78703623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126558A TWI756773B (zh) 2020-08-05 2020-08-05 用於減少繼電器作動的延遲電路與方法

Country Status (2)

Country Link
US (1) US11183994B1 (zh)
TW (1) TWI756773B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295211B1 (en) * 1999-01-18 2001-09-25 Murata Manufacturing Co., Ltd. Switching power supply unit having delay circuit for reducing switching frequency

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3441810A (en) * 1966-12-21 1969-04-29 Plessey Airborne Corp Multiple-mode solid-state time delay apparatus including charge-monitoring timing circuits
US3575639A (en) * 1969-04-21 1971-04-20 Texas Instruments Inc Time delay circuit adapted for use in a power control system
US3651371A (en) * 1970-09-03 1972-03-21 Roper Corp Power supply for magnetron in microwave oven or the like
PL2347494T3 (pl) * 2008-10-03 2019-08-30 Philips Ip Ventures B.V. System zasilający
TWI501493B (zh) * 2013-06-13 2015-09-21 Universal Scient Ind Shanghai 具有延遲電路的起動機保護器及延遲電路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295211B1 (en) * 1999-01-18 2001-09-25 Murata Manufacturing Co., Ltd. Switching power supply unit having delay circuit for reducing switching frequency

Also Published As

Publication number Publication date
US11183994B1 (en) 2021-11-23
TW202207262A (zh) 2022-02-16

Similar Documents

Publication Publication Date Title
JP4650688B2 (ja) 絶縁ゲート型トランジスタ駆動回路装置
WO2020062817A1 (zh) 一种抑制电源浪涌电压电流的控制电路及电源
CN103699169A (zh) 电源电路
TWI756773B (zh) 用於減少繼電器作動的延遲電路與方法
JPWO2007091374A1 (ja) 同期整流型フォワードコンバータ
US9705323B2 (en) Power supply system and power control circuit thereof
JPWO2007015520A1 (ja) 電源装置
WO2020042740A1 (zh) 一种降低上下电对硬件测试干扰的电路及方法
JP2000333451A (ja) スイッチ用保護回路及びスイッチングモード電源装置
TW202017295A (zh) 電源轉換器
KR101214170B1 (ko) 전원 공급 입력장치
CN114068248A (zh) 用于减少继电器作动的延迟电路与方法
JP2004173396A (ja) 同期整流式スイッチング電源装置
JPH11353038A (ja) 電源装置の突入電流防止回路
JPH07261860A (ja) 電源回路
JP2001095240A (ja) 入力過電圧制限機能を備えた突入電流防止回路
CN213401014U (zh) 一种继电器控制电路
JP2994380B1 (ja) 直流電源回路
CN215183736U (zh) 一种单线圈节能控制电路
CN215817486U (zh) 一种抑制冲击电流的切断电路及电器设备
JP6129056B2 (ja) 電源供給装置及び映像表示装置
TWI687015B (zh) 具湧浪電流抑制的電源供應器
JP4439157B2 (ja) Ｄｃ−ｄｃコンバータ
CN108834280B (zh) 一种用于照明系统的待机功耗控制装置及方法
JP4109505B2 (ja) 降圧型チョッパーレギュレータ回路