TWI756019B - 半導體元件的主動區域的製作方法 - Google Patents

Abstract

本案提出了一種半導體元件的主動區域的製作方法，包括提供一基底，其具有蝕刻目標層、第一硬遮罩層以及第二硬遮罩層、在第二硬遮罩層上形成第一線圖案、以該第一線圖案為遮罩蝕刻該第二硬遮罩層，形成第一線遮罩圖案、在該第一線遮罩圖案以及該第一硬遮罩層上形成第二線圖案、以該第一線遮罩圖案以及該第二線圖案為遮罩蝕刻該第一硬遮罩層，形成複合第一線遮罩圖案以及第二線遮罩圖案、以該複合第一線遮罩圖案以及該第二線遮罩圖案為遮罩蝕刻該蝕刻目標層，形成位於該基底上的網狀結構、以及進行一磊晶製程從該基底上生長出磊晶結構。

Description

半導體元件的主動區域的製作方法

本發明大體上與半導體元件的主動區域的製作方法有關，更具體言之，其係關於一種使用網狀淺溝槽結構與磊晶結構來形成主動區域的方法。

動態隨機存取記憶體(dynamic random access memory，以下簡稱為DRAM)是一種廣泛使用的揮發性(volatile)記憶體，且是很多電子產品中不可或缺的關鍵元件。DRAM是由數目龐大的儲存單元(memory cell)所構成，其聚集形成一陣列區用來儲存資料。每個儲存單元都形成在個別獨立的主動區域(active area)上，其由金屬氧化半導體電晶體與電容串聯組成。

在習知技術中，各儲存單元的主動區域通常會採用光刻製程在矽基底上吃出淺溝槽的方式來界定出來。在淺溝槽的深寬比較高的設計場合中，所界定出的主動區域容易在後續的濕式清洗步驟中傾倒，而與周遭的其他主動區域短路，造成後續所形成的元件失效。

有鑑於上述習知製程中容易出現的半導體元件的主動區域傾倒問題，本發明特此提出了一種新穎的主動區域製作方法，其特點在於不採用習知以光刻製程在基底中吃出淺溝槽的方式，而係採用形成網狀的淺溝槽隔離結構 的方式來界定出主動區域，如此在整個過程中即使經過溼式清洗步驟，也可避免主動區域因為清洗動作中的外力而傾倒的問題。同時，也可以容易藉由控制所形成的網狀淺溝槽隔離結構的高度來得到吾人所需的具有特定深寬比的主動區域。

本發明的目的在於提出一種半導體主動區域的製作方法，其步驟包括：提供一基底，該基底上依序具有蝕刻目標層、第一硬遮罩層以及第二硬遮罩層、在該第二硬遮罩層上形成第一線圖案，該些第一線圖案彼此間隔並往一第一方向延伸、以該第一線圖案為蝕刻遮罩蝕刻該第二硬遮罩層，形成位於該第一硬遮罩層上的第一線遮罩圖案、在該第一線遮罩圖案以及該第一硬遮罩層上形成第二線圖案，第二線圖案往不同於該第一方向的一第二方向延伸並與該第一線遮罩圖案相交、以該第一線遮罩圖案以及該第二線圖案為蝕刻遮罩蝕刻該第一硬遮罩層，形成位於該蝕刻目標層上的複合第一線遮罩圖案以及第二線遮罩圖案、以該複合第一線遮罩圖案以及該第二線遮罩圖案為蝕刻遮罩蝕刻該蝕刻目標層，形成位於該基底上的第一線結構以及第二線結構，該第一線結構以及該第二線結構相交形成網狀結構，該網狀結構界定出該基底上的多個單元區域、以及進行一磊晶製程從該基底的該些單元區域上生長出磊晶結構，該些磊晶結構為該網狀結構所分隔。

本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。

100:基底

102:蝕刻目標層

102a:第一線結構

102b:第二線結構

102c:網狀結構

104:類鑽碳層

104a:最終蝕刻遮罩

106:第一硬遮罩層

106a:第二線遮罩圖案

108:第二硬遮罩層

108a:第一線遮罩圖案

108b:複合第一線遮罩圖案

110:第一光阻

112:溝槽圖案

114:底部抗反射層

116:富矽底部抗反射層

120:間隔層

120a:第一線圖案

122:第二光阻

122a:第二線圖案

126:底部抗反射層

128:富矽底部抗反射層

132:磊晶結構

134:閘氧化層

D1:第一方向

D2:第一方向

d1,d2:間距

本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述 一起說明了其原理。在該些圖示中：第1a-11a圖為根據本發明較佳實施例一種半導體主動區域的製作流程的平面示意圖；以及第1b-11b圖為分別對應第1a-11a圖所示的半導體主動區域製作流程的截面示意圖，第1b-11b圖中的每張圖皆包含其對應平面圖中以截線A-A'、截線B-B'以及截線C-C'所做的三個不同面向的截面圖。

須注意本說明書中的所有圖示皆為圖例性質，為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現，一般而言，圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。

現在下文將詳細說明本發明的示例性實施例，其會參照附圖示出所描述之特徵以便閱者理解並實現技術效果。閱者將可理解文中之描述僅透過例示之方式來進行，而非意欲要限制本案。本案的各種實施例和實施例中彼此不衝突的各種特徵可以以各種方式來加以組合或重新設置。在不脫離本發明的精神與範疇的情況下，對本案的修改、等同物或改進對於本領域技術人員來說是可以理解的，並且旨在包含在本案的範圍內。

閱者應能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含義應當以廣義的方式被解讀，以使得「在…上」不僅表示「直接在」某物「上」而且還包括在某物「上」且其間有居間特徵或層的含義，並且「在…之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義，而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層(即，直接在某物上)的含義。

此外，諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的關係，如在附圖中示出的。

如本文中使用的，術語「基底」是指向其上增加後續材料的材料。可以對基底自身進行圖案化。增加在基底的頂部上的材料可以被圖案化或可以保持不被圖案化。此外，基底可以包括廣泛的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。或者，基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。

如本文中使用的，術語「層」是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層，其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層(其中形成觸點、互連線和/或通孔)和一個或多個介電層。

閱者通常可以至少部分地從上下文中的用法理解術語。例如，至少部分地取決於上下文，本文所使用的術語「一或多個」可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，諸如「一」、「一個」、「該」或「所述」之類的術語同樣可以被理解為傳達單數用法或者傳達複數用法。另外，術語「基於」可以被理解為不一定旨在傳達排他性的因素集合，而是可以允許存在不一定明確地描述的額外因素，這同樣至少部分地取決於上下文。

閱者更能了解到，當「包含」與/或「含有」等詞用於本說明書時， 其明定了所陳述特徵、區域、整體、步驟、操作、要素以及/或部件的存在，但並不排除一或多個其他的特徵、區域、整體、步驟、操作、要素、部件以及/或其組合的存在或添加的可能性。

現在下文的實施例將根據第1a-11a圖與第1b-11b圖來說明本發明半導體主動區域的製作方法的步驟流程，其中第1a-11a圖為半導體主動區域的製作流程的平面示意圖，而第1b-11b圖為分別對應第1a-11a圖所示的半導體主動區域製作流程的截面示意圖。須注意，第1b-11b圖中的每張圖皆包含其對應平面圖中以截線A-A'、截線B-B'以及截線C-C'所做的三個不同面向的截面圖，該截線A-A'、截線B-B'以及截線C-C'分別沿著最終所將形成的主動區域單元(如DRAM的儲存單元)的單元間方向、長邊方向以及短邊方向來切過主動區域單元，以清楚表示出本發明製作方法期間所形成或界定的各部件與結構之間的相對位置與連接關係，以更了解本發明方法的概念與精隨。為了清楚表達出特定的重要特徵，該些平面圖與對應的截面圖可能不會按照等比例來繪製。

此外，須注意本發明的重點在於以實施例中所說明的特定方法與步驟流程來形成半導體元件中具有規律柵格狀的主動區域陣列。為了避免模糊本發明焦點之故，圖中僅會示出淺溝渠隔離結構、主動區域、以及製程中相關的部件。半導體製程中會形成的其他部件，例如DRAM元件中的電晶體、接觸件、字元線、位元線、電容等，在圖中將不予示出。同時，本發明所提出的主動區域製作方法也不僅限於應用在DRAM主動區域之製作，任何具備規律柵格狀排列的主動區域陣列特徵的結構皆可以本發明所提出之方法來製作。

首先請參照第1a圖與第1b圖。本發明的整個主動區域的製作流程可從一基底100開始進行。基底100可為一p型摻雜的單晶矽基底，其上可劃分出不同性質的元件區域。例如，圖中所示的基底區域可為記憶體的儲存陣列區域，其上預定形成排列成柵格狀的記憶體儲存單元。在本發明實施例中，基底100上 依序形成有一蝕刻目標層102、一類鑽碳(diamond like-carbon,DLC)層104、一第一硬遮罩層106、一第二硬遮罩層108以及一第一光阻110，其中第一光阻110中形成有溝槽圖案112。蝕刻目標層102的材質可為氧化矽，其可以CVD製程來形成，為本發明方法最終所欲蝕刻的目標層，以此來界定出各個主動區域單元，並作為該些主動區域之間的隔離結構，如淺溝槽隔離結構(STI)。類鑽碳層104可以PVD製程來形成，其係作為本發明方法中最終的蝕刻遮罩來蝕刻下方的蝕刻目標層102。第一硬遮罩層106的材質可為氮化矽，其可以PECVD製程來形成。在本發明實施例中，第一硬遮罩層106係用來界定出沿其中一特定方向延伸的線圖案。第二硬遮罩層108的材質可為非晶矽，其可以PECVD或LPCVD製程來形成。在本發明實施例中，第二硬遮罩層108係用來界定出沿另一特定方向延伸的線圖案，第二硬遮罩層108的材質須與第一硬遮罩層106不同，以在後續定義線圖案時與第一硬遮罩層108有不同的蝕刻選擇性。同樣地，第一硬遮罩層106與第二硬遮罩層108的材質也必須與類鑽碳層104不同且具有蝕刻選擇比，以使類鑽碳層104能在圖案轉移過程中結合上述兩硬遮罩層的圖案而形成最終所欲界定的柵格圖案。

復參照第1a圖與第1b圖。在本發明實施例中，第一光阻110是一多層式光阻(multilayer resist,MLR)，其從基底100往上依序包含了一底部抗反射層(bottom anti-reflective coating,BARC)114以及一富矽底部抗反射層(Si-BARC)116，該些層結構皆可以旋塗製程來形成。多層式光阻的使用有助於在深次微米尺度的微影製程中定義出品質更好、解析度更佳的圖案。其中，底部抗反射層114的主要成分是能交聯的樹脂、熱致酸發生劑、表面活性劑以及溶劑等，其可減少曝光步驟中的光反射和駐波等問題。富矽底部抗反射層116的主要材料是有機矽氧烷(organosiloxane)，其可進一步降低曝光步驟中的光反射現象以及曝光圖案的頸縮問題，改善線條圖案的邊緣粗糙度。在實際的製作過程中，溝槽圖案112，例如第1a圖所示往第一方向D1(即截線B-B'方向)延伸的等間隔條紋狀圖案，會 先以微影製程定義在光阻層(未繪示)中。之後，再以具有溝槽圖案112的該光阻層為蝕刻遮罩進行一蝕刻製程蝕刻下方的富矽底部抗反射層116與底部抗反射層114，如此將該溝槽圖案112轉移至該富矽底部抗反射層116與底部抗反射層114，並裸露出下方的第二硬遮罩層108。該光阻層可在上述蝕刻製程中消耗完畢。在其他實施例中，在圖案品質以及微影解析度允許的情況下，第一光阻110也可能只具有該光阻層，而不需設置底部抗反射層114與富矽底部抗反射層116。

接下來請參照第2a圖與第2b圖。在形成具有溝槽圖案112的第一光阻110後，為了界定出超出目前光刻解析度的圖案並提升圖案密度，接著進行一自對準雙重圖案(self-aligned double patterning,SADP)製程來界定出更微細的線條圖案。如圖所示，光阻層去除後，接著在裸露出的第二硬遮罩層108表面以及第一光阻110(包括富矽底部抗反射層116與底部抗反射層114)的側壁與表面上形成一層共形、覆蓋整個基底表面的間隔層120。在本發明實施例中，間隔層120可為分子層沉積層(molecular layer deposition,MLD)，其相對於傳統的薄膜沉積製程如旋塗或熱蒸鍍而言，薄膜厚度更為精確可控且均勻，階梯覆蓋率也更好。間隔層120可選用與第二硬遮罩層108、富矽底部抗反射層116以及底部抗反射層114材質具有蝕刻選擇性的材料來製作，如氧化矽或氮化矽。

接下來請參照第3a圖與第3b圖。形成共形的間隔層120之後，接著進行一回蝕刻製程蝕刻該間隔層120。此回蝕刻製程會以非等向性的方式移除一定厚度的間隔層120，直至第一光阻110的富矽底部抗反射層116以及第二硬遮罩層108的表面裸露出來。如此，位於第一光阻110頂面上以及第二硬遮罩層108表面上的間隔層120部位會被移除，而剩餘的間隔層120會變為位於溝槽圖案112中且位於第一光阻(包括富矽底部抗反射層116與底部抗反射層114)110的側壁上以及第二硬遮罩層108表面上的第一線圖案120a。從第3a圖可以看到，所形成的第一線圖案120a會位於每條第一光阻110的兩側並沿著第一方向D1延伸。

接下來請參照第4a圖與第4b圖。在第一線圖案120a形成後，接著進行一灰化製程以及一清洗製程移除第二硬遮罩層108上剩餘的第一光阻110(包括富矽底部抗反射層116與底部抗反射層114)，如此第二硬遮罩層108上僅會剩餘等間隔排列、沿著第一方向D1延伸的第一線圖案120a。在本發明實施例中，在截線C-C'方向(後文中稱為第二方向D2)上第一線圖案120a之間的間距d1基本上決定了最終將形成的主動區域單元的短邊長度(在其他實施例中也可能為長邊長度)。透過上述第2a圖至第4a圖所示的自對準雙重圖案方法，原先第一光阻110上所定義的溝槽圖案112可以進一步被微細化成更為精細的第一線圖案120a，克服現有曝光機台的解析度極限。

接下來請參照第5a圖與第5b圖。移除第一光阻110後，接著以第一線圖案120a為蝕刻遮罩蝕刻第二硬遮罩層108，將第一線圖案120a轉移至第二硬遮罩層108，如此形成了位於第一硬遮罩層106上的第一線遮罩圖案108a，並裸露出下方的第一硬遮罩層106。此蝕刻製程只會選擇性地蝕刻第二硬遮罩層108，不會蝕刻下方的第一硬遮罩層106。第一線圖案120a在第一線遮罩圖案108a形成後可加以移除。此非晶矽材質的第一線遮罩圖案108a即為構成最終的蝕刻遮罩的一部份、往第一方向D1延伸的線圖案。

接下來請參照第6a圖與第6b圖。在第一線遮罩圖案108a形成後，接著在第一硬遮罩層106上形成第二光阻122。第二光阻122與第一光阻110類似，為一多層式光阻，其從基底100往上依序包含了底部抗反射層126以及一富矽底部抗反射層128，且具有第二線圖案122a。與先前實施例的第一線圖案120a不同的是，第二線圖案122a是如第6a圖所示往第二方向D2(即截線C-C'方向)延伸的，第二方向D2與第一方向D1不同且並非正交。從第6a圖中可以看到，往第二方向D2延伸的第二線圖案122a會與往第一方向D1延伸的第一線遮罩圖案108a相交，即部份的第二光阻122會形成在第一線遮罩圖案108a上，形成柵格狀圖案。此柵格狀圖 案即為最終所要界定的主動區域陣列的遮罩圖案。

在實際的製作過程中，與第一光阻110相同，會先對一光阻層(未繪示)進行微影製程定義第二線圖案。之後，再以具有第二線圖案的該光阻層為蝕刻遮罩進行一蝕刻製程蝕刻下方的富矽底部抗反射層128與底部抗反射層126，如此將該第二線圖案轉移至富矽底部抗反射層128與底部抗反射層126，並裸露出下方的第一硬遮罩層106。該光阻層可在上述蝕刻製程中消耗完畢。在其他實施例中，在圖案品質以及微影解析度允許的情況下，第二光阻122也可能只具有該光阻層，而不需設置底部抗反射層126與富矽底部抗反射層128。

此外，在本發明實施例的第一線遮罩圖案108a的形成步驟中，如第2a圖至第4a圖所示，其有進行自對準雙重圖案製程以形成更為精細的第一線圖案120a。而對於發明實施例的第二光阻122而言，其也可以透過相同的自對準雙重圖案製程來形成較第6a圖所示更為精細的線圖案，其做法在此處不再多加贅述。本實施例僅例示出如第6a圖所示的單次圖案化做法。

接下來請參照第7a圖與第7b圖。形成具有第二線圖案122a的第二光阻122後，接著以第二光阻122以及第一線遮罩圖案108a為蝕刻遮罩蝕刻下方的第一硬遮罩層106，如此形成了位於類鑽碳層104上交錯的第二線遮罩圖案106a與複合第一線遮罩圖案108b，並裸露出下方的類鑽碳層104，其中複合第一線遮罩圖案108b包含了往第一方向D1延伸的圖案化後的第一硬遮罩層106與第二硬遮罩層108，第二線遮罩圖案106a包含了往第二方向D2延伸的圖案化後的第一硬遮罩層106。此蝕刻製程只會選擇性地蝕刻第一硬遮罩層106，不會蝕刻到第一線遮罩圖案108a以及下方類鑽碳層104，可以選用四氟化碳(CF₄)、氯氣(Cl₂)等蝕刻氣體搭配氮氣(N₂)、氬氣(Ar)等惰性氣體以乾蝕刻的方式來達到選擇性蝕刻的功效。第二光阻122在上述蝕刻製程中消耗完畢。此交錯的第二線遮罩圖案106a與第一線遮罩圖案108a即為最終的蝕刻遮罩圖案。在本發明實施例中，在第一方向D1上 第二線遮罩圖案106a之間的間距d2基本上決定了最終將形成的主動區域單元的長邊長度(在其他實施例中也可能為短邊長度)。

接下來請參照第8a圖與第8b圖。形成第二線遮罩圖案106a與複合第一線遮罩圖案108b之後，接著以其為蝕刻遮罩蝕刻下方的類鑽碳層104，如此形成包含第一方向D1與第一方向D2交錯線條的圖案化後的類鑽碳層做為最終蝕刻遮罩104a，並裸露出下方的蝕刻目標層102。此蝕刻製程只會選擇性地蝕刻類鑽碳層104，不會蝕刻到下方的蝕刻目標層102，可以選用氧氣(O₂)為蝕刻氣體搭配一氧化碳(CO)、二氧化碳(CO₂)等氣體以乾蝕刻的方式來達到選擇性蝕刻的功效。須注意在其他實施例中，也有可能不形成類鑽碳層104，直接以第7a圖中的第二線遮罩圖案106a與複合第一線遮罩圖案108b做為最終蝕刻遮罩。

接下來請參照第9a圖與第9b圖。圖案化類鑽碳層104形成最終蝕刻遮罩104a後，接著以其為蝕刻遮罩蝕刻下方的蝕刻目標層102，如此形成往第一方向D1延伸的第一線結構102a與第二方向D2延伸的第二線結構102b。第一線結構102a以及第二線結構102b相交形成網狀結構102c，並界定出基底100上的多個主動區域。最終蝕刻遮罩104a在第一線結構102a與第二線結構102b形成後可以蝕刻製程或灰化製程加以去除。在本發明實施例中，圖案化後的蝕刻目標層102，即交錯的網狀結構102c(包含第一線結構102a與第二線結構102b)，可做為後續將形成的主動區域單元之間的隔離結構，如淺溝槽隔離結構。

接下來請參照第10a圖與第10b圖。在將蝕刻目標層102圖案化成包含第一線結構102a與第二線結構102b的網狀結構後，接著進行一選擇性磊晶成長製程，如氣相磊晶(vapor phase epitaxy,VPE)，從裸露出的基底100上生長出磊晶結構132。在本發明實施例中，從基底100生長出的磊晶結構132會為網狀結構102c所分隔並侷限在所界定的區域中生長，所形成的每個磊晶結構132即為一獨立的主動區域單元，如DRAM儲存單元的主動區域，其表面會稍微向上凸出。磊晶結構 132的材質可與基底100相同，如矽。磊晶結構132也可能為其他磊晶材質，如矽鍺、砷化鎵、氮化鎵等。

最後請參照第11a圖與第11b圖。在磊晶結構(即主動區域)132形成後，接著對磊晶結構132進行一化學機械平坦化(CMP)製程，以獲得平坦的主動區域表面，並在平坦化後的磊晶結構132表面上形成一閘氧化層134，其材質可為氧化矽或是高介電常數(high-k)材料。閘氧化層134形成後，之後基底上可以形成半導體元件的其他部件，例如DRAM元件中的電晶體、接觸件、字元線、位元線、電容等。由於該些部件並非本案的重點，圖中將不予示出。

根據上述實施例所說明的主動區域製作流程，可以了解到本發明的特點在於使用兩層不同的硬遮罩層來分別形成不同走向、交錯的線遮罩圖案，並以該些線遮罩圖案界定出個別、排列成規律陣列的主動區域單元。再者，本發明不採用習知以光刻製程在基底中吃出淺溝槽的方式來界定出主動區域單元，而係採用以該些線遮罩圖案先形成網狀的淺溝槽隔離結構，之後再進行磊晶生長製程長出主動區域的方式來界定出主動區域。如此在整個過程中進行溼式清洗步驟時可避免主動區域因為清洗動作中的外力而傾倒的問題。同時，也可以容易藉由控制所形成的網狀淺溝槽隔離結構的高度來得到吾人所需的具有特定深寬比的主動區域。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

102a:第一線結構

102b:第二線結構

102c:網狀結構

132:磊晶結構

Claims (9)

1. 一種半導體主動區域的製作方法，包括：提供一基底，該基底上依序具有蝕刻目標層、第一硬遮罩層以及第二硬遮罩層；在該第二硬遮罩層上形成第一線圖案，該些第一線圖案彼此間隔並往一第一方向延伸；以該第一線圖案為蝕刻遮罩蝕刻該第二硬遮罩層，形成位於該第一硬遮罩層上的第一線遮罩圖案；在該第一線遮罩圖案以及該第一硬遮罩層上形成第二線圖案，第二線圖案往不同於該第一方向的一第二方向延伸並與該第一線遮罩圖案相交；以該第一線遮罩圖案以及該第二線圖案為蝕刻遮罩蝕刻該第一硬遮罩層，形成位於該蝕刻目標層上的複合第一線遮罩圖案以及第二線遮罩圖案；以該複合第一線遮罩圖案以及該第二線遮罩圖案為蝕刻遮罩蝕刻該蝕刻目標層，形成位於該基底上的第一線結構以及第二線結構，該第一線結構以及該第二線結構相交形成網狀結構，該網狀結構界定出該基底上的多個單元區域；以及進行一磊晶製程從該基底的該些單元區域上生長出磊晶結構，該些磊晶結構為該網狀結構所分隔。
2. 如申請專利範圍第1項所述之半導體主動區域的製作方法，其中在該第二硬遮罩層上形成該第一線圖案的步驟包括：在該第二硬遮罩層上形成一第一光阻，該第一光阻具有裸露出該第二硬遮罩層的溝槽圖案，該溝槽圖案往該第一方向延伸；形成一共形的間隔層覆蓋該第一光阻、該溝槽圖案以及該裸露出的第二硬 遮罩層；進行一回蝕刻製程移除位於該第一光阻的頂面上以及該第二硬遮罩層的表面上的該間隔層，如此形成位於該第一光阻的側壁上的該第一線圖案；以及移除該第一光阻。
3. 如申請專利範圍第2項所述之半導體主動區域的製作方法，其中該第一光阻為一多層式光阻，從該基底往上依序包含底部抗反射層以及富矽底部抗反射層，且在該第二硬遮罩層上形成具有該溝槽圖案的該第一光阻的步驟包括：於該基底上形成一光阻層；透過微影製程在該光阻層中形成該溝槽圖案；以及以具有該溝槽圖案之該光阻層為蝕刻遮罩蝕刻該底部抗反射層與該富矽底部抗反射層。
4. 如申請專利範圍第2項所述之半導體主動區域的製作方法，其中該間隔層為分子層沉積層。
5. 如申請專利範圍第1項所述之半導體主動區域的製作方法，其中在該第一線遮罩圖案以及該第一硬遮罩層上形成該第二線圖案的步驟包括：在該第一線遮罩圖案以及該第一硬遮罩層上依序形成一底部抗反射層、一富矽底部抗反射層以及一光阻層；透過微影製程在該光阻層中形成該第二線圖案；以及以具有該第二線圖案之該光阻層為蝕刻遮罩蝕刻該底部抗反射層與該富矽底部抗反射層，如此將該第二線圖案轉移至該底部抗反射層與該富矽底部抗反 射層。
6. 如申請專利範圍第1項所述之半導體主動區域的製作方法，更包含於該蝕刻目標層與該第一硬遮罩層之間設置類鑽碳層，且形成位於該基底上的該第一線結構以及該第二線結構的步驟包括：以該複合第一線遮罩圖案以及該第二線遮罩圖案為蝕刻遮罩蝕刻該類鑽碳層；以及以圖案化後的該類鑽碳層為蝕刻遮罩蝕刻該蝕刻目標層，形成位於該基底上的第一線結構以及第二線結構。
7. 如申請專利範圍第1項所述之半導體主動區域的製作方法，更包含：在該磊晶結構形成後進行平坦化製程平坦化該磊晶結構與該網狀結構；以及在該磊晶結構與該網狀結構上形成閘氧化層。
8. 如申請專利範圍第1項所述之半導體主動區域的製作方法，其中該基底為矽基底，該蝕刻目標層為氧化矽層，該第一硬遮罩層為氮化矽層，該第二硬遮罩層為非晶矽層。
9. 如申請專利範圍第1項所述之半導體主動區域的製作方法，其中該磊晶結構作為DRAM的儲存單元的主動區域，該網狀結構作為該些主動區域之間的淺溝槽隔離結構。

Images