TWI755102B

TWI755102B - 半導體裝置及半導體結構的形成方法

Info

Publication number: TWI755102B
Application number: TW109136107A
Authority: TW
Inventors: 辛裕明; 蔡孟軒; 蔡佳容; 游欣容; 陳智偉
Original assignee: 國立中央大學
Priority date: 2020-10-19
Filing date: 2020-10-19
Publication date: 2022-02-11
Also published as: TW202218157A

Abstract

一種半導體裝置，包括基板、設置於基板上的緩衝層、設置於緩衝層上的阻障層、源極、汲極與閘極堆疊。源極、汲極與閘極堆疊設置於阻障層上。閘極堆疊包括位於阻障層上的第一磊晶層、位於第一磊晶層上的第二磊晶層、以及位於第二磊晶層上的第三磊晶層。上述半導體裝置更包括設置於閘極堆疊上的閘極。

Description

半導體裝置及半導體結構的形成方法

本揭露係有關於一種半導體裝置，特別係有關於一種高電子遷移率電晶體的半導體裝置。

隨著半導體技術的發展，市場已不再滿足於傳統的矽電晶體。在高功率應用與高頻應用上，三五族的化合物半導體已展現出取代矽電晶體的潛力。近年來，由三五族化合物半導體中的氮化鎵(GaN)所製造的高電子遷移率電晶體(High Electron Mobility Transistor, HEMT)特別受到矚目。

然而，典型的氮化鎵HEMT卻由於極化效應所形成的二維電子氣(2DEG)而屬於空乏型(Depletion mode)裝置，這使得它的通道是屬於常開(normally-on)狀態。因此，氮化鎵HEMT的臨界電壓(threshold voltage, Vth)會呈負值。如此一來，必須對閘極施加額外的負電壓方能關閉氮化鎵HEMT，這將造成額外的功率消耗。因此，市場開始追求增強型(Enhancement mode)，也就是常關型(normally-off)裝置。

一種常見的製造增強型裝置的方法，是利用p型摻雜的氮化鎵製造閘極堆疊以調整能帶(energy band)結構，使得能帶向上彎曲並因此使得量子井及二維電子氣消失。如此一來，臨界電壓將能夠大於0伏特(V)。然而，使用p型氮化鎵閘極堆疊的高電子遷移率電晶體的臨界電壓仍舊太低，以致於無法防止因為突波、電磁干擾(EMI)、雜訊或電壓擾動所造成的誤啟動(false turn on)。此外，使用p型氮化鎵閘極堆疊的高電子遷移率電晶體在閘極的操作電壓上有所限制(只能達到約6V)，難以藉由增加閘極電壓來加強通道電流。

本揭露實施例提供一種半導體裝置。上述半導體裝置包括基板；設置於基板上的緩衝層；設置於緩衝層上的阻障層；設置於阻障層上的汲極、源極以及閘極堆疊；以及設置於閘極堆疊上的閘極。其中閘極堆疊包括位於阻障層上的第一磊晶層，以及包括位於第一磊晶層上的第二磊晶層。

本揭露實施例提供一種半導體裝置。上述半導體裝置包括基板；設置於基板上的緩衝層；設置於緩衝層上的阻障層；設置於阻障層上的堆疊結構；設置於堆疊結構上的陽極；以及設置於阻障層上的陰極。其中陰極環繞堆疊結構及陽極。

本揭露實施例提供一種半導體結構的形成方法。上述形成方法包括在基板上形成緩衝層；在緩衝層上形成阻障層；在阻障層上形成磊晶結構，磊晶結構包括第一磊晶層、位在第一磊晶層上的第二磊晶層、以及位在第二磊晶層上的第三磊晶層；以及在半導體結構的第一區域中形成第一半導體裝置。上述第一半導體裝置的形成包括對磊晶結構執行第一蝕刻製程，以自磊晶結構形成第一閘極堆疊，並移除第一閘極堆疊以外的磊晶結構以及曝露阻障層；在阻障層上形成第一源極以及第一汲極；以及在第一閘極堆疊上形成第一閘極。

以下之揭露提供許多不同實施例或範例，用以實施本揭露之不同特徵。本揭露之各部件及排列方式，其特定範例敘述於下以簡化說明。理所當然的，這些範例並非用以限制本揭露。舉例來說，若敘述中有著第一特徵成形於第二特徵之上或上方，其可能包含第一特徵與第二特徵以直接接觸成形之實施例，亦可能包含有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵間並非直接接觸之實施例。此外，本揭露可在多種範例中重複參考數字及/或字母。該重複之目的係為簡化及清晰易懂，且本身並不規定所討論之多種實施例及/或配置間之關係。

進一步來說，本揭露可能會使用空間相對術語，例如「在…下方」、「下方」、「低於」、「在…上方」、「高於」及類似詞彙，以便於敘述圖式中一個元件或特徵與其他元件或特徵間之關係。除了圖式所描繪之方位外，空間相對術語亦欲涵蓋使用中或操作中之裝置其不同方位。設備可能會被轉向不同方位(旋轉90度或其他方位)，而此處所使用之空間相對術語則可相應地進行解讀。

再進一步來說，除非特定否認，單數詞包含複數詞，反之亦然。而當一數字或一數字範圍以「大約」、「大概」或類似之用語描述，該用語旨在涵蓋包括所述數字在內之合理數字，例如所述數字之+/-10％或於本技術領域中具有通常知識者所理解之其他數值。此外，本揭露並不限於所示之動作或事件之順序，因為一些動作可以不同之順序發生及/或與其他動作或事件同時發生。此外，並非所有出示之動作或事件皆為實施本揭露之方法所必需的。

本揭露提供一種半導體裝置及其製造方法，上述半導體裝置為一增強型高電子遷移率電晶體(HEMT)。上述半導體裝置具有更高的臨界電壓(Vth)，可防止因為突波、電磁干擾(EMI)、雜訊或電壓擾動所造成的誤啟動。此外，上述半導體裝置具有更大的操作電壓範圍，可藉由增加閘極電壓來加強通道電流，且在相同的閘極電壓下具有更高的可靠度。

上述半導體裝置可被包含於積體電路(integrated circuit, IC)中。積體電路可包括各種其他組件，例如靜態隨機存取記憶體(static random access memory, SRAM)及/或其他邏輯電路、被動(passive)元件、以及主動(active)元件。被動元件例如電阻器、電容器及電感器，而主動元件則例如P型FET(PFET)、N型FET(NFET)、鰭式場效電晶體(FinFET)、金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field effect transistor, MOSFET)、互補式金屬氧化物半導體(complementary MOS, CMOS)電晶體、雙極性(bipolar)電晶體、高壓電晶體、高頻電晶體、及/或其他記憶體單元。

第1圖係根據本揭露實施例所示，製造半導體結構100之中間階段的截面圖。在第1圖中，提供磊晶結構110。磊晶結構110包括基板120、基板120上的緩衝(buffer)層130、以及緩衝層130上的阻障(barrier)層140。基板120的材料可為矽(Si)、碳化矽(SiC)、藍寶石(sapphire)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、磷化鎵(GaP)、砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、或其他III-V族化合物。

緩衝層130的材料可為氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化鋁銦鎵(AlInGaN)、或其他III-V族化合物半導體。阻障層140的材料可為氮化鋁鎵(AlGaN)、氮化鎵(GaN)、氮化鋁(AlN)、氮化銦鎵(InGaN)、氮化鋁銦(AlInN)、氮化鋁銦鎵(AlInGaN)、或其他III-V族化合物半導體。緩衝層130的能隙(energy gap)小於阻障層140的能隙。應注意的是，緩衝層130與阻障層140的組合及厚度，必須能夠在緩衝層130與阻障層140之間形成量子井(quantum well)及二維電子氣(two-dimensional electron gas, 2DEG)，以形成元件的通道(channel)。舉例來說，緩衝層130的厚度可介於約3μm(微米)至約5μm之間，而阻障層140的厚度可介於約15nm(奈米)至約30nm之間。

在本揭露的一些實施例中，緩衝層130的材料為氮化鎵(GaN)，而阻障層140的材料為氮化鋁鎵(Al _xGa _1-xN, 0＜x＜1)。在其他實施例中，緩衝層130及/或阻障層140可為多層結構。在一些實施例中，磊晶結構110可包括種晶(nucleation)層(未圖示)，種晶層可用於補償基板120與緩衝層130之間晶格的不匹配(mismatch)。在一些實施例中，磊晶結構110可包括覆蓋(cap)層，覆蓋層被形成於阻障層140上以防止阻障層140氧化。

可藉由磊晶(epitaxy)技術在基板120上形成緩衝層130，並在緩衝層130上形成阻障層140。磊晶技術可包括化學氣相沉積(chemical vapor deposition, CVD)、低壓化學氣相沉積(Low-Pressure CVD, LPCVD)、低溫化學氣相沉積(Low- Temperature CVD, LTCVD)、快速熱化學氣相沉積(Rapid- Thermal CVD, RTCVD)、電漿增強型化學氣相沉積(plasma enhanced CVD, PECVD)、高密度電漿化學氣相沉積(high density plasma CVD, HDPCVD)、金屬有機化學氣相沉積(metal organic CVD, MOCVD)、分子束磊晶(molecular beam epitaxy, MBE)、液相磊晶(liquid phase epitaxy, LPE)、氣相磊晶(vapor phase epitaxy, VPE)、原子層磊晶(atomic layer epitaxy, ALE)等，或其組合。

請參照第2圖中，磊晶結構210被形成在磊晶結構110上。磊晶結構210包括第一磊晶層220、第二磊晶層230及第三磊晶層240。第一磊晶層220、第二磊晶層230及第三磊晶層240的厚度可介於約50nm至約100nm之間。可藉由磊晶技術在磊晶結構110上形成磊晶結構210。磊晶技術可包括CVD、LPCVD、LTCVD、RTCVD、PECVD、HDPCVD、MOCVD、MBE、LPE、VPE、ALE等，或其組合。

在一些實施例中，第一磊晶層220及第三磊晶層240為p型半導體材料，而第二磊晶層230為n型半導體材料。在一些實施例中，第一磊晶層220及第三磊晶層240為p型摻雜氮化鎵 (p-GaN)，例如以碳、鐵、鎂、鋅或其他合適之摻雜物(dopant)摻雜。在一些實施例中，第二磊晶層230為n型摻雜氮化鎵 (n-GaN)，例如以矽或其他合適之n型摻雜物摻雜。在一些其他實施例中，第二磊晶層230為未摻雜的GaN。可藉由離子佈植(implantation)製程、原位(in-situ)摻雜磊晶生長製程、及/或其他合適之技術來執行摻雜物的摻雜。

在形成磊晶結構210後，磊晶結構210會使得能帶彎曲(band bending)，並因此使得量子井消失。如此一來，作為通道的二維電子氣也會隨之消失。應注意的是，在一些實施例中，第一磊晶層220所造成的能帶彎曲已足以使量子井消失。

第3A圖係根據本揭露實施例所示，接續第2圖之製程，利用半導體結構100形成半導體裝置300的中間階段的截面圖。舉例來說，半導體裝置300可被形成在半導體結構100的第一區域中。半導體裝置300可為高電子遷移率電晶體(HEMT)。在第3A圖中，自磊晶結構210形成閘極堆疊310。閘極堆疊310包括圖案化後的第一磊晶層220、第二磊晶層230及第三磊晶層240。可藉由圖案化製程移除部分的磊晶結構210，以形成閘極堆疊310並曝露未被閘極堆疊310所覆蓋的阻障層140。圖案化製程例如合適之微影(photolithography)製程及蝕刻製程。

在一些實施例中，微影製程包括光阻(photoresist)塗佈(例如：自旋塗佈(spin-on coating))、軟烤、光罩對準、曝光、曝後烤、顯影光阻、沖洗(rinsing)、乾燥(例如：硬烤)。在其他實施例中，微影製程可藉由其他適當的方法來執行或取代，例如無光罩微影(maskless photolithography)、電子束寫入(electron- beam writing)、以及離子(ion-beam writing)束寫入。在一些實施例中，蝕刻製程可包括乾式蝕刻、濕式蝕刻、反應式離子蝕刻(reactive ion etching, RIE)、及/或其他合適之製程。

在形成閘極堆疊310後，因為未被閘極堆疊310覆蓋的區域不再受到磊晶結構210所造成的能帶彎曲的影響，因此量子井再度出現，作為通道的二維電子氣也隨之出現。不過，在閘極堆疊310下方的區域中，由於閘極堆疊310所造成的能帶彎曲，因此仍舊不存在量子井與二維電子氣。

請參照第3B圖，源極結構320及汲極結構325被形成在阻障層140上。在一些實施例中，源極結構320與閘極堆疊310相距第一距離L1，第一距離L1介於1μm(微米)至3μm之間。汲極結構325與閘極堆疊310相距第二距離L2，第二距離L2介於4μm至18μm之間。源極結構320及汲極結構325的材料可包括但不限於：鋁(Al)、銅(Cu)、金(Au)、銀(Ag)、鎢(W)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鈷(Co)、釕(Ru)、鈀(Pd)、鉑(Pt)、錳(Mn)、氮化鎢(WN)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鉬(MoN)、矽化鎢(WSi)、矽化鈦(TiSi ₂)、其他合適之導電材料、或其組合。可藉由合適之微影製程、沉積製程及/或蝕刻製程來形成源極結構320及汲極結構325。

在一些實施例中，蝕刻製程包括乾式蝕刻、濕式蝕刻、反應式離子蝕刻、及/或其他合適之製程。在一些實施例中，微影製程包括光阻塗佈(例如：自旋塗佈)、軟烤、光罩對準、曝光、曝後烤、顯影光阻、沖洗、乾燥(例如：硬烤)。在其他實施例中，微影製程可藉由其他適當的方法來執行或取代，例如無光罩微影、電子束寫入、以及離子束寫入。

在一些實施例中，沉積製程可包括物理氣相沉積(physical vapor deposition, PVD)製程、CVD製程、塗佈製程、其他合適之製程、或其組合。物理氣相沉積製程可包括濺鍍(sputter)製程、蒸鍍(evaporation)製程、脈衝雷射沉積製程。化學氣相沉積製程可包括LPCVD、LTCVD、RTCVD、PECVD、HDPCVD、MOCVD、遠程電漿化學氣相沉積(remote plasma CVD, RPCVD)製程、原子層沉積(atomic layer deposition, ALD)製程、電鍍(plating)、其他合適之製程、及/或其組合。

請參照第3C圖，閘極330被形成在閘極堆疊310上。閘極330的材料可包括但不限於：鋁(Al)、銅(Cu)、金(Au)、銀(Ag)、鎢(W)、鈦(Ti)、鉭(Ta)、鎳(Ni)、鈷(Co)、釕(Ru)、鈀(Pd)、鉑(Pt)、錳(Mn)、氮化鎢(WN)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鉬(MoN)、矽化鎢(WSi)、矽化鈦(TiSi ₂)、其他合適之導電材料、或其組合。可藉由合適之微影製程、沉積製程及/或蝕刻製程來形成閘極330。在一些實施例中，可使用各種不同的形成順序來形成源極結構320、汲極結構325及閘極330。

在一些實施例中，沉積製程可包括物理氣相沉積(PVD)、化學氣相沉積製程(CVD)、塗佈、其他合適之製程、或其組合。物理氣相沉積可包括濺鍍、蒸鍍、脈衝雷射沉積。化學氣相沉積製程可包括LPCVD、LTCVD、RTCVD、PECVD、HDPCVD、MOCVD、RPCVD、ALD、電鍍、其他合適之製程、及/或其組合。

在半導體裝置300中，閘極330下方的阻障層140與閘極堆疊310中的第一磊晶層220、第二磊晶層230及第三磊晶層240形成了一閘流體(thyristor)。

如上所述，在半導體裝置300中，在閘極堆疊310下方的區域由於能帶彎曲而不具有二維電子氣。因此，需要藉由在閘極330施加正電壓來調整能帶，以使二維電子氣重新出現。如此一來，由二維電子氣所形成之自源極結構320到汲極結構325的通道便會重新出現，半導體裝置300也隨之導通。由於需要對閘極施加正電壓才能導通，因此半導體裝置300的臨界電壓(Vth)大於0，且因此半導體裝置300是屬於常關型(normally-off)的增強型裝置。

在傳統的增強型的p-GaN HEMT中，閘極下方僅具有一層p-GaN，因此施加在閘極上的正電壓可有效地作用在p-GaN下方的能帶上。如此一來，只需要較低的閘極正電壓就可以使量子井及二維電子氣重新出現。因此，雖然傳統之增強型p-GaN HEMT的臨界電壓大於0V，但仍然很難大於1.5V。

然而如上所述，在半導體裝置300中，閘極330下方具有一閘流體。當對閘極330施加正電壓時，閘流體中的pn結構與np結構會產生壓降而消耗閘極電壓，因此需要更大的電壓才能對閘流體下方的能帶產生影響。也就是說，由於閘流體的存在，因此需要對閘極施加更大的正電壓才能調整能帶並使二維電子氣重新出現。如此一來，具有閘流體的半導體裝置300具有更大的臨界電壓。

此外，由於閘流體的存在可使半導體裝置300的整個閘極區域承受更高的電壓，因此半導體裝置300具有更大範圍的操作電壓。如此一來，可利用增加閘極電壓的方式來增加通道電流(Id)。此外，在相同的閘極電壓下，半導體裝置300亦可具有更高的可靠度。

在一些實施例中，閘極330與閘極堆疊310之間的接觸為歐姆接觸(Ohmic contact)。在一些其他實施例中，閘極330與閘極堆疊310之間的接觸為肖特基接觸(Schottky contact)。在肖特基接觸的實施例中，由於肖特基接觸具有二極體的效果，因此會產生額外的壓降，且因此半導體裝置300具有更大的臨界電壓。

在阻障層140的材料為氮化鋁鎵(Al _xGa _1-xN)的實施例中，可藉由改變鋁莫耳比例或阻障層140的厚度來調整臨界電壓。鋁莫耳比例的增加或是阻障層140厚度的增加，會增強半導體裝置300的極化效應並因此增加二維電子氣濃度。如此一來，可增加半導體裝置300的通道電流(Id)，並因此降低半導體裝置300的導通電阻(Ron)。雖然鋁莫耳比例的增加或是阻障層140厚度的增加會同時降低臨界電壓(Vth)，但由於半導體裝置300具有大臨界電壓，因此可藉由犧牲一點臨界電壓的方式換取較高的通道電流，並同時保持足夠大的臨界電壓。

在一些實施例中，因為閘極堆疊310(包括第一磊晶層220、第二磊晶層230及第三磊晶層240)是藉由磊晶技術所形成，因此具有品質更好的界面。此外，由於閘極堆疊310具有較大的厚度，因此對蝕刻製程具有較好的控制，且因此可降低蝕刻製程對阻障層140的影響。如此一來，半導體裝置300具有更高的可靠性。

第4A圖係根據本揭露實施例所示，接續第2圖之製程，利用半導體結構100形成半導體裝置400的中間階段的截面圖。舉例來說，半導體裝置400可被形成在半導體結構100的第二區域中。半導體裝置400可為閘流體。在第4A圖中，自磊晶結構210形成磊晶堆疊410。磊晶堆疊410包括圖案化後的第一磊晶層220、第二磊晶層230及第三磊晶層240。圖案化後的第一磊晶層220大於第二磊晶層230及第三磊晶層240，其中圖案化後的第一磊晶層220可分為被形成於上方的第二磊晶層230及第三磊晶層240所覆蓋的第一部分，以及未被第二磊晶層230及第三磊晶層240所覆蓋的第二部分。可藉由圖案化製程移除部分的磊晶結構210，以形成磊晶堆疊410並曝露未被磊晶堆疊410所覆蓋的阻障層140。圖案化製程例如合適之微影製程及蝕刻製程。用於形成磊晶堆疊410的製程相似於用於形成閘極堆疊310的製程，為使說明簡化，此處不再贅述。

請參照第4B圖，陽極420被形成在磊晶堆疊410之第三磊晶層240上，陰極430被形成在阻障層140上，而閘極440被形成在第一磊晶層220之未被第二磊晶層230及第三磊晶層240所覆蓋的第二部分上。其中陰極430是以環繞陽極420(因此相當於環繞磊晶堆疊410)的方式設置。陽極420、陰極430及閘極440可包括與源極結構320、汲極結構325及/或閘極330相似的材料，為使說明簡化，此處不再贅述。

可藉由合適之微影製程、沉積製程及/或蝕刻製程來形成陽極420、陰極430及閘極440。用於形成陽極420、陰極430及閘極440的製程相似於用於形成源極結構320、汲極結構325及/或閘極330的製程，為使說明簡化，此處不再贅述。在一些實施例中，可使用各種不同的形成順序形成陽極420、陰極430及閘極440。

第5A圖係根據本揭露實施例所示，接續第2圖之製程，利用半導體結構100形成半導體裝置500的中間階段的截面圖。舉例來說，半導體裝置500可被形成在半導體結構100的第三區域中。半導體裝置500可為HEMT。在第5A圖中，自磊晶結構210形成閘極堆疊510。閘極堆疊510包括圖案化後的第一磊晶層220及第二磊晶層230，其中第三磊晶層240被移除。可藉由圖案化製程移除部分的磊晶結構210，以形成閘極堆疊510並曝露未被閘極堆疊510所覆蓋的阻障層140。圖案化製程例如合適之微影製程及蝕刻製程。用於形成閘極堆疊510的製程相似於用於形成閘極堆疊310的製程，為使說明簡化，此處不再贅述。

如同閘極堆疊310，在形成閘極堆疊510後，因為未被閘極堆疊510覆蓋的區域不再受到磊晶結構210所造成的能帶彎曲的影響，因此量子井再度出現，作為通道的二維電子氣也隨之出現。不過，在閘極堆疊510下方的區域中，由於閘極堆疊510所造成的能帶彎曲，因此仍舊不存在量子井與二維電子氣。

請參照第5B圖，源極結構520及汲極結構525被形成在阻障層140上，而閘極530被形成在閘極堆疊510上。源極結構520、汲極結構525及閘極530可包括與源極結構320、汲極結構325及/或閘極330相似的材料，為使說明簡化，此處不再贅述。

可藉由合適之微影製程、沉積製程及/或蝕刻製程來形成源極結構520、汲極結構525及閘極530。用於形成源極結構520、汲極結構525及閘極530的製程相似於用於形成源極結構320、汲極結構325及/或閘極330的製程，為使說明簡化，此處不再贅述。在一些實施例中，可使用各種不同的形成順序來形成源極結構520、汲極結構525及閘極530。

如上所述，在半導體裝置500中，在閘極堆疊510下方的區域由於能帶彎曲而不具有二維電子氣。因此，需要藉由在閘極530施加正電壓來調整能帶，使得二維電子氣重新出現。因此與半導體裝置300相同，半導體裝置500亦是臨界電壓(Vth)大於0的增強型裝置。在半導體裝置500中，閘極堆疊510中的第一磊晶層220與第二磊晶層230形成一PN接面(junction)。當對閘極530施加正電壓時，閘極堆疊510中的n(第二磊晶層230)-p(第一磊晶層220)結構會形成空乏區並消耗閘極電壓，因此需要更大的電壓才能對閘極堆疊510下方的能帶產生影響。也就是說，由於閘極堆疊510中之PN接面的存在，因此需要對閘極施加更大的正電壓才能調整能帶並使二維電子氣重新出現。如此一來，具有PN接面的半導體裝置500具有更大的臨界電壓。應注意的是，與半導體裝置500相比，半導體裝置300具有更大的臨界電壓(Vth)。

在一些實施例中，閘極530與閘極堆疊510之間的接觸為歐姆接觸。在一些其他實施例中，閘極530與閘極堆疊510之間的接觸為肖特基接觸。在肖特基接觸的實施例中，由於肖特基接觸具有二極體的效果，因此會產生額外的壓降，且因此半導體裝置500可具有更大的臨界電壓。

第6A圖係根據本揭露實施例所示，接續第2圖之製程，利用半導體結構100形成半導體裝置600的中間階段的截面圖。舉例來說，半導體裝置600可被形成在半導體結構100的第四區域中。半導體裝置600可為高電子遷移率電晶體，例如傳統的增強型p-GaN HEMT。在第6A圖中，自磊晶結構210形成閘極堆疊610。閘極堆疊610包括圖案化後的第一磊晶層220，其中第二磊晶層230及第三磊晶層240被移除。可藉由圖案化製程移除部分的磊晶結構210，以形成閘極堆疊610並曝露未被閘極堆疊610所覆蓋的阻障層140。圖案化製程例如合適之微影製程及蝕刻製程。用於形成閘極堆疊610的製程相似於用於形成閘極堆疊310的製程，為使說明簡化，此處不再贅述。

如同閘極堆疊310，在形成閘極堆疊610後，因為未被閘極堆疊610覆蓋的區域不再受到磊晶結構210所造成的能帶彎曲的影響，因此量子井再度出現，作為通道的二維電子氣也隨之出現。不過，在閘極堆疊610下方的區域中，由於閘極堆疊610所造成的能帶彎曲，因此仍舊不存在量子井與二維電子氣。

請參照第6B圖，源極結構620及汲極結構625被形成在阻障層140上，而閘極630被形成在閘極堆疊610上。源極結構620、汲極結構625及閘極630可包括與源極結構320、汲極結構325及/或閘極330相似的材料，為使說明簡化，此處不再贅述。

可藉由合適之微影製程、沉積製程及/或蝕刻製程來形成源極結構620、汲極結構625及閘極630。用於形成源極結構620、汲極結構625及閘極630的製程相似於用於形成源極結構320、汲極結構325及/或閘極330的製程，為使說明簡化，此處不再贅述。在一些實施例中，可使用各種不同的形成順序來形成源極結構620、汲極結構625及閘極630。

如上所述，在半導體裝置600中，在閘極堆疊610下方的區域由於能帶彎曲而不具有二維電子氣。因此，需要藉由在閘極630施加正電壓來調整能帶，使得二維電子氣重新出現。因此與半導體裝置300相同，半導體裝置600亦是臨界電壓(Vth)大於0的增強型裝置。

然而如上所述，由於半導體裝置600可為傳統的增強型p-GaN HEMT，因此閘極630下方僅具有一第一磊晶層220(例如：p-GaN)，也因此施加在閘極630上的正電壓可有效地作用在第一磊晶層220下方的能帶上。如此一來，只需要較低的閘極正電壓就可以使量子井及二維電子氣重新出現。因此，雖然半導體裝置600的臨界電壓大於0V，但仍然很難大於1.5V。

在一些實施例中，可完全移除磊晶結構210，並直接在阻障層140上形成閘極。如此一來，可形成傳統的空乏型HEMT。應注意的是，藉由使用具有磊晶結構210的半導體結構100，可利用相同的光罩形成包括半導體裝置300、半導體裝置500、半導體裝置600及傳統的空乏型HEMT。此外，藉由使用具有磊晶結構210的半導體結構100，可在相同晶圓上的不同區域中分別形成包括半導體裝置300、半導體裝置400、半導體裝置500、半導體裝置600等各種半導體元件。

第7圖係根據本揭露一些實施例所示，半導體裝置之通道電流-閘極電壓(Id-Vg)的模擬特性曲線。曲線710代表傳統的增強型p-GaN HEMT，例如半導體裝置600(第6B圖)。曲線720代表在閘極下方具有閘流體的HEMT，例如半導體裝置300(第3C圖)。曲線730則代表增加了阻障層之鋁莫耳比例的半導體裝置300。其中在曲線710中，裝置的阻障層為Al _0.23Ga _0.77N，在曲線720中，裝置的阻障層為Al _0.23Ga _0.77N，而在曲線730中，裝置的阻障層為Al _0.25Ga _0.75N。

如曲線710及曲線720所示，半導體裝置600的臨界電壓(Vth)為約1.24V，而具有閘流體的半導體裝置300的臨界電壓(Vth)則為約5.72V。因此可以發現，具有閘流體的HEMT可具有大上許多的臨界電壓。如曲線730所示，增加了鋁莫耳比例的半導體裝置300具有較低的臨界電壓(約為3.31V)。因此可以發現，具有閘流體的HEMT可利用改變鋁莫耳比例來調整臨界電壓，並在增加鋁莫耳比例的同時維持較大的臨界電壓。

本揭露提供用於增強型高電子遷移率電晶體的一種半導體裝置。藉由在閘極下方設置閘流體，可使增強型高電子遷移率電晶體具有更大的臨界電壓、更大範圍的操作電壓、以及更高的可靠度。此外，由於具有大臨界電壓，因此可藉由犧牲一點臨界電壓的方式換取較高的通道電流，並同時保持足夠大的臨界電壓。因為具有大臨界電壓，因此本揭露所提供之半導體裝置可防止因為突波、電磁干擾、雜訊或電壓擾動所造成的誤啟動。

本揭露提供用於增強型高電子遷移率電晶體的另一種半導體裝置。藉由在閘極下方設置PN接面，可使增強型高電子遷移率電晶體具有更大的臨界電壓、更大範圍的操作電壓、以及更高的可靠度。因為具有大臨界電壓，因此此半導體裝置同樣可防止因為突波、電磁干擾、雜訊或電壓擾動所造成的誤啟動。

本揭露亦提供一種閘流體，可利用用於製造上述增強型高電子遷移率電晶體的磊晶結構來製造。如此一來，可降低在相同晶圓上形成不同電子元件的複雜度與成本。

前述內文概述多項實施例或範例之特徵，如此可使於本技術領域中具有通常知識者更佳地瞭解本揭露。本技術領域中具有通常知識者應當理解他們可輕易地以本揭露為基礎設計或修改其他製程及結構，以完成相同之目的及/或達到與本文介紹之實施例或範例相同之優點。本技術領域中具有通常知識者亦需理解，這些等效結構並未脫離本揭露之精神及範圍，且在不脫離本揭露之精神及範圍之情況下，可對本揭露進行各種改變、置換以及變更。

100:半導體結構 110:磊晶結構 120:基板 130:緩衝層 140:阻障層 210:磊晶結構 220:第一磊晶層 230:第二磊晶層 240:第三磊晶層 300:半導體裝置 310:閘極堆疊 320:源極結構 325:汲極結構 L1:第一距離 L2:第二距離 330:閘極 400:半導體裝置 410:磊晶堆疊 420:陽極 430:陰極 440:閘極 500:半導體裝置 510:閘極堆疊 520:源極結構 525:汲極結構 530:閘極 600:半導體裝置 610:閘極堆疊 620:源極結構 625:汲極結構 630:閘極 710~730:曲線

本揭露從後續實施方式及附圖可更佳理解。須強調的是，依據產業之標準作法，各種特徵並未按比例繪製，並僅用於說明之目的。事實上，各種特徵之尺寸可能任意增加或減少以清楚論述。亦須強調的是，所附之附圖僅出示本發明之典型實施例，不應認為是對範圍之限制，因為本發明亦可適用於其他實施例。第1圖係根據本揭露實施例所示，製造半導體結構之中間階段的截面圖。第2圖係根據本揭露實施例所示之半導體結構的截面圖。第3A圖及第3B圖係根據本揭露實施例所示，在半導體結構中形成半導體裝置的中間階段的截面圖。第3C圖係根據本揭露實施例所示之半導體裝置的截面圖。第4A圖係根據本揭露實施例所示，在半導體結構中形成半導體裝置的中間階段的截面圖。第4B圖係根據本揭露實施例所示之半導體裝置的截面圖。第5A圖係根據本揭露實施例所示，在半導體結構中形成半導體裝置的中間階段的截面圖。第5B圖係根據本揭露實施例所示之半導體裝置的截面圖。第6A圖係根據本揭露實施例所示，在半導體結構中形成半導體裝置的中間階段的截面圖。第6B圖係根據本揭露實施例所示之半導體裝置的截面圖。第7圖係根據本揭露一些實施例所示，半導體裝置之通道電流-閘極電壓(Id-Vg)的模擬特性曲線。

110:磊晶結構

120:基板

130:緩衝層

140:阻障層

300:半導體裝置

310:閘極堆疊

320:源極結構

325:汲極結構

330:閘極

Claims

一種半導體裝置，包括：一基板；一緩衝層，設置於上述基板上；一阻障層，設置於上述緩衝層上；一汲極、一源極、以及一閘極堆疊，設置於上述阻障層上，其中上述閘極堆疊包括位於上述阻障層上的一第一磊晶層，以及包括位於上述第一磊晶層上的一第二磊晶層，其中上述第一磊晶層為p型摻雜氮化鎵，而上述第二磊晶層為n型摻雜氮化鎵；以及一閘極，設置於上述閘極堆疊上。
如請求項1之半導體裝置，其中上述閘極堆疊更包括設置於上述第二磊晶層上的一第三磊晶層。
如請求項2之半導體裝置，其中上述阻障層之至少一部分、上述第一磊晶層、上述第二磊晶層、以及上述第三磊晶層形成一閘流體。
如請求項2之半導體裝置，其中上述第三磊晶層為p型摻雜氮化鎵。
如請求項1之半導體裝置，其中上述閘極與上述閘極堆疊之間的界面是蕭特基接觸。
如請求項1之半導體裝置，其中上述閘極與上述閘極堆疊之間的界面是歐姆接觸。
一種半導體裝置，包括：一基板；一緩衝層，設置於上述基板上；一阻障層，設置於上述緩衝層上；一堆疊結構，設置於上述阻障層上，其中上述堆疊結構包括設置於上述阻障層上的一第一磊晶層、設置於上述第一磊晶層之一第一部分上的一第二磊晶層、以及設置於上述第二磊晶層上的一第三磊晶層，且上述第一磊晶層為p型摻雜氮化鎵，上述第二磊晶層為n型摻雜氮化鎵，而上述第三磊晶層為p型摻雜氮化鎵；一陽極，設置於上述堆疊結構上；以及一陰極，設置於上述阻障層上，並環繞上述堆疊結構及上述陽極。
如請求項7之半導體裝置，更包括連接至上述第一磊晶層之一第二部分的一閘極。
一種半導體結構的形成方法，包括：在一基板上形成一緩衝層；在上述緩衝層上形成一阻障層；在上述阻障層上形成一磊晶結構，上述磊晶結構包括一第一磊晶層、位在上述第一磊晶層上的一第二磊晶層、以及位在上述第二磊晶層上的一第三磊晶層，其中上述第一磊晶層為p型摻雜氮化鎵、上述第二磊晶層為n型摻雜氮化鎵、以及上述第三磊晶層為p型摻雜氮化鎵；以及在上述半導體結構的一第一區域中形成一第一半導體裝置，上述第一半導體裝置的形成包括：對上述磊晶結構執行一第一蝕刻製程，以自上述磊晶結構形成一第一閘極堆疊，並移除上述第一閘極堆疊以外的上述磊晶結構以及曝露上述阻障層；在上述阻障層上形成一第一源極以及一第一汲極；以及在上述第一閘極堆疊上形成一第一閘極。
如請求項9之半導體結構的形成方法，其中上述阻障層以及上述第一閘極堆疊中的上述第一磊晶層、上述第二磊晶層與上述第三磊晶層形成一閘流體。
如請求項9之半導體結構的形成方法，更包括在上述半導體結構的一第二區域中形成一第二半導體裝置，上述第二半導體裝置的形成包括：對上述磊晶結構執行一第二蝕刻製程，以自上述磊晶結構形成一第二堆疊，並移除上述第二堆疊以外的上述磊晶結構以及曝露上述阻障層；在上述第二堆疊上形成一陽極；在上述阻障層上形成一陰極，其中上述陰極環繞上述第二堆疊及上述陽極；以及在上述第二堆疊中的上述第一磊晶層上形成一第二閘極。
如請求項9之半導體結構的形成方法，更包括在上述半導體結構的一第三區域中形成一第三半導體裝置，上述第三半導體裝置的形成包括：對上述磊晶結構執行一第三蝕刻製程，以移除上述第三磊晶層並自上述磊晶結構中的上述第一磊晶層及上述第二磊晶層形成一第三閘極堆疊，並且移除上述第三閘極堆疊以外的上述磊晶結構以及曝露上述阻障層；在上述阻障層上形成一第三源極以及一第三汲極；以及在上述第三閘極堆疊上形成一第三閘極。
如請求項9之半導體結構的形成方法，更包括在上述半導體結構的一第四區域中形成一第四半導體裝置，上述第四半導體裝置的形成包括：對上述磊晶結構執行一第四蝕刻製程，以移除上述第三磊晶層及上述第二磊晶層，並自上述磊晶結構中的上述第一磊晶層形成一第四閘極堆疊，並且移除上述第四閘極堆疊以外的上述磊晶結構以及曝露上述阻障層；在上述阻障層上形成一第四源極以及一第四汲極；以及在上述第四閘極堆疊上形成一第四閘極。