TWI753732B

TWI753732B - 計數電路及操作系統

Info

Publication number: TWI753732B
Application number: TW109147013A
Authority: TW
Inventors: 劉則言
Original assignee: 新唐科技股份有限公司
Priority date: 2020-12-31
Filing date: 2020-12-31
Publication date: 2022-01-21
Also published as: CN114696818A; TW202228399A

Abstract

一種計數電路，用以提供一輸出計數值。一交換電路根據一第一選擇信號，將第一及第二輸入信號之一者作為一第一輸出信號，並將第一及第二輸入信號之另一者作為第二輸出信號。一模式選擇電路根據一第二選擇信號，將第一及第二輸出信號作為第一及一第二通道信號，或是將第一及該第二輸出信號作為第三及第四通道信號。當第一通道信號或第二通道信號由一第一位準變化至一第二位準時，一第一處理電路調整一第一計數值。當第三通道信號由第一位準變化至第二位準時，一第二處理電路調整一第二計數值。一輸出電路將第一或第二計數值作為輸出計數值。

Description

計數電路及操作系統

本發明係有關於一種計數電路，特別是有關於一種具有多種計數模式的計數電路。

隨著科技的進步，電子裝置的種類及功能愈來愈多。在常見的電子裝置中，計數電路是相常重要的元件。然而，習知的計數電路具有單一計數模式，並利用固定的規則進行計數操作。因此，習知的計數電路的彈性較低。

本發明之一實施例提供一種計數電路，用以提供一輸出計數值予一中央處理器，並包括一交換電路、一模式選擇電路、一第一處理電路、一第二處理電路以及一輸出電路。交換電路接收一第一輸入信號以及一第二輸入信號，並根據一第一選擇信號，將第一輸入信號及第二輸入信號分別作為一第一輸出信號及一第二輸出信號，或是將第二輸入信號及第一輸入信號分別作為第一輸出信號及第二輸出信號。模式選擇電路耦接交換電路，並根據一第二選擇信號，將第一輸出信號及第二輸出信號作為一第一通道信號及一第二通道信號，或是將第一輸出信號及該第二輸出信號作為一第三通道信號及一第四通道信號。當第一通道信號或第二通道信號由一第一位準變化至一第二位準時，第一處理電路調整一第一計數值。當第三通道信號由第一位準變化至第二位準時，第二處理電路調整一第二計數值。輸出電路將第一計數值或第二計數值作為輸出計數值。

本發明另提供一種操作系統，包括一計數電路、一計時器以及一中央處理器。計數電路用以提供一輸出計數值，並包括一交換電路、一模式選擇電路、一第一處理電路、一第二處理電路以及一輸出電路。交換電路接收一第一輸入信號以及一第二輸入信號，並根據一第一選擇信號，將第一輸入信號及第二輸入信號分別作為一第一輸出信號及一第二輸出信號，或是將第二輸入信號及第一輸入信號分別作為第一輸出信號及第二輸出信號。模式選擇電路耦接交換電路，並根據一第二選擇信號，將第一輸出信號及第二輸出信號作為一第一通道信號及一第二通道信號，或是將第一輸出信號及第二輸出信號作為一第三通道信號及一第四通道信號。當第一通道信號或第二通道信號由一第一位準變化至一第二位準時，第一處理電路調整一第一計數值。當第三通道信號由第一位準變化至第二位準時，第二處理電路調整一第二計數值。輸出電路將第一計數值或第二計數值作為輸出計數值。計時器計算第一處理電路及第二處理電路的動作時間，用以提供一時間值。中央處理器根據輸出計數值及時間值，執行一特定動作。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之計數電路的示意圖。如圖所示，計數電路100包括一交換電路(swap circuit)110、一模式選擇電路120、處理電路130、140以及一輸出電路150。在本實施例中，計數電路100具有至少兩計數模式。在不同計數模式下，計數電路100利用不同的規則，對輸入信號INA及INB進行不同的計數操作，並在結束計數操作後，提供一輸出計數值OCV予一外部電路(未顯示)，如一中央處理器。外部電路根據輸出計數值OCV，進行一特定動作。在一可能實施例中，外部電路根據輸出計數值OCV，推測提供輸入信號INA及INB的裝置的運作狀態。

交換電路110接收輸入信號INA及INB，並根據一選擇信號SEL1，將輸入信號INA及INB作為輸出信號OTA及OTB，或是根據選擇信號SEL1，將輸入信號INA及INB作為輸出信號OTB及OTA。選擇信號SEL1可能由一外部裝置(未顯示)提供。

本發明並不限定交換電路110的架構。在一可能實施例中，交換電路110包括多工器111及112。多工器111接收輸入信號INA及INB，並根據選擇信號SEL1，將輸入信號INA或INB作為輸出信號OTA。多工器112接收輸入信號INA及INB，並根據選擇信號SEL1，將輸入信號INA或INB作為輸出信號OTB。在本實施例中，當多工器111將輸入信號INA作為輸出信號OTA時，多工器112將輸入信號INB作為輸出信號OTB。當多工器111將輸入信號INB作為輸出信號OTA時，多工器112將輸入信號INA作為輸出信號OTB。

模式選擇電路120耦接交換電路110，並根據一選擇信號SEL2，將輸出信號OTA及OTB分別作為通道信號CHA_0及CHB_0，或是將輸出信號OTA及OTB分別作為通道信號CHA_1及CHB_1。在本實施例中，選擇信號SEL2包括控制信號MODE_0_En及MODE_1_En。當控制信號MODE_0_En等於一特定位準(如一低位準)並且控制信號MODE_1_En不等於特定位準時，模式選擇電路120進入一第一模式。在第一模式下，模式選擇電路120將輸出信號OTA及OTB作為通道信號CHA_1及CHB_1。此時，通道信號CHA_0及CHB_0可能等於特定位準。然而，當控制信號MODE_0_En不等於特定位準並且控制信號MODE_1_En等於特定位準時，模式選擇電路120進入一第二模式。在第二模式下，模式選擇電路120將輸出信號OTA及OTB作為通道信號CHA_0及CHB_0。此時，通道信號CHA_1及CHB_1可能等於特定位準。

在其它實施例中，當控制信號MODE_0_En及MODE_1_En不等於特定位準時，模式選擇電路120進入一第三模式。在第三模式下，模式選擇電路120不但將輸出信號OTA及OTB作為通道信號CHA_0及CHB_0，更將輸出信號OTA及OTB作為通道信號CHA_1及CHB_1。

本發明並不限定模式選擇電路120的架構。在一可能實施例中，模式選擇電路120包括邏輯閘121~124。邏輯閘121接收輸出信號OTA及控制信號MODE_0_En，並產生通道信號CHA_0。邏輯閘122接收輸出信號OTB及控制信號MODE_0_En，並產生通道信號CHB_0。邏輯閘123接收輸出信號OTA及控制信號MODE_1_En，並產生通道信號CHA_1。邏輯閘124接收輸出信號OTB及控制信號MODE_1_En，並產生通道信號CHB_1。

本發明並不限定邏輯閘121~124種類。在一可能實施例中，邏輯閘121~124均為及閘(AND gate)。由於邏輯閘121~124的動作相似，故以下僅以邏輯閘121為例。當控制信號MODE_0_En等於一特定位準時，不論輸出信號OTA的位準為何(高位準或低位準)，邏輯閘121設定通道信號CHA_0等於特定位準，如一低位準。然而，當控制信號MODE_0_En不等於一特定位準時，邏輯閘121根據輸出信號OTA調整通道信號CHA_0。此時，如果輸出信號OTA為一第一位準時，邏輯閘121設定通道信號CHA_0等於第一位準。當輸出信號OTA為一第二位準時，邏輯閘121設定通道信號CHA_0等於第二位準。

處理電路130根據通道信號CHA_0及CHB_0，提供一計數值CV_0。在本實施例中，當通道信號CHA_0或CHB_0由一第一位準變化至一第二位準時，處理電路130調整計數值CV_0。在其它實施例中，當通道信號CHA_0或CHB_0由第二位準回到第一位準時，處理電路130也調整計數值CV_0。在其它實施例中，當通道信號CHA_0領先通道信號CHB_0時，處理電路130增加計數值CV_0。在此例中，當通道信號CHA_0落後通道信號CHB_0時，處理電路130減少計數值CV_0。

第2A圖為本發明之處理電路130的一動作示意圖。當通道信號CHB_0由第一位準(如一低位準)變化至第二位準(如一高位準)並且通道信號CHA_0為第二位準時，表示通道信號CHA_0領先通道信號CHB_0。因此，處理電路130增加計數值CV_0。然而，當通道信號CHA_0由第二位準變化至第一位準並且通道信號CHB_0為第一位準時，表示通道信號CHA_0落後通道信號CHB_0。因此，處理電路130減少計數值CV_0。

在一些實施例中，當通道信號CHB_0由第二位準(如高位準)回到第一位準(如低位準)並且通道信號CHA_0為第一位準時，表示通道信號CHA_0領先通道信號CHB_0。因此，處理電路130增加計數值CV_0。然而，當通道信號CHB_0由第二位準回到第一位準時，如果通道信號CHA_0為第二位準時，表示通道信號CHA_0落後通道信號CHB_0。因此，處理電路130減少計數值CV_0。

在其它實施例中，當通道信號CHA_0由第一位準變化至第二位準並且通道信號CHB_0為第二位準時，表示通道信號CHA_0落後通道信號CHB_0。因此，處理電路130減少計數值CV_0。然而，當通道信號CHA_0由第一位準變化至第二位準時，如果通道信號CHB_0為第一位準時，表示通道信號CHA_0領先通道信號CHB_0。因此，處理電路130增加計數值CV_0。

第2B圖為本發明之處理電路130的另一動作示意圖。當通道信號CHA_0由第一位準(如低位準)變化至第二位準(如高位準)時，如果通道信號CHB_0為第二位準時，處理電路130增加計數值CV_0。然而，當通道信號CHB_0由第一位準變化至第二位準時，如果通道信號CHA_0為第二位準時，處理電路130減少計數值CV_0。

在本實施例中，當通道信號CHA_0由第二位準回復至第一位準時，處理電路130不調整計數值CV_0。在此例中，當通道信號CHB_0由第二位準回復至第一位準時，處理電路130不調整計數值CV_0。在其它實施例中，當通道信號CHA_0由第二位準回復至第一位準時，如果通道信號CHB_0為第二位準時，處理電路130增加計數值CV_0。在此例中，當通道信號CHB_0由第二位準回復至第一位準時，如果通道信號CHA_0為第二位準時，處理電路130減少計數值CV_0。

本發明並不限定處理電路130的架構。在第1圖中，處理電路130包括一邊緣偵測電路131以及一計數器132。邊緣偵測電路131根據通道信號CHA_0及CHB_0的位準，致能一上數信號UP_0或是一下數信號DN_0。本發明並不限定邊緣偵測電路131的種類。在一可能實施例中，邊緣偵測電路131係為一上升/下降偵測器(rising/falling detector)。

當通道信號CHA_0由第一位準(如一低位準)變化至第二位準(如一高位準)時，如果通道信號CHB_0為第一位準，則邊緣偵測電路131致能上數信號UP_0。當通道信號CHA_0由第二位準變化至第一位準時，如果通道信號CHB_0為第二位準，則邊緣偵測電路131致能上數信號UP_0。然而，當通道信號CHA_0由第一位準變化至第二位準時，如果通道信號CHB_0為第二位準，則邊緣偵測電路131致能下數信號DN_0。當通道信號CHA_0由第二位準變化至第一位準時，如果通道信號CHB_0為第一位準，邊緣偵測電路131致能下數信號DN_0。

計數器132根據上數信號UP_0及下數信號DN_0，調整計數值CV_0。在一可能實施例中，當上數信號UP_0被致能時，計數器132增加計數值CV_0。在此例中，當下數信號DN_0被致能時，計數器132減少計數值CV_0。

處理電路140接收通道信號CHA_1及CHB_1，並提供一計數值CV_1。在一可能實施例中，當通道信號CHA_1由一第一位準(如低位準)變化至一第二位準(如高位準)時，處理電路140調整一計數值CV_1。在其它實施例中，當通道信號CHA_1由第二位準回到第一位準時，處理電路140再次調整計數值CV_1。

在本實施例中，處理電路140根據一選擇信號SEL3，操作於一第一模式、一第二模式以及一第三模式。第3A圖為本發明之處理電路140操作於第一模式的一動作示意圖。在第一模式下，當通道信號CHA_1由第一位準(如一低位準)變化至第二位準(如一高位準)時，如果通道信號CHB_1為第二位準，則處理電路140增加計數值CV_1。然而，在通道信號CHA_1由第一位準變化至第二位準時，如果通道信號CHB_1為第一位準時，處理電路140減少計數值CV_1。

在一些實施例中，當通道信號CHA_1由第二位準回到第一位準時，如果通道信號CHB_1為第二位準時，處理電路140增加計數值CV_1。在此例中，當通道信號CHA_1由第二位準回到第一位準時，如果通道信號CHB_1為第一位準時，處理電路140減少計數值CV_1。

第3B圖為本發明之處理電路140操作於第二模式的一動作示意圖。在第二模式下，當通道信號CHA_1由第一位準變化至第二位準時，處理電路140增加計數值CV_1。在第二模式下，不論通道信號CHB_1的位準為高位準或低位準，處理電路140僅根據通道信號CHA_1的位準變化，增加計數值CV_1。換句話說，在第二模式下，處理電路140忽略通道信號CHB_1。

第3C圖為本發明之處理電路140操作於第三模式的一動作示意圖。在第三模式下，當通道信號CHA_1由第一位準變化至第二位準時，處理電路140減少計數值CV_1。在此模式下，不論通道信號CHB_1的位準為何，處理電路140僅根據通道信號CHA_1的位準變化，減少計數值CV_1。換句話說，在第三模式下，處理電路140忽略通道信號CHB_1。

本發明並不限定處理電路140的架構。在一可能實施例中，處理電路140包括一邊緣偵測電路141、一多工器142以及一計數器143。邊緣偵測電路141根據通道信號CHA_1的位準，決定是否致能一觸發信號ST。舉例而言，當通道信號CHA_1由第一位準改變至第二位準時，邊緣偵測電路141致能觸發信號ST。在一些實施例中，當通道信號CHA_1由第二位準回復至第一位準時，邊緣偵測電路141再次致能觸發信號ST。

多工器142接收通道信號CHB_1、預設值L1及L0。在本實施例中，多工器142根據選擇信號SEL3，輸出通道信號CHB_1、預設值L1或L0。在一可能實施例中，預設值L1為一高位準，並且預設值L0為一低位準。

計數器143根據觸發信號ST及多工器142的輸出，調整計數值CV_1。在一可能實施例中，當觸發信號ST被致能並且多工器142輸出通道信號CHB_1時，計數器143根據通道信號CHB_1的位準，調整計數值CV_1。在此例中，如果通道信號CHB_1為第二位準時，計數器143增加計數值CV_1。如果通道信號CHB_1為第一位準時，計數器143減少計數值CV_1。在其它實施例中，當觸發信號ST被致能並且多工器142輸出預設值L1時，計數器143增加計數值CV_1。在一些實施例中，當觸發信號ST被致能並且多工器142輸出預設值L0時，計數器143減少計數值CV_1。

輸出電路150接收計數值CV_0及CV_1，並提供輸出計數值OCV。在一可能實施例中，輸出電路150具有一多工器151。多工器151根據一選擇信號SEL4，將計數值CV_0或CV_1作為輸出計數值OCV。

第4圖為本發明之計數電路的另一示意圖。計數電路400包括一交換電路410、一模式選擇電路420、處理電路430、440、450、一輸出電路460以及一接收電路470。在本實施例中，計數電路400具有三計數模式。在不同計數模式下，計數電路400根據不同的計數規則，處理外部信號QA及QB，用以提供一輸出計數值OCV。

接收電路470接收外部信號QA及QB，並根據一選擇信號SEL5，提供輸入信號INA及INB。在本實施例中，接收電路470包括反相器471、472、多工器473及474。反相器471反相外部信號QA，用以產生一第一反相信號，並輸出第一反相信號予多工器473。多工器473根據選擇信號SEL5，將外部信號QA或是第一反相信號作為輸入信號INA。反相器472反相外部信號QB，用以產生一第二反相信號，並輸出第二反相信號予多工器474。多工器474根據選擇信號SEL5，將外部信號QB或是第二反相信號作為輸入信號INB。

在一可能實施例中，當多工器473將外部信號QA作為輸入信號INA時，多工器474將外部信號QB作為輸入信號INB。在此例中，當多工器473將第一反相信號作為輸入信號INA時，多工器474將第二反相信號作為輸入信號INB。

交換電路410接收輸入信號INA及INB，並根據一選擇信號SEL1，將輸入信號INA及INB分別作為輸出信號OTA及OTB，或是將輸入信號INB及INA分別作為輸出信號OTA及OTB。由於交換電路410的特性相似於第1圖的交換電路110，故不再贅述。

模式選擇電路420耦接交換電路420，並根據一選擇信號SEL2，操作於一第一模式、一第二模式或是一第三模式。舉例而言，當控制信號MODE_0_En不為一特定位準並且控制信號MODE_1_En及MODE_2_En為一特定位準時，模式選擇電路420進入第一模式。在第一模式下，模式選擇電路420將輸出信號OTA及OTB作為通道信號CHA_0及CHB_0，並設定通道信號CHA_1及CHB_1、CHA_2及CHB_2為一特定位準。

當控制信號MODE_1_En不為一特定位準並且控制信號MODE_0_En及MODE_2_En為一特定位準時，模式選擇電路420進入第二模式。在第二模式下，模式選擇電路420將輸出信號OTA及OTB作為通道信號CHA_1及CHB_1，並設定通道信號CHA_0及CHB_0、CHA_2及CHB_2為一特定位準。

當控制信號MODE_2_En不為一特定位準並且控制信號MODE_0_En及MODE_1_En為一特定位準時，模式選擇電路420進入第三模式。在第三模式下，模式選擇電路420將輸出信號OTA及OTB作為通道信號CHA_2及CHB_2，並設定通道信號CHA_0及CHB_0、CHA_1及CHB_1為一特定位準。

在一些實施例中，當控制信號MODE_0_En~MODE_2_En不為一特定位準時，模式選擇電路420進入一第四模式。在第四模式下，模式選擇電路420將輸出信號OTA及OTB作為通道信號CHA_0及CHB_0、CHA_1及CHB_1、CHA_2及CHB_2為一特定位準。在此例中，通道信號CHA_0等於通道信號CHA_1及CHA_2，通道信號CHB_0等於通道信號CHB_1及CHB_2。

在本實施例中，模式選擇電路420包括邏輯閘421~426。由於邏輯閘421、422、425及426的特性相似於第1圖的邏輯閘121~124的特性，故不再贅述。邏輯閘423接收輸出信號OTA及控制信號MODE_2_En，並產生通道信號CHA_2。邏輯閘424接收輸出信號OTB及控制信號MODE_2_En，並產生通道信號CHB_2。當控制信號MODE_2_En不為一特定位準時，邏輯閘423及424分別根據輸出信號OTA及OTB的位準，調整通道信號CHA_2及CHB_2的位準。此時，通道信號CHA_2及CHB_2的位準相同於輸出信號OTA及OTB的位準。在本實施例中，邏輯閘423及424均為及閘。

處理電路430接收通道信號CHA_0及CHB_0，並產生計數值CV_0。由於處理電路430的特性與第1圖的處理電路130的特性相似，故不再贅述。在本實施例中，當通道信號CHA_0領先通道信號CHB_0時，處理電路430增加計數值CV_0。當通道信號CHA_0落後通道信號CHB_0時，處理電路430減少計數值CV_0。

處理電路440接收通道信號CHA_2及CHB_2，並產生計數值CV_2。在本實施例中，當通道信號CHA_2或CHB_2由第一位準(如低位準)變化至第二位準(如高位準)時，處理電路440調整計數值CV_2。舉例而言，當通道信號CHA_2由第一位準變化至第二位準時，如果通道信號CHB_2為第二位準，則處理電路440增加計數值CV_2。在此例中，當通道信號CHB_2由第一位準變化至第二位準時，如果通道信號CHA_2為第二位準時，則處理電路440減少計數值CV_2。在其它實施例中，處理電路440係根據第2B圖的控制時序而動作。

本發明並不限定處理電路440的架構。在一可能實施例中，處理電路440包括一邊緣偵測電路441以及一計數器442。邊緣偵測電路441根據通道信號CHA_2及CHB_2的位準，致能一上數信號UP_1或是一下數信號UP_2。舉例而言，當通道信號CHA_2由第一位準變化至第二位準時，如果通道信號CHB_2為第二位準，則邊緣偵測電路441致能上數信號UP_1。當通道信號CHB_2由第一位準變化至第二位準時，如果通道信號CHA_2為第二位準，邊緣偵測電路441致能下數信號DN_1。

計數器442根據上數信號UP_1及下數信號DN_1，調整計數值CV_2。在一可能實施例中，當上數信號UP_1被致能時，計數器442增加計數值CV_2。在此例中，當下數信號DN_1被致能時，計數器442減少計數值CV_2。

處理電路450接收通道信號CHA_1及CHB_1，並根據選擇信號SEL3，調整計數值CV_1。由於處理電路450的特性與第1圖的處理電路140的特性相似，故不再贅述。

輸出電路460根據選擇信號SEL4，將計數值CV_0~CV_2之一者作為輸出計數值OCV。在本實施例中，輸出電路460的特性與第1圖的輸出電路150的特性相似，故不再贅述。

第5圖為本發明之計數電路的一應用示意圖。如圖所示，操作系統500包括一外部裝置510、一計數電路520、一計時器(timer)530以及一中央處理器540。外部裝置510提供外部信號EXA及EXB。本發明並不限定外部裝置510的種類。在一可能實施例中，外部裝置510係為一馬達。

計數電路520接收外部信號EXA及EXB，並根據一選擇資料SEL，操作於不同的計數模式。在不同的計數模式下，計數電路520根據不同的計數規則，處理外部信號EXA及EXB，用以提供一輸出計數值OCV。在一可能實施例中，計數電路520的架構相同於第1圖的計數電路100。在此例中，外部信號EXA及EXB作為第1圖的輸入信號INA及INB。另外，選擇資料SEL包括選擇信號SEL1~SEL4。在另一可能實施例中，計數電路520的架構相同於第4圖的計數電路400。在此例中，外部信號EXA及EXB作為第4圖的外部信號QA及QB。另外，選擇資料SEL包括選擇信號SEL1~SEL5。

計時器530執行一計時操作，用以提供一時間值TV。以第1圖為例，計時器530用以計算處理電路130及140的動作時間，並將計算結果(即時間值TV)提供予中央處理器540。在其它實施例中，計時器530用以計算第4圖的處理電路430、440及450的動作時間，並將計算結果(即時間值TV)提供予中央處理器540。

中央處理器540根據時間值TV及輸出計數值OCV，執行一特定動作。在一可能實施例中，該特定動作係推測外部裝置510的運作狀態。舉例而言，如果外部裝置510係為一馬達，則中央處理器540可根據時間值TV及輸出計數值OCV，推測出馬達的轉速、轉向。在其它實施例中，中央處理器540執行一程式碼(未顯示)，用以產生選擇資料SEL。

由於計數電路520具有一交換電路(如第1圖的110或是第4圖的410)，故當外部裝置510誤顛倒輸出外部信號EXA及EXB，中央處理器540可透過選擇資訊SEL，命令計數電路520裡的交換電路顛倒外部信號EXA及EXB。因此，計數電路520內的處理電路(如130、140、430、440及450)可產生正確的計數值。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件，但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、400、520:計數電路 110、410:交換電路 120、420:模式選擇電路 130、140、430、440、450:處理電路 150、460:輸出電路 INA、INB:輸入信號 OCV:輸出計數值 SEL1~SEL5:選擇信號 OTA、OTB:輸出信號 111、112、142、151、473、474:多工器 CHA_0~CHA_2、CHB_0~CHB_2:通道信號 MODE_0_En~MODE_2_En:控制信號 121~124、421~426:邏輯閘 CV_0~CV_2:計數值 131、141、441:邊緣偵測電路 132、143、442:計數器 UP_0、UP_1:上數信號 DN_0、DN_1:下數信號 ST:觸發信號 L0、L1:預設值 QA、QB、EXA、EXB:外部信號 470:接收電路 471、472:反相器 500:操作系統 510:外部裝置 530:計時器 540:中央處理器 SEL:選擇資料 TV:時間值

第1圖為本發明之計數電路的示意圖。第2A圖為本發明之處理電路的一動作示意圖。第2B圖為本發明之處理電路的另一動作示意圖。第3A-3C圖為本發明之處理電路的其它動作示意圖。第4圖為本發明之計數電路的另一示意圖。第5圖為本發明之計數電路的一應用示意圖。

100:計數電路

110:交換電路

120:模式選擇電路

130、140:處理電路

150:輸出電路

INA、INB:輸入信號

OCV:輸出計數值

SEL1~SEL4:選擇信號

OTA、OTB:輸出信號

111、112、142、151:多工器

CHA_0、CHB_0、CHA_1、CHB_1:通道信號

MODE_0_En、MODE_1_En:控制信號

121~124:邏輯閘

CV_0、CV_1:計數值

131、141:邊緣偵測電路

132、計數器:計數器

UP_0:上數信號

DN_0:下數信號

ST:觸發信號

L0、L1:預設值

Claims

一種計數電路，用以提供一輸出計數值予一中央處理器，並包括：一交換電路，接收一第一輸入信號以及一第二輸入信號，並根據一第一選擇信號，將該第一輸入信號及該第二輸入信號分別作為一第一輸出信號及一第二輸出信號，或是將該第二輸入信號及該第一輸入信號分別作為該第一輸出信號及該第二輸出信號；一模式選擇電路，耦接該交換電路，並根據一第二選擇信號，將該第一輸出信號及該第二輸出信號作為一第一通道信號及一第二通道信號，或是將該第一輸出信號及該第二輸出信號作為一第三通道信號及一第四通道信號；一第一處理電路，當該第一通道信號或該第二通道信號由一第一位準變化至一第二位準時，調整一第一計數值；一第二處理電路，當該第三通道信號由該第一位準變化至該第二位準時，調整一第二計數值；以及一輸出電路，將該第一計數值或該第二計數值作為該輸出計數值；其中當該第二選擇信號符合一預設條件時，該模式選擇電路將該第一輸出信號及該第二輸出信號作為該第一通道信號及該第二通道信號，並設定該第三通道信號及該第四通道信號等於一特定位準，或是將該第一輸出信號及該第二輸出信號作為該第三通道信號及該第四通道信號。
如請求項1之計數電路，其中當該模式選擇電路將該第一輸出信號及該第二輸出信號作為該第一通道信號及該第二通道信號時，該模式選擇電路設定該第三通道信號及該第四通道信號等於一特定位準，當該模式選擇電路將該第一輸出信號及該第二輸出信號作為該第三通道信號及該第四通道信號時，該模式選擇電路設定該第一通道信號及該第二通道信號等於該特定位準。
如請求項1之計數電路，其中當該第一通道信號領先該第二通道信號時，該第一處理電路增加該第一計數值，當該第一通道信號落後該第二通道信號時，該第一處理電路減少該第一計數值。
如請求項1之計數電路，其中當該第一通道信號由該第一位準變化至該第二位準並且該第二通道信號為該第二位準時，該第一處理電路增加該第一計數值，當該第二通道信號由該第一位準變化至該第二位準並且該第一通道信號為該第一位準時，該第一處理電路減少該第一計數值。
如請求項1之計數電路，其中該第一處理電路包括：一第一邊緣偵測電路，根據該第一通道信號及該第二通道信號的位準，致能一第一上數信號或是一第一下數信號；以及一第一計數器，當該第一上數信號被致能時，增加該第一計數值，當該第一下數信號被致能時，減少該第一計數值；其中：當該第一通道信號由該第一位準變化至該第二位準並且該第二通道信號為該第一位準時，該第一邊緣偵測電路致能該第一上數信號；當該第一通道信號由該第二位準變化至該第一位準並且該第二通道信號為該第二位準時，該第一邊緣偵測電路致能該第一上數信號；當該第一通道信號由該第一位準變化至該第二位準並且該第二通道信號為該第二位準時，該第一邊緣偵測電路致能該第一下數信號；當該第一通道信號由該第二位準變化至該第一位準並且該第二通道信號為該第一位準時，該第一邊緣偵測電路致能該第一下數信號。
如請求項5之計數電路，其中該第二處理電路根據一第三選擇信號，操作於一第一模式、一第二模式或是一第三模式；在該第一模式下，當該第三通道信號由該第一位準變化至該第二位準並且該第四通道信號為該第二位準時，該第二處理電路增加該第二計數值，當該第三通道信號由該第一位準變化至該第二位準並且該第四通道信號為該第一位準時，該第二處理電路減少該第二計數值；在該第二模式下，當該第三通道信號由該第一位準變化至該第二位準時，該第二處理電路增加該第二計數值；在該第三模式下，當該第三通道信號由該第一位準變化至該第二位準時，該第二處理電路減少該第二計數值。
如請求項6之計數電路，其中該第二處理電路包括：一第二邊緣偵測電路，當該第三通道信號由該第一位準改變至該第二位準時，致能一觸發信號；以及一第一多工器，根據該第三選擇信號，輸出該第四通道信號、一第一預設值或是一第二預設值；一第二計數器，用以調整該第二計數值；其中：當該觸發信號被致能並且該第一多工器輸出該第四通道信號時，該第二計數器根據該第四通道信號的位準，調整該第二計數值；當該觸發信號被致能並且該第一多工器輸出該第一預設值時，該第二計數器增加該計數值；當該觸發信號被致能並且該第一多工器輸出該第二預設值時，該第二計數器減少該計數值。
如請求項7之計數電路，更包括：一第三處理電路，當一第五通道信號或一第六通道信號由該第一位準變化至該第二位準時，調整一第三計數值；其中，該模式選擇電路根據該第二選擇信號，將該第一輸出信號及該第二輸出信號作為該第五通道信號及該第六通道信號，該輸出電路將該第一計數值、該第二計數值或第三計數值作為該輸出計數值。
一種操作系統，包括：一計數電路，用以提供一輸出計數值，並包括：一交換電路，接收一第一輸入信號以及一第二輸入信號，並根據一第一選擇信號，將該第一輸入信號及該第二輸入信號分別作為一第一輸出信號及一第二輸出信號，或是將該第二輸入信號及該第一輸入信號分別作為該第一輸出信號及該第二輸出信號；一模式選擇電路，耦接該交換電路，並根據一第二選擇信號，將該第一輸出信號及該第二輸出信號作為一第一通道信號及一第二通道信號，或是將該第一輸出信號及該第二輸出信號作為一第三通道信號及一第四通道信號；一第一處理電路，當該第一通道信號或該第二通道信號由一第一位準變化至一第二位準時，調整一第一計數值；一第二處理電路，當該第三通道信號由該第一位準變化至該第二位準時，調整一第二計數值；以及一輸出電路，將該第一計數值或該第二計數值作為該輸出計數值；一計時器，計算該第一處理電路及該第二處理電路的動作時間，用以提供一時間值；以及一中央處理器，根據該輸出計數值及該時間值，執行一特定動作；其中當該第二選擇信號符合一預設條件時，該模式選擇電路將該第一輸出信號及該第二輸出信號作為該第一通道信號及該第二通道信號，並設定該第三通道信號及該第四通道信號等於一特定位準，或是將該第一輸出信號及該第二輸出信號作為該第三通道信號及該第四通道信號。
如請求項9之操作系統，更包括：一第一反相器，反相一第一外部信號，用以產生一第一反相信號；一第二多工器，根據一第四選擇信號，將該第一外部信號或是該第一反相信號作為該第一輸入信號；一第二反相器，反相一第二外部信號，用以產生一第二反相信號；以及一第三多工器，根據該第四選擇信號，將該第二外部信號或是該第二反相信號作為該第二輸入信號。