TWI749112B - 關於相變記憶體裝置的電力消耗計算的電路、包括該電路的相變記憶體系統以及關於相變記憶體裝置的電力消耗計算的方法 - Google Patents

關於相變記憶體裝置的電力消耗計算的電路、包括該電路的相變記憶體系統以及關於相變記憶體裝置的電力消耗計算的方法 Download PDF

Info

Publication number
TWI749112B
TWI749112B TW106141361A TW106141361A TWI749112B TW I749112 B TWI749112 B TW I749112B TW 106141361 A TW106141361 A TW 106141361A TW 106141361 A TW106141361 A TW 106141361A TW I749112 B TWI749112 B TW I749112B
Authority
TW
Taiwan
Prior art keywords
pipeline
power consumption
data
memory element
output
Prior art date
Application number
TW106141361A
Other languages
English (en)
Other versions
TW201835931A (zh
Inventor
權正賢
李聖恩
趙上球
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201835931A publication Critical patent/TW201835931A/zh
Application granted granted Critical
Publication of TWI749112B publication Critical patent/TWI749112B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G06F11/3093—Configuration details thereof, e.g. installation, enabling, spatial arrangement of the probes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Power Sources (AREA)

Abstract

一種用於計算相變記憶體(PCM)裝置的電力消耗的電路可以被提供。該電路可以包括多個流水線和算術邏輯電路。多個流水線可以被配置為對應於在由寫入命令執行的PCM裝置的寫入操作期間表示不同的電力消耗值的多個寫入時段。多個流水線可以與時脈信號同步地位移或傳輸資料。算術邏輯電路可以被配置為在多個流水線中的至少兩個流水線之間的資料傳輸發生的時間點處對電力消耗值的所有偏差執行加法運算，從而產生總電力消耗值。

Description

關於相變記憶體裝置的電力消耗計算的電路、包括該電路的相變記憶體系統以及關於相變記憶體裝置的電力消耗計算的方法
本發明主張的優先權為在2017年3月16日在韓國智慧財產權局提出的申請案，其韓國專利申請號為10-2017-0033286，在此併入其全部內容。
本公開的各種實施例總體而言可以關於一種相變記憶體，更具體地，關於與相變記憶體裝置的電力消耗的計算有關的電路、包括這些電路的相變記憶體系統，並且關於與計算相變記憶體裝置的電力消耗有關的方法。
近來，隨著諸如行動電話的可攜式系統的發展，對使用半導體材料的記憶體裝置的需求日益增加。記憶體裝置通常被分類為揮發性記憶體裝置或非揮發性記憶體裝置。具體地，由於大多數可攜式系統傾向於利用大容量的記憶體，所以即使在其電源中斷時也保留其儲存的資料的非揮發性記憶體裝 置已被廣泛用於各種可攜式系統中。鐵電隨機存取記憶體(FeRAM)裝置、磁性隨機存取記憶體(MRAM)裝置、電阻隨機存取記憶體(RRAM)裝置、相變記憶體(PCM)裝置等是用於下一代非揮發性記憶體裝置的非常有吸引力的選擇。
下一代非揮發性記憶體裝置中的PCM裝置已知為用於非揮發性記憶體裝置的可行選項，因為與其他非揮發性記憶體裝置相比，PCM裝置具有相對簡單的單元結構，並且如同屬於揮發性記憶體裝置的動態隨機存取記憶體(DRAM)裝置，呈現出較高的操作速度。PCM裝置可以利用特定材料的非晶相材料和晶相材料之間的電導率差來儲存和讀取資訊。為了執行用於將資料儲存至PCM裝置的單元中的寫入操作，可能需要在比一定時間更長的時段內將比一定量更大的電流強制施加至具有可相變材料的單元中，以改變相變材料的相位。因此，當執行寫入操作時，PCM裝置的電力消耗可以比其他下一代非揮發性記憶體裝置的電力消耗更高。
根據一個實施例，可以提供一種用於計算相變記憶體(PCM)裝置的電力消耗的電路。該電路可以包括多個流水線和算術邏輯電路。多個流水線可以被配置為對應於在由寫入命令執行的PCM裝置的寫入操作期間表示出不同的電力消耗值的多個寫入時段。多個流水線可以與時脈信號同步地位移或傳輸資料。算術邏輯電路可以被配置為在多個流水線中的至少兩個流水線之間發生資料傳輸的時間點處對所有的電力消耗值的偏差執行加法運算，從而產生總電力消耗值。
根據一個實施例，可以提供相變記憶體(PCM)系統。PCM可以包括PCM裝置和記憶體控制器。PCM裝置可以被配置為在透過寫入命令執行寫入操作時，在表示不同的電力消耗值的多個寫入時段期間將資料儲存在其中。記憶體控制器可以被配置為根據記憶體控制器所接收的請求來控制PCM裝置的寫入操作。記憶體控制器可以包括多個流水線和算術邏輯電路。多個流水線可以被配置為對應於多個寫入時段，以與時脈信號同步地位移或傳輸資料。算術邏輯電路可以被配置為在多個流水線中的至少兩個流水線之間的資料傳輸發生的時間點處對所有的電力消耗值的偏差執行加法運算，從而產生總電力消耗值。
根據一個實施例，可以提供一種計算相變記憶體(PCM)裝置的電力消耗的方法。該方法可以包括在PCM裝置的寫入操作期間設置根據電力消耗值區分的多個寫入時段。該方法可以包括提供分別與多個寫入時段相對應的多個流水線。該方法可以包括與時脈信號同步地在多個流水線中或在多個流水線之間位移或傳輸資料。可以在多個流水線中的至少兩個流水線之間發生資料傳輸的時間點處對所有的電力消耗值的偏差執行加法運算，從而計算總電力消耗值。
根據一個實施例，可以提供一種電力消耗計算邏輯電路。該電路可以包括包含多個流水線的流水線部分，該流水線被配置為對應於在由寫入命令執行的寫入操作期間表示不同的電力消耗值的多個寫入時段，並且被配置為與時脈信號同步地位移或傳輸資料。該電路可以包括算術邏輯電路，該算術邏輯電路被配置為透過在多個流水線中的至少兩個流水線之間的資料傳輸發生的時間點處對所有電力消耗值的偏差執行加法運算來產生總電力消耗值。
10:相變記憶體單元
11:合金電阻器
12:選擇電晶體
20:相變記憶體單元
21:合金電阻器
22:選擇電晶體
100:相變記憶體系統
110:相變記憶體裝置
111:第一儲存列
112:第二儲存列
113:第三儲存列
114:第四儲存列
120:記憶體控制器
200:控制邏輯電路
300:資料緩衝器
400:電力消耗計算邏輯電路
410:流水線部分
411:第一流水線
412:第二流水線
413:第三流水線
414:第四流水線
420:算術邏輯電路
421:第一多工器
422:第二多工器
423:第三多工器
424:第一全加器
425:第二全加器
426:第三全加器
427:暫存器
510~570:步驟
BANK1~BANK8:第一記憶庫至第八記憶庫
BL:位元線
CMD:命令
COMMAND/ADDRESS BUS:命令/位址匯流排
COMMAND/CLOCK SIGNAL:命令/時脈信號
DATA BUS:資料匯流排
EN1:第一致能信號
EN2:第二致能信號
EN3:第三致能信號
HOST BUS:主機匯流排
HOST:主機
INTERNAL BUS:內部匯流排
PWRtotal:當前總電力消耗值
RANK:儲存列
t0~t19:時脈脈衝
W1:第一資料
W2:第二資料
WL:字元線
WP1:第一寫入時段
WP2:第二寫入時段
WP3:第三寫入時段
WR:寫入命令
圖1示出了相變記憶體(PCM)裝置的單元的兩個不同等效電路的圖。
圖2是示出了根據本公開的實施例的PCM系統的方塊圖。
圖3是示出用於計算包括在圖2的PCM系統中的記憶體控制器的電力消耗的算數邏輯單位的邏輯電路圖。
圖4是示出用於實現圖3中所示的算數邏輯單位的流水線的PCM單元的寫入操作中的電力消耗的變化的曲線圖。
圖5是示出根據本公開的實施例的計算具有多個記憶庫的PCM系統中的電力消耗的方法的流程圖。
圖6是示出根據本公開的實施例的在具有多個記憶庫的PCM系統中計算電力消耗的方法的時序圖。
圖7至圖21是示出在圖6中所示的每個時脈週期中計算電力消耗的算術邏輯操作的邏輯電路圖。
在以下對實施例的描述中，將理解的是，術語“第一”和“第二”旨在標識元件，但不用於僅限定元件本身或者意指特定的序列。另外，當一個元件關於位於另一元件的“上”、“之上”、“上方”、“之下”或“下面”時，意圖表示相對位置關係，但不用於限制該元件直接地接觸另一個元件，或者在其之間存在至少一個中間元件的情況。因此，本文中使用的諸如“上”、“之上”、“上方”、“之下”、“下方”、“下面”等僅用於描述特定實施例的目的，並非旨在限制本發明的範圍。此外，當一個元件關於“連 接”或“耦接”至另一元件時，該元件可以電或機械地連接至或直接地耦接至另一元件，或者可以透過替換另一元件而形成連接關係或耦接關係。
各種實施例可以關於計算相變記憶體的電力消耗的電路，包括這些電路的相變記憶體系統以及計算相變記憶體的電力消耗的方法。
圖1示出了相變記憶體(PCM)裝置的單元的兩個不同等效電路的圖。參見圖1，PCM單元可以配置為包括相變材料。相變材料可以是其電阻根據溫度而變化的硫族化合物材料。也就是說，相變材料可以根據溫度而具有晶態或非晶態，以呈現出開關特性。例如，硫族化合物材料可以是鍺(Ge)、銻(Sb)和碲(Te)(下文中稱為GST材料)的合金材料。如果GST材料被加熱至高於其熔點的溫度並快速冷卻，則GST材料可以具有非晶態。相反，如果具有非晶態的GST材料被加熱到結晶溫度和其熔點之間的溫度並逐漸冷卻，則具有非晶態的GST材料可以被轉變成具有晶態。GST材料可以透過將電流強制施加至GST材料來加熱。GST材料的相可以在短時間內(例如，在大約五納秒內)改變。
參見圖1，PCM單元10可以被配置為包括串聯耦接在位元線BL和接地電壓端子之間的具有晶態的合金電阻器11和選擇電晶體12。如果合金電阻器11具有晶態，則合金電阻器11的電阻率可以相對較低以對應於邏輯“高”位準或邏輯“1”位準。如果字元線電壓被施加至與選擇電晶體12的閘極連接的字元線WL以導通選擇電晶體12，則由於具有晶態的合金電阻器11具有相對低的電阻率，所以相對大的電流可以經由選擇電晶體12和合金電阻器11從位元線BL流向接地電壓端子。在這種情況下，被預充電的位元線BL的電壓位準可以被下拉至接地電壓。如果大電流流經合金電阻器11，則合金電阻器11的相位可 以改變。例如，如果大電流流經合金電阻器11以產生熱量，則合金電阻器11的溫度可以達到合金電阻器11的熔點，並且合金電阻器11會熔化成液態(即，流體狀態)。如果具有流體狀態的合金電阻器11被快速冷卻，則合金電阻器11可以被固化以具有非晶態，因為沒有足夠的時間來重新排列合金電阻器11的原子。
再次參見圖1，另一個PCM單元20可以被配置為包括串聯耦接在位元線BL和地電壓端子之間的具有非晶態的合金電阻器21和選擇電晶體22。如果合金電阻器21具有非晶態，則合金電阻器21的電阻率可以相對較高，以對應於邏輯“低”位準或邏輯“0”位準。如果字元線電壓被施加至與選擇電晶體22的閘極連接的字元線WL以導通選擇電晶體22，則相對小的電流可以經由選擇電晶體22和合金電阻器21從位元線BL流向接地電壓端子，因為具有非晶態的合金電阻器21具有較高的電阻率。在這種情況下，位元線BL可以保持預充電狀態。如果在相對長的時段期間小電流流經具有非晶態的合金電阻器21，則由於流經合金電阻器21的小電流不足以熔化合金電阻器21，所以合金電阻器21可以被加熱以達到結晶溫度但達不到熔點。因此，合金電阻器11可以逐漸地轉變，以具有晶態。
如上所述，為了執行用於將具有邏輯“高(1)”位準的合金電阻器11轉換為具有邏輯“低(0)”位準的電阻器11，必須在相對短的時段內向PCM單元中供應相對較大的電流。相反，為了執行用於將具有邏輯“低(0)”位準的合金電阻器21轉換為具有邏輯“高(1)”位準的合金電阻器21，必須在相對長的時段內向PCM單元供應相對較小的電流。因此，在用於將PCM單元的邏輯“高(1)”位準改變為邏輯“低(0)”位準的寫入操作期間 所消耗的電力可能不同於在用於將邏輯“低(0)”位準改變為邏輯“高(1)”位準的寫入操作期間所消耗的電力。在讀取操作期間流經PCM單元10或20的單元電流可以小於在寫入操作期間流經PCM單元10或20的單元電流。因此，在讀取操作期間消耗的電力可以不同於在寫入操作期間消耗的電力。
圖2是示出根據本公開的實施例的PCM系統100的方塊圖。參見圖2，PCM系統100可以被配置為包括PCM裝置110和記憶體控制器120。PCM裝置110可以包括多個儲存列RANK，例如，第一儲存列111至第四儲存列114。第一儲存列111至第四儲存列114中的每一個可以包括多個記憶庫，例如，第一記憶庫BANK1至第八記憶庫BANK8。第一記憶庫BANK1至第八記憶庫BANK8中的每一個可以具有以矩陣形式排列的多個PCM單元，並且每個PCM單元可以對應於參照圖1描述的PCM單元10或20。
記憶體控制器120可以經由主機匯流排HOST BUS耦接至主機HOST。記憶體控制器120可以透過資料匯流排DATA BUS以及命令和位址(命令/位址)匯流排耦接至PCM裝置110。記憶體控制器120可以包括：控制邏輯電路200、資料緩衝器300和電力消耗計算邏輯電路400。控制邏輯電路200可以接收透過主機匯流排HOST BUS傳輸的命令，並且可以執行與命令相對應的操作。另外，控制邏輯電路200可以經由資料匯流排DATA BUS和命令/位址匯流排COMMAND/ADDRESS BUS與PCM裝置110通信。資料緩衝器300可以儲存要經由主機匯流排HOST BUS或資料匯流排DATA BUS傳輸至主機HOST或PCM裝置110的資料。電力消耗計算邏輯電路400可以在執行寫入操作或讀取操作的情況下，每當輸入時脈信號的每個時脈脈衝時，計算由PCM裝置110消耗的總電功率。電力消耗計算邏輯電路400可以經由內部匯流排INTERNAL BUS 接收來自控制邏輯電路200的時脈信號CLOCK SIGNAL和命令COMMAND，並且可以計算PCM裝置110消耗的總電功率並將其輸出至控制邏輯電路200。
圖3是圖示包括在圖2的PCM系統100中的電力消耗計算邏輯電路400的示例的邏輯電路圖，圖4是示出用於實現圖3中所示的電力消耗計算邏輯電路400的流水線的PCM單元的寫入操作的電力消耗的變化的曲線圖。參見圖3，電力消耗計算邏輯電路400可以被配置為包括流水線部分410和算術邏輯電路420。流水線部分410可以具有多個流水線，例如，第一流水線411至第四流水線414。算術邏輯電路420可以具有多個多工器(例如，第一至第三多工器421、422和423)、包括多個全加器(例如，第一至第三全加器424、425和426)的全加器部分、以及暫存器427。包括第一流水線411至第四流水線414的流水線部分410可以根據PCM裝置110中所包括的PCM單元的寫入操作所消耗的電力的變化來適當地設計。為了適當地設計流水線部分410，可能需要預先測量由PCM單元的寫入操作所消耗的電功率的變化，並且將寫入操作所消耗的電功率的變化量化為時間的函數。
在PCM單元的寫入操作期間消耗的電力的變化的示例在圖4中示出。在圖4中，橫軸表示以時脈為單位的時間，縱軸表示任意單位的電力消耗。在寫入操作期間，電力消耗可以與流經PCM單元的電流量成比例。如圖4所示，下面將結合需要十二個時脈週期(即，第一時脈週期至第十二時脈週期)來執行寫入操作的情況，描述由單個寫入命令執行的寫入操作。另外，將結合如下情況來描述圖4中所示的寫入操作：在包括第一至第四時脈週期的第一寫入時段WP1期間消耗對應於“4”的電力，在包括第五至第八時脈週期的第二寫入時段WP2期間消耗對應於“1”的電力，在包括第九至第十二時脈週期的 第三寫入時段WP3期間不消耗電力。根據PCM單元的設計，執行寫入操作所需的時脈週期的數量和每個時脈週期期間消耗的電力可以不同。然而，本實施例可以同樣適用於所有情況。由單個寫入命令執行的PCM單元的寫入操作可以在包括第一至第三寫入時段WP1、WP2和WP3的寫入時段期間執行，並且在第一至第三寫入時段WP1、WP2和WP3期間消耗的電力可以彼此不同。
在構成第一寫入時段WP1的第一至第四時脈週期中的每個時脈週期期間，可以消耗對應於值“4”的電力。即使在第一寫入時段WP1期間消耗的電力根據第一至第四時脈週期而不均勻，但是在第一寫入時段WP1期間消耗的電力的偏差可以小到可忽略不計。在構成第二寫入時段WP2的第五時脈週期至第八時脈週期中的每一個時脈週期期間，可以消耗對應於值“1”的電力。即使在第二寫入時段WP2期間消耗的電力根據第五至第八時脈週期而不均勻，在第二寫入時段WP2期間消耗的電力的偏差也可以小到可忽略不計。當時間從第一寫入時段WP1改變為第二寫入時段WP2時，電力可以從“4”的量降低至“1”的量。在這種情況下，電力的偏差可以是負3(-3)。當時間從第二寫入時段WP2改變為第三寫入時段WP3時，電力可以從“1”的量降低至“0”的量。在這種情況下，電力的偏差可以是負1(-1)。
再次參見圖3，流水線部分410可以包括第一流水線411至第四流水線414。在一個實施例中，可以使用位移暫存器來實現第一流水線411至第四流水線414中的每一個。第一流水線411至第四流水線414可以串聯連接以具有鏈形式。也就是說，資料可以依次經由第一流水線411至第四流水線414來傳輸。第一流水線411可以被配置為包括與寫入命令的輸入時段相對應的單個記憶元件。第二流水線412可以被配置為包括與包括在第一寫入時段WP1中的時 脈週期的數量相對應的四個記憶元件，並且第三流水線413可以被配置為包括與包括在第二寫入時段WP2中的時脈週期的數量相對應的四個記憶元件。第四流水線414應該被配置為包括與包括在第三寫入時段WP3中的時脈週期數量相對應的多個記憶元件(例如，四個記憶元件)。然而，由於在第三寫入時段WP3期間不消耗電力，所以第四流水線414可以被配置為包括單個記憶元件。
第二流水線412和第三流水線413中的每一個都具有四個記憶元件，可以與時脈信號同步地傳輸資料。類似地，流水線411~414之間的資料傳輸也可以與時脈信號同步地執行。如果寫入命令被輸入至電力消耗計算邏輯電路400，則特定資料可以被儲存至第一流水線411的記憶元件中。特定資料可以是任意設定的二進位邏輯信號。在一個實施例中，特定資料可以對應於具有邏輯“高”位準的信號。寫入命令可以與時脈信號的第一時脈脈衝同步地輸入至電力消耗計算邏輯電路400，以執行寫入操作。寫入操作實際上可以從時脈信號的第二時脈脈衝被輸入的時間點開始執行，並且儲存在第一流水線411中的資料可以與時脈信號的第二時脈脈衝同步地傳輸至第二流水線412的第一記憶元件。在這個時間點處，電力消耗可以從“0”的量增加至“4”的量。因此，電力的偏差可以是正4(+4)。儲存在第二流水線412的第一記憶元件中的資料可以與時脈信號的第三時脈脈衝同步地位移至第二流水線412的第二記憶元件。儲存在第二流水線412的第二記憶元件中的資料可以與時脈信號的第四時脈脈衝同步地位移至第二流水線412的第三記憶元件。儲存在第二流水線412的第三記憶元件中的資料可以與時脈信號的第五時脈脈衝同步地位移至第二流水線412的第四記憶元件。結果，在第一寫入時段WP1期間的寫入操作可以終止。
第二寫入時段WP2可以從時脈信號的第六時脈脈衝被輸入的時間點開始，並且儲存在第二流水線412的第四記憶元件中的資料可以與時脈信號的第六時脈脈衝同步地傳輸至第三流水線413的第一記憶元件。在這個時間點，電力消耗可以從“4”的量減少到“1”的量。因此，電力的偏差可以是負3(-3)。儲存在第三流水線413的第一記憶元件中的資料可以與時脈信號的第七時脈脈衝同步地位移至第三流水線413的第二記憶元件。儲存在第三流水線413的第二記憶元件中的資料可以與時脈信號的第八時脈脈衝同步地位移至第三流水線413的第三記憶元件。儲存在第三流水線413的第三記憶元件中的資料可以與時脈信號的第九時脈脈衝同步地位移至第三流水線413的第四記憶元件。結果，第二寫入時段WP1期間的寫入操作可以終止。
第三寫入時段WP3可以從時脈信號的第十時脈脈衝被輸入的時間點開始，並且儲存在第三流水線413的第四記憶元件中的資料可以與時脈信號的第十時脈脈衝同步地傳輸至第四流水線414的記憶元件。在這個時間點處，電力消耗可以從“1”的量減少到“0”的量。因此，電力的偏差可以是負-1(-1)。儘管PCM單元的寫入操作被執行，直到輸入時脈信號的第十三時脈脈衝為止，但是在時脈信號的第十時脈脈衝之後執行的寫入操作不會影響電力消耗的計算，因為在時脈信號的第十個時脈脈衝之後不消耗電力。也就是說，在時脈信號的第十個時脈脈衝之後的寫入操作期間不消耗電力。
第一流水線411、第二流水線412和第三流水線413可以分別產生第一致能信號EN1、第二致能信號EN2和第三致能信號EN3。由第一流水線411產生的第一致能信號EN1可以在輸入第二時脈脈衝之前保持第一位準(例如，邏輯“低”位準)，並且第一致能信號EN1的第一位準可以在儲存在第一流水 線411中的資料與第二時脈脈衝同步地傳輸至第二流水線412的第一記憶元件的時間點處改變為第二位準(例如，邏輯“高”位準)。也就是說，第一致能信號EN1的第一位準可以在電力消耗的偏差為正4(+4)的時間點處改變為第二位準。由第二流水線412產生的第二致能信號EN2可以在第六時脈脈衝被輸入之前保持邏輯“低”位準，並且第二致能信號EN2的邏輯“低”位準可以在儲存在第二流水線412的第四記憶元件中的資料與第六時脈脈衝同步地被傳輸至第三流水線413的第一記憶元件處，改變為邏輯“高”位準。也就是說，第二致能信號EN2的位準可以在電力消耗的偏差為負3(-3)的時間點，從邏輯“低”位準改變為邏輯“高”位準。由第三流水線413產生的第三致能信號EN3可以在輸入第十時脈脈衝之前保持邏輯“低”位準，並且第三致能信號EN3的邏輯“低”位準可以在儲存在第三流水線413的第四記憶元件中的資料與第十時脈脈衝同步地傳輸至第四流水線414的記憶元件的時間點處，改變為邏輯“高”位準。也就是說，第三致能信號EN3的位準可以在電力消耗的偏差為負1(-1)的時間點處從邏輯“低”位準改變為邏輯“高”位準。
算術邏輯電路420可以包括第一多工器421、第二多工器422和第三多工器423。第一多工器421可以具有第一資料輸入端子、第二資料輸入端子、第一致能信號輸入端子和輸出端子。與值“0”相對應的資料可以經由第一資料輸入端輸入至第一多工器421，並且與在儲存在第一流水線411中的資料被傳輸至第二流水線412的時間點處的電力消耗的偏差(即，“+4”)相對應的資料可以經由第二資料輸入端子輸入至第一多工器421。另外，從第一流水線411輸出的第一致能信號EN1可以經由第一致能信號輸入端子輸入至第一多工器421。如果第一致能信號EN1具有邏輯“低”位準，則第一多工器421可以經由 第一多工器421的輸出端子輸出與施加至第一資料輸入端子的值“0”相對應的資料。如果第二致能信號EN2具有邏輯“高”位準，則第一多工器421可以經由第一多工器421的輸出端子輸出與施加至第二資料輸入端子的值“+4”相對應的資料。結果，如果儲存在第一流水線411中的資料被傳輸至第二流水線412，則第一多工器421可以輸出與值“+4”相對應的資料，否則第一多工器421可以輸出與值“0”相對應的資料。
第二多工器422可以具有第一資料輸入端子、第二資料輸入端子、第二致能信號輸入端子和輸出端子。與值“0”相對應的資料可以經由第一資料輸入端輸入至第二多工器422，並且與在第二流水線412中儲存的資料被傳輸至第三流水線413的時間點處的電力消耗的偏差(即，“-3”)相對應的資料可以經由第二資料輸入端子輸入至第二多工器422。另外，從第二流水線412輸出的第二致能信號EN2可以經由第二致能信號輸入端輸入至第二多工器422。如果第二致能信號EN2具有邏輯“低”位準，則第二多工器422可以經由第二多工器422的輸出端子輸出與施加至第一資料輸入端的值“0”相對應的資料。如果第二致能信號EN2具有邏輯“高”位準，則第二多工器422可以經由第二多工器422的輸出端子輸出與施加至第二資料輸入端的值“-3”相對應的資料。結果，如果儲存在第二流水線412中的資料被傳輸至第三流水線413，則第二多工器422可以輸出與值“-3”相對應的資料，否則第二多工器422可以輸出與值“0”相對應的資料。
第三多工器423可以具有第一資料輸入端子、第二資料輸入端子、第三致能信號輸入端子和輸出端子。與值“0”相對應的資料可以經由第一資料輸入端輸入至第三多工器423，並且與在儲存在第三流水線413中的資料被 傳輸至第四流水線414的時間點處的電力消耗的偏差(即，“-1”)相對應的資料可以經由第二資料輸入端子輸入至第三多工器423。另外，從第三流水線413輸出的第三致能信號EN3可以經由第三致能信號輸入端輸入至第三多工器423。如果第三致能信號EN3具有邏輯“低”位準，則第三多工器423可以經由第三多工器423的輸出端子輸出與施加至第一資料輸入端子的值“0”相對應的資料。如果第三致能信號EN3具有邏輯“高”位準，則第三多工器423可以經由第三多工器423的輸出端子輸出與施加至第二資料輸入端子值“-1”相對應的資料。結果，如果儲存在第三流水線413中的資料被傳輸至第四流水線414，則第三多工器423可以輸出與值“-1”相對應的資料，否則第三多工器423可以輸出與值“0”相對應的資料。
算術邏輯電路420還可以包括分級設置的第一全加器424、第二全加器425和第三全加器426。也就是說，第一全加器424和第二全加器425可以設置在第一級，而第三全加器426可以設置在第二級。設置在第一級的第一全加器424可以接收第一多工器421的輸出資料和第二多工器422的輸出資料。設置在第一級的第一全加器424可以對第一多工器421的輸出資料和第二多工器422的輸出資料執行加法運算，以輸出加法運算的結果。設置在第一級的第二全加器425可以接收第三多工器423的輸出資料和暫存器427的輸出資料。設置在第一級的第二全加器425可以對第三多工器423的輸出資料和暫存器427的輸出資料執行加法運算，以輸出加法運算的結果。第三全加器426可以接收第一全加器424的輸出資料和第二全加器425的輸出資料，並且可以對第一全加器424的輸出資料和第二全加器425的輸出資料執行加法運算，以輸出加法運算的結果。第三全加器426的輸出資料可以表示當前總電力消耗值PWRtotal。當前 總電力消耗值PWRtotal可以被儲存在暫存器427中，並且儲存在暫存器427中的當前總電力消耗值PWRtotal可以與時脈信號的下一個時脈脈衝同步地輸入至第二全加器425。從第三全加器426輸出的當前總電力消耗值PWRtotal可以對應於在時脈信號的下一個時脈脈衝被創建的時間點處的先前的總電力消耗值。當前總電力消耗值PWRtotal可以在時脈信號的下一個時脈脈衝被創建的時間點處經由暫存器427回饋給第二全加器425。因此，在時脈信號的下一個時脈脈衝被創建的時間點處，可以計算總的電力消耗值，以包括與先前的總電力消耗值相對應的當前總電力消耗值PWRtotal。
圖5是示出根據本公開的實施例的在具有多個記憶庫的PCM系統中計算電力消耗的方法的流程圖。參見圖5，如果寫入命令WR被輸入至記憶體控制器(參見步驟510)，則資料可以被輸入至流水線部分的第一流水線(參見步驟520)。該資料可以與時脈信號的時脈脈衝同步地在流水線部分中位移和傳輸(參見步驟530)。在這種情況下，流水線部分可以區分出包括在流水線部分中的流水線之間是否發生資料轉換(參見步驟540)。如果在流水線之間發生資料傳輸而產生電力消耗的偏差，則電力消耗的偏差可以被添加到先前的總電力消耗值，以計算當前總電力消耗值(參見步驟550)。相反，如果流水線之間不發生資料傳輸而不產生電力消耗的偏差，則可以將先前的總電力消耗值設置為當前總電力消耗值(參見步驟560)。隨後，可以將在步驟550或560中計算或設置的當前總電力消耗值儲存在暫存器中，並且可以將儲存在暫存器中的當前總電力消耗值在當前總電力消耗值的下一個計算步驟中用作先前總電力消耗值(參見步驟570)。
圖6是示出根據本公開的實施例的在具有多個記憶庫的PCM系統中計算電力消耗的方法的時序圖。圖7至圖21是示出在用於計算圖6中所示的每個時脈週期中，計算電力消耗的算術邏輯操作的邏輯電路圖。參見圖6至圖21，具有某一週期時間的時脈信號CLK可以被供應至PCM系統，並且可以與時脈信號CLK的上升沿同步地提供命令CMD。如果包括在第一儲存列111中的第一記憶庫BANK1的寫入命令WR與時脈信號CLK的第一時脈脈衝t1同步地提供，則第一資料W1可以被輸入至第一流水線411。由於在寫入操作之前沒有發生寫入操作的電力消耗，所以在第一資料W1被輸入至第一流水線411的時間點處，電力消耗值可以為零。例如，如圖7所示，分別從第一流水線至第三流水線411、412和413輸出的第一致能信號至第三致能信號EN1、EN2和EN3中的所有信號在第一資料W1被輸入至第一流水線411的時間點處可以具有邏輯“低”位準。因此，第一多工器至第三多工器421、422和423中的全部都可以輸出與值“0”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝被創建的時間點處具有與值“0”相對應的位準，所以儲存在暫存器427中的資料“0”可以被輸入至第二全加器425。第一全加器424和第二全加器425都可以輸出資料“0”。因此，第三全加器426也可以輸出資料“0”。也就是說，在輸入時脈信號CLK的第一時脈脈衝t1被輸入的時間點處，當前總電力消耗值PWRtotal可以為“0”，以接收用於第一儲存列111的第一記憶庫BANK1的寫入命令WR。
用於將資料儲存至第一儲存列111的第一記憶庫BANK1中的寫入操作可以與時脈信號CLK的第二時脈脈衝t2同步地執行，並且儲存在第一流水線411中的第一資料W1可以被傳輸至第二流水線412的第一記憶元件。隨著 寫入操作開始，電力消耗值可以增加至“4”，電力消耗值的偏差可以在時脈信號CLK的第二時脈脈衝t2的時間點被創建的時間點處具有值“+4”。因此，在時脈信號CLK的第二時脈脈衝t2被創建的時間點處，總電力消耗值PWRtotal可以是“4”。例如，在第二時脈脈衝t2被創建的時間點處，儲存在第一流水線411中的第一資料W1可以被傳輸至第二流水線412的第一記憶元件，如圖8所示。因此，第一流水線411可以輸出具有邏輯“高”位準的第一致能信號EN1。在這種情況下，從第二流水線412和第三流水線413輸出的第二致能信號EN2和第三致能信號EN3都可以保持邏輯“低”位準。因此，第一多工器421可以輸出與值“+4”相對應的資料，並且第二多工器422和第三多工器423兩者都可以輸出與值“0”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第一時脈脈衝t1)被創建的時間點具有值“0”，所以儲存在暫存器427中的資料“0”可以被輸入至第二全加器425。第一全加器424可以輸出資料“+4”，而第二全加器425可以輸出資料“0”。因此，第三全加器426可以輸出資料“+4”。也就是說，總電力消耗值PWRtotal在時脈信號CLK的第二時脈脈衝t2被輸入的時間點處可以具有值“4”，以開始將資料儲存至第一儲存列111的第一記憶庫BANK1中的寫入操作。
如果包括在第一儲存列111中的第二記憶庫BANK2的寫入命令WR與時脈信號CLK的第三時脈脈衝t3同步輸入，則可以將第二資料W2輸入至第一流水線411。在這種情況下，由於也執行第一記憶庫BANK1的寫入操作，所以儲存在第二流水線412的第一記憶元件中的第一資料W1可以被移位至第二流水線412的第二記憶元件中。參見圖9，由於在時脈信號CLK的第三時脈脈衝t3被創建的時間點處，第一流水線411至第四流水線414之間不發生資料傳輸， 所以第一致能信號至第三致能信號EN1、EN2和EN3全部都可以具有邏輯“低”位準。因此，第一多工器到第三多工器421、422和423全部都可以輸出與值“0”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第二時脈脈衝t2)被創建的時間點處具有值“+4”，所以儲存在暫存器427中的資料“+4”可以被輸入至第二全加器425。第一全加器424可以輸出資料“0”，而第二全加器425可以輸出資料“+4”。因此，第三全加器426可以輸出資料“+4”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第三時脈脈衝t3被輸入的時間點處保持值“4”，以執行用於將資料儲存至第一記憶庫BANK1中的寫入操作並且接收用於第一儲存列111的第二記憶庫BANK2的寫入命令WR。
用於將資料儲存至第一儲存列111的第二記憶庫BANK2中的寫入操作可以與時脈信號CLK的第四時脈脈衝t4同步地執行，並且儲存在第一流水線411中的第二資料W2可以被傳輸至第二流水線412的第一記憶元件。隨著第一儲存列111的第二記憶庫BANK2的寫入操作開始，第二儲存列BANK2的電力消耗值可以增加至“4”。因此，由於第二記憶庫BANK2的寫入操作，所以在第三時脈脈衝t3和第四時脈脈衝t4被創建的時間點處的電力消耗值的偏差可以具有值“+4”。同時，第一記憶庫BANK1的電力消耗可以保持值“4”。因此，在時脈信號CLK的第四時脈脈衝t4被創建的時間點處，總電力消耗值PWRtotal可以是“8”。例如，在第四時脈脈衝t4被創建的時間點處，儲存在第一流水線411中的第二資料W2可以被傳輸至第二流水線412的第一記憶元件，如圖10所示。因此，第一流水線411可以輸出具有邏輯“高”位準的第一致能信號EN1。在這種情況下，從第二流水線412和第三流水線413輸出的第二致能信號EN2和 第三致能信號EN3都可以保持邏輯“低”位準。因此，第一多工器421可以輸出與值“+4”相對應的資料，並且第二多工器422和第三多工器423兩者都可以輸出與值“0”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第三時脈脈衝t3)被創建的時間點處具有值“+4”，因此儲存在暫存器427中的資料“4”可以被輸入至第二全加器425。第一全加器424可以輸出資料“+4”，而第二全加器425可以輸出資料“+4”。因此，第三全加器426可以輸出資料“+8”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第四時脈脈衝t4被輸入的時間點處具有值“8”，以保持用於將資料儲存至第一儲存列111的第一記憶庫BANK1中的寫入操作並且開始對第一儲存列111的第二記憶庫BANK2的寫入操作。
如果包括在第一儲存列111中的第三記憶庫BANK3的寫入命令WR與時脈信號CLK的第五時脈脈衝t5同步輸入，則可以將第三資料W3輸入至第一流水線411。在這種情況下，由於第一記憶庫BANK1和第二記憶庫BANK2的寫入操作仍然被執行，所以儲存在第二流水線412的第三記憶元件中的第一資料W1可以被移位至第二流水線412的第四記憶元件中，並且儲存在第二流水線412的第三記憶元件中的第二資料W2可以被移位至第二流水線412的第二記憶元件中。參見圖11，由於在時脈信號CLK的第五時脈脈衝t5被創建的時間點處，在第一流水線411至第四流水線414之間不發生資料傳輸，所以第一致能信號至第三致能信號EN1、EN2和EN3全部可以具有邏輯“低”位準。因此，第一多工器至第三多工器421、422和423全部都可以輸出與值“0”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第四時脈脈衝t4)被創建的時間段處具有值“+8”，所以儲存在暫存器427中的資 料“+8”可以被輸入至第二全加器425。第一全加器424可以輸出資料“0”，而第二全加器425可以輸出資料“+8”。因此，第三全加器426可以輸出資料“+8”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第五時脈脈衝t5被輸入的時間點處保持為值“8”，以執行用於將資料儲存至第一儲存列111的第二記憶庫BANK2中的寫入操作，並且接收用於第一儲存列111的第三記憶庫BANK3的寫入命令WR。
用於將資料儲存至第一儲存列111的第三記憶庫BANK3中的寫入操作可以與時脈信號CLK的第六時脈脈衝t6同步地執行，並且儲存在第一流水線411中的第三資料W3可以被傳輸至第二流水線412的第一記憶元件。隨著第一儲存列111的第三記憶庫BANK3的寫入操作開始，第三記憶庫BANK3的電力消耗值可以增加至“4”。因此，由於第三記憶庫BANK3的寫入操作，所以在第五時脈脈衝t5和第六時脈脈衝t6被創建的時間點處的電力消耗值之間的偏差可以具有值“+4”。同時，第二記憶庫BANK2的電力消耗值可以保持值“4”。相反地，在執行第一記憶庫BANK1的寫入操作時，儲存在第二流水線412的第四記憶元件中的第一資料W1可以被傳輸至第三流水線413的第一記憶元件。在該時間點處，由第一記憶庫BANK1的寫入操作所消耗的電力可被減小為具有值“1”，並且電力消耗的偏差可以為負3(-3)。因此，在時脈信號CLK的第六時脈脈衝t6被創建的時間點處，總電力消耗值PWRtotal可以是“9”。
例如，在第六時脈脈衝t6被創建的時間點處，儲存在第一流水線411中的第三資料W3可以被傳輸至第二流水線412，並且儲存在第二流水線412中的第一資料W1可以被傳輸至第三流水線413，如圖12所示。因此，第一致能信號EN1和第二致能信號EN2兩者都可以具有邏輯“高”位準，並且第三 致能信號EN3可以保持邏輯“低”位準。因此，第一多工器421可以輸出與值“+4”相對應的資料，並且第二多工器422可以輸出與值“-3”相對應的資料。第三多工器423可以輸出與值“0”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第五時脈脈衝t5)被創建的時間點處具有值“+8”，所以儲存在暫存器427中的資料“+8”可以被輸入至第二全加器425。第一全加器424可以輸出資料“+1”，而第二全加器425可以輸出資料“+8”。因此，第三全加器426可以輸出資料“+9”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第六時脈脈衝t6被輸入的時間點處具有值“9”，以保持用於將資料儲存至第一儲存列111的第一記憶庫BANK1和第二記憶庫的BANK2中的寫入操作，並且開始第一儲存列111的第三記憶庫BANK3的寫入操作。
由於沒有與時脈信號CLK的第七時脈脈衝t7同步地輸入寫入命令WR，所以沒有資料輸入至第一流水線411。在這種情況下，可以持續地執行第一記憶庫BANK1、第二記憶庫BANK2和第三記憶庫BANK3的寫入操作。因此，儲存在第二流水線412的第一記憶元件中的第三資料W3可以被移位至第二流水線412的第二記憶元件，並且儲存在第二流水線412的第三記憶元件中的第二資料W2可以被移位至第二流水線412的第四記憶元件。另外，儲存在第三流水線413的第一記憶元件中的第一資料W1可以被移位至第三流水線413的第二記憶元件。參見圖13，由於在時脈信號CLK的第七時脈脈衝t7被創建的時間點處，第一流水線411至第四流水線414之間沒有發生資料傳輸，所以第一致能信號至第三致能信號EN1、EN2和EN3全部都可以具有邏輯“低”位準。因此，第一多工器至第三多工器421、422和423全部都可以輸出與值“0”相對應的資 料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第六時脈脈衝t6)被創建的時間點處具有值“+9”，所以儲存在暫存器427中的資料“+9”可以被輸入至第二全加器425。第一全加器424可以輸出資料“0”，而第二全加器425可以輸出資料“+9”。因此，第三全加器426可以輸出資料“+9”。也就是說，總電力消耗值PWRtotal可以在輸入時脈信號CLK的第七時脈脈衝t7被輸入的時間點處保持值“9”，以執行用於將資料儲存至第一儲存列111的第一記憶庫BANK1、第二記憶庫BANK2和第三記憶庫BANK3中的寫入操作。
由於沒有與時脈信號CLK的第八時脈脈衝t8同步地輸入寫入命令WR，所以沒有資料被輸入至第一流水線411。在這種情況下，可以持續地執行第一記憶庫BANK1、第二記憶庫BANK2和第三記憶庫BANK3的寫入操作。因此，儲存在第二流水線412的第二記憶元件中的第三資料W3可以被移位至第二流水線412的第三記憶元件，並且儲存在第二流水線412的第四記憶元件中的第二資料W2可以被傳送至第三流水線413的第一記憶元件。另外，儲存在第三流水線413的第二記憶元件中的第一資料W1可以被移位至第三流水線413的第三記憶元件。參見圖14，由於儲存在第二流水線412中的第二資料W2在時脈信號CLK的第八時脈脈衝t8被創建的時間點處被傳輸至第三流水線413，所以第二致能信號EN2可以具有邏輯“高”位準，並且第一致能信號EN1和第三致能信號EN3兩者都可以具有邏輯“低”位準。因此，第一多工器421和第三多工器423兩者都可以輸出與值“0”相對應的資料，並且第二多工器422可以輸出與值“-3”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第七時脈脈衝t7)被創建的時間點處具有值“+9”，所以儲存在暫存器427中的資料“+9”可以被輸入至第二全加器425。第一全加器424可以輸出 資料“-3”，而第二全加器425可以輸出資料“+9”。因此，第三全加器426可以輸出資料“+6”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第八時脈脈衝t8被輸入的時間點處被減小到值“6”，以執行用於將資料儲存至第一儲存列111的第一記憶庫BANK1、第二記憶庫BANK2和第三記憶庫BANK3中的寫入操作。
如果包括在第一儲存列111中的第四記憶庫BANK4的寫入命令WR與時脈信號CLK的第九時脈脈衝t9同步地輸入，則第四資料W4可以被輸入至第一流水線411並且用於第一記憶庫BANK1、第二記憶庫BANK2和第三記憶庫BANK3的寫入操作可以持續地執行。因此，儲存在第二流水線412的第三記憶元件中的第三資料W3可以位移至第二流水線412的第四記憶元件，並且儲存在第三流水線413的第一記憶元件中的第二資料W2可以位移至第三流水線413的第二記憶元件。另外，儲存在第三流水線413的第三記憶元件中的第一資料W1可以被移位至第三流水線413的第四記憶元件中。參見圖15，由於在時脈信號CLK的第九時脈脈衝t9被創建的時間點處在第一流水線411至第四流水線414之間沒有發生資料傳輸，所以第一致能信號至第三致能信號EN1、EN2和EN3全部都可以具有邏輯“低”位準。因此，第一多工器至第三多工器421、422和423全部都可以輸出與值“0”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第八時脈脈衝t8)處被創建的時間點處具有值“+6”，所以儲存在暫存器427中的資料“+6”可以被輸入至第二全加器425。第一全加器424可以輸出資料“0”，而第二全加器425可以輸出資料“+6”。因此，第三全加器426可以輸出資料“+6”。也就是說，總電力消耗值PWRtotal可以在輸入時脈信號CLK的第九時脈脈衝t9被輸入的時間點處保持值 “6”，以執行用於將資料儲存至第一儲存列111的第一記憶庫BANK1、第二記憶體BANK2和第三記憶庫BANK3中的寫入操作，並且接收用於第一儲存列111的第四記憶庫BANK4的寫入命令WR。
因為沒有與時脈信號CLK的第十時脈脈衝t10同步地輸入寫入命令WR，所以沒有資料被輸入至第一流水線411。在這樣的情況下，可以持續地執行第一記憶庫BANK1、第二記憶庫BANK2和第三記憶庫BANK3的寫入操作，並且可以開始第四記憶庫BANK4的寫入操作。由於在從第二時脈脈衝t2被輸入的時間點處開始創建第八時脈脈衝之後輸入第十時脈脈衝t10，以開始用於第一記憶庫BANK1的寫入操作，所以從輸入第十時脈脈衝t10的時間點開始，用於第一記憶庫BANK1的寫入操作不會消耗電力，如參照圖4所述。儲存在第一流水線411中的第四資料W4可以被傳輸至第二流水線412的第一記憶元件，儲存在第二流水線412的第四記憶元件中的第三資料W3可以被傳輸至第三流水線413的第一記憶元件。另外，儲存在第三流水線413的第二記憶元件中的第二資料W2可以被移位至第三流水線413的第三記憶元件，而儲存在第三流水線413的第四記憶元件中的第一資料W1可以被傳輸至第四流水線414。
參見圖16，由於在時脈信號CLK的第十時脈脈衝t10被創建的時間點處，在第一流水線至第四流水線411、412、413和414之間傳輸資料，所有第一致能信號至第三致能信號EN1、EN2和EN3全部都可以具有邏輯“高”位準。因此，第一多工器421可以輸出與值“+4”相對應的資料，第二多工器422可以輸出與值“-3”相對應的資料，第三多工器423可以輸出與值“-1”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第九時脈脈衝t9)被創建的時間點處具有值“+6”，所以儲存在暫存器427中的 資料“+6”可以被輸入至第二全加器425。第一全加器424可以輸出資料“+1”，而第二全加器425可以輸出資料“+5”。因此，第三全加器426可以輸出資料“+6”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第十時脈脈衝t10被輸入的時間點處保持值“6”，以執行用於將資料儲存至第一儲存列111的第一記憶庫BANK1、第二記憶庫BANK2和第三記憶庫BANK3中的寫入操作，並且開始第一儲存列111的第四記憶庫BANK4的寫入操作。
由於沒有與時脈信號CLK的第十一時脈脈衝t11同步地輸入寫入命令WR，所以沒有資料被輸入至第一流水線411。在這種情況下，可以執行第二記憶庫BANK2、第三記憶庫BANK3和第四記憶庫BANK4的寫入操作。儲存在第二流水線412的第一記憶元件中的第四資料W4可以被移位至第二流水線412的第二記憶元件，並且儲存在第三流水線413的第一記憶元件中的第三資料W3可以被移位至第三流水線413的第二記憶元件。另外，儲存在第三流水線413的第三記憶元件中的第二資料W2可以被移位至第三流水線413的第四記憶元件。
參見圖17，由於在時脈信號CLK的第十一時脈脈衝t11被創建的時間點處第一流水線411至第四流水線414之間不發生資料傳輸，所以第一致能信號至第三致能信號EN1、EN2和EN3全部都可以具有邏輯“低”的水準。因此，第一多工器至第三多工器421、422和423全部都可以輸出與值“0”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第十時脈脈衝t10)被創建的時間點處具有值“+6”，所以儲存在暫存器427中的資料“+6”可以被輸入至第二全加器425。第一全加器424可以輸出資料“0”，而第二全加器425可以輸出資料“+6”。因此，第三全加器426可以輸出 資料“+6”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第十一時脈脈衝t11被輸入的時間點處保持值“6”，以執行用於將資料儲存至第一儲存列111的第二記憶庫至第四記憶庫BANK2、BANK3和BANK4中的寫入操作。
由於沒有與時脈信號CLK的第十二個時脈脈衝t12同步地輸入寫入命令WR，所以沒有資料被輸入至第一流水線411。在這種情況下，可以持續地執行第三記憶庫BANK3和第四記憶庫BANK4的寫入操作。由於在從第四時脈脈衝t4被輸入的時間點處開始創建第八時脈脈衝之後輸入第十二時脈脈衝t12，以開始用於第二記憶庫BANK2的寫入操作，所以從輸入第十二時脈脈衝t12的時間點開始，用於第二記憶庫BANK2的寫入操作不會消耗電力，如參照圖4所述。儲存在第二流水線412的第二記憶元件中的第四資料W4可以被移位至第二流水線412的第三記憶元件，並且儲存在第三流水線413的第二記憶元件中的第三資料W3可以被移位至第三流水線413的第三記憶元件。另外，儲存在第三流水線413的第四記憶元件中的第二資料W2可以被傳輸至第四流水線414。
參見圖18，由於在時脈信號CLK的第十二時脈脈衝t12被創建的時間點處第三流水線413和第四流水線414之間發生資料傳輸，所以第三致能信號EN3可以具有邏輯“高”位準，而第一致能信號EN1和第二致能信號EN2兩者都可以具有邏輯“低”位準。因此，第一多工器421可以輸出與值“0”相對應的資料，第二多工器422可以輸出與值“0”相對應的資料，第三多工器423可以輸出與值“-1”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第十一時脈脈衝t11)的時間點處具有值“+6”，所以儲存在暫存器427中的資料可以被輸入至第二全加器425。第一全加器424可 以輸出資料“0”，而第二全加器425可以輸出資料“+5”。因此，第三全加器426可以輸出資料“+5”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第十二時脈脈衝t12被輸入的時間點處減小到值“5”，以執行用於將資料儲存至第一儲存列111的第三記憶庫BANK3和第四記憶庫BANK4中的寫入操作。
因為沒有與時脈信號CLK的第十三時脈脈衝t13同步地輸入寫入命令WR，所以沒有資料輸入至第一流水線411。在這種情況下，可以執行第三記憶庫BANK3和第四記憶庫BANK4的寫入操作。儲存在第二流水線412的第三記憶元件中的第四資料W4可以被移位至第二流水線412的第四記憶元件，並且儲存在第三流水線413的第三記憶元件中的第三資料W3可以被移位至第三流水線413的第四記憶元件。
參見圖19，由於在時脈信號CLK的第十三時脈脈衝t13被創建的時間點處第一流水線411至第四流水線414之間不發生資料傳輸，因此第一致能信號至第三致能信號EN1、EN2和EN3全部可以具有邏輯“低”位準。因此，第一多工器至第三多工器421、422和423全部都可以輸出與值“0”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第十二時脈脈衝t12)被創建的時間點處具有值“+5”，所以儲存在暫存器427中的資料“+5”可以被輸入至第二全加器425。第一全加器424可以輸出資料“0”，而第二全加器425可以輸出資料“+5”。因此，第三全加器426可以輸出資料“+5”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第十三時脈脈衝t13被輸入的時間點處保持值“5”，以執行用於將資料儲存至第一儲存列111的第三記憶庫BANK3和第四記憶庫BANK4的寫入操作。
因為沒有與時脈信號CLK的第十四時脈脈衝t14同步地輸入寫入命令WR，所以沒有資料被輸入至第一流水線411。在這種情況下，可以持續地執行第四記憶庫BANK4的寫入操作。由於在從第六時脈脈衝t6被輸入的時間點處開始創建第八時脈脈衝之後輸入第十四時脈脈衝t14，以開始用於第三記憶庫BANK3的寫入操作，所以從第十四時脈脈衝t14被輸入的時間點開始，用於第三記憶庫BANK3的寫入操作不會消耗電力，如參照圖4所述。儲存在第二流水線412的第四記憶元件中的第四資料W4可以被傳輸至第三流水線413的第一記憶元件，並且儲存在第三流水線413的第四記憶元件中的第三資料W3可以被傳輸至第四流水線414。
參見圖20，由於在時脈信號CLK的第十四時脈脈衝t14被創建的時間點處第二流水線至第四流水線412、413和414之間發生資料傳輸，所以第二致能信號EN2和第三致能信號EN3可以具有邏輯“高”位準，而第一致能信號EN1可以具有邏輯“低”位準。因此，第一多工器421可以輸出與值“0”相對應的資料，第二多工器422可以輸出與值“-3”相對應的資料，以及第三多工器423可以輸出與值“-1”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第十三時脈脈衝t13)被創建的時間點處具有值“+5”，所以儲存在暫存器427中的資料“+5”可以被輸入至第二全加器425。第一全加器424可以輸出資料“-3”，第二全加器425可以輸出資料“+4”。因此，第三全加器426可以輸出資料“+1”。也就是說，總電力消耗值PWRtotal可以在時脈信號CLK的第十四時脈脈衝t14被輸入的時間點處被減小到值“1”，以執行用於將資料儲存至第一儲存列111的第四記憶庫BANK4中的寫入操作。
因為沒有與時脈信號CLK的第十五時脈脈衝至第十七時脈脈衝t15、t16和t17同步地輸入寫入命令WR，所以沒有資料輸入至第一流水線411。在時脈信號CLK的第十五時脈脈衝至第十七時脈脈衝t15、t16和t17被創建時，可以持續地執行第四記憶庫BANK4的寫入操作。因此，儲存在第三流水線413的第一記憶元件中的第四資料W4可以與時脈信號CLK的第十五時脈脈衝至第十七時脈脈衝t15、t16和t17同步地經由第三流水線413的第二記憶元件和第三記憶元件移位至第三流水線413的第四記憶元件。
儲存在第三流水線413的第四記憶元件中的第四資料W4可以與時脈信號CLK的第十八時脈脈衝t18同步地傳輸至第四流水線414的記憶元件。由於在從第十時脈脈衝t10被輸入的時間點處開始創建第八時脈脈衝之後輸入第十八時脈脈衝t18，以開始用於第四記憶庫BANK4的寫入操作，所以從第十八時脈脈衝t18輸入的時間點開始，用於第四記憶庫BANK4的寫入操作不會消耗電力，如參照圖4所述。
參見圖21，由於在時脈信號CLK的第十八時脈脈衝t18被創建的時間點處在第三流水線413和第四流水線414之間發生資料傳輸，所以第三致能信號EN3可以具有邏輯“高”位準，而第一致能信號EN1和第二致能信號EN2可以具有邏輯“低”位準。因此，第一多工器421可以輸出與值“0”相對應的資料，第二多工器422可以輸出與值“0”相對應的資料，以及第三多工器423可以輸出與值“-1”相對應的資料。由於第三全加器426的輸出資料在時脈信號CLK的先前時脈脈衝(即，第十五時脈脈衝至第十七時脈脈衝t15、t16和t17)的時間點處具有值“+1”，所以儲存在暫存器427中的資料“+1”可以被輸入至第二全加器425。第一全加器424可以輸出資料“0”，而第二全加器425可以輸 出資料“0”。因此，第三全加器426可以輸出資料“0”。因此，總電力消耗值PWRtotal可以在時脈信號CLK的第十八時脈脈衝t18被創建的時間點處為零。
出於說明的目的，以上已經公開了本公開的實施例。本領域的普通技術人員將會理解的是，在不脫離所附權利要求所公開的本公開的範圍和精神的情況下，可以進行各種修改，添加和替換。
100:相變記憶體系統
110:相變記憶體裝置
111:第一儲存列
112:第二儲存列
113:第三儲存列
114:第四儲存列
120:記憶體控制器
200:控制邏輯電路
300:資料緩衝器
400:電力消耗計算邏輯電路
BANK1~BANK8:第一記憶庫至第八記憶庫
COMMAND/ADDRESS BUS:命令/位址匯流排
COMMAND/CLOCK SIGNAL:命令/時脈信號
DATA BUS:資料匯流排
HOST BUS:主機匯流排
HOST:主機
INTERNAL BUS:內部匯流排
RANK:儲存列

Claims (24)

  1. 一種用於計算相變記憶體裝置的電力消耗的電路，所述電路包括：多個流水線，其被配置為對應於在由寫入命令執行的相變記憶體裝置的寫入操作期間表示不同電力消耗值的多個寫入時段，並且被配置為與時脈信號同步地位移或傳輸資料；以及算術邏輯電路，其被配置為透過在所述多個流水線中的至少兩個流水線之間發生資料傳輸的時間點處對電力消耗值的所有偏差執行加法運算，從而產生總電力消耗值。
  2. 如請求項1所述的電路，其中，所述多個寫入時段包括表示第一電力消耗值的第一寫入時段，表示小於所述第一電力消耗值的第二電力消耗值的第二寫入時段，以及沒有任何電力消耗的第三寫入時段。
  3. 如請求項2所述的電路，其中，所述多個流水線包括：第一流水線，其被配置為具有單個記憶元件；第二流水線，其被配置為具有對應於第一寫入時段的多個記憶元件；第三流水線，其被配置為具有與第二寫入時段相對應的多個記憶元件；以及第四流水線，其被配置為具有單個記憶元件。
  4. 如請求項3所述的電路，其中，時脈信號包括多個時脈脈衝； 其中，第一流水線的單個記憶元件對應於寫入命令的輸入週期；其中，第二流水線具有與在第一寫入時段期間創建的時脈脈衝相同數量的記憶元件；以及其中，第三流水線具有與在第二寫入時段期間創建的時脈脈衝相同數量的記憶元件。
  5. 如請求項3所述的電路，其中，如果寫入命令與時脈信號的第一時脈脈衝同步輸入，則將資料儲存至第一流水線的單個記憶元件中。
  6. 如請求項5所述的電路，其中，儲存在第一流水線的單個記憶元件中的資料同步於時脈信號的第二時脈脈衝傳輸至第二流水線的第一記憶元件；其中，儲存在第二流水線的第一記憶元件中的資料同步於在時脈信號的第二時脈脈衝之後順序創建的第三時脈脈衝、透過第二流水線的第一記憶元件至最後一個記憶元件之間的記憶元件、移位至第二流水線的最後一個記憶元件；其中，儲存在第二流水線的最後一個記憶元件中的資料同步於時脈信號的第四時脈脈衝傳輸至第三流水線的第一記憶元件；其中，儲存在第三流水線的第一記憶元件中的資料同步於在時脈信號的第四時脈脈衝之後順序創建的第五時脈脈衝、透過第三流水線的第一記憶元件至最後一個記憶元件之間的記憶元件、移位至第三流水線的最後一個記憶元件；以及 其中，儲存在第三流水線的最後一個記憶元件中的資料同步於在時脈信號的第五時脈脈衝之後創建的第六時脈脈衝傳輸至第四流水線的單個記憶元件。
  7. 如請求項3所述的電路，其中，第一流水線產生第一致能信號，第一致能信號的位準在資料從第一流水線傳輸至第二流水線的時間點處從第一位準改變為第二位準；其中，第二流水線產生第二致能信號，第二致能信號的位準在資料從第二流水線傳輸至第三流水線的時間點處從第一位準改變為第二位準；以及其中，第三流水線產生第三致能信號，第三致能信號的位準在資料從第三流水線傳輸至第四流水線的時間點處從第一位準改變為第二位準。
  8. 如請求項1所述的電路，其中，所述多個流水線中的每一個透過包括位移暫存器來實現。
  9. 如請求項1所述的電路，其中，算術邏輯電路包括：多個多工器，其被配置為當在所述多個流水線之間發生資料傳輸時，與時脈信號同步地輸出電力消耗值的偏差；全加器部分，其被配置為對多個多工器的輸出資料與在創建時脈信號的先前時脈脈衝的時間點處產生的先前總電力消耗值執行加法運算，並且被配置為將加法運算的結果輸出為在創建時脈信號的當前時脈脈衝的時間點處產生的當前總電力消耗值；以及 暫存器，其被配置為儲存當前總電力消耗值，並且被配置為在創建時脈信號的下一個時脈脈衝的時間點處將當前總電力消耗值傳輸至全加器部分。
  10. 如請求項9所述的電路，其中，所述多個流水線包括第一流水線、第二流水線、第三流水線和第四流水線，第一流水線具有單個記憶元件，第二流水線具有與在寫入操作期間表示第一電力消耗值的第一寫入時段相對應的多個記憶元件，第三流水線具有與在寫入操作期間表示小於第一電力消耗值的第二電力消耗值的第二寫入時段相對應的多個記憶元件，第四流水線具有與第三寫入時段相對應的單個記憶元件；以及其中，所述多個多工器包括：第一多工器，其被配置為同步於引起從第一流水線至第二流水線的資料傳輸的時脈信號、將第一電力消耗值輸出為第一電力消耗值的偏差，並且被配置為如果在第一流水線和第二流水線之間沒有發生資料傳輸，則輸出與值“0”相對應的資料。 第二多工器，其被配置為同步於引起從第二流水線至第三流水線的資料傳輸的時脈信號、將從第二電力消耗值減去第一電力消耗值之後剩餘的值輸出為第二電力消耗值的偏差，並且被配置為如果在第二流水線與第三流水線之間沒有發生資料傳輸，則輸出與值“0”相對應的資料；以及 第三多工器，其被配置為同步於從第三流水線到第四流水線的資料傳輸的時脈信號、將從零值減去第二電力消耗值後剩餘的值輸出為第三電力消耗值的偏差，並且被配置為如果在第三流水線和第四流水線之間沒有發生資料傳輸，則輸出與值“0”相對應的資料。
  11. 如請求項10所述的電路，其中，全加器部分包括：第一全加器，其被配置為對第一多工器的輸出資料和第二多工器的輸出資料執行第一加法運算，以輸出第一加法運算的結果；第二全加器，其配置為對第三多工器的輸出資料和暫存器的輸出資料執行第二加法運算，以輸出第二加法運算的結果；以及第三全加器，其被配置為對第一全加器的輸出資料和第二全加器的輸出資料執行第三加法運算，以輸出第三加法運算的結果。
  12. 一種相變記憶體系統，其包括：相變記憶體裝置，其被配置為在透過寫入命令執行寫入操作時，在表示不同電力消耗值的多個寫入時段期間將資料儲存在其中；以及記憶體控制器，其被配置為根據記憶體控制器接收到的請求來控制相變記憶體裝置的寫入操作，其中，記憶體控制器被配置為透過包括多個流水線和算術邏輯電路來產生總電力消耗值，所述多個流水線被配置為對應於與時脈信號同步地位移或傳輸資料的多個寫入時段，所述算術邏輯電 路被配置為在所述多個流水線中的至少兩個流水線之間發生資料傳輸的時間點處對電力消耗值的所有偏差執行加法運算。
  13. 如請求項12所述的相變記憶體系統，其中所述相變記憶體裝置包括多個記憶庫。
  14. 如請求項12所述的相變記憶體系統，其中，所述多個寫入時段包括：表示第一電力消耗值的第一寫入時段、表示小於所述第一電力消耗值的第二電力消耗值的第二寫入時段、以及沒有任何電力消耗的第三寫入時段。
  15. 如請求項14所述的相變記憶體系統，其中，所述多個流水線包括：第一流水線，其被配置為具有單個記憶元件；第二流水線，其被配置為具有與第一寫入時段相對應的多個記憶元件；第三流水線，其被配置為具有與第二寫入時段相對應的多個記憶元件；以及第四流水線，其被配置為具有單個記憶元件。
  16. 如請求項15所述的相變記憶體系統，其中，時脈信號包括多個時脈脈衝；其中，第一流水線的單個記憶元件對應於寫入命令的輸入時段；其中，第二流水線具有與在第一寫入時段期間創建的時脈脈衝相同數量的記憶元件；以及 其中，第三流水線具有與在第二寫入時段期間創建的時脈脈衝相同數量的記憶元件。
  17. 如請求項15所述的相變記憶體系統，其中，如果寫入命令與時脈信號的第一時脈脈衝同步輸入，則將資料儲存至第一流水線的單個記憶元件中。
  18. 如請求項17所述的相變記憶體系統，其中，儲存在第一流水線的單個記憶元件中的資料同步於時脈信號的第二時脈脈衝傳輸至第二流水線的第一記憶元件；其中，儲存在第二流水線的第一記憶元件中的資料同步於時脈信號的第二時脈脈衝之後順序創建的第三時脈脈衝、透過在第二流水線的第一記憶元件至最後一個記憶元件之間的記憶元件、移位至第二流水線的最後一個記憶元件；其中，儲存在第二流水線的最後一個記憶元件中的資料同步於時脈信號的第四時脈脈衝傳輸至第三流水線的第一記憶元件；其中，儲存在第三流水線的第一記憶元件中的資料同步於時脈信號的第四時脈脈衝之後順序創建的第五時脈脈衝、透過第三流水線的第一記憶元件至最後一個記憶元件之間的記憶元件、移位至第三流水線的最後一個記憶元件；以及其中，儲存在第三流水線的最後一個記憶元件中的資料同步於在時脈信號的第五時脈脈衝之後創建的第六時脈脈衝傳輸至第四流水線的單個記憶元件。
  19. 如請求項15所述的相變記憶體系統， 其中，第一流水線產生第一致能信號，第一致能信號的位準在資料從第一流水線傳輸至第二流水線的時間點處從第一位準改變為第二位準；其中，第二流水線產生第二致能信號，第二致能信號的位準在資料從第二流水線傳輸至第三流水線的時間點處從第一位準改變為第二位準；以及其中，第三流水線產生第三致能信號，第三致能信號的位準在資料從第三流水線傳輸至第四流水線的時間點處從第一位準改變為第二位準。
  20. 如請求項12所述的相變記憶體系統，其中，所述多個流水線中的每一個透過包括位移暫存器來實現。
  21. 如請求項12所述的相變記憶體系統，其中，算術邏輯電路包括：多個多工器，其被配置為當在所述多個流水線之間發生資料傳輸時，與時脈信號同步地輸出電力消耗值的偏差；全加器部分，其被配置為對所述多個多工器的輸出資料與在創建時脈信號的先前時脈脈衝的時間點處產生的先前總電力消耗值執行加法運算，並且被配置為將加法運算的結果輸出為在創建時脈信號的當前時脈脈衝的時間點處產生的當前總電力消耗值；以及 暫存器，其被配置為儲存當前總電力消耗值，並且被配置為在創建時脈信號的下一個時脈脈衝的時間點處將當前總電力消耗值發送至全加器部分。
  22. 如請求項21所述的相變記憶體系統，其中，所述多個流水線包括第一流水線、第二流水線、第三流水線和第四流水線，第一流水線具有單個記憶元件，第二流水線具有與在寫入操作期間表示第一電力消耗值的第一寫入時段相對應的多個記憶元件，第三流水線具有與在寫入操作期間表示小於第一電力消耗值的第二電力消耗值的第二寫入時段相對應的多個記憶元件，第四流水線具有與第三寫入時段相對應的單個記憶元件；以及其中，所述多個多工器包括：第一多工器，其被配置為同步於引起從第一流水線至第二流水線的資料傳輸的時脈信號、將第一電力消耗值輸出為第一電力消耗值的偏差，並且被配置為如果在第一流水線和第二流水線之間沒有發生資料傳輸，則輸出與值“0”相對應的資料，第二多工器，其被配置為同步於引起從第二流水線到第三流水線的資料傳輸的時脈信號、將從第二電力消耗值減去第一電力消耗值之後剩餘的值輸出為第二電力消耗值的偏差，並且被配置為如果在第二流水線與第三流水線之間沒有發生資料傳輸，則輸出與值“0”相對應的資料；以及 第三多工器，其被配置為同步於引起從第三流水線到第四流水線的資料傳輸的時脈信號、將從零值減去第二電力消耗值後剩餘的值輸出為第三電力消耗值的偏差，並且被配置為如果在第三流水線和第四流水線之間沒有發生資料傳輸，則輸出與值“0”相對應的資料。
  23. 如請求項22所述的相變記憶體系統，其中，全加器部分包括：第一全加器，其被配置為對第一多工器的輸出資料和第二多工器的輸出資料執行第一加法運算，以輸出第一加法運算的結果；第二全加器，其配置為對第三多工器的輸出資料和暫存器的輸出資料進行第二加法運算，以輸出第二加法運算結果；以及第三全加器，其被配置為對第一全加器的輸出資料和第二全加器的輸出資料執行第三加法運算，以輸出第三加法運算的結果。
  24. 一種計算相變記憶體裝置的電力消耗的方法，所述方法包括：設置在相變記憶體裝置的寫入操作期間根據電力消耗值區分的多個寫入時段；提供分別對應於所述多個寫入時段的多個流水線；同步於時脈信號、在所述多個流水線中或所述多個流水線之間位移或傳送資料；以及 在所述多個流水線中的至少兩個流水線之間發生資料傳輸的時間點處對所有的電力消耗值的偏差執行加法運算，從而計算總電力消耗值。
TW106141361A 2017-03-16 2017-11-28 關於相變記憶體裝置的電力消耗計算的電路、包括該電路的相變記憶體系統以及關於相變記憶體裝置的電力消耗計算的方法 TWI749112B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0033286 2017-03-16
??10-2017-0033286 2017-03-16
KR1020170033286A KR20180107351A (ko) 2017-03-16 2017-03-16 상변화메모리의 전력소모량 연산장치 및 이를 포함하는 상변화메모리 시스템과, 상변화메모리의 전력소모량 연산방법

Publications (2)

Publication Number Publication Date
TW201835931A TW201835931A (zh) 2018-10-01
TWI749112B true TWI749112B (zh) 2021-12-11

Family

ID=63519366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141361A TWI749112B (zh) 2017-03-16 2017-11-28 關於相變記憶體裝置的電力消耗計算的電路、包括該電路的相變記憶體系統以及關於相變記憶體裝置的電力消耗計算的方法

Country Status (4)

Country Link
US (1) US10083103B1 (zh)
KR (1) KR20180107351A (zh)
CN (1) CN108630272B (zh)
TW (1) TWI749112B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11368412B2 (en) 2020-07-31 2022-06-21 Avago Technologies International Sales Pte. Limited Power throttle for network switches
EP4123648A1 (en) 2021-07-21 2023-01-25 Samsung Electronics Co., Ltd. Memory device, a memory system and an operating method of the memory device
US20230035927A1 (en) * 2021-07-29 2023-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device Including First and Second Clock Generators

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055640A (en) * 1996-02-08 2000-04-25 Kabushiki Kaisha Toshiba Power estimation of a microprocessor based on power consumption of memory
US8804449B2 (en) * 2012-09-06 2014-08-12 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices
US20150103587A1 (en) * 2013-10-15 2015-04-16 SK Hynix Inc. Electronic device and method for driving the same
US9171619B2 (en) * 2008-12-17 2015-10-27 Micron Technology, Inc. Method and apparatus for configuring write performance for electrically writable memory devices
US20170031821A1 (en) * 2011-09-30 2017-02-02 Raj K. Ramanujan Apparatus and method for implementing a multi-level memory hierarchy having different operating modes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819061B1 (ko) * 2007-03-06 2008-04-03 한국전자통신연구원 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법
US9442854B2 (en) * 2012-11-15 2016-09-13 Elwha Llc Memory circuitry including computational circuitry for performing supplemental functions
KR20170008999A (ko) * 2015-07-15 2017-01-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리의 동작 방법
CN106057236B (zh) * 2016-05-24 2018-10-16 华中科技大学 一种相变存储器数据写入方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055640A (en) * 1996-02-08 2000-04-25 Kabushiki Kaisha Toshiba Power estimation of a microprocessor based on power consumption of memory
US9171619B2 (en) * 2008-12-17 2015-10-27 Micron Technology, Inc. Method and apparatus for configuring write performance for electrically writable memory devices
US20170031821A1 (en) * 2011-09-30 2017-02-02 Raj K. Ramanujan Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
US8804449B2 (en) * 2012-09-06 2014-08-12 Micron Technology, Inc. Apparatus and methods to provide power management for memory devices
US20150103587A1 (en) * 2013-10-15 2015-04-16 SK Hynix Inc. Electronic device and method for driving the same

Also Published As

Publication number Publication date
CN108630272B (zh) 2022-01-11
US20180267877A1 (en) 2018-09-20
TW201835931A (zh) 2018-10-01
CN108630272A (zh) 2018-10-09
US10083103B1 (en) 2018-09-25
KR20180107351A (ko) 2018-10-02

Similar Documents

Publication Publication Date Title
KR102514045B1 (ko) 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
US7778079B2 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
US7787316B2 (en) Semiconductor memory device and write control method thereof
TWI476770B (zh) 具有預讀操作電阻漂移回復的多階單元相變記憶體裝置，使用該裝置的記憶體系統，和讀取記憶體裝置的方法
US20080266942A1 (en) Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
US10998038B2 (en) Memory device and method of operating the same
EP1835508B1 (en) Pram and associated operation method and system
TWI493547B (zh) 相變記憶體及開關（ｐｃｍｓ）記憶體裝置中之漂移管理
TW201329980A (zh) 記憶體裝置中的路徑分離技術
TWI749112B (zh) 關於相變記憶體裝置的電力消耗計算的電路、包括該電路的相變記憶體系統以及關於相變記憶體裝置的電力消耗計算的方法
US20200372954A1 (en) Semiconductor memory system with resistive variable memory device and driving method thereof
KR100919556B1 (ko) 상 변화 메모리 장치
US7710790B2 (en) Semiconductor memory device and write control method thereof
CN109461466B (zh) 具有减小的芯片尺寸的电阻性存储器器件及其操作方法
US10678438B2 (en) Schedulers and scheduling methods related to memory systems
CN102750980A (zh) 一种具有配置电路的相变存储器芯片
US8116154B2 (en) Semiconductor memory device with a write control circuit commonly provided for a plurality of pages
KR101858930B1 (ko) 상변화 메모리 장치 및 이를 포함하는 컴퓨팅 시스템
JP5647722B2 (ja) 半導体装置
CN110010181A (zh) 实时访问差分存储器的方法、差分存储器和电子系统