TWI748697B - 額外迴路延遲補償模組及其適用之連續時間三角積分調變器 - Google Patents
額外迴路延遲補償模組及其適用之連續時間三角積分調變器 Download PDFInfo
- Publication number
- TWI748697B TWI748697B TW109136490A TW109136490A TWI748697B TW I748697 B TWI748697 B TW I748697B TW 109136490 A TW109136490 A TW 109136490A TW 109136490 A TW109136490 A TW 109136490A TW I748697 B TWI748697 B TW I748697B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- delay compensation
- loop delay
- additional loop
- digital input
- Prior art date
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本發明提供一種額外迴路延遲補償模組包含反轉單元以及運算單元。反轉單元接收數位輸入訊號並反轉此數位輸入訊號為運算訊號。運算單元耦接至反轉單元且用以將運算訊號與回授訊號進行邏輯運算以得第一輸出訊號。其中運算訊號與回授訊號為以溫度計編碼的數位訊號。
Description
本發明是關於一種額外迴路延遲補償模組及其適用之三角積分調變器，特別是關於一種具有溫度計編碼(thermometer code)減法器的額外迴路延遲補償模組。
使用連續時間三角積分調變器(Continuous-Time Delta-Sigma Modulator, CTDSM)相比於其他類比數位轉換器(Analog-to-Digital Converter, ADC)具有相對高的頻寬以及低功耗等優點，適合用於無線通訊等高速類比數位轉換的應用上。然而，連續時間三角積分調變器仍然有額外迴路延遲(Excess Loop Delay, ELD)等問題需要被克服。於先前技術中，連續時間三角積分調變器通常會配置額外迴路延遲補償(Excess Loop Delay Compensation, ELDC)模組來抵銷額外迴路延遲所造成的影響。
當所需類比數位轉換速度提升時，額外迴路延遲補償模組的處理速度與精準度將會成為連續時間三角積分調變器的瓶頸。因此，高速度且高精準度的額外迴路延遲補償模組將會是改善連續時間三角積分調變器的重要課題。
本發明之一目的在於提供一種額外迴路延遲補償模組，以提升連續時間三角積分調變器的速度與頻寬。
本發明提供一種額外迴路延遲補償模組包含反轉單元以及運算單元。反轉單元接收數位輸入訊號並反轉此數位輸入訊號為運算訊號。運算單元耦接至反轉單元且用以將運算訊號與回授訊號進行邏輯運算以得第一輸出訊號。其中運算訊號與回授訊號為以溫度計編碼的數位訊號。
本發明提供一種連續時間三角積分調變器包含如上所述的額外迴路延遲補償模組、數位類比轉換模組、積分模組以及取樣模組。數位類比轉換模組接收第一輸出訊號並將第一輸出訊號轉換為類比回授訊號。積分模組接收連續時間訊號並將連續時間訊號與類比回授訊號進行積分運算以得類比第一輸出訊號。取樣模組接收類比第一輸出訊號並取樣轉換為上述數位輸入訊號。
本發明提供一種額外迴路延遲補償方法包含：接收數位輸入訊號並反轉該數位輸入訊號以生成運算訊號；以及將運算訊號與回授訊號進行邏輯運算以生成第一輸出訊號。其中運算訊號與回授訊號為以溫度計編碼的數位訊號。
如上所述，透過基於溫度計編碼的加/減法器，減少在額外迴路延遲補償模組中需要多次二進位編碼與溫度計編碼轉換的時間。如此可以降低額外迴路延遲補償模組所造成的速度瓶頸限制。以達到提升連續時間三角積分調變器的速度與頻寬的目的。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。
關於本文中所使用之『第一』、『第二』、…等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅為了區別以相同技術用語描述的元件或操作。關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。
關於本文中所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
請參照圖1，圖1說明一種連續時間三角積分調變器10包含額外迴路延遲補償模組(Excess Loop Delay Compensation Module, ELDCM)11、數位類比轉換(Digital-to-analog, DA)模組12、積分模組13以及取樣模組14。數位類比轉換模組12接收第一輸出訊號D[n]並將第一輸出訊號D[n]轉換為類比回授訊號Fa(t)。數位類比轉換模組12例如但不限於是電流轉向(current-steering)數位類比轉換器。積分模組13接收連續時間訊號A(t)並將連續時間訊號A(t)與類比回授訊號Fa(t)進行積分運算以得第一類比輸出訊號Ao(t)。積分模組13例如但不限於是電阻電容式積分器(RC integrator)或電導電容式積分器(Gm-C integrator)。取樣模組14接收第一類比輸出訊號Ao(t)並取樣轉換為數位輸入訊號Din[n]。取樣模組14的種類例如但不限於是快閃類比數位轉換器(Flash ADC)、循續漸近式類比數位轉換器(Successive approximation ADC, SAR ADC)或管線類比數位轉換器(pipeline ADC)。需說明的是，第一輸出訊號D[n]為連續時間訊號A(t)的取樣及數位化後的訊號。本發明不限於取樣的頻率以及數位化的解析度。
本揭露的額外迴路延遲補償模組將會在本段落後做詳細的說明。請參照圖2，圖2說明一種額外迴路延遲補償模組100包含反轉單元110以及運算單元120。反轉單元110接收數位輸入訊號Din[n]並反轉此數位輸入訊號Din[n]為運算訊號M[n]。具體來說，反轉的定義為將數位輸入訊號Din[n]第一位元視為運算訊號M[n]的最末位位元且將數位輸入訊號Din[n]的最末位位元視為運算訊號M[n]的第一位元，其他位元依序調整。舉例來說，數位輸入訊號Din[n]為00011111則經反轉單元110反轉後而產生的運算訊號M[n]為11111000。需說明的是，上述僅為舉例並非為了限制本發明，且本發明並不限制於數位輸入訊號Din[n]的位元數。運算單元120耦接至反轉單元110且用以將運算訊號M[n]與回授訊號S[n]進行邏輯運算L以得第一輸出訊號D[n]。具體來說，第一輸出訊號D[n]會成為下一次運算的回授訊號S[n+1]。換句話說，回授訊號S[n]為上一次邏輯運算L的輸出結果D[n-1]。其中運算訊號M[n]與回授訊號S[n]為數位訊號且以溫度計編碼進行邏輯運算L。具體來說，運算訊號M[n]與回授訊號S[n]皆為以溫度計編碼的數位訊號。運算單元120將運算訊號M[n]減去回授訊號S[n]且無須經過二進位編碼與溫度計編碼的轉換。
請參照圖3A及3B，圖3A及3B說明運算訊號與回授訊號之間邏輯運算的關係。於一實施例中，運算訊號表示為Mi、該回授訊號表示為Si且該第一輸出訊號表示為Di，i為任意正整數或零，圖3A及3B所示為i=0-7，但不限於此。其中邏輯運算為
，如圖3A所示之真值表。具體邏輯連接方式請參照圖3B，運算訊號Mi與經過反向(NOT)邏輯閘的回授訊號Si用和(AND)邏輯閘連接以得到第一輸出訊號Di。需說明的是本實施例並不限於訊號的位元數以及邏輯閘的數量，例如圖3B係以8位元作為示例，當訊號的位元數增加或減少時，可相應調整邏輯閘的數量以符合圖3A所示之真值表。
請參照圖4，於一實施例中，額外迴路延遲補償模組200可包含對位單元230，耦接至反轉單元210並接收回授訊號S[n]以得位置訊號P[n]。具體來說，因為運算訊號M[n]與回授訊號S[n]是以溫度計編碼的方式，所以當運算單元220在進行運算訊號M[n]與回授訊號S[n]的相減邏輯運算時，運算訊號M[n]的第一位元與回授訊號S[n]的有效位元需要對齊且一起進行邏輯運算。對位單元230可以計算與確認回授訊號S[n]的有效位元的位置並提供位置訊號P[n]至反轉單元210。反轉單元210接收位置訊號P[n]並根據位置訊號P[n]平移運算訊號M[n]。舉例來說，位置訊號P[n]例如可以二進位表示或以指標(index)的方式呈現，如下表所示：
需說明的是，如上所述，回授訊號為上一次邏輯運算的輸出結果，換句話說，回授訊號S[k]等於輸出訊號D[k-1]。此外，當回授訊號S[k]的有效為元為第三位元，所以上表所示之位置訊號P[k]的指標位置為第三位元處。因應位置訊號P[k]，運算訊號M[k]向右平移2位元以使運算訊號M[k]的第一位元與回授訊號S[k]的有效位元相對齊。然而，本發明並不受限於位置訊號P[n]的呈現方式。
| n=k-1 | n=k | |
| P[n] | 10000000 | 00100000 |
| M[n] S[n] | 11111000 11000000 | 00111110 00111000 |
| D[n] | 00111000 | 00000110 |
於一實施例中，額外迴路延遲補償模組200更包含擴展單元240，耦接至反轉單元210且將數位輸入訊號Din[n]擴展第一位元量Y後輸出至反轉單210元。舉例來說，第一位元量例如為至少一位元，較佳而言，第一位元量Y為數位輸入訊號Din[n]之位元量的一半。換句話說，假設數位輸入訊號Din[n]為X位元，則擴展後的數位輸入訊號Din[n]為1.5X位元。擴展單元240可避免取樣時電位的飽和或是計算時的溢位，但擴展單元240的目的不限於此。此外，於相同的實施例中，額外迴路延遲補償模組200更可包含裁剪單元250。裁剪單元250耦接至運算單元220且將第一輸出訊號D[n]裁剪第一位元量X後生成第二輸出訊號D2[n]輸出。延續上一個例子，數位輸入訊號Din[n]已被擴展為1.5X位元則經邏輯運後的第一輸出訊號D[n]亦為1.5X位元。第一輸出訊號D[n]經過裁剪單元250後生成位元數為X的第二輸出訊號D2[n]。需說明的是，在此實施例中，第二輸出訊號D2[n]為額外迴路延遲補償模組200的輸出，第二輸出訊號D2[n]可以提供至任意數位類比轉換器以實現連續時間三角積分調變器的至少一部份架構，但額外迴路延遲補償模組200的用途並不限於此。
圖5為額外迴路延遲補償方法的流程圖。請參照圖5，一種額外迴路延遲補償方法包含：S1-1將數位輸入訊號擴展第一位元量，例如透過擴展單元將數位輸入訊號Din[n]的位元量由第一位元量X擴展為1.5X的位元量；S1-2接收數位輸入訊號並反轉數位輸入訊號以生成運算訊號，例如透過反轉單元210將數位輸入訊號Din[n]反轉後生成運算訊號M[n]；S1-4將運算訊號與回授訊號進行邏輯運算以生成第一輸出訊號。需說明的是，運算訊號與回授訊號皆為以溫度計編碼的數位訊號，且邏輯運算為以溫度計編碼的數位訊號減法運算。S1-5接收回授訊號並計算位置訊號，例如透過對位單元230計算位置訊號P[n]。需說明的是，位置訊號將會提供至下一次的迴圈，使運算訊號執行步驟S1-3根據位置訊號平移運算訊號。步驟S1-6將第一輸出訊號裁剪第一位元量後生成第二輸出訊號輸出。需說明的是，步驟S1-5與S1-6可以但不限於同時進行。步驟S1-6生成的第二輸出訊號為額外迴路延遲補償方法的輸出，例如可以輸出至任意數位類比轉換器以實現連續時間三角積分調變器。
本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明之範例。必需指出的是，已揭露之實施例並未限制本發明之範圍。相反地，包含於申請專利範圍之精神及範圍之修改及均等設置均包含於本發明之範圍內。
10:連續時間三角積分調變器
11,100,200:額外迴路延遲補償模組
12:數位類比轉換模組
13:積分模組
14:取樣模組
110,210:反轉單元
120,220:運算單元
230:對位單元
240:擴展單元
250:裁剪單元
A(t),Ao(t):類比訊號
Din[n],D[n],D2[n]:數位訊號
Fa(t):類比回授訊號
M[n]:運算訊號
S[n]:回授訊號
L:邏輯運算
X,Y:位元數
S1-1,S1-2,S1-3,S1-4,S1-5,S1-6:步驟
圖1為本發明一實施例中連續時間三角積分調變器的架構示意圖。
圖2為本發明一實施例中額外迴路延遲補償模組的架構示意圖。
圖3為本發明一實施例中邏輯運算的真值表與邏輯結構圖。
圖4為本發明一實施例中額外迴路延遲補償模組的架構示意圖。
圖5為本發明一實施例中額外迴路延遲補償方法的流程圖。
100:額外迴路延遲補償模組
110:反轉單元
120:運算單元
Din[n],D[n]:數位訊號
M[n]:運算訊號
S[n]:回授訊號
L:邏輯運算
Claims (13)
- 一種額外迴路延遲補償模組，包含： 一反轉單元，接收一數位輸入訊號並反轉該數位輸入訊號為一運算訊號；以及 一運算單元，耦接至該反轉單元且用以將該運算訊號與一回授訊號進行一邏輯運算以得一第一輸出訊號； 其中，該運算訊號與該回授訊號為以溫度計編碼的數位訊號。
- 如申請專利範圍第1項所述之額外迴路延遲補償模組，更包含： 一對位單元，耦接至該反轉單元並接收該回授訊號以得一位置訊號； 其中，該反轉單元接收該位置訊號並根據位置訊號平移該運算訊號。
- 如申請專利範圍第1項所述之額外迴路延遲補償模組，更包含： 一擴展單元，耦接至該反轉單元且將該數位輸入訊號擴展一第一位元量後輸出至該反轉單元。
- 如申請專利範圍第3項所述之額外迴路延遲補償模組，其中該第一位元量為該數位輸入訊號之位元量的一半。
- 如申請專利範圍第3項所述之額外迴路延遲補償模組，更包含： 一裁剪單元，耦接至該運算單元且將該第一輸出訊號裁剪該第一位元量後生成一第二輸出訊號輸出。
- 如申請專利範圍第1項所述之額外迴路延遲補償模組，其中該運算訊號表示為M、該回授訊號表示為S且該第一輸出訊號表示為D；其中，該邏輯運算為。
- 一種連續時間三角積分調變器，包含： 如請求項1至6項任一項之額外迴路延遲補償模組； 一數位類比轉換模組，接收該第一輸出訊號並將該第一輸出訊號轉換為一類比回授訊號； 一積分模組，接收一連續時間訊號並將該連續時間訊號與該類比回授訊號進行積分運算以得一類比第一輸出訊號；以及 一取樣模組，接收該類比第一輸出訊號並取樣轉換為該數位輸入訊號。
- 一種額外迴路延遲補償方法，包含： 接收一數位輸入訊號並反轉該數位輸入訊號以生成一運算訊號；以及 將該運算訊號與一回授訊號進行一邏輯運算以生成一第一輸出訊號； 其中，該運算訊號與該回授訊號為以溫度計編碼的數位訊號。
- 如申請專利範圍第8項所述之額外迴路延遲補償方法，更包含： 接收該回授訊號並計算一位置訊號；以及 在將該運算訊號與該回授訊號進行該邏輯運算之前，根據該位置訊號平移該運算訊號。
- 如申請專利範圍第8項所述之額外迴路延遲補償方法，更包含： 在接收該數位輸入訊號之前，將該數位輸入訊號擴展一第一位元量。
- 如申請專利範圍第10項所述之額外迴路延遲補償方法，其中該第一位元量為該數位輸入訊號之位元量的一半。
- 如申請專利範圍第10項所述之額外迴路延遲補償方法，更包含： 將該第一輸出訊號裁剪該第一位元量後生成一第二輸出訊號輸出。
- 如申請專利範圍第8項所述之額外迴路延遲補償方法，其中該運算訊號表示為M、該回授訊號表示為S且該第一輸出訊號表示為D；其中，該邏輯運算為。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109136490A TWI748697B (zh) | 2020-10-21 | 2020-10-21 | 額外迴路延遲補償模組及其適用之連續時間三角積分調變器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109136490A TWI748697B (zh) | 2020-10-21 | 2020-10-21 | 額外迴路延遲補償模組及其適用之連續時間三角積分調變器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI748697B true TWI748697B (zh) | 2021-12-01 |
| TW202218345A TW202218345A (zh) | 2022-05-01 |
Family
ID=80680957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109136490A TWI748697B (zh) | 2020-10-21 | 2020-10-21 | 額外迴路延遲補償模組及其適用之連續時間三角積分調變器 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI748697B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI339781B (en) * | 2006-02-17 | 2011-04-01 | Verigy Pte Ltd Singapore | Time-to-digital conversion with delay contribution determination of delay elements |
| US20170194984A1 (en) * | 2015-06-10 | 2017-07-06 | Mediatek Inc. | Vco-based continuous-time sigma delta modulator equipped with truncation circuit and phase-domain excess loop delay compensation |
-
2020
- 2020-10-21 TW TW109136490A patent/TWI748697B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI339781B (en) * | 2006-02-17 | 2011-04-01 | Verigy Pte Ltd Singapore | Time-to-digital conversion with delay contribution determination of delay elements |
| US20170194984A1 (en) * | 2015-06-10 | 2017-07-06 | Mediatek Inc. | Vco-based continuous-time sigma delta modulator equipped with truncation circuit and phase-domain excess loop delay compensation |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202218345A (zh) | 2022-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894656A (en) | Self-calibrating pipelined subranging analog-to-digital converter | |
| CN106817131B (zh) | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc | |
| CN107769784B (zh) | 一种过采样式Pipeline SAR-ADC系统 | |
| CN103905046A (zh) | 一种9级十位流水线adc电路 | |
| TWI792438B (zh) | 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法 | |
| Chuang et al. | A novel bubble tolerant thermometer-to-binary encoder for flash A/D converter | |
| TWI748697B (zh) | 額外迴路延遲補償模組及其適用之連續時間三角積分調變器 | |
| Damghanian et al. | A low-power 6-bit MOS CML flash ADC with a novel multi-segment encoder for UWB applications | |
| CN110176930B (zh) | 测量传输曲线跳变高度的多位分辨率子流水线结构 | |
| TWI578713B (zh) | 用於編碼數位資料至過取樣數位類比轉換器之方法及系統 | |
| CN107786206B (zh) | 一种Pipeline SAR-ADC系统 | |
| JP5935824B2 (ja) | Ｄ／ａ変換器 | |
| CN107171671B (zh) | 一种两级多位量化器及模数转换器 | |
| EP4033668A1 (en) | Techniques for linearizing digital-to-analog converters in sigma-delta analog-to-digital converters | |
| WO2019113772A1 (zh) | 用于模数转换的方法和模数转换器 | |
| Prathiba et al. | Design of low power fault tolerant flash ADC for instrumentation applications | |
| Patel et al. | Performance evaluation of different types of analog to digital converter architecture | |
| WO2017084067A1 (zh) | X-0级联式噪声整形结构的连续时间δ-∑调制器 | |
| Rao et al. | Optimizing the Stage Resolution of a 10-Bit, 50 Ms/Sec Pipelined A/D Converter & Its Impact on Speed, Power, Area, and Linearity | |
| Kester | ADC architectures I: the flash converter | |
| Gandhi | Design Implementation of Successive Approximation Register A/D Converter | |
| Sung et al. | Switched-Current Sampled and Hold Circuit with Digital Noise Cancellation Circuit for 2+ 2 MASH ƩΔ Modulator | |
| Reyhani et al. | A SAR-based ΣΔ modulator using shared DAC | |
| Ali et al. | Correction of operational amplifier gain error in pipelined A/D converters | |
| US20040113825A1 (en) | High-speed oversampling modulator device |