TWI747321B - 混合式記憶碟，電腦系統，及用於操作多重模式混合式碟之相關方法 - Google Patents

混合式記憶碟，電腦系統，及用於操作多重模式混合式碟之相關方法 Download PDF

Info

Publication number
TWI747321B
TWI747321B TW109119540A TW109119540A TWI747321B TW I747321 B TWI747321 B TW I747321B TW 109119540 A TW109119540 A TW 109119540A TW 109119540 A TW109119540 A TW 109119540A TW I747321 B TWI747321 B TW I747321B
Authority
TW
Taiwan
Prior art keywords
memory device
cache
mode
controller
memory
Prior art date
Application number
TW109119540A
Other languages
English (en)
Other versions
TW202036303A (zh
Inventor
湯瑪士 Ｌ 波拉
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202036303A publication Critical patent/TW202036303A/zh
Application granted granted Critical
Publication of TWI747321B publication Critical patent/TWI747321B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/217—Hybrid disk, e.g. using both magnetic and solid state storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/281—Single cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/305—Providing cache or TLB in specific location of a processing system being part of a memory device, e.g. cache DRAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/46—Caching storage objects of specific type in disk cache
    • G06F2212/466—Metadata, control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0028—Serial attached SCSI [SAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0036—Small computer system interface [SCSI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本發明揭示一種多重模式混合式記憶碟，其包括一大量記憶體裝置及一可移除快取記憶體裝置。該大量記憶體裝置之一控制器可經組態以回應於偵測該可移除快取記憶體裝置與該大量記憶體裝置之一快取埠耦合，而在一獨立模式或一混合式模式中操作該大量記憶體裝置。一種操作一多重模式混合式碟之方法亦可包括：監測一大量記憶體裝置之一快取埠以判定一可移除快取記憶體裝置之一存在；回應於判定該可移除快取記憶體裝置不存在，而將該大量記憶體裝置作為一獨立碟操作；及回應於判定該可移除快取記憶體裝置存在，而使用該可移除快取記憶體裝置作為一資料快取區將該大量記憶體裝置作為一混合式碟操作。亦描述額外混合式記憶碟及電腦系統。

Description

混合式記憶碟，電腦系統，及用於操作多重模式混合式碟之相關方法
在各種實施例中，本發明大體上係關於電腦系統及大容量儲存裝置之領域。更具體言之，本發明係關於經組態以取決於其操作模式而作為一混合式碟(drive)或一獨立碟操作之大容量儲存裝置。
非揮發性記憶體通常用於資料之大容量儲存，諸如在消費性電子裝置內。目前正在使用各種類型之大容量儲存裝置，諸如固態裝置(SSD)、硬碟機(HDD)及混合式碟。SSD使用固態記憶體裝置(例如，快閃記憶體)，該等固態記憶體裝置歸因於快速資料存取時間、低電力消耗及無移動機械部件而可具有優於傳統機電磁性HDD之優點。因此，SSD已成為PC及筆記型電腦市場之一流行資料儲存裝置。然而，SSD製造比HDD更昂貴。因此，當需要較低價格之大儲存時，HDD通常係選擇之碟。
混合式碟包含SSD及HDD兩者之特徵，此係因為傳統磁性HDD儲存媒體用於長期儲存且固態快閃型儲存媒體用於快取儲存。因此，混合式碟已變得需要，此係因為其等遞送比習知碟更高之效能，但成本更合理。例如，一混合式碟可在包含快閃記憶體之情況下帶來更類似SSD之效能，但保留與一HDD相關聯之高容量及一些較低成本。因此，混合式碟中使用 之少量固態記憶體可導致較低啟動時間及資料存取時間以及電力節省，但習知混合式碟亦可限制固態媒體容量之靈活性且為其中需要多種混合式容量提供之系統製造商增加顯著複雜性。由於習知混合式碟可增加原始設備製造商(OEM)之整體提供之複雜性，故OEM可簡單提供一較小組之碟類型以供消費者選擇。在HDD或混合式碟製造商處可存在此相同複雜性之提供，從而限制其等亦可提供之碟類型之數目。
根據本發明之一實施例，一種記憶碟包括：一大量記憶體裝置，其包含：大量儲存媒體；及一控制器，其與該大量儲存媒體可操作地耦合，其中該控制器係經組態以：回應於判定一可移除快取記憶體裝置未與該大量記憶體裝置耦合而在一獨立(stand-alone)模式中操作該大量記憶體裝置；及回應於判定該可移除快取記憶體裝置係與該大量記憶體裝置耦合而在一混合(hybrid)模式中操作該大量記憶體裝置。
根據本發明之另一實施例，一種設備包括：一控制器，其與一混合記憶碟之大量儲存媒體可操作地耦合，且該控制器經組態以：回應於一可移除快取記憶體裝置係與該控制器耦合而操作該混合記憶碟以使用在混合模式中作為一資料快取區之該可移除快取記憶體裝置與該大量儲存媒體；及回應於該可移除快取記憶體裝置未與該控制器耦合而操作該混合記憶碟以使用在獨立模式中之該大量儲存媒體。
根據本發明之再一實施例，一種操作一多重模式混合式碟之方法，該方法包括：回應於一可移除快取記憶體裝置係與該多重模式混合式碟之一控制器耦合而在一獨立模式中操作該多重模式混合式碟之一大量記憶體裝置；及回應於該可移除快取記憶體裝置係與該控制器耦合而使用該可移 除快取記憶體裝置作為一資料快取區在混合模式中操作該大量記憶體裝置。
100:電腦系統
102:晶片組
104:記憶體控制器集線器
106:記憶體控制器集線器/I/O控制器集線器
108:處理器
110:混合式碟
112:揮發性記憶體
114:超級I/O控制器
116:I/O裝置
118:USB埠
120:網路介面
122:圖形處理器
124:顯示器
200:大量記憶體裝置
201:第一匯流排
202:第一控制器/儲存控制器
203:第二匯流排
204:大量儲存媒體
205:第三匯流排
206:快取埠
210:可移除快取記憶體裝置
212:第二控制器
214:快取儲存媒體
300:流程圖
310:操作
320:操作
330:操作
340:操作
350:操作
360:操作
圖1係根據本發明之一實施例之一電腦系統的一簡化方塊圖。
圖2係圖1之混合式碟之一簡化方塊圖。
圖3係繪示根據本發明之一實施例之將一大量記憶體裝置作為一獨立碟或一混合式碟操作的一方法之一流程圖。
優先權主張
本申請案主張2016年8月3日申請之名為「HYBRID MEMORY DRIVES,COMPUTER SYSTEM,AND RELATED METHOD FOR OPERATING A MULTI-MODE HYBRID DRIVE」之美國專利申請案第15/227,165號之申請日之權利。
在下列實施方式中，參考形成其一部分之附圖，且其中繪示可實踐本發明之特定實施例。此等實施例經足夠詳細描述以使一般技術者能夠實踐本發明。然而，應瞭解，實施方式及特定實例雖然指示本發明之實施例之實例，但僅藉由圖解說明之方式且非藉由限制之方式給出。自本發明，可進行在本發明之範疇內之各種替代、修改、添加、重新配置或其組合，且將變得對熟習此項技術者顯而易見。
本文中所呈現之圖解說明並不意謂任何特定設備(例如，裝置、系統等)或方法之實際視圖，而僅為經採用以描述本發明之各種實施例之理想化表示。相應地，為清晰起見，可簡化一些圖式。因此，圖式可能未描繪一給定設備(例如，裝置)之所有組件或一特定方法之所有操作。另外，貫 穿說明書及圖式，相同元件符號可用於標示相同構件。
可使用多種不同科技及技術之任一者表示本文中描述之資訊及信號。例如，可貫穿描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片可藉由電壓、電流、電磁波、磁場或磁性微粒、光場或光學微粒或其等之任何組合來表示。為清晰呈現及描述，一些圖式可將信號繪示為一單一信號。一般技術者將理解，信號可表示信號之一匯流排，其中該匯流排可具有多種位元寬度且本發明可依包含一單一資料信號之任何數目個資料信號實施。
可用經設計以執行本文中所描述之功能之一通用處理器、一專用處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘極陣列(FPGA)或其他可程式化邏輯裝置、離散閘極或電晶體邏輯、離散硬體組件或其任何組合來實施或執行結合本文中所揭示之實施例描述之各種闡釋性邏輯區塊、模組、電路及演算法動作。
本文中之一處理器可係適於執行本發明之程序之任何處理器、控制器、微控制器或狀態機。一處理器亦可實施為運算裝置之一組合，諸如一DSP與一微處理器之一組合、複數個微處理器、一或多個微處理器結合一DSP核心或任何其他此組態。當根據本發明之實施例組態時，一專用電腦改良一電腦之功能，此係因為在無本發明之情況下，該電腦將無法執行本發明之程序。本發明亦在超出一抽象理念之一或多個特定技術環境中提供有意義的限制。例如，本發明之實施例提供記憶體裝置之技術領域的改良，尤其針對經組態以在一獨立模式或一混合式模式中操作之混合式碟。實施例包含改良混合式碟之功能性之特徵，使得描述用於操作該混合式碟之一新型裝置及方法。
另外，應注意，可依據被描繪為一流程圖(flowchart/flow diagram)、一結構圖或一方塊圖之一程序來描述實施例。儘管一流程圖可將操作動作描述為一循序程序，然此等動作之許多可依另一序列、並列或實質上同時執行。另外，可重新配置該等動作之順序。一程序可對應於一方法、一功能、一程序、一子常式、一子程式、與一作業系統介接等。此外，本文中揭示之方法可實施於硬體、軟體或兩者中。若實施於軟體中，則該等功能可作為一或多個指令(例如，軟體程式碼、韌體等)在一電腦可讀媒體上儲存或傳輸。電腦可讀媒體包含電腦儲存媒體及通信媒體兩者，該等通信媒體包含促成一電腦程式自一位置傳送至另一位置之任何媒體。
本發明之實施例包含一電腦系統，該電腦系統包括一晶片組及與晶片組可操作地耦合之一多重模式混合式碟。在一些實施例中，多重模式混合式碟經組態以回應於一可移除快取記憶體裝置未耦合至多重模式混合式碟之一快取埠而啟用多重模式混合式碟之一獨立模式，且回應於可移除快取記憶體裝置耦合至多重模式混合式碟之一快取埠而啟用多重模式混合式碟之一混合模式。如本文中所使用，術語「快取埠」不指示用於耦合一可移除快取記憶體之任何特定所需之實體結構。另外，術語「快取區」為便利而用來指一混合式碟作為可在主儲存區域中複製之資料儲存之一暫時快取區的一常見使用。然而，在一些實施例中，預期儲存於快取區中之資料可能未在主儲存區域中複製。在此一實施例中，快取記憶體裝置可被視為與主儲存區域不同之一儲存層，使得快取記憶體裝置中之資料可能未必在主儲存區域中複製或可本質上係暫時的。
圖1係根據本發明之一實施例之一電腦系統100的一簡化方塊圖。電腦系統100可係一消費性電子裝置，諸如一桌上型電腦、一膝上型電腦、 一平板電腦、一電子閱讀器、一智慧型電話或其他類型之通信裝置以及併入非揮發性儲存器之任何類型之運算系統(例如，一伺服器)。
電腦系統100包含一晶片組102(亦稱為一「主機」)，該晶片組102包含一或多個記憶體控制器集線器104、106。特定言之，晶片組102可包含一記憶體控制器集線器104(亦稱為一「北橋」)及一I/O控制器集線器106(亦稱為一「南橋」)。記憶體控制器集線器104、106可包含一或多個處理器(例如，單核、多核等)。當然，一些實施例可包含將北橋/南橋組態之構件併入至具有一單個處理器晶粒之一單個積體電路中的一積體晶片組。
電腦系統100亦可包含透過不同通信匯流排與晶片組102耦合之不同裝置及埠。例如，記憶體控制器集線器104可與一處理器108、揮發性記憶體112、一圖形處理器122及一顯示器124耦合。處理器108可係電腦系統100之中央處理單元(CPU)。揮發性記憶體112可包含亦可稱為「系統記憶體」(例如，DRAM、SDRAM、LPDDR等)之隨機存取記憶體(RAM)。圖形處理器122經組態以回應於自晶片組102接收資料而處置多種多媒體任務，以將視訊顯示信號提供至顯示器124。記憶體控制器集線器104經組態以使處理器108、揮發性記憶體112、圖形處理器122能夠彼此通信，以及與與I/O控制器集線器106耦合之裝置及埠通信。
I/O控制器集線器106可與一混合式碟110以及其他I/O裝置及埠(諸如一超級I/O控制器114及I/O裝置116、USB埠118)及其他網路介面120耦合。當然，應認識到，圖1中展示之電腦系統100係一簡化組態。亦可視需要包含其他資源及裝置，諸如一光學碟(例如，DVD、藍光等)。另外，展示為單獨之一些組件可存在於一積體封裝中或與其他組件一起整合於一共同積體電路中。系統亦可包含多種組件，包含平行(例如，冗餘)資源。 混合式碟110可係經組態以在一獨立模式或一混合式模式中操作之一多重模式碟，其將在下文參考圖2及圖3進一步論述。
在一些實施例中，一混合式記憶碟包括一大量記憶體裝置及一可移除快取記憶體裝置。大量記憶體裝置包含大量儲存媒體、一快取埠及與快取埠及大量儲存媒體可操作地耦合之一第一控制器。大量儲存媒體包含非揮發性記憶體。可移除快取記憶體裝置包含快取儲存媒體(包含非揮發性記憶體)及與快取儲存媒體可操作地耦合之一第二控制器。第一控制器經組態以回應於偵測可移除快取記憶體裝置處於以下狀態之至少一者而在一獨立模式或一混合式模式中操作大量記憶體裝置：與大量記憶體裝置之快取埠耦合或有效用作大量記憶體裝置之一快取區以作為一混合式碟操作。
在一些實施例中，一非揮發性記憶碟包括大量儲存媒體(包含非揮發性記憶體之實體區塊)、一快取埠及與大量儲存媒體及快取埠可操作地耦合之一控制器。控制器經組態以偵測具有非揮發性記憶體之一可移除快取記憶體裝置是否與快取埠耦合，及回應於偵測可移除快取記憶體裝置為以下狀態之至少一者而在一讀取或寫入操作之至少一者期間，操作非揮發性記憶碟以將可移除快取記憶體裝置用作一資料快取區：與大量儲存媒體耦合或有效與大量儲存媒體一起使用作為一混合式碟。
可使用一串列或並列資料匯流排將混合式碟110與I/O控制器集線器106耦合。例如，自混合式碟110至晶片組102之資料匯流排可包含一高速周邊組件互連(PCIe)匯流排、串列進階附接技術(SATA)匯流排、並列進階附接技術(PATA)匯流排、小型電腦系統介面(SCSI)匯流排、串列附接SCSI(SAS)匯流排、一通用串列匯流排(USB)或其等之組合。
圖2係圖1之混合式碟110之一簡化方塊圖。混合式碟110包含一大量 記憶體裝置200及一可移除快取記憶體裝置210。大量記憶體裝置200可經組態以回應於偵測與大量記憶體裝置200耦合之可移除快取記憶體裝置210之存在而在一獨立模式或一混合式模式中操作。例如，大量記憶體裝置200可經組態以在可移除快取記憶體裝置210未與大量記憶體裝置200耦合的情況下在獨立模式中操作，且在可移除快取記憶體裝置210與大量記憶體裝置200耦合的情況下，在混合式模式中操作。
大量記憶體裝置200可包含一第一控制器202、大量儲存媒體204及一快取埠206。大量記憶體裝置200之第一控制器202可經由一第一匯流排201與I/O控制器集線器106耦合。大量記憶體裝置200之第一控制器202可經由一第二匯流排203與大量儲存媒體204耦合。大量記憶體裝置200之第一控制器202可經由一第三匯流排205與快取埠206耦合。
大量儲存媒體204可包含非揮發性記憶體。本發明之實施例包含多種不同組態及容量之非揮發性記憶體陣列。在一些實施例中，非揮發性記憶體可經組態為一HDD、一SSD或另一適合類型之長期資料儲存器。在一些實施例中，HDD可包含磁性媒體。在一些實施例中，大量儲存媒體204可經組態為固態媒體(例如，一SSD)。固態媒體可包含諸如基於快閃之記憶體(例如，NAND快閃)之記憶體，其可包含單位階胞(SLC)、多位階胞(MLC)(例如，三位階胞(TLC)、四位階胞(QLC)等)或其等之組合之區塊。
可移除快取記憶體裝置210可包含與快取儲存媒體214可操作地耦合之一第二控制器212。快取儲存媒體214亦可包含非揮發性記憶體。在一些實施例中，快取儲存媒體214之非揮發性記憶體可經組態為具有固態媒體，諸如基於快閃之記憶體(例如，NAND快閃)或3D XPoint。在一些實 施例中，可移除快取記憶體裝置210可經組態為一安全數位(SD)卡、一CFX卡或採用具有一嵌入式控制器之其他非揮發性記憶體技術之一卡。第二控制器212可經組態以回應於自大量記憶體裝置200接收之命令而對可移除快取記憶體裝置210執行媒體管理功能(例如，讀取/寫入)。
快取埠206可(視需要)與大量記憶體裝置200之形狀因數整合(例如，作為一槽、一埠等)，使得可移除快取記憶體裝置210可插入至快取埠206中以將大量記憶體裝置200變換成一混合式碟。在一些實施例中，快取埠206可曝露於記憶體裝置210之形狀因數(例如，盒)之一外部。當連接時，大量記憶體裝置200及可移除快取記憶體裝置210可基本上係一單個單元，其可使碟製造商及/或OEM能夠判定用於一特定產品之碟是否應為一獨立碟或一混合式碟。另外，碟製造商及/或OEM可藉由將大量記憶體裝置200與具有大量儲存容量與快取儲存容量之所要組合之可移除快取記憶體裝置210混合且匹配，同時維持一共同形狀因數而判定混合式碟之容量。
大量記憶體裝置200包含韌體(例如，儲存於大量儲存媒體204或其他記憶體中)，該韌體經組態以偵測可移除快取記憶體裝置210之存在且取決於可移除快取記憶體裝置210在快取埠206中之存在而使第一控制器202以在一獨立模式或一混合式模式中重新組態大量記憶體裝置200之操作。因此，大量記憶體裝置200可運行軟體以作為一獨立碟或一混合式碟操作，以判定在操作期間儲存且擷取資料之位置。因此，主機可無需重新組態其軟體，其可導致OEM及/或碟製造商在組裝混合式碟時的更簡單實施方案。另外，由於可移除快取記憶體裝置210使其自身控制器(即，第二控制器212)經組態以執行可移除快取記憶體裝置210之媒體管理功能，故大量 記憶體裝置200之韌體可在混合式模式中簡化，此係因為可移除快取記憶體裝置210上之內建韌體可能已能夠回應於自大量記憶體裝置200接收命令而執行快取功能。
將第一控制器202耦合至外部裝置(例如，晶片組102(圖1)、可移除快取記憶體裝置210)之匯流排201、205可經組態為具有一或多個不同介面組態，諸如PCIe、SATA、PATA、SCSI、SAS或其等之組合。亦預期其他介面組態及協定。在一些實施例中，第一匯流排201及第三匯流排205可根據相同類型之介面組態且經由相同協定通信。例如，第一匯流排201及第三匯流排205兩者皆可經組態為一PCIe匯流排且第一控制器202可經組態以使用一非揮發性記憶體快速(NVME)協定通信。在一些實施例中，第一匯流排201及第三匯流排205可根據一不同類型之介面組態且經由一不同協定通信。例如，第一匯流排201可經組態為用於第一控制器202之一SATA匯流排以與I/O控制器集線器106通信，且第三匯流排205可經組態為用於第一控制器202之一PCIe匯流排以與可移除快取記憶體裝置210通信。在此一實施例中，第一控制器202可經組態以執行用於透過不同介面通信之不同協定之間之一轉換。
為使快取儲存媒體214在操作期間用於快取資料以加速混合式碟110之操作，快取儲存媒體214可經組態為具有比大量儲存媒體204快之記憶體。在此一實施例中，一適合基於NAND之快閃裝置可用作與包含內部大量儲存媒體之一HDD碟組合之可移除快取記憶體裝置210。許多基於NAND之快閃裝置比一HDD碟更快，其意謂許多基於NAND之快閃裝置可提供與HDD碟之一有效組合以使用可移除快取記憶體裝置210改良其速度。在另一實施例中，一適合NAND、3D Xpoint或其他基於非揮發性記 憶體之裝置可用作與包含內部大量儲存媒體之一SSD碟組合之可移除快取記憶體裝置210。一些基於NAND之快閃裝置可比一SSD碟慢，此取決於各者中使用之記憶體之特定類型。因此，相較於大量記憶體裝置200，使用較慢記憶體作為可移除快取記憶體裝置210可能實際上未相對於僅將大量儲存媒體204用於大量儲存及快取儲存兩者而改良效能。因此，儲存控制器202可判定大量記憶體裝置200與可移除快取記憶體裝置210之特定組合係無效的。類似地，儲存控制器202可判定可移除快取裝置210中之儲存媒體具有使其不適於用作大量記憶體裝置200之一快取區之其他特性(例如，容量、耐久性)，且判定組合無效。
本發明之實施例亦包含操作一多重模式混合式碟之方法。此一方法可包括：監測一大量記憶體裝置之一快取埠以判定一可移除快取記憶體裝置之存在；回應於判定該可移除快取記憶體裝置不存在，將該大量記憶體裝置作為一獨立碟操作；及回應於判定該可移除快取記憶體裝置存在且有效，使用該可移除快取記憶體裝置作為一資料快取區將該大量記憶體裝置作為一混合式碟操作。
圖3係繪示根據本發明之一實施例之將一大量記憶體裝置作為一獨立碟或一混合式碟操作的一方法之一流程圖300。在操作310處，大量記憶體裝置可監測快取埠。如上文所論述，快取埠可整合形成於大量記憶體裝置之形狀因數內以接收插入於其中之一可移除快取裝置。可在大量記憶體裝置之通電時以及貫穿大量記憶體裝置之操作起始此監測。
在操作320處，大量記憶體裝置可判定可移除快取記憶體裝置是否存在於快取埠中。若否，則可在操作330處啟用大量記憶體裝置之獨立模式，且大量記憶體裝置可繼續監測快取埠直至一可移除快取記憶體裝置存 在。在獨立模式期間，可僅在大量記憶體裝置之大量儲存媒體中執行資料存取(例如，讀取/寫入)。
在操作340處，大量記憶體裝置可詢問快取記憶體裝置。例如，大量記憶體裝置之第一控制器可與可移除快取記憶體裝置之第二控制器交談以判定可移除快取記憶體之操作參數(例如，容量、類型、耐久性、速度等)。
在操作350處，大量記憶體裝置可判定可移除快取記憶體裝置對於預期使用案例是否有效。例如，大量記憶體裝置可判定記憶體類型與大量記憶體裝置之控制器是否相容。大量記憶體裝置亦可判定容量、耐久性及/或速度是否高於一所要臨限值及/或在一所要操作範圍內。例如，若可移除快取記憶體裝置之速度比大量記憶體裝置之速度慢，則大量記憶體裝置可更好地在其獨立模式中操作，此係因為使用可移除快取記憶體裝置來在一混合式模式中快取資料可能無法改良效能。類似地，若可移除快取記憶體裝置之容量低於針對其預期使用之一預定臨限值，則大量記憶體裝置可更好地在其獨立模式中操作。
在操作360處，大量記憶體裝置判定可移除快取記憶體裝置有效用於預期使用情況，可啟用混合式模式。因此，大量記憶體裝置之第一控制器可協調可移除快取記憶體裝置及/或內部大量儲存媒體之間之資料存取。 例如，若自主機接收一讀取操作，則第一控制器可判定所請求資料在可移除快取記憶體裝置中是否可得。若可得，則第一控制器可自可移除快取記憶體裝置擷取所請求資料。若所請求資料在可移除快取記憶體裝置中不可得，則第一控制器可自內部大量儲存媒體擷取所請求資料。在一些實施例中，第一控制器亦可將所請求資料自內部大量儲存媒體儲存(例如，移 動、複製等)至可移除快取記憶體裝置中以供未來存取。若自主機接收一寫入操作，則第一控制器可判定應儲存傳入資料之位置(例如，在可移除快取記憶體裝置、大量儲存媒體或兩者中)。此一判定可取決於當在混合式模式中操作時根據大量記憶體裝置之韌體給予特定資料類型之優先權。在一些實施例中，第一控制器可執行一廢料收集(garbage collection)程序以在一預定週期已過去之後，將資料自可移除快取記憶體裝置移動至內部大量儲存媒體，而不使用混合式碟及/或在其期間儲存於可移除快取記憶體裝置中之資料尚未被存取。在程序中之任何時點，若大量記憶體裝置偵測可移除儲存裝置自大量記憶體裝置移除，則可向主機發出一通知。
額外非限制性實施例包含：
實施例1。一種混合式記憶碟，其包括：一大量記憶體裝置，其包含：大量儲存媒體，其包含非揮發性記憶體；一快取埠；及一第一控制器，其與該快取埠及該大量儲存媒體可操作地耦合；及一可移除快取記憶體裝置，其包含：快取儲存媒體，其包含非揮發性記憶體；及一第二控制器，其與該快取儲存媒體可操作地耦合，其中該第一控制器經組態以回應於偵測該可移除快取記憶體裝置為以下狀態之至少一者而在一獨立模式或一混合式模式中操作該大量記憶體裝置：與該大量記憶體裝置之該快取埠耦合或有效用作該大量記憶體裝置之一快取區以作為一混合式碟操作。
實施例2。如實施例1之混合式記憶碟，其中該大量儲存媒體經組態為一硬碟機。
實施例3。如實施例1之混合式記憶碟，其中該大量儲存媒體經組態為一固態硬碟。
實施例4。如實施例1至實施例3中任一項之混合式記憶碟，其中該第 二控制器經組態以在該可移除快取記憶體裝置耦合至該快取埠時，回應於自該第一控制器接收之命令而管理對該快取儲存裝置之媒體存取。
實施例5。如實施例1至實施例4中任一項之混合式記憶碟，其中該大量記憶體裝置經由選自由以下組成之群組之一第一匯流排而與一主機耦合：一高速周邊組件互連(PCIe)匯流排、一串列進階附接技術(SATA)匯流排、一並列進階附接技術(PATA)匯流排、一小型電腦系統介面(SCSI)匯流排、一串列附接SCSI(SAS)匯流排及一通用串列匯流排(USB)。
實施例6。如實施例5之混合式記憶碟，其中該大量記憶體裝置經由選自由以下組成之群組之一第二匯流排而與該可移除快取記憶體裝置耦合：一高速周邊組件互連(PCIe)匯流排、一串列進階附接技術(SATA)匯流排、一並列進階附接技術(PATA)匯流排、一小型電腦系統介面(SCSI)匯流排、一串列附接SCSI(SAS)匯流排及一通用串列匯流排(USB)。
實施例7。如實施例6之混合式記憶碟，其中該第一匯流排及該第二匯流排為相同匯流排類型。
實施例8。如實施例6之混合式記憶碟，其中該第一匯流排及該第二匯流排為一不同匯流排類型，且該第一控制器經進一步組態以使用不同通信協定來轉換該主機與該可移除快取記憶體裝置之間之通信。
實施例9。如實施例1至實施例8中任一項之混合式記憶碟，其中該大量儲存媒體包含一第一類型之非揮發性記憶體，及該快取儲存媒體包含比該第一類型快之一第二類型之非揮發性記憶體。
實施例10。一種非揮發性記憶碟，其包括：大量儲存媒體，其包含非揮發性記憶體之實體區塊；一快取埠；及一控制器，其與該大量儲存媒體及該快取埠可操作地耦合，且經組態以：偵測具有非揮發性記憶體之一 可移除快取記憶體裝置是否與該快取埠耦合；及回應於偵測該可移除快取記憶體裝置為以下狀態之至少一者而在一讀取或寫入操作之至少一者期間，操作該非揮發性記憶碟以將該可移除快取記憶體裝置用作一資料快取區：與該大量儲存媒體耦合或有效與該大量記儲存媒體一起使用作為一混合式碟。
實施例11。如實施例10之非揮發性記憶碟，其中該控制器經進一步組態以回應於偵測該可移除快取記憶體裝置未與該快取埠耦合或與該大量儲存媒體一起使用無效，而操作該非揮發性記憶碟以使用該大量儲存媒體作為一獨立碟。
實施例12。如實施例10或實施例11之非揮發性記憶碟，其中該大量儲存媒體包含固態儲存媒體。
實施例13。如實施例10或實施例11之非揮發性記憶碟，其中該大量儲存媒體包含磁性儲存媒體。
實施例14。如實施例10至實施例13中任一項之非揮發性記憶碟，其中該控制器經組態以使用一第一協定轉換與一外部主機之通信且使用一第二協定與該可移除快取記憶體裝置通信。
實施例15。如實施例10至實施例14中任一項之非揮發性記憶碟，其中該快取埠包含經組態以接收插入於其中之該可移除快取記憶體裝置之一槽。
實施例16。一種操作一多重模式混合式碟之方法，該方法包括：監測一大量記憶體裝置之一快取埠以判定一可移除快取記憶體裝置之存在；回應於判定該可移除快取記憶體裝置不存在，而將該大量記憶體裝置作為一獨立碟操作；及回應於判定該可移除快取記憶體裝置存在，使用該可移 除快取記憶體裝置作為一資料快取區將該大量記憶體裝置作為一混合式碟操作。
實施例17。如實施例16之方法，其中回應於該大量記憶體裝置之電力而起始監測該快取埠。
實施例18。如實施例16或實施例17之方法，其進一步包括：判定該可移除快取記憶體裝置是否有效；回應於判定該該可移除快取記憶體裝置無效，而將該大量記憶體裝置作為一獨立碟操作；及回應於判定該可移除快取記憶體裝置有效，使用該可移除快取記憶體裝置作為一資料快取區而將該大量記憶體裝置作為一混合式碟操作。
實施例19。如實施例18之方法，其中判定該快取記憶體裝置是否有效包含詢問該可移除快取記憶體裝置以判定該可移除快取記憶體裝置之操作參數。
實施例20。如實施例19之方法，其中該等操作參數包含以下之至少一者：該可移除快取記憶體裝置之一容量、一記憶體類型、耐久性或一速度。
實施例21。如實施例19之方法，其中判定該快取記憶體裝置是否有效進一步包含判定該等操作參數之一或多者是否落在一預定範圍之外。
實施例22。一種電腦系統，其包括：一晶片組；及一多重模式混合式碟，其與該晶片組可操作地耦合，該多重模式混合式碟經組態以：回應於一可移除快取記憶體裝置未耦合至該多重模式混合式碟之一快取埠，而啟用該多重模式混合式碟之一獨立模式；及回應於該可移除快取記憶體裝置耦合至該多重模式混合式碟之一快取埠，而啟用該多重模式混合式碟之一混合式模式。
實施例23。如實施例22之電腦系統，其進一步包括：一處理器，其與該晶片組可操作地耦合；一圖形處理器，其與該晶片組及一顯示器可操作地耦合；及I/O裝置，其等與該晶片組可操作地耦合。
實施例24。如實施例22或實施例23之電腦系統，其中該晶片組經由以下之至少一者而與該多重模式混合式碟可操作地耦合：一高速周邊組件互連(PCIe)匯流排、一串列進階附接技術(SATA)匯流排、一並列進階附接技術(PATA)匯流排、一小型電腦系統介面(SCSI)匯流排及一串列附接SCSI(SAS)匯流排。
實施例25。如實施例22至實施例24中任一項之電腦系統，其進一步包括以下之一者：一桌上型電腦、一膝上型電腦、一平板電腦、一伺服器、一電子閱讀器、一通信裝置或併入該晶片組及該多重模式混合式碟之一運算系統。
雖然本發明易呈現各種修改及替代形式，但是已在圖式中藉由實例展示且在本文中詳細描述特定實施例。然而，本發明不限於所揭示之特定形式。實情係，本發明將涵蓋落於下列隨附發明申請專利範圍及其等合法等效物之範疇內之所有修改、等效物及替代。
106:記憶體控制器集線器/I/O控制器集線器
110:混合式碟
200:大量記憶體裝置
201:第一匯流排
202:第一控制器/儲存控制器
203:第二匯流排
204:大量儲存媒體
205:第三匯流排
206:快取埠
210:可移除快取記憶體裝置
212:第二控制器
214:快取儲存媒體

Claims (20)

  1. 一種記憶碟(memory drive)，其包括：一大量(bulk)記憶體裝置，其包含：大量儲存媒體；及一控制器，其與該大量儲存媒體可操作地耦合，其中該控制器係經組態以：回應於判定該記憶碟之一第一條件而在一獨立(stand-alone)模式中操作該大量記憶體裝置；及回應於判定該記憶碟之一第二不同條件而在一混合(hybrid)模式中操作該大量記憶體裝置，該判定該第二不同條件包括判定該大量記憶體裝置包含具有高於一臨限值之一耐久性及一速度之至少一者之一可移除快取記憶體裝置。
  2. 如請求項1之記憶碟，其中該控制器經組態以藉由監測該大量記憶體裝置之一埠及判定該可移除快取記憶體裝置不存在來判定該記憶碟之該第一條件。
  3. 如請求項1之記憶碟，其中該控制器經組態以藉由監測該大量記憶體裝置之一埠及判定該可移除快取記憶體裝置存在但對於該混合模式亦係無效的來判定該記憶碟之該第一條件。
  4. 如請求項1之記憶碟，其中該控制器經組態以藉由監測該大量記憶體 裝置之一埠及判定該可移除快取記憶體裝置存在來判定該記憶碟之該第二不同條件。
  5. 如請求項1之記憶碟，其中該控制器經組態以藉由監測該大量記憶體裝置之一埠及基於該快取記憶體裝置之該耐久性及該快取記憶體裝置之該速度之至少一者判定該可移除快取記憶體裝置存在且對於該混合(hybrid)模式係有效的來判定該記憶碟之該第二不同條件。
  6. 如請求項1之記憶碟，其中該控制器經進一步組態以詢問(interrogate)耦合至該大量記憶體裝置之一快取記憶體裝置，以判定用以在該混合模式期間判定將用作該大量記憶體裝置之一資料快取之該快取記憶體裝置之有效性之該快取記憶體裝置之至少一參數，該至少一參數包含該快取記憶體裝置之該耐久性及該快取記憶體裝置之該速度之至少一者。
  7. 如請求項1之記憶碟，其中該記憶碟之該第一條件包含該可移除快取記憶體裝置係耦合至該控制器。
  8. 如請求項1之記憶碟，其中該記憶碟之該第二不同條件係至少部分基於偵測自耦合至該控制器之該可移除快取記憶體裝置之至少一參數。
  9. 如請求項8之記憶碟，其中該至少一參數包含該可移除快取記憶體裝置之該速度快於該大量記憶體裝置之該大量儲存媒體之一速度。
  10. 一種操作一多重模式混合式碟(hybrid drive)之方法，該方法包括：回應於判定一多重模式混合式碟之一第一條件而在一獨立(stand-alone)模式中操作該多重模式混合式碟之一大量記憶體裝置；及回應於判定該多重模式混合式碟之一第二不同條件而以耦合至該大量記憶體裝置做為一資料快取之一可移除快取記憶體裝置在一混合(hybrid)模式中操作該大量記憶體裝置，該判定該第二不同條件包括判定該可移除快取記憶體裝置之一速度高於一臨限值。
  11. 如請求項10之方法，其中：判定該多重模式混合式碟之一第一條件包含判定該可移除快取記憶體裝置未耦合至該大量記憶體裝置之一第一控制器；及判定該多重模式混合式碟之一第二不同條件包含判定該可移除快取記憶體裝置係耦合至該第一控制器。
  12. 如請求項10之方法，其中：判定該多重模式混合式碟之一第一條件包含：判定該可移除快取記憶體裝置係耦合至該大量記憶體裝置之一第一控制器；及判定該可移除快取記憶體裝置對於該混合模式係無效的；以及判定該多重模式混合式碟之一第二不同條件包含：判定該可移除快取記憶體裝置係耦合至該第一控制器；及基於該快取記憶體裝置之一速度來判定該可移除快取記憶體裝置對於該混合模式係有效的。
  13. 如請求項10之方法，其進一步包括詢問(interrogate)該可移除快取記憶體裝置，以判定該可移除快取記憶體裝置之至少一操作參數，該至少一操作參數包含該快取記憶體裝置之該速度。
  14. 如請求項13之方法，其中詢問該可移除快取記憶體裝置包含該大量記憶體裝置之一第一控制器與該可移除快取記憶體裝置之一第二控制器通信以判定該可移除快取記憶體裝置之該至少一操作參數。
  15. 如請求項14之方法，其中判定該可移除快取記憶體裝置對於該混合模式係有效的或無效的至少部分取決於該可移除快取記憶體裝置之該至少一操作參數。
  16. 如請求項15之方法，其中該至少一操作參數包含為該第一控制器所支援之該可移除快取記憶體裝置之一記憶體類型。
  17. 一種電腦系統，其包括：一晶片組；及一多重模式混合式碟，其與該晶片組可操作地耦合，該多重模式混合式碟包含：大量儲存媒體；及一控制器，其經組態以回應於判定該多重模式混合式碟之一第一條件而啟用(enable)該多重模式混合式碟之一獨立模式，且回應於判定該 多重模式混合式碟之一第二不同條件而啟用該多重模式混合式碟之一混合模式，該多重模式混合式碟之該第二條件包含判定一可移除快取記憶體裝置係耦合至該控制器且該可移除快取記憶體裝置之一速度高於一臨界值。
  18. 如請求項17之電腦系統，其中該晶片組包含一集線器(hub)，其可操作地經由一第一資料匯流排而與該多重模式混合式碟耦合。
  19. 如請求項18之電腦系統，其中該集線器係一輸入/輸出(I/O)控制器集線器。
  20. 如請求項18之電腦系統，其進一步包括：一可移除快取記憶體裝置，其經組態以在該混合模式期間被操作為該多重模式混合式碟之一資料快取；一第二資料匯流排，其將該控制器耦合至該大量儲存媒體；及一第三資料匯流排，其將該控制器耦合至該可移除快取記憶體裝置，其中該第一資料匯流排具有不同於該第二資料匯流排及該第三資料匯流排之一匯流排類型。
TW109119540A 2016-08-03 2017-08-03 混合式記憶碟，電腦系統，及用於操作多重模式混合式碟之相關方法 TWI747321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/227,165 2016-08-03
US15/227,165 US9927975B2 (en) 2016-08-03 2016-08-03 Hybrid memory drives, computer system, and related method for operating a multi-mode hybrid drive

Publications (2)

Publication Number Publication Date
TW202036303A TW202036303A (zh) 2020-10-01
TWI747321B true TWI747321B (zh) 2021-11-21

Family

ID=61071468

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109119540A TWI747321B (zh) 2016-08-03 2017-08-03 混合式記憶碟，電腦系統，及用於操作多重模式混合式碟之相關方法
TW106126290A TWI637270B (zh) 2016-08-03 2017-08-03 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法
TW107130319A TWI696918B (zh) 2016-08-03 2017-08-03 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW106126290A TWI637270B (zh) 2016-08-03 2017-08-03 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法
TW107130319A TWI696918B (zh) 2016-08-03 2017-08-03 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法

Country Status (6)

Country Link
US (3) US9927975B2 (zh)
EP (2) EP4231157A3 (zh)
KR (1) KR102285275B1 (zh)
CN (2) CN111831233B (zh)
TW (3) TWI747321B (zh)
WO (1) WO2018026504A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9927975B2 (en) 2016-08-03 2018-03-27 Micron Technology, Inc. Hybrid memory drives, computer system, and related method for operating a multi-mode hybrid drive
US10585819B2 (en) * 2018-03-05 2020-03-10 Samsung Electronics Co., Ltd. SSD architecture for FPGA based acceleration
US11106391B2 (en) * 2018-04-25 2021-08-31 Micron Technology, Inc. Managing a memory system including memory devices with different characteristics
US10977198B2 (en) * 2018-09-12 2021-04-13 Micron Technology, Inc. Hybrid memory system interface
WO2020068990A1 (en) 2018-09-26 2020-04-02 California Institute Of Technology Adeno-associated virus compositions for targeted gene therapy
US11500555B2 (en) * 2020-09-04 2022-11-15 Micron Technology, Inc. Volatile memory to non-volatile memory interface for power management
US11928360B2 (en) 2020-11-20 2024-03-12 Western Digital Technologies, Inc. Command slot management for memory devices
US12093258B2 (en) 2020-12-14 2024-09-17 Samsung Electronics Co., Ltd. Storage device adapter to accelerate database temporary table processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070146803A1 (en) * 2005-12-26 2007-06-28 Kabushiki Kaisha Toshiba Information recording apparatus and recorded information management method
CN101261594A (zh) * 2007-03-08 2008-09-10 三星电子株式会社 将混合硬盘驱动器转换为普通硬盘驱动器的方法
US20080244179A1 (en) * 2007-03-30 2008-10-02 Kealy Kevin P Memory device with a built-in memory array and a connector for a removable memory device
US20120233385A1 (en) * 2005-04-12 2012-09-13 Sandisk Il Ltd. (Formerly Known As M-Systems Flash Disk Pioneers, Ltd.) Hard disk drive with optional cache memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080140921A1 (en) * 2004-06-10 2008-06-12 Sehat Sutardja Externally removable non-volatile semiconductor memory module for hard disk drives
US7613876B2 (en) 2006-06-08 2009-11-03 Bitmicro Networks, Inc. Hybrid multi-tiered caching storage system
US20080005462A1 (en) 2006-06-30 2008-01-03 Mosaid Technologies Incorporated Method of configuring non-volatile memory for a hybrid disk drive
US8296521B2 (en) 2006-06-30 2012-10-23 Mosaid Technologies Incorporated Method of configuring non-volatile memory for a hybrid disk drive
US7774525B2 (en) 2007-03-13 2010-08-10 Dell Products L.P. Zoned initialization of a solid state drive
US20080270811A1 (en) * 2007-04-26 2008-10-30 Super Talent Electronics Inc. Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory
US7861038B2 (en) * 2007-07-17 2010-12-28 International Business Machines Corporation Method and apparatus for managing data in a hybrid drive system
KR20090034087A (ko) * 2007-10-02 2009-04-07 삼성전자주식회사 비휘발성 저장매체를 이용한 미디어 컨텐츠 재생 방법 및그 장치
US9354857B2 (en) 2008-03-19 2016-05-31 Lenovo (Singapore) Pte. Ltd. System and method to update firmware on a hybrid drive
US8407398B2 (en) 2008-10-01 2013-03-26 Lenovo (Singapore) Pte. Ltd. Cache mapping for solid state drives
USD610156S1 (en) * 2009-01-01 2010-02-16 Orion Photo Industries, Inc. USB flash drive
US8321630B1 (en) * 2010-01-28 2012-11-27 Microsoft Corporation Application-transparent hybridized caching for high-performance storage
US9135172B2 (en) * 2012-08-02 2015-09-15 Qualcomm Incorporated Cache data migration in a multicore processing system
TWI597606B (zh) * 2012-08-14 2017-09-01 緯創資通股份有限公司 電腦系統與其儲存裝置管理方法
US9052917B2 (en) 2013-01-14 2015-06-09 Lenovo (Singapore) Pte. Ltd. Data storage for remote environment
KR102614631B1 (ko) 2013-10-21 2023-12-19 에프엘씨 글로벌 리미티드 최종 레벨 캐시 시스템 및 이에 대응하는 방법
US9558124B2 (en) * 2013-11-08 2017-01-31 Seagate Technology Llc Data storage system with passive partitioning in a secondary memory
US9927975B2 (en) 2016-08-03 2018-03-27 Micron Technology, Inc. Hybrid memory drives, computer system, and related method for operating a multi-mode hybrid drive

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120233385A1 (en) * 2005-04-12 2012-09-13 Sandisk Il Ltd. (Formerly Known As M-Systems Flash Disk Pioneers, Ltd.) Hard disk drive with optional cache memory
US20070146803A1 (en) * 2005-12-26 2007-06-28 Kabushiki Kaisha Toshiba Information recording apparatus and recorded information management method
CN101261594A (zh) * 2007-03-08 2008-09-10 三星电子株式会社 将混合硬盘驱动器转换为普通硬盘驱动器的方法
US20080244179A1 (en) * 2007-03-30 2008-10-02 Kealy Kevin P Memory device with a built-in memory array and a connector for a removable memory device

Also Published As

Publication number Publication date
CN109690504B (zh) 2020-08-14
CN111831233B (zh) 2024-05-10
TW201908976A (zh) 2019-03-01
TW201805825A (zh) 2018-02-16
EP3494479A1 (en) 2019-06-12
TWI696918B (zh) 2020-06-21
KR102285275B1 (ko) 2021-08-04
EP3494479A4 (en) 2020-04-01
US9927975B2 (en) 2018-03-27
WO2018026504A1 (en) 2018-02-08
CN111831233A (zh) 2020-10-27
US20180210655A1 (en) 2018-07-26
EP4231157A2 (en) 2023-08-23
TW202036303A (zh) 2020-10-01
EP4231157A3 (en) 2023-11-01
US10656833B2 (en) 2020-05-19
CN109690504A (zh) 2019-04-26
TWI637270B (zh) 2018-10-01
US20180356985A1 (en) 2018-12-13
US10067676B2 (en) 2018-09-04
US20180039414A1 (en) 2018-02-08
KR20190022933A (ko) 2019-03-06

Similar Documents

Publication Publication Date Title
TWI747321B (zh) 混合式記憶碟，電腦系統，及用於操作多重模式混合式碟之相關方法
US10089134B2 (en) Controlling access to namespaces of a storage device
JP6134453B2 (ja) コマンドキューイング
TWI594182B (zh) 用於在共用記憶體通道上實施多位準記憶體階層之裝置及方法
EP3364304B1 (en) Memory channel that supports near memory and far memory access
US10372446B2 (en) Technology to dynamically modulate memory device read granularity
US9202548B2 (en) Efficient PCMS refresh mechanism
KR20150074550A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
KR102238957B1 (ko) 멀티코어 온-다이 메모리 마이크로컨트롤러
JP2023520009A (ja) メモリサブシステム製造モード
US12111777B2 (en) Multiple pin configurations of memory devices
US11907587B2 (en) Managing persistent memory regions across multiple protocols
CN114063899B (zh) 主从管理存储器存储
US20230153237A1 (en) Method and device for storing data
US20240256159A1 (en) Electronic device and operating method thereof