CN111831233B - 混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 - Google Patents
混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 Download PDFInfo
- Publication number
- CN111831233B CN111831233B CN202010723294.6A CN202010723294A CN111831233B CN 111831233 B CN111831233 B CN 111831233B CN 202010723294 A CN202010723294 A CN 202010723294A CN 111831233 B CN111831233 B CN 111831233B
- Authority
- CN
- China
- Prior art keywords
- memory device
- hybrid
- cache
- controller
- mass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000004044 response Effects 0.000 claims abstract description 34
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 abstract description 6
- 239000007787 solid Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/068—Hybrid storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/21—Employing a record carrier using a specific recording technology
- G06F2212/217—Hybrid disk, e.g. using both magnetic and solid state storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/222—Non-volatile memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/26—Using a specific storage system architecture
- G06F2212/261—Storage comprising a plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/28—Using a specific disk cache architecture
- G06F2212/281—Single cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/30—Providing cache or TLB in specific location of a processing system
- G06F2212/305—Providing cache or TLB in specific location of a processing system being part of a memory device, e.g. cache DRAM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/31—Providing disk cache in a specific location of a storage system
- G06F2212/313—In storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/46—Caching storage objects of specific type in disk cache
- G06F2212/466—Metadata, control data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0028—Serial attached SCSI [SAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0032—Serial ATA [SATA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0036—Small computer system interface [SCSI]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请揭示混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法。一种操作多重模式混合式驱动器的方法还可包括:监测大容量存储器装置的高速缓存端口以确定可移除高速缓冲存储器装置的存在;响应于确定所述可移除高速缓冲存储器装置不存在,而将所述大容量存储器装置作为独立驱动器操作;及响应于确定所述可移除高速缓冲存储器装置存在,而使用所述可移除高速缓冲存储器装置作为数据高速缓存区将所述大容量存储器装置作为混合式驱动器操作。还描述额外混合式存储器驱动器及计算机系统。
Description
本申请为发明名称为“混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法”、申请号为201780054095.7、申请日为2017年7月18日的中国发明专利申请的分案申请。
优先权要求
本申请案要求2016年8月3日申请的名为“混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法(HYBRID MEMORY DRIVES,COMPUTER SYSTEM,ANDRELATED METHOD FOR OPERATING A MULTI-MODE HYBRID DRIVE)”的序列号为15/227,165的美国专利申请案的申请日的权利。
技术领域
在各种实施例中,本发明大体上涉及计算机系统及大量存储装置的领域。更具体来说,本发明涉及经配置以取决于其操作模式而作为混合式驱动器或独立驱动器操作的大量存储装置。
背景技术
非易失性存储器通常用于数据的大量存储,例如在消费性电子装置内。目前正在使用各种类型的大量存储装置,例如固态装置(SSD)、硬盘驱动器(HDD)及混合式驱动器。SSD使用固态存储器装置(例如,闪存),归因于快速数据存取时间、低电力消耗及无移动机械部件,所述固态存储器装置可具有优于传统机电磁性HDD的优点。因此,SSD已成为PC及笔记本电脑市场的流行数据存储装置。然而,SSD制造比HDD更昂贵。因此,当需要较低价格的大存储时,HDD通常是选择的驱动器。
混合式驱动器包含SSD及HDD两者的特征,这是因为传统磁性HDD存储媒体用于长期存储且固态快闪型存储媒体用于高速缓冲存储。因此,混合式驱动器已变得合乎需要,这是因为其递送比常规驱动器更高的性能,但成本更合理。举例来说,混合式驱动器可在包含闪存的情况下带来更类似SSD的性能,但保留与HDD相关联的高容量及一些较低成本。因此,混合式驱动器中使用的少量固态存储器可导致较低启动时间及数据存取时间以及电力节省,但常规混合式驱动器还可限制固态媒体容量的灵活性且为需要多种混合式容量供给品的系统制造商增加显著复杂性。由于常规混合式驱动器可增加原始设备制造商(OEM)的整体供给品的复杂性,因此OEM可仅提供较小组的驱动器类型供消费者选择。HDD或混合式驱动器制造商可存在此相同的供给品复杂性,从而也限制他们可提供的驱动器类型的数目。
发明内容
在一些实施例中,一种混合式存储器驱动器包括大容量存储器装置及可移除高速缓冲存储器装置。所述大容量存储器装置包含:大容量存储媒体,高速缓存端口,及第一控制器,其与所述高速缓存端口及所述大容量存储媒体可操作地耦合。所述大容量存储媒体包含非易失性存储器。所述可移除高速缓冲存储器装置包含:高速缓冲存储媒体,其包含非易失性存储器;及第二控制器,其与所述高速缓冲存储媒体可操作地耦合。所述第一控制器经配置以响应于检测所述可移除高速缓冲存储器装置为以下状态中的至少一者而使所述大容量存储器装置在独立模式或混合式模式中操作:与所述大容量存储器装置的所述高速缓存端口耦合或有效用作所述大容量存储器装置的高速缓存区以作为混合式驱动器操作。
本发明的实施例还包含操作多重模式混合式驱动器的方法。此类方法可包括:监测大容量存储器装置的高速缓存端口以确定可移除高速缓冲存储器装置的存在,响应于确定所述可移除高速缓冲存储器装置不存在而将所述大容量存储器装置作为独立驱动器操作,及响应于确定所述可移除高速缓冲存储器装置存在且有效而使用所述可移除高速缓冲存储器装置作为数据高速缓存区将所述大容量存储器装置作为混合式驱动器操作。
本发明的一些实施例包含一种计算机系统,其包括芯片组及与所述芯片组可操作地耦合的多重模式混合式驱动器。
附图说明
图1是根据本发明的实施例的计算机系统的简化框图。
图2是图1的混合式驱动器的简化框图。
图3是说明根据本发明的实施例的将大容量存储器装置作为独立驱动器或混合式驱动器操作的方法的流程图。
具体实施方式
在下列实施方式中,参考附图,附图形成实施方式的一部分且其中说明可实践本发明的特定实施例。这些实施例经足够详细描述以使所属领域的技术人员能够实践本发明。然而,应了解,实施方式及特定实例虽然指示本发明的实施例的实例,但仅通过说明的方式且非通过限制的方式给出。根据本发明,可在本发明的范围内进行各种替代、修改、添加、重新布置或其组合,且对所属领域的技术人员将变得显而易见。
本文中所呈现的说明并不意味着任何特定设备(例如,装置、系统等)或方法的实际视图,而仅为经采用以描述本发明的各种实施例的理想化表示。因此,为清晰起见,可简化一些图式。因此,图式可能未描绘给定设备(例如,装置)的所有组件或特定方法的所有操作。另外,贯穿说明书及图式,相同元件符号可用于标示相同构件。
可使用多种不同科技及技术中的任一者表示本文中描述的信息及信号。举例来说,可通过电压、电流、电磁波、磁场或磁性微粒、光场或光学微粒或其任何组合来表示可在整个描述中引用的数据、指令、命令、信息、信号、位、符号及芯片。为清晰呈现及描述,一些图式可将信号说明为单一信号。所属领域的技术人员将理解,信号可表示信号的总线,其中所述总线可具有多种位宽度且本发明可以包含单一数据信号的任何数目个数据信号实施。
可用经设计以执行本文中所描述的功能的通用处理器、专用处理器、数字信号处理器(DSP)、特定应用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑设备、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中所揭示的实施例描述的各种阐释性逻辑块、模块、电路及算法动作。
本文中的处理器可为适于执行本发明的过程的任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合,例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器,或任何其它此类配置。当根据本发明的实施例配置时,专用计算机改进计算机的功能,这是因为在无本发明的情况下,所述计算机将无法执行本发明的过程。本发明还在超出抽象理念的一或多个特定技术环境中提供有意义的限制。举例来说,本发明的实施例提供存储器装置的技术领域的改进,尤其针对经配置以在独立模式或混合式模式中操作的混合式驱动器。实施例包含改进混合式驱动器的功能性的特征,使得描述用于操作所述混合式驱动器的新颖装置及方法。
另外,应注意,可以据被描绘为流程图(flowchart/flow diagram)、结构图或框图的过程来描述实施例。尽管流程图可将操作动作描述为循序过程,但这些动作中的许多动作可以另一序列、并行或大体上同时执行。另外,可重新布置动作的顺序。过程可对应于方法、功能、程序过程、子例程、子程序、与操作系统介接等。此外,本文中揭示的方法可实施于硬件、软件或两者中。如果实施于软件中,那么所述功能可作为一或多个指令(例如,软件代码、固件等)在计算机可读媒体上存储或传输。计算机可读媒体包含计算机存储媒体及通信媒体两者,所述通信媒体包含促成计算机程序从一个位置传送到另一位置的任何媒体。
本发明的实施例包含计算机系统,所述计算机系统包括芯片组及与芯片组可操作地耦合的多重模式混合式驱动器。在一些实施例中,多重模式混合式驱动器经配置以响应于可移除高速缓冲存储器装置未耦合到多重模式混合式驱动器的高速缓存端口而启用多重模式混合式驱动器的独立模式,且响应于可移除高速缓冲存储器装置耦合到多重模式混合式驱动器的高速缓存端口而启用多重模式混合式驱动器的混合式模式。如本文中所使用,术语“高速缓存端口”不指示用于耦合可移除高速缓冲存储器的任何特定所需的物理结构。另外,为方便起见,术语“高速缓存区”用来指混合式驱动器作为可在主存储区域中复制的数据存储的暂时高速缓存区的常见用途。然而,在一些实施例中,预期存储于高速缓存区中的数据可能不在主存储区域中被复制。在此类实施例中,高速缓冲存储器装置可被视为与主存储区域不同的存储层,使得高速缓冲存储器装置中的数据可能未必在主存储区域中被复制或本质上可以是暂时的。
图1是根据本发明的实施例的计算机系统100的简化框图。计算机系统100可为消费性电子装置,例如桌上型计算机、膝上型计算机、平板计算机、电子阅读器、智能电话或其它类型的通信装置以及合并非易失性存储器的任何类型的计算系统(例如,服务器)。
计算机系统100包含芯片组102(还称为“主机”),芯片组102包含一或多个存储器控制器集线器104、106。特定来说,芯片组102可包含存储器控制器集线器104(还称为“北桥”)及I/O控制器集线器106(还称为“南桥”)。存储器控制器集线器104、106可包含一或多个处理器(例如,单核、多核等)。当然,一些实施例可包含将北桥/南桥配置的构件合并到具有单个处理器裸片的单个集成电路中的集成芯片组。
计算机系统100还可包含通过不同通信总线与芯片组102耦合的不同装置及端口。举例来说,存储器控制器集线器104可与处理器108、易失性存储器112、图形处理器122及显示器124耦合。处理器108可为计算机系统100的中央处理单元(CPU)。易失性存储器112可包含还可称为“系统存储器”的随机存取存储器(RAM)(例如,DRAM、SDRAM、LPDDR等)。图形处理器122经配置以响应于从芯片组102接收数据而处置多种多媒体任务,以将视频显示信号提供到显示器124。存储器控制器集线器104经配置以使处理器108、易失性存储器112、图形处理器122能够彼此通信,以及与耦合于I/O控制器集线器106的装置及端口通信。
I/O控制器集线器106可与混合式驱动器110以及其它I/O装置及端口(例如超级I/O控制器114及I/O装置116、USB端口118)及其它网络接口120耦合。当然,应认识到,图1中展示的计算机系统100是简化配置。根据需要还可包含其它资源及装置,例如光学驱动器(例如,DVD、蓝光等)。另外,展示为单独的一些组件可存在于集成封装中或与其它组件一起集成于共同集成电路中。系统还可包含多种组件,包含平行(例如,冗余)资源。混合式驱动器110可为经配置以在独立模式或混合式模式中操作的多重模式驱动器,其将在下文参考图2及3进一步论述。
在一些实施例中,混合式存储器驱动器包括大容量存储器装置及可移除高速缓冲存储器装置。大容量存储器装置包含大容量存储媒体、高速缓存端口及与高速缓存端口及大容量存储媒体可操作地耦合的第一控制器。大容量存储媒体包含非易失性存储器。可移除高速缓冲存储器装置包含高速缓冲存储媒体(包含非易失性存储器)及与高速缓冲存储媒体可操作地耦合的第二控制器。第一控制器经配置以响应于检测可移除高速缓冲存储器装置处于以下状态中的至少一者而使大容量存储器装置在独立模式或混合式模式中操作:与大容量存储器装置的高速缓存端口耦合或有效用作大容量存储器装置的高速缓存区以作为混合式驱动器操作。
在一些实施例中,非易失性存储器驱动器包括大容量存储媒体(包含非易失性存储器的物理块)、高速缓存端口及与大容量存储媒体及高速缓存端口可操作地耦合的控制器。控制器经配置以检测具有非易失性存储器的可移除高速缓冲存储器装置是否与高速缓存端口耦合,及响应于检测可移除高速缓冲存储器装置为以下状态中的至少一者而在读取或写入操作中的至少一者期间,操作非易失性存储器驱动器以将可移除高速缓冲存储器装置用作数据高速缓存区:与大容量存储媒体耦合或与大容量存储媒体一起有效用作混合式驱动器。
可使用串行或并行数据总线将混合式驱动器110与I/O控制器集线器106耦合。举例来说,从混合式驱动器110到芯片组102的数据总线可包含高速外围组件互连(PCIe)总线、串行高级技术附接(SATA)总线、并行高级技术附接(PATA)总线、小型计算机系统接口(SCSI)总线、串行附接SCSI(SAS)总线、通用串行总线(USB)或其组合。
图2是图1的混合式驱动器110的简化框图。混合式驱动器110包含大容量存储器装置200及可移除高速缓冲存储器装置210。大容量存储器装置200可经配置以响应于检测与大容量存储器装置200耦合的可移除高速缓冲存储器装置210的存在而在独立模式或混合式模式中操作。举例来说,大容量存储器装置200可经配置以在可移除高速缓冲存储器装置210未与大容量存储器装置200耦合的情况下在独立模式中操作,且在可移除高速缓冲存储器装置210与大容量存储器装置200耦合的情况下,在混合式模式中操作。
大容量存储器装置200可包含第一控制器202、大容量存储媒体204及高速缓存端口206。大容量存储器装置200的第一控制器202可经由第一总线201与I/O控制器集线器106耦合。大容量存储器装置200的第一控制器202可经由第二总线203与大容量存储媒体204耦合。大容量存储器装置200的第一控制器202可经由第三总线205与高速缓存端口206耦合。
大容量存储媒体204可包含非易失性存储器。本发明的实施例包含多种不同配置及容量的非易失性存储器阵列。在一些实施例中,非易失性存储器可经配置为HDD、SSD或另一合适类型的长期数据存储器。在一些实施例中,HDD可包含磁性媒体。在一些实施例中,大容量存储媒体204可经配置为固态媒体(例如,SSD)。固态媒体可包含例如基于快闪的存储器(例如,NAND快闪)的存储器,其可包含单级单元(SLC)、多级单元(MLC)(例如,三级单元(TLC)、四级单元(QLC)等)或其组合的块。
可移除高速缓冲存储器装置210可包含与高速缓冲存储媒体214可操作地耦合的第二控制器212。高速缓冲存储媒体214还可包含非易失性存储器。在一些实施例中,高速缓冲存储媒体214的非易失性存储器可经配置为具有固态媒体,例如基于快闪的存储器(例如,NAND快闪)或3D XPoint。在一些实施例中,可移除高速缓冲存储器装置210可经配置为安全数字(SD)卡、CFX卡或采用具有嵌入式控制器的其它非易失性存储器技术的卡。第二控制器212可经配置以响应于从大容量存储器装置200接收的命令而对可移除高速缓冲存储器装置210执行媒体管理功能(例如,读取/写入)。
高速缓存端口206可(任选地)与大容量存储器装置200的形状因子集成(例如,作为槽、端口等),使得可移除高速缓冲存储器装置210可插入到高速缓存端口206中以将大容量存储器装置200变换成混合式驱动器。在一些实施例中,高速缓存端口206可暴露于存储器装置210的形状因子(例如,盒)的外部。当连接时,大容量存储器装置200及可移除高速缓冲存储器装置210可基本上是单个单元,其可使驱动器制造商及/或OEM能够确定用于特定产品的驱动器是否应为独立驱动器或混合式驱动器。另外,驱动器制造商及/或OEM可通过将大容量存储器装置200与可移除高速缓冲存储器装置210混合及匹配,使得具有大容量存储容量与高速缓冲存储容量的所要组合,同时维持共同形状因子,从而确定混合式驱动器的容量。
大容量存储器装置200包含固件(例如,存储于大容量存储媒体204或其它存储器中),所述固件经配置以检测可移除高速缓冲存储器装置210的存在,且取决于高速缓存端口206中可移除高速缓冲存储器装置210的存在而使第一控制器202将大容量存储器装置200重新配置为在独立模式或混合式模式中操作。因此,大容量存储器装置200可运行软件以作为独立驱动器或混合式驱动器操作,以确定在操作期间存储及检索数据的位置。因此,主机可无需重新配置其软件,其可促成OEM及/或驱动器制造商在组装混合式驱动器时更简单的实施方案。另外,由于可移除高速缓冲存储器装置210使其自身控制器(即,第二控制器212)经配置以执行可移除高速缓冲存储器装置210的媒体管理功能,因此大容量存储器装置200的固件可在混合式模式中简化,这是因为可移除高速缓冲存储器装置210上的内置固件可能已能够响应于从大容量存储器装置200接收命令而执行高速缓存功能。
将第一控制器202耦合到外部装置(例如,芯片组102(图1)、可移除高速缓冲存储器装置210)的总线201、205可经配置为具有一或多个不同接口配置,例如PCIe、SATA、PATA、SCSI、SAS或其组合。还预期其它接口配置及协议。在一些实施例中,第一总线201及第三总线205可根据相同类型的接口予以配置且经由相同协议通信。举例来说,第一总线201及第三总线205两者都可经配置为PCIe总线,且第一控制器202可经配置以使用非易失性存储器快速(NVME)协议通信。在一些实施例中,第一总线201及第三总线205可根据不同类型的接口予以配置且经由不同协议通信。举例来说,第一总线201可经配置为用于第一控制器202的SATA总线以与I/O控制器集线器106通信,且第三总线205可经配置为用于第一控制器202的PCIe总线以与可移除高速缓冲存储器装置210通信。在此类实施例中,第一控制器202可经配置以执行用于通过不同接口通信的不同协议之间的转换。
为使高速缓冲存储媒体214在操作期间用于高速缓存数据以加速混合式驱动器110的操作,高速缓冲存储媒体214可经配置为具有比大容量存储媒体204快的存储器。在此类实施例中,合适的基于NAND的快闪装置可用作与包含内部大容量存储媒体的HDD驱动器组合的可移除高速缓冲存储器装置210。许多基于NAND的快闪装置比HDD驱动器快,其意味着许多基于NAND的快闪装置可提供与HDD驱动器的有效组合以使用可移除高速缓冲存储器装置210改进其速度。在另一实施例中,合适的基于NAND、3D Xpoint或其它非易失性存储器的装置可用作与包含内部大容量存储媒体的SSD驱动器组合的可移除高速缓冲存储器装置210。一些基于NAND的快闪装置可比SSD驱动器慢,这取决于每一者中使用的存储器的特定类型。因此,与大容量存储器装置200相比,使用较慢存储器作为可移除高速缓冲存储器装置210相对于仅使用大容量存储媒体204进行大容量存储及高速缓冲存储两者而言可能实际上未改进性能。因此,存储控制器202可确定大容量存储器装置200与可移除高速缓冲存储器装置210的特定组合是无效的。类似地,存储控制器202可确定可移除高速缓冲存储器装置210中的存储媒体具有使其不适于用作大容量存储器装置200的高速缓存区的其它特性(例如,容量、耐久性),且确定组合无效。
本发明的实施例还包含操作多重模式混合式驱动器的方法。此方法可包括:监测大容量存储器装置的高速缓存端口以确定可移除高速缓冲存储器装置的存在;响应于确定所述可移除高速缓冲存储器装置不存在,将所述大容量存储器装置作为独立驱动器操作;及响应于确定所述可移除高速缓冲存储器装置存在且有效,使用所述可移除高速缓冲存储器装置作为数据高速缓存区将所述大容量存储器装置作为混合式驱动器操作。
图3是说明根据本发明的实施例的将大容量存储器装置作为独立驱动器或混合式驱动器操作的方法的流程图300。在操作310处,大容量存储器装置可监测高速缓存端口。如上文所论述,高速缓存端口可集成地形成于大容量存储器装置的形状因子内以接收插入于其中的可移除高速缓冲存储器装置。可在大容量存储器装置通电时以及大容量存储器装置的整个操作期间起始此监测。
在操作320处,大容量存储器装置可确定可移除高速缓冲存储器装置是否存在于高速缓存端口中。如果否,那么可在操作330处启用大容量存储器装置的独立模式,且大容量存储器装置可继续监测高速缓存端口直到可移除高速缓冲存储器装置存在为止。在独立模式期间,可仅在大容量存储器装置的大容量存储媒体中执行数据存取(例如,读取/写入)。
在操作340处,大容量存储器装置可询问高速缓冲存储器装置。举例来说,大容量存储器装置的第一控制器可与可移除高速缓冲存储器装置的第二控制器交谈以确定可移除高速缓冲存储器的操作参数(例如,容量、类型、耐久性、速度等)。
在操作350处,大容量存储器装置可确定可移除高速缓冲存储器装置对于预期使用场景是否有效。举例来说,大容量存储器装置可确定存储器类型与大容量存储器装置的控制器是否兼容。大容量存储器装置还可确定容量、耐久性及/或速度是否高于所要阈值及/或在所要操作范围内。举例来说,如果可移除高速缓冲存储器装置的速度比大容量存储器装置的速度慢,那么大容量存储器装置可能更好是在其独立模式中操作,这是因为使用可移除高速缓冲存储器装置来在混合式模式中高速缓存数据可能无法改进性能。类似地,如果可移除高速缓冲存储器装置的容量低于针对其预期使用的预定阈值,那么大容量存储器装置可能更好是在其独立模式中操作。
在操作360处,大容量存储器装置确定可移除高速缓冲存储器装置对于预期使用情况是有效的,可启用混合式模式。因此,大容量存储器装置的第一控制器可协调可移除高速缓冲存储器装置及/或内部大容量存储媒体之间的数据存取。举例来说,如果从主机接收读取操作,那么第一控制器可确定所请求数据在可移除高速缓冲存储器装置中是否可得。如果可得,那么第一控制器可从可移除高速缓冲存储器装置检索所请求数据。如果所请求数据在可移除高速缓冲存储器装置中不可得,那么第一控制器可从内部大容量存储媒体检索所请求数据。在一些实施例中,第一控制器还可将所请求数据从内部大容量存储媒体存储(例如,移动、复制等)到可移除高速缓冲存储器装置中以供未来存取。如果从主机接收写入操作,那么第一控制器可确定传入数据应存储的位置(例如,在可移除高速缓冲存储器装置、大容量存储媒体或两者中)。此类确定可取决于当在混合式模式中操作时根据大容量存储器装置的固件给予特定数据类型的优先权。在一些实施例中,在经过不使用混合式驱动器的预定周期之后,及/或在所述预定周期期间存储于可移除高速缓冲存储器装置中的数据未被存取,第一控制器可执行垃圾收集(garbage collection)过程以将数据从可移除高速缓冲存储器装置移动到内部大容量存储媒体。在过程中的任何点,如果大容量存储器装置检测可移除存储装置从大容量存储器装置移除,那么可向主机发出通知。
额外非限制性实施例包含:
实施例1。一种混合式存储器驱动器,其包括:大容量存储器装置,其包含:大容量存储媒体,其包含非易失性存储器;高速缓存端口;及第一控制器,其与所述高速缓存端口及所述大容量存储媒体可操作地耦合;及可移除高速缓冲存储器装置,其包含:高速缓冲存储媒体,其包含非易失性存储器;及第二控制器,其与所述高速缓冲存储媒体可操作地耦合,其中所述第一控制器经配置以响应于检测所述可移除高速缓冲存储器装置为以下状态中的至少一者而使所述大容量存储器装置在独立模式或混合式模式中操作:与所述大容量存储器装置的所述高速缓存端口耦合或有效用作所述大容量存储器装置的高速缓存区以作为混合式驱动器操作。
实施例2。根据实施例1所述的混合式存储器驱动器,其中所述大容量存储媒体经配置为硬盘驱动器。
实施例3。根据实施例1所述的混合式存储器驱动器,其中所述大容量存储媒体经配置为固态硬盘。
实施例4。根据实施例1到3中任一实施例所述的混合式存储器驱动器,其中所述第二控制器经配置以在所述可移除高速缓冲存储器装置耦合到所述高速缓存端口时,响应于从所述第一控制器接收的命令而管理对所述高速缓冲存储装置的媒体存取。
实施例5。根据实施例1到4中任一实施例所述的混合式存储器驱动器,其中所述大容量存储器装置经由选自由以下组成的群组的第一总线而与主机耦合:高速外围组件互连(PCIe)总线、串行高级技术附接(SATA)总线、并行高级技术附接(PATA)总线、小型计算机系统接口(SCSI)总线、串行附接SCSI(SAS)总线及通用串行总线(USB)。
实施例6。根据实施例5所述的混合式存储器驱动器,其中所述大容量存储器装置经由选自由以下组成的群组的第二总线而与所述可移除高速缓冲存储器装置耦合:高速外围组件互连(PCIe)总线、串行高级技术附接(SATA)总线、并行高级技术附接(PATA)总线、小型计算机系统接口(SCSI)总线、串行附接SCSI(SAS)总线及通用串行总线(USB)。
实施例7。根据实施例6所述的混合式存储器驱动器,其中所述第一总线及所述第二总线为相同总线类型。
实施例8。根据实施例6所述的混合式存储器驱动器,其中所述第一总线及所述第二总线为不同总线类型,且所述第一控制器经进一步配置以使用不同通信协议来转换所述主机与所述可移除高速缓冲存储器装置之间的通信。
实施例9。根据实施例1到8中任一实施例所述的混合式存储器装置,其中所述大容量存储媒体包含第一类型的非易失性存储器,且所述高速缓冲存储媒体包含比所述第一类型快的第二类型的非易失性存储器。
实施例10。一种非易失性存储器驱动器,其包括:大容量存储媒体,其包含非易失性存储器的物理块;高速缓存端口;及控制器,其与所述大容量存储媒体及所述高速缓存端口可操作地耦合,且经配置以:检测具有非易失性存储器的可移除高速缓冲存储器装置是否与所述高速缓存端口耦合;及响应于检测所述可移除高速缓冲存储器装置为以下状态中的至少一者而在读取或写入操作中的至少一者期间,操作所述非易失性存储器驱动器以将所述可移除高速缓冲存储器装置用作数据高速缓存区:与所述大容量存储媒体耦合或与所述大容量存储媒体一起有效用作混合式驱动器。
实施例11。根据实施例10所述的非易失性存储器驱动器,其中所述控制器经进一步配置以响应于检测所述可移除高速缓冲存储器装置未与所述高速缓存端口耦合或与所述大容量存储媒体一起使用无效,而操作所述非易失性存储器驱动器以使用所述大容量存储媒体作为独立驱动器。
实施例12。根据实施例10或实施例11所述的非易失性存储器驱动器,其中所述大容量存储媒体包含固态存储媒体。
实施例13。根据实施例10或实施例11所述的非易失性存储器驱动器,其中所述大容量存储媒体包含磁性存储媒体。
实施例14。根据实施例10到13中任一实施例所述的非易失性存储器驱动器,其中所述控制器经配置以使用第一协议来转换与外部主机的通信且使用第二协议与所述可移除高速缓冲存储器装置通信。
实施例15。根据实施例10到14中任一实施例所述的非易失性存储器驱动器,其中所述高速缓存端口包含经配置以接收插入于其中的所述可移除高速缓冲存储器装置的槽。
实施例16。一种操作多重模式混合式驱动器的方法,所述方法包括:监测大容量存储器装置的高速缓存端口以确定可移除高速缓冲存储器装置的存在;响应于确定所述可移除高速缓冲存储器装置不存在,而将所述大容量存储器装置作为独立驱动器操作;及响应于确定所述可移除高速缓冲存储器装置存在,使用所述可移除高速缓冲存储器装置作为数据高速缓存区而将所述大容量存储器装置作为混合式驱动器操作。
实施例17。根据实施例16所述的方法,其中响应于所述大容量存储器装置的电力而起始监测所述高速缓存端口。
实施例18。根据实施例16或实施例17所述的方法,其进一步包括:确定所述可移除高速缓冲存储器装置是否有效;响应于确定所述可移除高速缓冲存储器装置无效,而将所述大容量存储器装置作为独立驱动器操作;及响应于确定所述可移除高速缓冲存储器装置有效,使用所述可移除高速缓冲存储器装置作为数据高速缓存区而将所述大容量存储器装置作为混合式驱动器操作。
实施例19。根据实施例18所述的方法,其中确定所述高速缓冲存储器装置是否有效包含询问所述可移除高速缓冲存储器装置以确定所述可移除高速缓冲存储器装置的操作参数。
实施例20。根据实施例19所述的方法,其中所述操作参数包含以下中的至少一者:所述可移除高速缓冲存储器装置的容量、存储器类型、耐久性或速度。
实施例21。根据实施例19所述的方法,其中确定所述高速缓冲存储器装置是否有效进一步包含确定所述操作参数中的一或多者是否落在预定范围之外。
实施例22。一种计算机系统,其包括:芯片组;及多重模式混合式驱动器,其与所述芯片组可操作地耦合,所述多重模式混合式驱动器经配置以:响应于可移除高速缓冲存储器装置未耦合到所述多重模式混合式驱动器的高速缓存端口,而启用所述多重模式混合式驱动器的独立模式;及响应于所述可移除高速缓冲存储器装置耦合到所述多重模式混合式驱动器的高速缓存端口,而启用所述多重模式混合式驱动器的混合式模式。
实施例23。根据实施例22所述的计算机系统,其进一步包括:处理器,其与所述芯片组可操作地耦合;图形处理器,其与所述芯片组及显示器可操作地耦合;及I/O装置,其与所述芯片组可操作地耦合。
实施例24。根据实施例22或实施例23所述的计算机系统,其中所述芯片组经由以下中的至少一者而与所述多重模式混合式驱动器可操作地耦合:高速外围组件互连(PCIe)总线、串行高级技术附接(SATA)总线、并行高级技术附接(PATA)总线、小型计算机系统接口(SCSI)总线及串行附接SCSI(SAS)总线。
实施例25。根据实施例22到24中任一实施例所述的计算机系统,其进一步包括以下中的一者:桌上型计算机、膝上型计算机、平板计算机、服务器、电子阅读器、通信装置或合并所述芯片组及所述多重模式混合式驱动器的计算系统。
虽然本发明易呈现各种修改及替代形式,但是已在图式中通过实例展示且在本文中详细描述特定实施例。然而,本发明不限于所揭示的特定形式。而是,本发明将涵盖落于所附权利要求书及其合法等效物的范围内的所有修改、等效物及替代。
Claims (20)
1.一种存储器驱动器,其包括:
大容量存储器装置,其包含:
大容量存储介质;及
控制器,其与所述大容量存储介质可操作地耦合,其中所述控制器经配置以:
响应于确定可移除高速缓冲存储器装置不与所述大容量存储器装置耦合而使所述大容量存储器装置在独立模式中操作;及
响应于确定所述可移除高速缓冲存储器装置与所述大容量存储器装置耦合而使所述大容量存储器装置在混合式模式中操作。
2.根据权利要求1所述的存储器驱动器,还包括与所述控制器可操作地耦合的高速缓存端口,并且所述高速缓存端口经配置以接收插入于其中的所述可移除高速缓冲存储器装置。
3.根据权利要求2所述的存储器驱动器,还包括:
第一总线,其耦合所述控制器至主机;
第二总线,其耦合所述控制器至所述大容量存储介质;及
第三总线,其耦合所述控制器至所述高速缓存端口。
4.根据权利要求3所述的存储器驱动器,其中所述第一总线和所述第二总线为相同总线类型。
5.根据权利要求3所述的存储器驱动器,其中所述第一总线为与所述第三总线不同的总线类型。
6.根据权利要求5所述的存储器驱动器,其中所述总线类型包括以下类型中的一者或多者:高速外围组件互连PCIe总线、串行高级技术附接SATA总线、并行高级技术附接PATA总线、小型计算机系统接口SCSI总线、串行附接SCSI SAS总线及通用串行总线USB。
7.根据权利要求3所述的存储器驱动器,其中所述控制器还经配置以使用不同通信协议转换所述主机与所述可移除高速缓冲存储器装置之间的通信。
8.一种设备,其包括:
控制器,其与混合式存储器驱动器的大容量存储介质可操作地耦合,并经配置以:
响应于可移除高速缓冲存储器装置与所述控制器耦合而操作所述混合式存储器驱动器以使所述可移除高速缓冲存储器装置用作混合式模式中的数据高速缓存区;及
响应于所述可移除高速缓冲存储器装置不与所述控制器耦合而操作所述混合式存储器驱动器以使所述大容量存储介质在独立模式中使用。
9.根据权利要求8所述的设备,其中所述控制器经配置以:
除了与所述控制器耦合,还响应于基于预定标准确定所述可移除高速缓冲存储器装置对于混合模式有效而操作所述混合式存储器驱动器以使所述大容量存储介质在所述混合式模式中使用;及
在与所述控制器耦合同时,响应于基于所述预定标准确定所述可移除高速缓冲存储器装置对于混合式模式无效而操作所述混合式存储器驱动器以使所述大容量存储介质在独立模式中使用。
10.根据权利要求9所述的设备,其中所述预定标准包括所述可移除高速缓冲存储器装置的一或多个操作参数。
11.根据权利要求10所述的设备,其中所述操作参数包括所述可移除高速缓冲存储器装置的容量参数、耐久性参数或速度参数中的至少一者。
12.根据权利要求10所述的设备,其中所述预定标准包括所述可移除高速缓冲存储器装置的存储器类型由所述控制器支持。
13.一种操作多重模式混合式驱动器的方法,所述方法包括:
响应于可移除高速缓冲存储器装置与所述多重模式混合式驱动器的控制器耦合而在独立模式中操作所述多重模式混合式驱动器的大容量存储器装置;及
响应于所述可移除高速缓冲存储器装置与所述控制器耦合而使用所述可移除高速缓冲存储器装置作为数据高速缓存区以在混合式模式中操作所述大容量存储器装置。
14.根据权利要求13所述的方法,还包括基于预定标准确定所述可移除高速缓冲存储器装置对于混合式模式是有效或无效。
15.根据权利要求14所述的方法,其中在混合式模式中操作所述大容量存储器装置还响应于以下两者:所述可移除高速缓冲存储器装置耦合至所述控制器以及基于所述预定标准确定所述可移除高速缓冲存储器装置对于混合式模式有效。
16.根据权利要求15所述的方法,还包括响应于基于所述预定标准确定所述可移除高速缓冲存储器装置对于混合式模式无效而在所述独立模式中操作所述多重模式混合式驱动器的所述大容量存储器装置。
17.根据权利要求14所述的方法,其中确定所述可移除高速缓冲存储器装置对于混合式模式有效至少部分地依据所述可移除高速缓冲存储器装置内的高速缓冲存储介质的速度为高于预定阈值或在预定范围内中的至少一者。
18.根据权利要求14所述的方法,其中确定所述可移除高速缓冲存储器装置对于混合式模式有效至少部分地依据所述可移除高速缓冲存储器装置内的高速缓冲存储介质的容量为高于预期操作所需的量。
19.根据权利要求14所述的方法,其中在混合式模式中操作所述大容量存储器装置包括所述控制器协调主机、所述可移除高速缓冲存储器装置和所述大容量存储器装置的大容量存储介质之间的数据存取。
20.根据权利要求14所述的方法,其中在混合式模式中操作所述大容量存储器装置包括:在经过不使用所述多重模式混合式驱动器的预定周期之后,及/或在所述预定周期期间存储于所述可移除高速缓冲存储器装置中的数据未被存取,所述控制器通过将数据从所述可移除高速缓冲存储器装置移动至所述大容量存储器装置的大容量存储介质来执行垃圾收集过程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010723294.6A CN111831233B (zh) | 2016-08-03 | 2017-07-18 | 混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/227,165 | 2016-08-03 | ||
US15/227,165 US9927975B2 (en) | 2016-08-03 | 2016-08-03 | Hybrid memory drives, computer system, and related method for operating a multi-mode hybrid drive |
PCT/US2017/042508 WO2018026504A1 (en) | 2016-08-03 | 2017-07-18 | Hybrid memory drives, computer system, and related method for operating a multi-mode hybrid drive |
CN201780054095.7A CN109690504B (zh) | 2016-08-03 | 2017-07-18 | 混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 |
CN202010723294.6A CN111831233B (zh) | 2016-08-03 | 2017-07-18 | 混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780054095.7A Division CN109690504B (zh) | 2016-08-03 | 2017-07-18 | 混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111831233A CN111831233A (zh) | 2020-10-27 |
CN111831233B true CN111831233B (zh) | 2024-05-10 |
Family
ID=61071468
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780054095.7A Active CN109690504B (zh) | 2016-08-03 | 2017-07-18 | 混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 |
CN202010723294.6A Active CN111831233B (zh) | 2016-08-03 | 2017-07-18 | 混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780054095.7A Active CN109690504B (zh) | 2016-08-03 | 2017-07-18 | 混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 |
Country Status (6)
Country | Link |
---|---|
US (3) | US9927975B2 (zh) |
EP (2) | EP3494479A4 (zh) |
KR (1) | KR102285275B1 (zh) |
CN (2) | CN109690504B (zh) |
TW (3) | TWI747321B (zh) |
WO (1) | WO2018026504A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9927975B2 (en) | 2016-08-03 | 2018-03-27 | Micron Technology, Inc. | Hybrid memory drives, computer system, and related method for operating a multi-mode hybrid drive |
US10585819B2 (en) | 2018-03-05 | 2020-03-10 | Samsung Electronics Co., Ltd. | SSD architecture for FPGA based acceleration |
US10977198B2 (en) * | 2018-09-12 | 2021-04-13 | Micron Technology, Inc. | Hybrid memory system interface |
US11500555B2 (en) * | 2020-09-04 | 2022-11-15 | Micron Technology, Inc. | Volatile memory to non-volatile memory interface for power management |
US11928360B2 (en) | 2020-11-20 | 2024-03-12 | Western Digital Technologies, Inc. | Command slot management for memory devices |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104508638A (zh) * | 2012-08-02 | 2015-04-08 | 高通股份有限公司 | 多核心处理系统中的高速缓冲存储器数据迁移 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080140921A1 (en) * | 2004-06-10 | 2008-06-12 | Sehat Sutardja | Externally removable non-volatile semiconductor memory module for hard disk drives |
US20060230226A1 (en) * | 2005-04-12 | 2006-10-12 | M-Systems Flash Disk Pioneers, Ltd. | Hard disk drive with optional cache memory |
JP4489013B2 (ja) * | 2005-12-26 | 2010-06-23 | 株式会社東芝 | 情報記録装置及び記録情報管理方法 |
US7613876B2 (en) | 2006-06-08 | 2009-11-03 | Bitmicro Networks, Inc. | Hybrid multi-tiered caching storage system |
US20080005462A1 (en) | 2006-06-30 | 2008-01-03 | Mosaid Technologies Incorporated | Method of configuring non-volatile memory for a hybrid disk drive |
US8296521B2 (en) | 2006-06-30 | 2012-10-23 | Mosaid Technologies Incorporated | Method of configuring non-volatile memory for a hybrid disk drive |
KR100866962B1 (ko) * | 2007-03-08 | 2008-11-05 | 삼성전자주식회사 | Hdd를 하이브리드 hdd에서 노멀 hdd로 전환시키는방법 |
US7774525B2 (en) | 2007-03-13 | 2010-08-10 | Dell Products L.P. | Zoned initialization of a solid state drive |
US7613857B2 (en) | 2007-03-30 | 2009-11-03 | Sandisk Corporation | Memory device with a built-in memory array and a connector for a removable memory device |
US20080270811A1 (en) * | 2007-04-26 | 2008-10-30 | Super Talent Electronics Inc. | Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory |
US7861038B2 (en) * | 2007-07-17 | 2010-12-28 | International Business Machines Corporation | Method and apparatus for managing data in a hybrid drive system |
KR20090034087A (ko) * | 2007-10-02 | 2009-04-07 | 삼성전자주식회사 | 비휘발성 저장매체를 이용한 미디어 컨텐츠 재생 방법 및그 장치 |
US9354857B2 (en) | 2008-03-19 | 2016-05-31 | Lenovo (Singapore) Pte. Ltd. | System and method to update firmware on a hybrid drive |
US8407398B2 (en) | 2008-10-01 | 2013-03-26 | Lenovo (Singapore) Pte. Ltd. | Cache mapping for solid state drives |
USD610156S1 (en) * | 2009-01-01 | 2010-02-16 | Orion Photo Industries, Inc. | USB flash drive |
US8321630B1 (en) * | 2010-01-28 | 2012-11-27 | Microsoft Corporation | Application-transparent hybridized caching for high-performance storage |
TWI597606B (zh) * | 2012-08-14 | 2017-09-01 | 緯創資通股份有限公司 | 電腦系統與其儲存裝置管理方法 |
US9052917B2 (en) | 2013-01-14 | 2015-06-09 | Lenovo (Singapore) Pte. Ltd. | Data storage for remote environment |
US9477611B2 (en) | 2013-10-21 | 2016-10-25 | Marvell World Trade Ltd. | Final level cache system and corresponding methods |
US9558124B2 (en) * | 2013-11-08 | 2017-01-31 | Seagate Technology Llc | Data storage system with passive partitioning in a secondary memory |
US9927975B2 (en) | 2016-08-03 | 2018-03-27 | Micron Technology, Inc. | Hybrid memory drives, computer system, and related method for operating a multi-mode hybrid drive |
-
2016
- 2016-08-03 US US15/227,165 patent/US9927975B2/en active Active
-
2017
- 2017-07-18 WO PCT/US2017/042508 patent/WO2018026504A1/en unknown
- 2017-07-18 CN CN201780054095.7A patent/CN109690504B/zh active Active
- 2017-07-18 EP EP17837384.1A patent/EP3494479A4/en not_active Ceased
- 2017-07-18 EP EP23185044.7A patent/EP4231157A3/en active Pending
- 2017-07-18 KR KR1020197005727A patent/KR102285275B1/ko active IP Right Grant
- 2017-07-18 CN CN202010723294.6A patent/CN111831233B/zh active Active
- 2017-08-03 TW TW109119540A patent/TWI747321B/zh active
- 2017-08-03 TW TW106126290A patent/TWI637270B/zh active
- 2017-08-03 TW TW107130319A patent/TWI696918B/zh active
-
2018
- 2018-03-23 US US15/933,820 patent/US10067676B2/en active Active
- 2018-08-22 US US16/108,341 patent/US10656833B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104508638A (zh) * | 2012-08-02 | 2015-04-08 | 高通股份有限公司 | 多核心处理系统中的高速缓冲存储器数据迁移 |
Also Published As
Publication number | Publication date |
---|---|
EP3494479A4 (en) | 2020-04-01 |
KR102285275B1 (ko) | 2021-08-04 |
US10656833B2 (en) | 2020-05-19 |
KR20190022933A (ko) | 2019-03-06 |
CN109690504A (zh) | 2019-04-26 |
EP4231157A2 (en) | 2023-08-23 |
TW202036303A (zh) | 2020-10-01 |
TW201805825A (zh) | 2018-02-16 |
CN109690504B (zh) | 2020-08-14 |
EP3494479A1 (en) | 2019-06-12 |
TW201908976A (zh) | 2019-03-01 |
US10067676B2 (en) | 2018-09-04 |
CN111831233A (zh) | 2020-10-27 |
US9927975B2 (en) | 2018-03-27 |
US20180356985A1 (en) | 2018-12-13 |
US20180039414A1 (en) | 2018-02-08 |
US20180210655A1 (en) | 2018-07-26 |
TWI747321B (zh) | 2021-11-21 |
TWI696918B (zh) | 2020-06-21 |
TWI637270B (zh) | 2018-10-01 |
EP4231157A3 (en) | 2023-11-01 |
WO2018026504A1 (en) | 2018-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111831233B (zh) | 混合式存储器驱动器、计算机系统及用于操作多重模式混合式驱动器的相关方法 | |
CN107168886B (zh) | 数据存储装置及其操作方法 | |
US11086772B2 (en) | Memory system performing garbage collection operation and operating method of memory system | |
US20100199019A1 (en) | Logical memory blocks | |
US20200218653A1 (en) | Controller, data storage device, and operating method thereof | |
CN112185440B (zh) | 存储器接口、数据存储设备及其操作方法 | |
CN115552522A (zh) | 存储器子系统制造模式 | |
KR20220132026A (ko) | 메모리 디바이스의 다중 핀 구성 | |
KR20220103340A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US11762553B2 (en) | Runtime selection of memory devices and storage devices in a disaggregated memory system | |
KR20210006556A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
US11157401B2 (en) | Data storage device and operating method thereof performing a block scan operation for checking for valid page counts | |
US11194512B2 (en) | Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof | |
US10657046B2 (en) | Data storage device and operating method thereof | |
CN114063899B (zh) | 主从管理存储器存储 | |
US11216384B2 (en) | Controller, memory system and operating method of the controller | |
KR20210059960A (ko) | 데이터 저장 장치, 스토리지 시스템 및 데이터 저장 장치의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |