TWI746270B - 具有均衡功能的發送器 - Google Patents

具有均衡功能的發送器 Download PDF

Info

Publication number
TWI746270B
TWI746270B TW109140317A TW109140317A TWI746270B TW I746270 B TWI746270 B TW I746270B TW 109140317 A TW109140317 A TW 109140317A TW 109140317 A TW109140317 A TW 109140317A TW I746270 B TWI746270 B TW I746270B
Authority
TW
Taiwan
Prior art keywords
driver
transmitter
transistor
data
output
Prior art date
Application number
TW109140317A
Other languages
English (en)
Other versions
TW202121877A (zh
Inventor
謝弘毅
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202121877A publication Critical patent/TW202121877A/zh
Application granted granted Critical
Publication of TWI746270B publication Critical patent/TWI746270B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

示出了具有低功率和穩健的均衡功能的發送器。發送器包括發送器的驅動器和驅動器的偏置電路。發送器的驅動器接收資料，並產生將由發送器發送的正差分輸出和負差分輸出。驅動器的偏置電路耦接到所述發送器的驅動器以偏置所述發送器的驅動器，其中，所述驅動器的偏置電路被配置為響應於資料的轉換來提高發送器的驅動器的偏置信號的位準。

Description

具有均衡功能的發送器
本發明涉及具有均衡功能的發送器。
在電信和資料傳輸中，對串行通信的需求不斷增長。串行鏈路需要實現大資料輸送量和每位元的低功耗。
然而，高速串行鏈路可能導致相當大的插入損耗。均衡是指對通過通道傳輸的信號引起的失真的逆轉，這使頻率回應從一端到另一端變得平坦。均衡器的功率與均衡節點的數量（N），均衡節點處的信號頻率（F），均衡節點的電容（C）和均衡節點處的電壓電平（V）成正比。例如，均衡功率可以與N*F*C*V2 成比例。傳統的均衡器可能會導致相當大的功耗。
在傳統設計中，將均衡器佈置在發送器的驅動器的輸出上。第1A圖描繪了發送器100，其包括前標（pre-cursor）驅動器切片（slice）102，主標（main-cursor）驅動器切片104和後標（post-cursor）驅動器切片106。通過累加前標驅動器切片102，主標驅動器切片104，後標驅動器切片106的輸出，增強了信號的高頻部分的強度，其中，64位元輸入Din被輸入到TX資料路徑。
第1B圖描繪了發送器100的波形。主標驅動器切片104的輸出是112。
在沒有時間偏移（timing shift）的情況下，後標驅動器切片106的輸出是114，並且通過從112減去114來產生最終波形116。如圖所示，主標輸出112中的頻繁轉換反映在適當時間處的後標驅動器切片106的輸出114中，並在最終波形116中成功的增強了信號的高頻部分的強度，以彌補通道的傳輸損耗。
在具有時間偏移的情況下，後標驅動器切片106的輸出是118，並且通過從112減去118來產生最終波形120。最終波形120示出了較差的均衡。
在該段中討論了發送器100的缺點。所有網路（包括前標驅動器切片102，主標驅動器切片104，後標驅動器切片106以及正差分輸出端TXP 和負差分輸出端TXN ）均高速運行，這消耗了很大的力量。時間偏移可能導致較差的均衡（請參考最終波形120）。當發送具有來自主標驅動器切片104的高輸出和來自後標驅動器切片106的低輸出的直流（direct-current，DC）信號時，由於主標驅動器切片104和後標驅動器切片106之間的短路電流可能會產生額外的功耗。
需要一種具有低功率和穩健的均衡功能的發送器。
根據本發明的示例性實施例的發送器包括發送器的驅動器和驅動器的偏置電路。發送器的驅動器接收資料，並生成將由發送器發送的正差分輸出和負差分輸出。驅動器的偏置電路耦接到發送器的驅動器以偏置發送器的驅動器，並且被配置為回應於資料的轉換來提高發送器的驅動器的偏置信號的位準（level）。在一種實施方式中，在所述資料以最高頻率轉換期間，給所述發送器的驅動器提供提高的偏置電壓或者偏置電流。其中，所述資料是差分資料。
本發明通過驅動器的偏置電路被配置為回應於所述資料的轉換來提高所述發送器的驅動器的偏置信號的位準，使得發送器具有較穩健的均衡功能。
驅動器的偏置電路可以耦接到發送器的驅動器的公共節點。在本發明中提出了在發送器的驅動器的公共節點上而不是在發送器的驅動器的輸出上執行均衡。
在示例性實施例中，發送器的驅動器是電壓模式驅動器。驅動器的偏置電路被配置為回應於資料的轉換來提高電壓模式驅動器的公共節點的電壓電平。
在另一個示例性實施例中，發送器的驅動器是電流模式驅動器。驅動器的偏置電路被配置為回應於資料的轉換來提高電流模式驅動器的公共節點的電流位準。
在下面的實施例中，參照附圖給出詳細描述。
以下描述示出了實施本發明的示例性實施例。進行該描述是出於示出本發明的一般原理的目的，而不應被認為是對本發明的限制。本發明的範圍由所附的申請專利範圍來確定。
第2A圖是描繪了根據本發明示例性實施例的發送器200的框圖。
發送器200包括發送器的資料路徑202，發送器的驅動器204和驅動器的偏置電路206。發送器的資料路徑202向發送器的驅動器204輸出資料（由正部分dataP 和負部分dataN 表示）。驅動器204接收資料（由dataP 和dataN 表示），並因此生成將由發送器200發送的正差分輸出TXP 和負差分輸出TXN 。驅動器的偏置電路206耦接至發送器的驅動器204以偏置發送器的驅動器204，並且被配置為回應於資料的轉換來提高發送器的驅動器204的偏置信號的位準(level)。在該示例中，根據控制信號dataEQ 啟動驅動器的偏置電路206來提高發送器的驅動器204的偏置信號的位準。發送器的資料路徑202產生控制信號dataEQ 以指示資料的轉換。
在第2A圖中，主標驅動器切片208基於資料的正部分dataP 產生正差分輸出TXP ，並且主標驅動器切片210基於資料的負部分dataN 產生負差分輸出TXN 。 驅動器的偏置電路206耦接到多個主標驅動器切片208和多個主標驅動器切片210之間的公共節點(common net)。對發送器的驅動器204的公共節點而不是對發送器的驅動器204的差分輸出端（輸出TXP 和TXN ）執行均衡。其中，公共節點可以是共模節點。
第2B圖示出了發送器200的波形。波形212示出了要發送的資料。
在沒有時間偏移的情況下，波形214中呈現了發送器的驅動器204的偏置信號的位準（其中，偏置信號包括偏置電流或者偏置電壓，該實施例中可以為偏置電壓LDO）的變化，生成發送器200實際發送的最終波形216。如圖所示，回應於波形212中所示的頻繁的資料轉換，偏置信號（LDO）214的位準在適當的時間升高，並且在最終的波形216中成功地增強了信號的高頻部分的強度，以彌補通道的傳輸損失，也就是說，在頻繁的資料轉換間隔期間，在最終的波形216中成功地增強了信號的強度。
在具有時間偏移的情況下，波形218示出發送器的驅動器204的偏置信號（LDO）的位準的變化被延遲，生成發送器200實際發送的最終波形220。如圖所示，最終波形220沒有顯著的受到時間延遲的影響，並且均衡效果非常好。簡單的糾錯技術足以解決最終波形220中出現的不完美均衡。
在該段中描述了發送器200的優點。參考LDO波形214和218，在頻繁的資料轉換間隔期間，偏置信號（LDO）的位準沒有任何轉換，從而節省了大量功率。如最終波形220所示，在發送器的驅動器204的公共節點上的均衡對時間偏移不敏感。此外，在傳輸直流（DC）信號時，不需要提高偏置信號（LDO）的位準。驅動電流為預設的位準，這也節省了功率。具體而言，均衡強度由偏置信號的位準和終端電阻器（termination resistor）明確定義。至於均衡節點的數量，發送器200僅使用一個均衡節點（例如，公共節點），少於發送器100中採用的均衡節點（TXP 和TXN ）的數量。因為均衡功率與均衡節點的數量是成比例的，發送器200中消耗的均衡功率低於發送器100中消耗的均衡功率。其中，均衡功率為執行均衡操作所消耗的功率。
第3圖描繪了根據本發明示例性實施例的用於電壓模式發送器的均衡設計的詳細電路。
發送器的驅動器（204）由電壓模式驅動器302實現。電壓模式驅動器302包括四個開關304、306、308和310以及兩個輸出端312和314。兩個輸出端312和314分別輸出正差分輸出TXP 和負差分輸出TXN 。基於資料的正部分（dataP ）開關304被閉合以將輸出端312耦接到公共節點316。基於資料的負部分（dataN ）開關306被閉合以將輸出端312耦接到地。基於資料的負部分（dataN ）開關308被閉合，以將輸出端314耦接到公共節點316。基於資料的正部分（dataP ）開關310被閉合，以將輸出端314耦接到地。
驅動器的偏置電路318包括兩個電晶體320和322以及開關324。電晶體320和322被參考電壓VLDO 偏置。電晶體320耦接在供電電壓和公共節點316之間。當開關324閉合時，電晶體322耦接在供電電壓和公共節點316之間，並且根據控制信號dataEQ ，閉合開關324。在第3圖中，存在轉換檢測電路326，其被配置為檢測資料（由dataP 和dataN 表示）的轉換，並回應於資料的轉換而產生控制信號dataEQ 以閉合開關324。轉換檢測電路326包括延遲單元321和XOR（異或）門330。延遲單元321延遲資料的正部分dataP 。XOR門330根據資料的正部分dataP 和延遲後的dataP 輸出控制信號dataEQ 。回應於資料的轉換，控制信號dataEQ 為高，並且開關324閉合。因此，在頻繁的資料轉換期間，控制信號dataEQ 為高，開關324是閉合的。在第3圖中，電晶體320和322是n型金屬氧化物半導體（n-type metal oxide semiconductor，NMOS）電晶體。當開關324閉合時，導電電晶體的尺寸增大，使得電晶體320和322的電壓差VGS 減小，並且公共節點316的電壓電平（VLDO -VGS ）升高。成功地增強了在頻繁的資料轉換間隔期間從TXP 和TXN 發送的差分信號的強度。
第4圖描繪了根據本發明另一示例性實施例的用於電壓模式發送器的均衡設計的詳細電路。驅動器的偏置電路包括電晶體402，其耦接在供電電壓和電壓模式驅動器的公共節點404之間。可選的，第4圖中的轉換檢測電路的結構可以與第3圖中的轉換檢測電路326的結構相同，在此不再贅述。當控制信號dataEQ 沒有指示任何資料轉換時，參考電壓VLDO 偏置電晶體402。否則，由參考電壓VLDO 升壓後的值偏置電晶體402。例如，回應於資料的轉換，控制信號dataEQ 為高，此時，參考電壓VLDO 升壓後的值偏置電晶體402。在第4圖中，電晶體402是NMOS電晶體。由於提高了VLDO ，公共節點404的電壓電平（VLDO -VGS ）得到了提高。成功地增強了在頻繁的資料轉換間隔期間從TXP 和TXN 發送的差分信號的強度。
第5圖描繪了根據本發明示例性實施例的用於電流模式發送器的均衡設計的詳細電路。
發送器的驅動器（204）由電流模式驅動器502實現。電流模式驅動器502包括兩個輸出電晶體504和506，兩個電阻508和510以及兩個輸出端512和514。兩個輸出端512和514分別輸出正差分輸出TXP 和負差分輸出TXN 。輸出電晶體504耦接在電流模式驅動器502的公共節點516和輸出端512之間，並且根據資料的負部分（dataN ）來控制該輸出電晶體504。電阻器508耦接在輸出端512和地之間。輸出電晶體506耦接在公共節點516和輸出端514之間，並且根據資料的正部分（dataP ）來控制該輸出電晶體506。電阻器510耦接在輸出端514和地之間。輸出電晶體504和506是p型金屬氧化物半導體（p-type metal oxide semiconductor，PMOS）電晶體。
驅動器的偏置電路518包括兩個電晶體520和522以及開關524。電晶體520和522被偏置電壓VB 偏置。電晶體520耦接在供電電壓和公共節點516之間。當開關524閉合時，電晶體522耦接在供電電壓和公共節點516之間，以及根據控制信號dataEQ ，開關524被閉合。回應於資料的轉換，控制信號dataEQ 為高，並且開關524被閉合。在第5圖中，電晶體520和522是PMOS電晶體。當開關524被閉合時，電晶體522提供額外的電流以提高公共節點516的電流位準。成功地增強了在頻繁的資料轉換間隔期間從TXP 和TXN 發送的差分信號的強度。
第6圖描繪了根據本發明的另一示例性實施例的用於電流模式發送器的均衡設計的詳細電路。驅動器的偏置電路包括電晶體602，其耦接在供電電壓和電流模式驅動器的公共節點604之間。可選的，第6圖中的轉換檢測電路的結構可以與第5圖中的轉換檢測電路326的結構相同，在此不再贅述。當控制信號dataEQ 沒有指示任何資料轉換時，偏置電壓VB 偏置電晶體602。否則，偏置電壓VB 的抑制值偏置電晶體602。例如，回應於資料的轉換，控制信號dataEQ 為高，此時，偏置電壓VB 的抑制值偏置電晶體602。在第6圖中，電晶體602是PMOS電晶體。由於抑制了VB ，所以公共節點604的電流位準被提高。成功地增強了在頻繁的資料轉換間隔期間從TXP 和TXN 發送的差分信號的強度。
前述的電壓模式驅動器，電流模式驅動器，驅動器的偏置電路和轉換檢測電路有多種設計。在發送器的驅動器的公共節點上具有均衡功能的任何發送器應被認為在本發明的保護範圍內。
儘管已經通過示例的方式並且根據優選實施例描述了本發明，但是應當理解，本發明不限於所公開的實施例。相反，其意圖在於涵蓋各種修改和類似的佈置（對於所屬領域具有通常知識者而言將是顯而易見的）。因此，所附申請專利範圍應被賦予最寬泛的解釋，以涵蓋所有這樣的修改和類似的佈置。
100:發送器 102:前標驅動器切片 104:主標驅動器切片 106:後標驅動器切片 112:主標驅動器切片的輸出 114:後標驅動器切片的輸出 116:最終波形 118:後標驅動器切片的輸出 120:最終波形 200:發送器 202:資料路徑 204:發送器的驅動器 206:驅動器的偏置電路 208、210:主標驅動器切片 212:要發送的資料的波形 214、218:偏置信號 216、220:最終波形 304、306、308、310:開關 302:電壓模式驅動器 312、314:輸出端 316:公共節點 320、322:電晶體 321:延遲單元 330:XOR門 326:轉換檢測電路 318:驅動器的偏置電路 324:開關 404:公共節點 524:開關 516:公共節點 520、522、504、506:電晶體 602:電晶體
通過閱讀以下參考附圖的詳細描述和實施例，可以更全面地理解本發明，其中： 第1A圖描繪了發送器100，其包括前標驅動器切片102，主標驅動器切片104和後標驅動器切片106； 第1B圖示出了發送器100的波形； 第2A圖示出根據本發明示例性實施例的發送器200的框圖； 第2B圖示出了發送器200的波形； 第3圖描繪了根據本發明示例性實施例的用於電壓模式發送器的均衡設計的詳細電路； 第4圖描繪了根據本發明的另一示例性實施例的用於電壓模式發送器的均衡設計的詳細電路； 第5圖描繪了根據本發明示例性實施例的用於電流模式發送器的均衡設計的詳細電路；以及 第6圖描繪了根據本發明的另一示例性實施例的用於電流模式發送器的均衡設計的詳細電路。
200:發送器
202:資料路徑
204:發送器的驅動器
206:驅動器的偏置電路
208、210:主標驅動器切片

Claims (18)

  1. 一種發送器，包括：發送器的驅動器，接收資料，並產生將由所述發送器發送的正差分輸出和負差分輸出；驅動器的偏置電路，耦接到所述發送器的驅動器以偏置所述發送器的驅動器；以及轉換檢測電路，被配置為檢測所述資料的轉換，並回應於所述資料的轉換而產生控制信號；其中，所述控制信號用於控制所述驅動器的偏置電路來提高所述發送器的驅動器的偏置信號的位準。
  2. 如請求項1所述的發送器，其中，所述驅動器的偏置電路與所述發送器的驅動器的公共節點耦接，其中，所述公共節點是共模節點。
  3. 如請求項2所述的發送器，其中，所述發送器的驅動器是電壓模式驅動器；以及所述驅動器的偏置電路被配置為回應於所述控制信號來提高所述電壓模式驅動器的公共節點的電壓電平。
  4. 如請求項3所述的發送器，其中，所述驅動器偏置電路包括：第一電晶體，被參考電壓偏置，並耦接在供電電壓和所述公共節點之間；以及第二電晶體，被所述參考電壓和開關偏置，其中當所述開關閉合時，所述第二電晶體耦接在所述供電電壓和所述公共節點之間，並且回應於所述控制信號所述開關被閉合。
  5. 如請求項4所述的發送器，其中，所述轉換檢測電路，被配置回應於所述資料的轉換而產生控制信號以閉合 所述開關。
  6. 如請求項4所述的發送器，其中，所述第一電晶體和所述第二電晶體是n型金屬氧化物半導體電晶體。
  7. 如請求項3所述的發送器，其中，所述驅動器的偏置電路包括：電晶體，被參考電壓偏置並耦接在供電電壓和公共節點之間，其中，回應於所述控制信號提高所述參考電壓。
  8. 如請求項7所述的發送器，其中，所述電晶體是n型金屬氧化物半導體電晶體。
  9. 如請求項3所述的發送器，其中，所述電壓模式驅動器包括：第一開關，第二開關，第三開關和第四開關；以及第一輸出端，用於輸出所述正差分輸出，以及第二輸出端，用於輸出所述負差分輸出，其中，所述資料是差分資料：根據所述差分資料的正部分，所述第一開關被閉合以將所述第一輸出端耦接到所述公共節點；根據所述差分資料的負部分，所述第二開關被閉合以將所述第一輸出端接地；根據所述差分資料的負部分，所述第三開關被閉合以將所述第二輸出端耦接到所述公共節點；以及根據所述差分資料的正部分，所述第四開關被閉合以將所述第二輸出端耦接到地。
  10. 如請求項2所述的發送器，其中，所述發送器的驅動器是電流模式驅動器；以及 所述驅動器的偏置電路被配置為回應於所述控制信號來提高所述電流模式驅動器的公共節點的電流位準。
  11. 如請求項10所述的發送器，其中，所述驅動器的偏置電路包括：第一電晶體，被偏置電壓偏置，並耦接在供電電壓和所述公共節點之間；第二電晶體，被所述偏置電壓和開關偏置，其中，當所述開關閉合時，所述第二電晶體耦接在所述供電電壓和所述公共節點之間，並且回應於所述控制信號所述開關被閉合。
  12. 如請求項11所述的發送器，其中，進一步包括：所述轉換檢測電路，被配置回應於所述資料的轉換而產生所述控制信號以閉合所述開關。
  13. 如請求項5或者12所述的發送器，其中，所述資料是差分資料，所述轉換檢測電路包括：延遲單元，延遲所述差分資料的正部分；以及異或XOR門，根據所述差分資料的正部分和所述差分資料延遲後的正部分，輸出所述控制信號。
  14. 如請求項11所述的發送器，其中，所述第一電晶體和所述第二電晶體是p型金屬氧化物半導體電晶體。
  15. 如請求項10所述的發送器，其中，所述驅動器的偏置電路包括：電晶體，被偏置電壓偏置並耦接在供電電壓和所述公共節點之間，其中，回應於所述控制信號所述偏置電壓被抑制。
  16. 如請求項15所述的發送器，其中，所述電晶體是p型金屬氧化物半導體電晶體。
  17. 如請求項10所述的發送器，其中，所述電流模式驅動器包括：第一輸出電晶體，第二輸出電晶體，第一電阻器和第二電阻器；以及第一輸出端，用於輸出正差分輸出，第二輸出端，用於輸出負差分輸出，其中，所述資料是差分資料：所述第一輸出電晶體耦接在所述公共節點與所述第一輸出端之間，並根據所述差分資料的負部分所述第一輸出電晶體被控制；所述第一電阻耦接在所述第一輸出端與地之間；所述第二輸出電晶體耦接在所述公共節點與所述第二輸出端之間，並根據所述差分資料的正部分所述第二輸出電晶體被控制；以及所述第二電阻器耦接在所述第二輸出端與所述地之間。
  18. 如請求項17所述的發送器，其中，所述第一輸出電晶體和所述第二輸出電晶體是p型金屬氧化物半導體電晶體。
TW109140317A 2019-11-19 2020-11-18 具有均衡功能的發送器 TWI746270B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962937285P 2019-11-19 2019-11-19
US62/937,285 2019-11-19
US16/936,467 US11128496B2 (en) 2019-11-19 2020-07-23 Transmitter with equalization
US16/936,467 2020-07-23

Publications (2)

Publication Number Publication Date
TW202121877A TW202121877A (zh) 2021-06-01
TWI746270B true TWI746270B (zh) 2021-11-11

Family

ID=72964585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140317A TWI746270B (zh) 2019-11-19 2020-11-18 具有均衡功能的發送器

Country Status (4)

Country Link
US (1) US11128496B2 (zh)
EP (1) EP3826247B1 (zh)
CN (1) CN112910443A (zh)
TW (1) TWI746270B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024108575A (ja) * 2023-01-31 2024-08-13 ラピステクノロジー株式会社 出力ドライバ及び表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476922B2 (en) * 2011-05-27 2013-07-02 Analog Devices, Inc. Balanced impedance method for differential signaling
US9746864B1 (en) * 2016-08-11 2017-08-29 Xilinx, Inc. Fast transient low drop-out voltage regulator for a voltage-mode driver

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19919140B4 (de) 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US7574001B2 (en) * 2000-12-28 2009-08-11 Broadcom Corporation Internet protocol telephone system
US8446168B2 (en) 2010-12-14 2013-05-21 Qualcomm, Incorporated Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers
US8415986B2 (en) * 2010-12-28 2013-04-09 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
CN102545884B (zh) * 2012-02-17 2014-04-16 无锡芯骋微电子有限公司 带有高效能预加重均衡的电压型数据发送器
US10191526B2 (en) * 2016-11-08 2019-01-29 Qualcomm Incorporated Apparatus and method for transmitting data signal based on different supply voltages
US10691150B1 (en) * 2019-04-26 2020-06-23 Nxp B.V. Fast response high-speed redriver channel power up in CIO mode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476922B2 (en) * 2011-05-27 2013-07-02 Analog Devices, Inc. Balanced impedance method for differential signaling
US9746864B1 (en) * 2016-08-11 2017-08-29 Xilinx, Inc. Fast transient low drop-out voltage regulator for a voltage-mode driver

Also Published As

Publication number Publication date
EP3826247B1 (en) 2023-11-22
TW202121877A (zh) 2021-06-01
EP3826247A1 (en) 2021-05-26
US20210152399A1 (en) 2021-05-20
CN112910443A (zh) 2021-06-04
US11128496B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
US10033412B2 (en) Impedance and swing control for voltage-mode driver
US6977534B2 (en) Low voltage differential signaling [LVDS] driver with pre-emphasis
US6624670B2 (en) High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
US8520348B2 (en) High-swing differential driver using low-voltage transistors
JP4267655B2 (ja) 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法（振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機）
TWI687046B (zh) 用於電壓模態信號發射器之兩階段式前饋等化器
US7355449B1 (en) High-speed serial data transmitter architecture
JP5135477B2 (ja) プリエンファシス回路及びこれを備えた差動電流信号伝送システム
US10880133B2 (en) Voltage-mode transmitter driver
KR20140084399A (ko) 디엠퍼시스 버퍼 회로
CN109565278B (zh) 电压模式驱动器的阻抗和摆幅控制
US9853642B1 (en) Data-dependent current compensation in a voltage-mode driver
US7564270B1 (en) Differential output driver
KR100995656B1 (ko) 리시버 회로
JP2007037133A (ja) シリアルデータ信号の負荷サイクルをプログラム可能なように調整する回路および方法
US20150022243A1 (en) Driver circuit for signal transmission and control method of driver circuit
KR20180042396A (ko) 송신기에서 변조 신호를 생성하기 위한 송신기 회로 및 방법
TWI746270B (zh) 具有均衡功能的發送器
US10341147B1 (en) High performance equalizer achieving low deterministic jitter across PVT for various channel lengths and data rates
US7148725B1 (en) Voltage clamp
US10812301B1 (en) Time dependent line equalizer for data transmission systems
US12081642B2 (en) Time dependent line equalizer for data transmission systems
US11431530B2 (en) Selectable mode transmitter driver
JP2001186197A (ja) 電流ドライバ回路
CN116974978A (zh) 一种混合驱动器及其驱动方法、串行通信设备