CN112910443A - 具有均衡功能的发送器 - Google Patents

具有均衡功能的发送器 Download PDF

Info

Publication number
CN112910443A
CN112910443A CN202011289298.4A CN202011289298A CN112910443A CN 112910443 A CN112910443 A CN 112910443A CN 202011289298 A CN202011289298 A CN 202011289298A CN 112910443 A CN112910443 A CN 112910443A
Authority
CN
China
Prior art keywords
transmitter
driver
data
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011289298.4A
Other languages
English (en)
Inventor
谢弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN112910443A publication Critical patent/CN112910443A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

示出了具有低功率和稳健的均衡功能的发送器。发送器包括发送器的驱动器和驱动器的偏置电路。发送器的驱动器接收数据，并产生将由发送器发送的正差分输出和负差分输出。驱动器的偏置电路耦接到所述发送器的驱动器以偏置所述发送器的驱动器，其中，所述驱动器的偏置电路被配置为响应于数据的转换来提高发送器的驱动器的偏置信号的水平。

Description

具有均衡功能的发送器
技术领域
本发明涉及具有均衡功能的发送器。
背景技术
在电信和数据传输中，对串行通信的需求不断增长。串行链路需要实现大数据吞吐量和每比特的低功耗。
然而，高速串行链路可能导致相当大的插入损耗。均衡是指对通过信道传输的信号引起的失真的逆转，这使频率响应从一端到另一端变得平坦。均衡器的功率与均衡节点的数量(N)，均衡节点处的信号频率(F)，均衡节点的电容(C)和均衡节点处的电压电平(V)成正比。例如，均衡功率可以与N*F*C*V2成比例。传统的均衡器可能会导致相当大的功耗。
在传统设计中，将均衡器布置在发送器的驱动器的输出上。图1A描绘了发送器100，其包括前标(pre-cursor)驱动器切片(slice)102，主标(main-cursor)驱动器切片104和后标(post-cursor)驱动器切片106。通过累加前标驱动器切片102，主标驱动器切片104，后标驱动器切片106的输出，增强了信号的高频部分的强度，其中，64位输入Din被输入到TX数据路径。
图1B描绘了发送器100的波形。主标驱动器切片104的输出是112。
在没有时间偏移(timing shift)的情况下，后标驱动器切片106的输出是114，并且通过从112减去114来产生最终波形116。如图所示，主标输出112中的频繁转换反映在适当时间处的后标驱动器切片106的输出114中，并在最终波形116中成功的增强了信号的高频部分的强度，以弥补信道的传输损耗。
在具有时间偏移的情况下，后标驱动器切片106的输出是118，并且通过从112减去118来产生最终波形120。最终波形120示出了较差的均衡。
在该段中讨论了发送器100的缺点。所有网络(包括前标驱动器切片102，主标驱动器切片104，后标驱动器切片106以及正差分输出端TXP和负差分输出端TXN)均高速运行，这消耗了很大的力量。时间偏移可能导致较差的均衡(请参考最终波形120)。当发送具有来自主标驱动器切片104的高输出和来自后标驱动器切片106的低输出的直流(direct-current，DC)信号时，由于主标驱动器切片104和后标驱动器切片106之间的短路电流可能会产生额外的功耗。
需要一种具有低功率和稳健的均衡功能的发送器。
发明内容
根据本发明的示例性实施例的发送器包括发送器的驱动器和驱动器的偏置电路。发送器的驱动器接收数据，并生成将由发送器发送的正差分输出和负差分输出。驱动器的偏置电路耦接到发送器的驱动器以偏置发送器的驱动器，并且被配置为响应于数据的转换来提高发送器的驱动器的偏置信号的水平(level)。在一种实施方式中，在所述数据以最高频率转换期间，给所述发送器的驱动器提供提高的偏置电压或者偏置电流。其中，所述数据是差分数据。
本发明通过驱动器的偏置电路被配置为响应于所述数据的转换来提高所述发送器的驱动器的偏置信号的水平，使得发送器具有较稳健的均衡功能。
驱动器的偏置电路可以耦接到发送器的驱动器的公共节点。在本发明中提出了在发送器的驱动器的公共节点上而不是在发送器的驱动器的输出上执行均衡。
在示例性实施例中，发送器的驱动器是电压模式驱动器。驱动器的偏置电路被配置为响应于数据的转换来提高电压模式驱动器的公共节点的电压电平。
在另一个示例性实施例中，发送器的驱动器是电流模式驱动器。驱动器的偏置电路被配置为响应于数据的转换来提高电流模式驱动器的公共节点的电流水平。
在下面的实施例中，参照附图给出详细描述。
附图说明
通过阅读以下参考附图的详细描述和实施例，可以更全面地理解本发明，其中：
图1A描绘了发送器100，其包括前标驱动器切片102，主标驱动器切片104和后标驱动器切片106；
图1B示出了发送器100的波形；
图2A示出根据本发明示例性实施例的发送器200的框图；
图2B示出了发送器200的波形；
图3描绘了根据本发明示例性实施例的用于电压模式发送器的均衡设计的详细电路；
图4描绘了根据本发明的另一示例性实施例的用于电压模式发送器的均衡设计的详细电路；
图5描绘了根据本发明示例性实施例的用于电流模式发送器的均衡设计的详细电路；以及
图6描绘了根据本发明的另一示例性实施例的用于电流模式发送器的均衡设计的详细电路。
具体实施方式
以下描述示出了实施本发明的示例性实施例。进行该描述是出于示出本发明的一般原理的目的，而不应被认为是对本发明的限制。本发明的范围由所附的权利要求书来确定。
图2A是描绘了根据本发明示例性实施例的发送器200的框图。
发送器200包括发送器的数据路径202，发送器的驱动器204和驱动器的偏置电路206。发送器的数据路径202向发送器的驱动器204输出数据(由正部分dataP和负部分dataN表示)。驱动器204接收数据(由dataP和dataN表示)，并因此生成将由发送器200发送的正差分输出TXP和负差分输出TXN。驱动器的偏置电路206耦接至发送器的驱动器204以偏置发送器的驱动器204，并且被配置为响应于数据的转换来提高发送器的驱动器204的偏置信号的水平(level)。在该示例中，根据控制信号dataEQ激活驱动器的偏置电路206来提高发送器的驱动器204的偏置信号的水平。发送器的数据路径202产生控制信号dataEQ以指示数据的转换。
在图2A中，主标驱动器切片208基于数据的正部分dataP产生正差分输出TXP，并且主标驱动器切片210基于数据的负部分dataN产生负差分输出TXN。驱动器的偏置电路206耦接到多个主标驱动器切片208和多个主标驱动器切片210之间的公共节点(common net)。对发送器的驱动器204的公共节点而不是对发送器的驱动器204的差分输出端(输出TXP和TXN)执行均衡。其中，公共节点可以是共模节点。
图2B示出了发送器200的波形。波形212示出了要发送的数据。
在没有时间偏移的情况下，波形214中呈现了发送器的驱动器204的偏置信号的水平(其中，偏置信号包括偏置电流或者偏置电压，该实施例中可以为偏置电压LDO)的变化，生成发送器200实际发送的最终波形216。如图所示，响应于波形212中所示的频繁的数据转换，偏置信号(LDO)214的水平在适当的时间升高，并且在最终的波形216中成功地增强了信号的高频部分的强度，以弥补信道的传输损失，也就是说，在频繁的数据转换间隔期间，在最终的波形216中成功地增强了信号的强度。
在具有时间偏移的情况下，波形218示出了发送器的驱动器204的偏置信号(LDO)的水平的变化被延迟，生成发送器200实际发送的最终波形220。如图所示，最终波形220没有显著的受到时间延迟的影响，并且均衡效果非常好。简单的纠错技术足以解决最终波形220中出现的不完美均衡。
在该段中描述了发送器200的优点。参考LDO波形214和218，在频繁的数据转换间隔期间，偏置信号(LDO)的水平没有任何转换，从而节省了大量功率。如最终波形220所示，在发送器的驱动器204的公共节点上的均衡对时间偏移不敏感。此外，在传输直流(DC)信号时，不需要提高偏置信号(LDO)的水平。驱动电流为预设的水平，这也节省了功率。具体而言，均衡强度由偏置信号的水平和终端电阻器(termination resistor)明确定义。至于均衡节点的数量，发送器200仅使用一个均衡节点(例如，公共节点)，少于发送器100中采用的均衡节点(TXP和TXN)的数量。因为均衡功率与均衡节点的数量是成比例的，发送器200中消耗的均衡功率低于发送器100中消耗的均衡功率。其中，均衡功率为执行均衡操作所消耗的功率。
图3描绘了根据本发明示例性实施例的用于电压模式发送器的均衡设计的详细电路。
发送器的驱动器(204)由电压模式驱动器302实现。电压模式驱动器302包括四个开关304、306、308和310以及两个输出端312和314。两个输出端312和314分别输出正差分输出TXP和负差分输出TXN。基于数据的正部分(dataP)开关304被闭合以将输出端312耦接到公共节点316。基于数据的负部分(dataN)开关306被闭合以将输出端312耦接到地。基于数据的负部分(dataN)开关308被闭合，以将输出端314耦接到公共节点316。基于数据的正部分(dataP)开关310被闭合，以将输出端314耦接到地。
驱动器的偏置电路318包括两个晶体管320和322以及开关324。晶体管320和322被参考电压VLDO偏置。晶体管320耦接在供电电压和公共节点316之间。当开关324闭合时，晶体管322耦接在供电电压和公共节点316之间，并且根据控制信号dataEQ，闭合开关324。在图3中，存在转换检测电路326，其被配置为检测数据(由dataP和dataN表示)的转换，并响应于数据的转换而产生控制信号dataEQ以闭合开关324。转换检测电路326包括延迟单元321和XOR(异或)门330。延迟单元321延迟数据的正部分dataP。XOR门330根据数据的正部分dataP和延迟后的dataP输出控制信号dataEQ。响应于数据的转换，控制信号dataEQ为高，并且开关324闭合。因此，在频繁的数据转换期间，控制信号dataEQ为高，开关324是闭合的。在图3中，晶体管320和322是n型金属氧化物半导体(n-type metal oxide semiconductor，NMOS)晶体管。当开关324闭合时，导电晶体管的尺寸增大，使得晶体管320和322的电压差VGS减小，并且公共节点316的电压电平(VLDO-VGS)升高。成功地增强了在频繁的数据转换间隔期间从TXP和TXN发送的差分信号的强度。
图4描绘了根据本发明另一示例性实施例的用于电压模式发送器的均衡设计的详细电路。驱动器的偏置电路包括晶体管402，其耦接在供电电压和电压模式驱动器的公共节点404之间。可选的，第4图中的转换检测电路的结构可以与图3中的转换检测电路326的结构相同，在此不再赘述。当控制信号dataEQ没有指示任何数据转换时，参考电压VLDO偏置晶体管402。否则，由参考电压VLDO升压后的值偏置晶体管402。例如，响应于数据的转换，控制信号dataEQ为高，此时，参考电压VLDO升压后的值偏置晶体管402。在图4中，晶体管402是NMOS晶体管。由于提高了VLDO，公共节点404的电压电平(VLDO-VGS)得到了提高。成功地增强了在频繁的数据转换间隔期间从TXP和TXN发送的差分信号的强度。
图5描绘了根据本发明示例性实施例的用于电流模式发送器的均衡设计的详细电路。
发送器的驱动器(204)由电流模式驱动器502实现。电流模式驱动器502包括两个输出晶体管504和506，两个电阻508和510以及两个输出端512和514。两个输出端512和514分别输出正差分输出TXP和负差分输出TXN。输出晶体管504耦接在电流模式驱动器502的公共节点516和输出端512之间，并且根据数据的负部分(dataN)来控制该输出晶体管504。电阻器508耦接在输出端512和地之间。输出晶体管506耦接在公共节点516和输出端514之间，并且根据数据的正部分(dataP)来控制该输出晶体管506。电阻器510耦接在输出端514和地之间。输出晶体管504和506是p型金属氧化物半导体(p-type metal oxidesemiconductor，PMOS)晶体管。
驱动器的偏置电路518包括两个晶体管520和522以及开关524。晶体管520和522被偏置电压VB偏置。晶体管520耦接在供电电压和公共节点516之间。当开关524闭合时，晶体管522耦接在供电电压和公共节点516之间，以及根据控制信号dataEQ，开关524被闭合。响应于数据的转换，控制信号dataEQ为高，并且开关524被闭合。在图5中，晶体管520和522是PMOS晶体管。当开关524被闭合时，晶体管522提供额外的电流以提高公共节点516的电流水平。成功地增强了在频繁的数据转换间隔期间从TXP和TXN发送的差分信号的强度。
图6描绘了根据本发明的另一示例性实施例的用于电流模式发送器的均衡设计的详细电路。驱动器的偏置电路包括晶体管602，其耦接在供电电压和电流模式驱动器的公共节点604之间。可选的，第6图中的转换检测电路的结构可以与图5中的转换检测电路326的结构相同，在此不再赘述。当控制信号dataEQ没有指示任何数据转换时，偏置电压VB偏置晶体管602。否则，偏置电压VB的抑制值偏置晶体管602。例如，响应于数据的转换，控制信号dataEQ为高，此时，偏置电压VB的抑制值偏置晶体管602。在图6中，晶体管602是PMOS晶体管。由于抑制了VB，所以公共节点604的电流水平被提高。成功地增强了在频繁的数据转换间隔期间从TXP和TXN发送的差分信号的强度。
前述的电压模式驱动器，电流模式驱动器，驱动器的偏置电路和转换检测电路有多种设计。在发送器的驱动器的公共节点上具有均衡功能的任何发送器应被认为在本发明的保护范围内。
尽管已经通过示例的方式并且根据优选实施例描述了本发明，但是应当理解，本发明不限于所公开的实施例。相反，其意图在于涵盖各种修改和类似的布置(对于本领域技术人员而言将是显而易见的)。因此，所附权利要求的范围应被赋予最宽泛的解释，以涵盖所有这样的修改和类似的布置。

Claims (18)

1.一种发送器，其特征在于，包括：
发送器的驱动器，接收数据，并产生将由所述发送器发送的正差分输出和负差分输出；以及
驱动器的偏置电路，耦接到所述发送器的驱动器以偏置所述发送器的驱动器，其中，所述驱动器的偏置电路被配置为响应于所述数据的转换来提高所述发送器的驱动器的偏置信号的水平。
2.根据权利要求1所述的发送器，其特征在于，
所述驱动器的偏置电路与所述发送器的驱动器的公共节点耦接，其中，所述公共节点是共模节点。
3.根据权利要求2所述的发送器，其特征在于，
所述发送器的驱动器是电压模式驱动器；以及
所述驱动器的偏置电路被配置为响应于所述数据的转换来提高所述电压模式驱动器的公共节点的电压电平。
4.根据权利要求3所述的发送器，其特征在于，所述驱动器偏置电路包括：
第一晶体管，被参考电压偏置，并耦接在供电电压和所述公共节点之间；以及
第二晶体管，被所述参考电压和开关偏置，其中当所述开关闭合时，所述第二晶体管耦接在所述供电电压和所述公共节点之间，并且响应于所述数据的转换所述开关被闭合。
5.根据权利要求4所述的发送器，其特征在于，
转换检测电路，被配置为检测所述数据的转换，并响应于所述数据的转换而产生控制信号以闭合所述开关。
6.根据权利要求4所述的发送器，其特征在于，
所述第一晶体管和所述第二晶体管是n型金属氧化物半导体晶体管。
7.根据权利要求3所述的发送器，其特征在于，所述驱动器的偏置电路包括：
晶体管，被参考电压偏置并耦接在供电电压和公共节点之间，
其中，响应于所述数据的转换提高所述参考电压。
8.根据权利要求7所述的发送器，其特征在于，
所述晶体管是n型金属氧化物半导体晶体管。
9.根据权利要求3所述的发送器，其特征在于，所述电压模式驱动器包括：
第一开关，第二开关，第三开关和第四开关；以及
第一输出端，用于输出所述正差分输出，以及第二输出端，用于输出所述负差分输出，
其中：
根据所述数据的正部分，所述第一开关被闭合以将所述第一输出端耦接到所述公共节点；
根据所述数据的负部分，所述第二开关被闭合以将所述第一输出端接地；
根据所述数据的负部分，所述第三开关被闭合以将所述第二输出端耦接到所述公共节点；以及
根据所述数据的正部分，所述第四开关被闭合以将所述第二输出端耦接到地。
10.根据权利要求2所述的发送器，其特征在于，
所述发送器的驱动器是电流模式驱动器；以及
所述驱动器的偏置电路被配置为响应于所述数据的转换来提高所述电流模式驱动器的公共节点的电流水平。
11.根据权利要求10所述的发送器，其特征在于，所述驱动器的偏置电路包括：
第一晶体管，被偏置电压偏置，并耦接在供电电压和所述公共节点之间；
第二晶体管，被所述偏置电压和开关偏置，其中，当所述开关闭合时，所述第二晶体管耦接在所述供电电压和所述公共节点之间，并且响应于所述数据的转换，所述开关被闭合。
12.根据权利要求11所述的发送器，其特征在于，进一步包括：
转换检测电路，被配置为检测所述数据的转换，并响应于所述数据的转换而产生控制信号以闭合所述开关。
13.根据权利要求5或者12所述的发送器，其特征在于，所述转换检测电路包括：
延迟单元，延迟所述数据的正部分；以及
异或XOR门，根据所述数据的正部分和所述数据延迟后的正部分，输出所述控制信号。
14.根据权利要求11所述的发送器，其特征在于，
所述第一晶体管和所述第二晶体管是p型金属氧化物半导体晶体管。
15.根据权利要求10所述的发送器，其特征在于，所述驱动器的偏置电路包括：
晶体管，被偏置电压偏置并耦接在供电电压和所述公共节点之间，
其中，响应于所述数据的转换所述偏置电压被抑制。
16.根据权利要求15所述的发送器，其特征在于，所述晶体管是p型金属氧化物半导体晶体管。
17.根据权利要求10所述的发送器，其特征在于，所述电流模式驱动器包括：
第一输出晶体管，第二输出晶体管，第一电阻器和第二电阻器；以及
第一输出端，用于输出正差分输出，第二输出端，用于输出负差分输出，其中：
所述第一输出晶体管耦接在所述公共节点与所述第一输出端之间，并根据所述数据的负部分所述第一输出晶体管被控制；
所述第一电阻耦接在所述第一输出端与地之间；
所述第二输出晶体管耦接在所述公共节点与所述第二输出端之间，并根据所述数据的正部分所述第二输出晶体管被控制；以及
所述第二电阻器耦接在所述第二输出端与所述地之间。
18.根据权利要求17所述的发送器，其特征在于，
所述第一输出晶体管和所述第二输出晶体管是p型金属氧化物半导体晶体管。
CN202011289298.4A 2019-11-19 2020-11-17 具有均衡功能的发送器 Pending CN112910443A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962937285P 2019-11-19 2019-11-19
US62/937,285 2019-11-19
US16/936,467 2020-07-23
US16/936,467 US11128496B2 (en) 2019-11-19 2020-07-23 Transmitter with equalization

Publications (1)

Publication Number Publication Date
CN112910443A true CN112910443A (zh) 2021-06-04

Family

ID=72964585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011289298.4A Pending CN112910443A (zh) 2019-11-19 2020-11-17 具有均衡功能的发送器

Country Status (4)

Country Link
US (1) US11128496B2 (zh)
EP (1) EP3826247B1 (zh)
CN (1) CN112910443A (zh)
TW (1) TWI746270B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19919140B4 (de) 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US7574001B2 (en) * 2000-12-28 2009-08-11 Broadcom Corporation Internet protocol telephone system
US8446168B2 (en) 2010-12-14 2013-05-21 Qualcomm, Incorporated Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers
US8415986B2 (en) 2010-12-28 2013-04-09 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
US8476922B2 (en) 2011-05-27 2013-07-02 Analog Devices, Inc. Balanced impedance method for differential signaling
US9746864B1 (en) 2016-08-11 2017-08-29 Xilinx, Inc. Fast transient low drop-out voltage regulator for a voltage-mode driver
US10191526B2 (en) * 2016-11-08 2019-01-29 Qualcomm Incorporated Apparatus and method for transmitting data signal based on different supply voltages
US10691150B1 (en) * 2019-04-26 2020-06-23 Nxp B.V. Fast response high-speed redriver channel power up in CIO mode

Also Published As

Publication number Publication date
TWI746270B (zh) 2021-11-11
EP3826247A1 (en) 2021-05-26
EP3826247B1 (en) 2023-11-22
US20210152399A1 (en) 2021-05-20
US11128496B2 (en) 2021-09-21
TW202121877A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US6624670B2 (en) High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
US7656321B2 (en) Signaling system
US6977534B2 (en) Low voltage differential signaling [LVDS] driver with pre-emphasis
US10536309B2 (en) Demodulation of on-off-key modulated signals in signal isolator systems
US7605610B2 (en) Differential current driving type transmission system
KR100630133B1 (ko) 전류 드라이버회로
CN103582853A (zh) 单端可配置多模式驱动器
US9722822B1 (en) Method and system using driver equalization in transmission line channels with power or ground terminations
US10666320B2 (en) Ringing suppression circuit
JP2012244220A (ja) リンギング抑制回路
US8952725B2 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US20120217999A1 (en) Low Voltage Differential Signal Driving Circuit and Digital Signal Transmitter
CN111061664A (zh) 用于电压模态信号发射器的两阶段式前馈均衡器
US20170063580A1 (en) Transmitter circuit for and methods of generating a modulated signal in a transmitter
CN113300987A (zh) 用于判决反馈均衡器的动态电流模比较器
WO2005119915A2 (en) Current mode logic buffer
US9143171B1 (en) Duobinary voltage-mode transmitter
CN112910443A (zh) 具有均衡功能的发送器
Cheng et al. A 32/16 Gb/s 4/2-PAM transmitter with PWM pre-emphasis and 1.2 Vpp per side output swing in 0.13-μm CMOS
US10812301B1 (en) Time dependent line equalizer for data transmission systems
CN114667718B (zh) 用于数据传输系统的时间相关线均衡器
US9647699B1 (en) Dual supply voltage power harvesting in an open drain transmitter circuit
CN111130328B (zh) 介面电路以及控制介面电路内的开关电路的方法
US7667492B2 (en) Input buffer
CN111245435A (zh) 一种信号解码系统及其解码方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination