TWI745035B - 記憶體材料及應用其之記憶體裝置 - Google Patents

記憶體材料及應用其之記憶體裝置 Download PDF

Info

Publication number
TWI745035B
TWI745035B TW109128233A TW109128233A TWI745035B TW I745035 B TWI745035 B TW I745035B TW 109128233 A TW109128233 A TW 109128233A TW 109128233 A TW109128233 A TW 109128233A TW I745035 B TWI745035 B TW I745035B
Authority
TW
Taiwan
Prior art keywords
memory
atoms
memory material
access line
electrode layer
Prior art date
Application number
TW109128233A
Other languages
English (en)
Other versions
TW202207374A (zh
Inventor
鄭懷瑜
郭奕廷
龍翔瀾
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI745035B publication Critical patent/TWI745035B/zh
Publication of TW202207374A publication Critical patent/TW202207374A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Semiconductor Memories (AREA)

Abstract

記憶體材料及應用其之記憶體裝置。記憶體材料為碳原子摻雜的硫族化物。硫族化物包含砷原子、硒原子、鍺原子及矽原子。

Description

記憶體材料及應用其之記憶體裝置
本發明是有關於一種記憶體材料及應用其之記憶體裝置。
積體電路中，有許多開關元件的應用，例如電晶體與二極體。其中一種開關元件被稱為雙向閾值開關(Ovonic Threshold Switch,OTS)。開關元件以雙向材料為基礎，其特徵在於當進行臨界電壓切換(switching threshold voltage)時電阻會大幅度下降，且當電壓低於保持電壓臨界值(holding threshold)時，將回復高電阻與閉鎖狀態。開關元件已被使用在，例如各種包含以交叉點架構(cross-point architecture)組織的高密度記憶胞陣列的可寫入電阻式記憶體元件。此外，雙向閾值開關的各種其他使用方式，包含所謂的神經擬態運算(neuromorphic computing)已經被提出。
特別在具有大量開關元件的積體電路中，開關元件的一個重要特徵是漏電電流。漏電電流是開關元件在次臨界狀態中的電流流量。此外，所期望的開關元件應具高耐久性。因此， 有需要提供具有低漏電電流、高切換速度與高耐久性的開關元件。
本發明係有關於一種記憶體材料及應用其之記憶體裝置。
根據本發明之一方面，提出一種記憶體材料，其為碳原子摻雜的硫族化物。硫族化物包含砷(As)原子、硒(Se)原子、鍺(Ge)原子及矽(Si)原子。
根據本發明之另一方面，提出一種記憶體裝置，其包括第一存取線、第二存取線及記憶體材料。記憶體材料電性連接在第一存取線與第二存取線之間。記憶體材料為碳原子摻雜的硫族化物。硫族化物包含砷原子、硒原子、鍺原子及矽原子。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
102:柱狀元件
104:第一導線層
106:第二導線層
410,412,414:絕緣層
B21,B22,B23,B31,B32,B33,B41:緩衝層
C1:第一存取線
C2:第二存取線
D1:第一存取線驅動器
D2:第二存取線驅動器
E11,E12,E21,E22,E31,E32,E33,E34,E41,E42:電極層
K:記憶元件
M:記憶胞
S:開關元件
第1圖繪示一實施例之記憶體裝置的電路示意圖。
第2圖繪示一實施例之記憶體裝置的立體圖。
第3圖繪示另一實施例之記憶體裝置的剖面示意圖。
第4圖繪示又另一實施例之記憶體裝置的剖面示意圖。
第5圖繪示又再另一實施例之記憶體裝置的剖面示意圖。
以下係以一些實施例做說明。須注意的是，本揭露並非顯示出所有可能的實施例，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。另外，實施例中之敘述，例如細部結構、製程步驟和材料應用等等，僅為舉例說明之用，並非對本揭露欲保護之範圍做限縮。實施例之步驟和結構各自細節可在不脫離本揭露之精神和範圍內根據實際應用製程之需要而加以變化與修飾。以下是以相同/類似的符號表示相同/類似的元件做說明。
本揭露中，原子的含量單位「at%」表示原子百分比。所謂的「原子」亦可表示周期表中的「元素」。
實施例中，記憶體材料為碳(C)原子摻雜的硫族化物。硫族化物包含砷(As)原子、硒(Se)原子、鍺(Ge)原子及矽(Si)原子。
實施例中，碳原子可佔記憶體材料的5at%至20at%。藉此，實施例的記憶體材料可具有較佳的熱穩定性，應用至記憶體裝置(例如雙向臨界開關(ovonic threshold switch,OTS)選擇器)可穩定或提升記憶體裝置的電性特徵，例如具有穩定的臨界電壓，或未被選擇的記憶胞具有較低漏電流(即關閉電流)。當記憶體材料的碳原子少於(less than)5at%時，記憶體材料的熱穩定表現增加並不明顯。當記憶體材料的碳原子多於(more than)20at%時，記憶體裝置的電性特徵不佳，例如關閉電流高。
硫族化物的砷原子佔記憶體材料的23at%至32at%。硫族化物的硒原子佔記憶體材料的40at%至46at%。硫族化物的鍺原子佔記憶體材料的8at%至25at%。硫族化物的矽原子佔記憶體材料的5at%至20at%。一實施例中，硫族化物實質上由砷(As)原子、硒(Se)原子、鍺(Ge)原子及矽(Si)原子構成。或者，砷(As)原子、硒(Se)原子、鍺(Ge)原子與矽(Si)原子的總含量佔硫族化物的100at%。
一實施例中，記憶體材料實質上由碳原子、砷原子、硒原子、鍺原子及矽原子構成。或者，碳原子、砷原子、硒原子、鍺原子及矽原子的總含量佔記憶體材料的100at%。亦即，記憶體材料為碳摻雜的砷硒鍺矽(C-doped AsSeGeSi)。
相較於記憶體材料使用非以碳摻雜的砷硒鍺矽或未摻雜(un-doped AsSeGeSi)的砷硒鍺矽的比較例，本案實施例中使用碳摻雜的砷硒鍺矽(C-doped AsSeGeSi)的記憶體材料可具有較佳的熱穩定性。實驗中，是藉由對記憶體材料從室溫進行退火製程了解其熱穩定性，其中升溫速率為每秒1℃。實施例中碳摻雜的砷硒鍺矽的膜在退火製程之前與退火製程之後顏色幾乎沒有差異，表示與固態結構相有關的表面粗糙度沒有改變，可由此判斷碳摻雜的砷硒鍺矽的膜在退火製程之後仍維持在退火製程之前所具有的非結晶相，即使退火溫度高達500℃亦然，因此記憶體材料的耐受溫度可高於500℃。而比較例的記憶體材料的膜在經退火溫度為375℃的退火製程之後，膜顏色即明顯不同於退火 之前，表示其耐受溫度低於375℃。一比較例中，矽摻雜的鍺碲(Si-doped GeTe6)其耐受溫度低於300℃。具體而言，Te在200℃以上時會先結晶化，然後在300℃時發生菱體(rhombohedral)GeTe結晶化，並發現顯著的相分離。
請參照第1圖，其繪示一實施例之記憶體裝置的電路示意圖。記憶體裝置可包括第一存取線C1、第二存取線C2與記憶胞M。第一存取線C1可為位元線與字元線其中之一。第二存取線C2可為位元線與字元線其中之另一。記憶胞M可配置在第一存取線C1與第二存取線C2的交錯處。記憶胞M電性連接在第一存取線C1與第二存取線C2之間。實施例中，記憶胞M各包括上述含碳原子的記憶體材料。第一存取線驅動器D1可回應於解碼位址，並耦接至第一存取線C1(例如位元線)，而控制電路(未繪示)係耦接至第一存取線驅動器D1。第二存取線驅動器D2可回應於解碼位址，並耦接至第二存取線C2(例如字元線)，而控制電路(未繪示)係耦接至第二存取線驅動器D2。
第一存取線C1與第二存取線C2可獨立包括鎢(W)、鋁(Al)、銅(Cu)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、摻雜多晶矽、矽化鈷(CoSi)、矽化鎢(WSi)、鈦氮化矽(TiSiN)、氮化鋁鈦(TiAlN)、氮化鋁鉭(TaAlN)、TiN/W/TiN或其它材料。
請參照第2圖，其繪示一實施例之記憶體裝置的立體圖。電極層E11可在第一導線層104的上表面上。電極層E11與電極層E12可分別在開關元件S的下表面與上表面上。記憶元 件K可在電極層E12的上表面上。第二導線層106可在電極層E12的上表面上。一實施例中，記憶胞M(第1圖)可包括電極層E11、開關元件S、電極層E12與記憶元件K。電極層E11、開關元件S、電極層E12與記憶元件K可具有柱形狀。或者，柱狀元件102可包括電極層E11、開關元件S、電極層E12與記憶元件K。柱狀元件102電性連接在第一導線層104與第二導線層106之間。如第1圖所示的第一存取線C1可包括第一導線層104。如第1圖所示的第二存取線C2可包括第二導線層106。
實施例中，開關元件S為雙向臨界開關(ovonic threshold switch,OTS)。開關元件S可包括上述含碳原子的記憶體材料。
記憶元件K可包括相變化材料。記憶元件K之材料的實施例可包含基於硫族的材料及其它材料。硫族合金包含硫族以及其它材料例如過渡金屬的化合物。硫族合金通常包含來自元素周期表IVA族的一個或多個原子，例如鍺(Ge)和錫(Sn)。通常，硫族合金包含銻(Sb)、鎵(Ga)、銦(In)、銀(Ag)的一者或多者的化合物。許多基於相變化記憶材料已在技藝文獻中被說明，包含的合金有：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te、及Te/Ge/Sb/S。在Ge/Sb/Te合金家族中，大範圍的合金合成物是有作用的。合成物例如可以是Ge2Sb2Te5、GeSb2Te4、及GeSb4Te7。更詳細來說，過渡金屬例如鉻(Cr)、鐵(Fe)、鎳(Ni)、 鈮(Nb)、鈀(Pd)、鉑(Pt)及其混合物或合金，可與Ge/Sb/Te或Ga/Sb/Te合成，以形成具可編程電阻特性的相變化合金。記憶元件K可包含一層硫族及其它具有添加物的相變化材料，以變更導電性、轉移溫度、熔化溫度、及其它特性。代表性的添加物可包含氮(N)、矽(Si)、氧(O)、氧化矽(SiOx)、氮化矽(SiN)、銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、氧化鋁(Al2O3)、鉭(Ta)、氧化鉭(TaOx)、氮化鉭(TaN)、鈦(Ti)、和氧化鈦(TiOx)。
電極層E11與電極層E12可獨立包括鎢(W)、鋁(Al)、銅(Cu)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、摻雜多晶矽、矽化鈷(CoSi)、矽化鎢(WSi)、鈦氮化矽(TiSiN)、氮化鋁鈦(TiAlN)、氮化鋁鉭(TaAlN)、TiN/W/TiN或其它材料。
請參照第3圖，其繪示另一實施例之記憶體裝置的剖面示意圖。緩衝層B21在電極層E21的上表面上。緩衝層B21與緩衝層B22分別在開關元件S的下表面與上表面上。緩衝層B22與緩衝層B23分別在記憶元件K的下表面與上表面上。電極層E22在緩衝層B23的上表面上。
一實施例中，記憶胞M(第1圖)可包括電極層E21、緩衝層B21、開關元件S、緩衝層B22、記憶元件K、緩衝層B23與電極層E22。記憶胞M可具有柱形狀。
另一實施例中，記憶胞M(第1圖)可包括緩衝層B21、開關元件S、緩衝層B22、記憶元件K與緩衝層B23。記憶胞M可具有柱形狀。第一存取線C1(第1圖)可包括電極層E21。第二 存取線C2(第1圖)可包括電極層E22。
電極層E21與電極層E22可獨立包括參照第2圖所說明電極層E11與電極層E12可使用的導電材料。
緩衝層B21、緩衝層B22與緩衝層B23可獨立包括金屬氮化物，例如氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、氮化鉬(MoN)、氮化鈮(NbN)、氮化鈦(TiSiN)、氮化鈦(TiAlN)、氮化矽鋯(ZrSiN)、氮化矽鎢(WSiN)、氮化硼鎢(WBN)、氮化鋁鋯(ZrAlN)、氮化矽鉬(MoSiN)、氮化鋁鉬(MoAlN)、氮化矽鉭(TaSiN)、鉭鋁氮化物(TaAlN)。或者，緩衝層B21、緩衝層B22與緩衝層B23可獨立包括摻雜多晶矽、鎢(W)、銅(Cu)、鈦(Ti)、鉬(Mo)、鉭(Ta)、矽化鈦(TiSi)、矽化鉭(TaSi)、鈦鎢(TiW)、氮氧化鈦(TiON)、鈦鋁氧氮化物(TiAlON)、氮氧化鎢(WON)、氧氮化鉭(TaON)、碳(carbon)、矽摻雜的碳(Si doped carbon)。或可使用上述材料之組合。
請參照第4圖，其繪示又另一實施例之記憶體裝置的剖面示意圖。
電極層E31與電極層E32分別在開關元件S的下表面與上表面上的緩衝層B31與緩衝層B32上。記憶元件K在電極層E32的上表面上。電極層E33在記憶元件K的上表面上。緩衝層B33在電極層E33的上表面上。電極層E34在緩衝層B33的上表面上。
一實施例中，記憶胞M(第1圖)可包括電極層E31、 緩衝層B31、開關元件S、緩衝層B32、電極層E32、記憶元件K、電極層E33、緩衝層B33與電極層E34。記憶胞M可具有柱形狀。
另一實施例中，記憶胞M(第1圖)可包括緩衝層B31、開關元件S、緩衝層B32、電極層E32、記憶元件K、電極層E33與緩衝層B33。第一存取線C1(第1圖)可包括電極層E31。第二存取線C2(第1圖)可包括電極層E34。記憶胞M可具有柱形狀。
電極層E31、電極層E32、電極層E33與電極層E34可獨立包括參照第2圖所說明電極層E11與電極層E12可使用的導電材料。緩衝層B31、緩衝層B32與緩衝層B33可獨立包括參照第3圖所說明緩衝層B21、緩衝層B22與緩衝層B23可使用的緩衝材料。
請參照第5圖，其繪示又再另一實施例之記憶體裝置的剖面示意圖。電極層E41與緩衝層B41分別在開關元件S的下表面與上表面上。電極層E42在緩衝層B41的上表面上。電極層E41可在絕緣層410中。開關元件S可在絕緣層410的上表面上。絕緣層412在絕緣層410的上表面上。開關元件S、緩衝層B41與電極層E42可在絕緣層412中。絕緣層414可在電極層E42與絕緣層412的上表面上。一實施例中，記憶胞M(第1圖)可包括電極層E41、開關元件S、緩衝層B41與電極層E42。
電極層E41與電極層E42可獨立包括參照第2圖所說明電極層E11與電極層E12可使用的導電材料。緩衝層B41可包括參照第3圖所說明緩衝層B21、緩衝層B22與緩衝層B23可 使用的緩衝材料。絕緣層410、絕緣層412與絕緣層414可獨立包括氧化物例如氧化矽、氮化物例如氮化矽，或其它合適的介電材料。
實施例中，開關元件S使用具有熱穩定性質的碳摻雜的砷硒鍺矽，因此可相容三維積體(3D integration)的後段製程(Back-End-Of-Line，BEOL)，適用於三維交叉點(3D cross-point)技術。後段製程可包含整合CMOS製程使用的高溫製程，例如溫度高達400℃。實施例中，使用碳摻雜的砷硒鍺矽的開關元件S可具有薄的厚度，例如13nm至45nm，例如可為20nm或更薄，為製程與整合所期望的尺寸特徵。
實施例中，開關元件S使用碳摻雜的砷硒鍺矽的記憶體裝置可具有高的耐久性表現(high endurance performance)，例如，類似第5圖所示之記憶體裝置(其中電極層E41與電極層E42使用W，電極層E42的厚度為約40nm，緩衝層B41使用碳且厚度為約15nm)的開關元件S(其使用碳摻雜的砷硒鍺矽，且厚度為約20nm)其設定/重置循環(set/reset cycling)的耐久性約1E10次。此外，實施例中使用碳摻雜的砷硒鍺矽的開關元件S可維持具有期望的開關性質。例如，實施例中使用碳摻雜的砷硒鍺矽的開關元件S可具有穩定或優異的臨界電壓(Vth)，例如約3.25V。且/或，實施例中使用碳摻雜的砷硒鍺矽的開關元件S可具有低的漏電流，例如關閉電流(Ioff)約1nA/@2V。
表1列示實施例與比較例之開關元件S的記憶體材 料的原子含量(單位為at%)，及臨界電壓(Vth)與關閉電流(Ioff)結果。實施例的記憶體材料使用碳(C)摻雜的砷硒鍺矽。比較例的記憶體材料含有氧原子，且未以碳摻雜。由表1可發現，相較於比較例的開關元件S，實施例的開關元件S具有更佳的臨界電壓與關閉電流。
Figure 109128233-A0305-02-0013-1
其它實驗中，是對實施例與比較例的記憶體裝置進行1E9次的設定/重置循環(set/reset cycling)操作，並測試各記憶體裝置的所有66個記憶胞M了解其是否失效(fail)。判斷失效的規範為，當循環操作後的關閉電流為循環操作前的初始關閉電流的5倍時，判斷記憶胞為失效。實施例中，記憶體裝置的開關元件S使用碳摻雜的砷硒鍺矽，且66個記憶胞M皆通過1E9次的設定/重置循環(set/reset cycling)操作，沒有失效。比較例中，記憶體裝置的開關元件使用非碳摻雜的砷硒鍺矽或未摻雜的砷硒鍺矽，且66個記憶胞M的其中一個記憶胞M在第1E9次的循環操作之前失效。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因 此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
C1:第一存取線
C2:第二存取線
D1:第一存取線驅動器
D2:第二存取線驅動器
M:記憶胞

Claims (9)

  1. 一種記憶體材料，為碳原子摻雜的硫族化物，其中該硫族化物包含砷(As)原子、硒(Se)原子、鍺(Ge)原子及矽(Si)原子，其中該碳原子佔該記憶體材料超過10at%，且少於或等於20at%。
  2. 如請求項1所述的記憶體材料，其中該硫族化物實質上由該砷原子、該硒原子、該鍺原子及該矽原子構成。
  3. 如請求項1所述的記憶體材料，其中該記憶體材料實質上由該碳原子、該砷原子、該硒原子、該鍺原子及該矽原子構成。
  4. 如請求項1所述的記憶體材料，其中該砷原子佔該記憶體材料的23at%至32at%；或該硒原子佔該記憶體材料的40at%至46at%；或該鍺原子佔該記憶體材料的8at%至25at%；或該矽原子佔該記憶體材料的5at%至20at%。
  5. 一種記憶體裝置，包括：一第一存取線；一第二存取線；及一記憶體材料，電性連接在該第一存取線與該第二存取線之間，其中該記憶體材料為請求項1至請求項4其中之一所述的記憶體材料。
  6. 如請求項5所述的記憶體裝置，更包括一緩衝層及/或一電極層，在該記憶體材料的一下表面及/或一上表面上。
  7. 如請求項5所述的記憶體裝置，更包括一相變化材料，電性連接在該記憶體材料與該第二存取線之間。
  8. 如請求項5所述的記憶體裝置，其中該第一存取線為位元線與字元線其中之一，該第二存取線為該位元線與該字元線其中之另一，該記憶體裝置包括數個該字元線、數個該位元線及數個記憶胞，該些記憶胞在該些字元線與該些位元線的交錯處，該些記憶胞各包括該記憶體材料。
  9. 如請求項5所述的記憶體裝置，包括一開關元件，電性連接在該第一存取線與該第二存取線之間，其中該開關元件包含該記憶體材料。
TW109128233A 2020-08-06 2020-08-19 記憶體材料及應用其之記憶體裝置 TWI745035B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/986,316 2020-08-06
US16/986,316 US11355552B2 (en) 2020-08-06 2020-08-06 Memory material, and memory device applying the same

Publications (2)

Publication Number Publication Date
TWI745035B true TWI745035B (zh) 2021-11-01
TW202207374A TW202207374A (zh) 2022-02-16

Family

ID=79907339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128233A TWI745035B (zh) 2020-08-06 2020-08-19 記憶體材料及應用其之記憶體裝置

Country Status (3)

Country Link
US (1) US11355552B2 (zh)
CN (1) CN114068806A (zh)
TW (1) TWI745035B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107302053A (zh) * 2017-06-19 2017-10-27 成都先锋材料有限公司 一种用于相变记忆体芯片的薄膜、开关材料及其制备方法
TW201946227A (zh) * 2018-03-02 2019-12-01 日商索尼半導體解決方案公司 開關元件及記憶裝置以及記憶體系統
CN110844891A (zh) * 2018-08-20 2020-02-28 爱思开海力士有限公司 硫族化物材料以及包括其的电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102295524B1 (ko) * 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
US11659778B2 (en) * 2020-02-11 2023-05-23 Micron Technology, Inc. Composite electrode material chemistry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107302053A (zh) * 2017-06-19 2017-10-27 成都先锋材料有限公司 一种用于相变记忆体芯片的薄膜、开关材料及其制备方法
TW201946227A (zh) * 2018-03-02 2019-12-01 日商索尼半導體解決方案公司 開關元件及記憶裝置以及記憶體系統
CN110844891A (zh) * 2018-08-20 2020-02-28 爱思开海力士有限公司 硫族化物材料以及包括其的电子设备

Also Published As

Publication number Publication date
TW202207374A (zh) 2022-02-16
US20220045128A1 (en) 2022-02-10
US11355552B2 (en) 2022-06-07
CN114068806A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
US9659998B1 (en) Memory having an interlayer insulating structure with different thermal resistance
US8148707B2 (en) Ovonic threshold switch film composition for TSLAGS material
JP6613142B2 (ja) スイッチ素子および記憶装置
US7649191B2 (en) Forming a carbon layer between phase change layers of a phase change memory
US10157671B1 (en) Fast switching 3D cross-point array
US10541271B2 (en) Superlattice-like switching devices
KR101535462B1 (ko) 상변화 물질을 포함하는 비휘발성 메모리 소자
US10374009B1 (en) Te-free AsSeGe chalcogenides for selector devices and memory devices using same
US20100096609A1 (en) Phase change memory device having a layered phase change layer composed of multiple phase change materials and method for manufacturing the same
KR101604041B1 (ko) 상변화 물질을 포함하는 비휘발성 메모리 소자
US11276818B2 (en) Phase change memory structure and the same
TWI476971B (zh) 共晶型記憶體
KR101854023B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US20190172871A1 (en) Selector Device Incorporating Conductive Clusters for Memory Applications
CN111630656A (zh) 存储元件和存储装置
KR101653569B1 (ko) 상변화 물질을 포함하는 비휘발성 메모리 소자
US20210249600A1 (en) Phase change memory with a carbon buffer layer
TWI745035B (zh) 記憶體材料及應用其之記憶體裝置
US10497437B1 (en) Decoding scheme for 3D cross-point memory array
CN1996633A (zh) 相变化存储层及其制造方法及相变化存储单元
US20220406842A1 (en) Chalcogenide material, device and memory device including the same
JP2022144045A (ja) セレクタ装置及び半導体記憶装置