TWI743975B - 記憶體裝置及其初始化方法 - Google Patents

記憶體裝置及其初始化方法 Download PDF

Info

Publication number
TWI743975B
TWI743975B TW109130351A TW109130351A TWI743975B TW I743975 B TWI743975 B TW I743975B TW 109130351 A TW109130351 A TW 109130351A TW 109130351 A TW109130351 A TW 109130351A TW I743975 B TWI743975 B TW I743975B
Authority
TW
Taiwan
Prior art keywords
memory
column address
storage
memory device
threshold
Prior art date
Application number
TW109130351A
Other languages
English (en)
Other versions
TW202211227A (zh
Inventor
張昆輝
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW109130351A priority Critical patent/TWI743975B/zh
Priority to US17/393,383 priority patent/US11631452B2/en
Application granted granted Critical
Publication of TWI743975B publication Critical patent/TWI743975B/zh
Publication of TW202211227A publication Critical patent/TW202211227A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

記憶體裝置及其初始化方法。初始化方法包括對記憶體裝置進行上電操作，以對記憶體陣列提供內部電壓；以及在內部電壓穩定之後，對所有的儲存記憶胞進行刷新操作。

Description

記憶體裝置及其初始化方法
本發明是有關於一種對記憶體進行操作的方法，且特別是有關於一種記憶體裝置及其初始化方法。
隨著現今科技快速的發展，半導體記憶體被廣泛地應用於電子裝置中。對於需要高速且儲存大量資料的應用而言，動態隨機存取記憶體（dynamic random access memory，DRAM）是最常被利用的解決方案。
在動態隨機存取記憶體中具有多個儲存記憶胞（storage cell）。圖1是習知的一種儲存記憶胞的電路示意圖。如圖1所示，儲存記憶胞100包括N型的儲存電晶體ST。儲存電晶體ST的汲極耦接位元線BL。儲存電晶體ST的閘極耦接字元線WL。儲存電晶體ST的源極耦接儲存電容器Ccell的一端。儲存電容器Ccell的一端的另一端耦接極板（plate）PLT。將儲存電晶體ST與儲存電容器Ccell之間的節點稱為儲存節點（storage node）SN。
當對動態隨機存取記憶體中進行初始化時，一開始字元線WL、位元線BL及極板PLT的電位皆為0伏特，儲存電晶體ST不會被導通，且儲存節點ST為浮接狀態。在經過上電操作後，位元線BL及極板PLT的電位會被拉升至二分之一的操作電壓VDD，由於儲存電晶體ST未被導通，儲存節點SN會受到來自極板PLT的耦合力量而處在略低於二分之一的操作電壓VDD的狀態。如此一來，當透過位元線WL第一次開啟儲存電晶體ST時來自胞極板PLT的干擾（noise）會變得較大，儲存節點SN的電位就會發生偏移，導致讀寫的速度下降，並且提高了資料讀寫錯誤的機會。
本發明提供一種記憶體裝置及其初始化方法，在完成上電操作之後，自動先對所有的儲存記憶胞進行刷新操作。
本發明的記憶體裝置的初始化方法包括：對記憶體裝置進行上電操作，以對記憶體陣列提供內部電壓；以及在內部電壓穩定之後，對所有的儲存記憶胞進行刷新操作。
在本發明的一實施例中，上述對所有的儲存記憶胞進行刷新操作的步驟包括：將對應於每個儲存記憶胞的位元線設置在初始電壓；在透過對應於列位址的字元線而將對應的存取電晶體導通設置時間之後，關斷被導通的存取電晶體；遞增列位址；判斷列位址是否超過臨界值；以及當列位址超過臨界值時，結束短叢發式（short burst）的刷新操作。
本發明的記憶體裝置包括具有多個儲存記憶胞的記憶體陣列以及記憶體控制器。記憶體控制器耦接記憶體陣列。當進行上電操作時，記憶體控制器對記憶體陣列提供內部電壓。在內部電壓穩定之後，記憶體控制器對所有的儲存記憶胞進行刷新操作。
在本發明的一實施例中，上述的每個儲存記憶胞包括存取電晶體。當進行短叢發式的刷新操作時，記憶體控制器將對應於每個儲存記憶胞的位元線設置在初始電壓，並且在透過對應於列位址的字元線而將對應的存取電晶體導通設置時間之後，關斷被導通的存取電晶體。記憶體控制器遞增列位址，並且判斷列位址是否超過臨界值。當列位址超過臨界值時，記憶體控制器結束短叢發式的刷新操作。
基於上述，每當進行上電操作之後，本發明的記憶體裝置能夠先對所有的儲存記憶胞進行刷新操作，以主動地將儲存節點固定至正確的電位。藉此，即使是在上電操作之後初次使用記憶體裝置的情況下，儲存節點的電位也不會發生偏移，從而避免讀寫速度下降以及資料讀寫錯誤的不良現象。
以下請參照圖2，圖2是依照本發明一實施例的一種記憶體裝置的電路示意圖。記憶體裝置200包括記憶體陣列210以及記憶體控制器220。記憶體陣列210例如是動態隨機存取記憶體的記憶體陣列。如圖1所示，記憶體陣列210包括儲存記憶胞230_1~230_m*n。每個儲存記憶胞230_1~230_m*n包括N型的儲存電晶體ST以及儲存電容器Ccell。每個儲存記憶胞230_1~230_m*n的儲存電晶體ST耦接位元線BL1~BLm及字元線WL1~WLn。如圖1所示，儲存記憶胞230_1~230_m的儲存電晶體ST的閘極耦接字元線WL1，儲存記憶胞230_1~230_m的儲存電晶體ST的汲極分別耦接位元線BL1~BLm，儲存記憶胞230_m+1~230_2m的儲存電晶體ST的閘極耦接字元線WL2，儲存記憶胞230_m+1~230_2m的儲存電晶體ST的汲極分別耦接位元線BL1~BLm，以此類推。m及n為大於2的正整數。在一實施例中，m例如為16K，n例如為2K，惟其數量並不用以限定本發明。
以儲存記憶胞230_1為範例，在儲存記憶胞230_1中，儲存電晶體ST的汲極耦接位元線BL1。儲存電晶體ST的閘極耦接字元線WL1。儲存電晶體ST的源極耦接儲存電容器Ccell的一端。儲存電容器Ccell的一端的另一端耦接極板（plate）PLT。
記憶體控制器220耦接記憶體陣列210。記憶體控制器220用以對記憶體陣列210執行寫入操作、讀取操作、刷新操作及驗證操作等類似的操作。記憶體控制器220可以為具運算能力的處理器。或者，記憶體控制器220可以是透過硬體描述語言（Hardware Description Language, HDL）或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計，並透過現場可程式邏輯門陣列（Field Programmable Gate Array, FPGA）、複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD）或是特殊應用積體電路（Application-specific Integrated Circuit, ASIC）的方式來實現的硬體電路。
圖3是依照本發明一實施例的一種記憶體裝置的初始化方法的流程圖。請同時參照圖2與圖3，本實施例的方法適用於上述的記憶體裝置200，以下即搭配圖2中記憶體裝置200的各項元件，說明本實施例方法的詳細流程。
在步驟S310中，對記憶體裝置200進行上電操作，以透過記憶體控制器220對記憶體陣列210提供內部電壓Vin。記憶體控制器220所提供的內部電壓Vin（實際上內含複數個電壓）可使記憶體陣列210的儲存記憶胞230_1~230_m*n開始動作，以執行各類操作。
接著，在步驟S320中，在內部電壓Vin穩定之後，記憶體控制器220對所有的儲存記憶胞230_1~230_m*n進行刷新操作。
舉例來說，記憶體控制器220例如是對所有的儲存記憶胞230_1~230_m*n進行短叢發式（short burst）的刷新操作。圖4是依照本發明一實施例的一種短叢發式（short burst）的刷新操作的流程圖。請同時參照圖2與圖4，本實施例的方法適用於上述的記憶體裝置200，以下即搭配圖2中記憶體裝置200的各項元件，說明本實施例方法的詳細流程。
在步驟S410中，記憶體控制器220將對應於每個儲存記憶胞230_1~230_m*n的位元線BL1~BLm設置在初始電壓。初始電壓例如為0伏特。
接著，在步驟S420中，在透過對應於列位址RADS的字元線WL1而將儲存記憶胞230_1~230_m內的存取電晶體ST導通設置時間之後，記憶體控制器220會透過字元線WL1關斷儲存記憶胞230_1~230_m內被導通的存取電晶體ST。具體來說，一開始列位址RADS會對應於字元線WL1，在儲存記憶胞230_1~230_m內的存取電晶體ST導通的這段期間，記憶體控制器220可透過位元線BL1~BLm的電位來刷新儲存記憶胞230_1~230_m內所儲存的值。設置時間例如為10奈秒。如此一來，儲存記憶胞230_1~230_m內的儲存節點SN就會被固定在適當的電位而不會產生偏移。
接著，在步驟S430中，記憶體控制器220可遞增列位址RADS（列位址RADS+1）。並且，在步驟S440中，記憶體控制器220可判斷遞增後的列位址RADS是否超過臨界值。在本實施例中，臨界值例如為記憶體陣列210內最後的字元線WLn所對應的列位址的值。
當列位址RADS未超過臨界值時，表示還有儲存記憶胞尚未進行刷新。記憶體控制器220會回到步驟S420，繼續重複步驟S420及步驟S430。此時，遞增後的列位址RADS變成對應於字元線WL2，刷新的對象也就變為受控於字元線WL2的儲存記憶胞230_m+1~230_2m，以此類推，直到列位址RADS遞增至超過臨界值為止。
當列位址RADS超過臨界值時，表示所有的儲存記憶胞230_1~230_m*n皆已進行刷新。最後，在步驟S450中，記憶體控制器220結束短叢發式的刷新操作。
需說明的是，雖然在本實施例中記憶體控制器220對所有的儲存記憶胞230_1~230_m*n進行短叢發式的刷新操作，但本發明並不已此為限。在其他實施例中，記憶體控制器220也可對儲存記憶胞230_1~230_m*n進行類似於一般刷新命令所採用的標準叢發式的刷新操作。
綜上所述，每當對安裝動態隨機存取記憶體的電子裝置進行開機而進行上電操作之後，本發明的記憶體裝置能夠先對所有的儲存記憶胞進行刷新操作，以主動地將儲存記憶胞內的儲存節點固定至正確的電位。藉此，即使是在上電操作之後初次使用記憶體裝置的情況下，儲存節點的電位也不會發生偏移，從而避免讀寫速度下降以及資料讀寫錯誤的不良現象。
100:儲存記憶胞 200:記憶體裝置 210:記憶體陣列 220:記憶體控制器 230_1、230_2、230_m、230_m+1、230_m+2、230_2m、230_(m*(n-1)+1)、230_(m*(n-1)+2)、230_m*n:儲存記憶胞 BL、BL1、BL2、BLm:位元線 Ccell:儲存電容器 PLT:極板 SN:儲存節點 ST:儲存電晶體 Vin:內部電壓 WL、WL1、WL2、WLn:字元線 S310~S320、S410~S450:步驟
圖1是習知的一種儲存記憶胞的電路示意圖。 圖2是依照本發明一實施例的一種記憶體裝置的電路示意圖。 圖3是依照本發明一實施例的一種記憶體裝置的初始化方法的流程圖。 圖4是依照本發明一實施例的一種短叢發式的刷新操作的流程圖。
S310~S320:步驟

Claims (8)

  1. 一種記憶體裝置的初始化方法，該記憶體裝置包括具有多個儲存記憶胞(storage cell)的記憶體陣列，該初始化方法包括：對該記憶體裝置進行一上電操作，以對該記憶體陣列提供一內部電壓，各該些儲存記憶胞包括一存取電晶體；以及在該內部電壓穩定之後，對所有的該些儲存記憶胞進行短叢發式(short burst)的一刷新操作，該刷新操作的步驟包括：將對應於各該些儲存記憶胞的位元線設置在一初始電壓；在透過對應於一列位址的字元線而將對應的該些存取電晶體導通一設置時間之後，關斷被導通的該些存取電晶體；遞增該列位址；判斷該列位址是否超過一臨界值；以及當該列位址超過該臨界值時，結束短叢發式的該刷新操作。
  2. 如請求項1所述的記憶體裝置的初始化方法，其中在判斷該列位址是否超過該臨界值的步驟之後，更包括：當該列位址未超過該臨界值時，重複該導通的步驟及該遞增的步驟，直到該列位址超過該臨界值為止。
  3. 如請求項1所述的記憶體裝置的初始化方法，其中該設置時間為10奈秒。
  4. 如請求項1所述的記憶體裝置的初始化方法，其中該初始電壓為0伏特。
  5. 一種記憶體裝置，包括：記憶體陣列，具有多個儲存記憶胞，各該些儲存記憶胞包括一存取電晶體；以及記憶體控制器，耦接該記憶體陣列，當進行一上電操作時，對該記憶體陣列提供一內部電壓，其中在該內部電壓穩定之後，該記憶體控制器對所有的該些儲存記憶胞進行短叢發式的一刷新操作，當進行短叢發式的該刷新操作時，該記憶體控制器將對應於各該些儲存記憶胞的位元線設置在一初始電壓，並且在透過對應於一列位址的字元線而將對應的該些存取電晶體導通一設置時間之後，關斷被導通的該些存取電晶體，以及該記憶體控制器遞增該列位址，並且判斷該列位址是否超過一臨界值，當該列位址超過該臨界值時，該記憶體控制器結束短叢發式的該刷新操作。
  6. 如請求項5所述的記憶體裝置，其中當該列位址未超過該臨界值時，該記憶體控制器重複該導通的步驟及該遞增的步驟，直到該列位址超過該臨界值為止。
  7. 如請求項5所述的記憶體裝置，其中該設置時間為10奈秒。
  8. 如請求項5所述的記憶體裝置，其中該初始電壓為0伏特。
TW109130351A 2020-09-04 2020-09-04 記憶體裝置及其初始化方法 TWI743975B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109130351A TWI743975B (zh) 2020-09-04 2020-09-04 記憶體裝置及其初始化方法
US17/393,383 US11631452B2 (en) 2020-09-04 2021-08-03 Memory apparatus and initialization method with short burst type refresh operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109130351A TWI743975B (zh) 2020-09-04 2020-09-04 記憶體裝置及其初始化方法

Publications (2)

Publication Number Publication Date
TWI743975B true TWI743975B (zh) 2021-10-21
TW202211227A TW202211227A (zh) 2022-03-16

Family

ID=80470780

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130351A TWI743975B (zh) 2020-09-04 2020-09-04 記憶體裝置及其初始化方法

Country Status (2)

Country Link
US (1) US11631452B2 (zh)
TW (1) TWI743975B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090103384A1 (en) * 2005-12-29 2009-04-23 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
US8605489B2 (en) * 2011-11-30 2013-12-10 International Business Machines Corporation Enhanced data retention mode for dynamic memories

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282135B1 (en) * 1999-02-13 2001-08-28 Integrated Device Technology, Inc. Intializing memory cells within a dynamic memory array prior to performing internal memory operations
US6795365B2 (en) 2002-08-23 2004-09-21 Micron Technology, Inc. DRAM power bus control
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090103384A1 (en) * 2005-12-29 2009-04-23 Mosaid Technologies Incorporated Apparatus and method for self-refreshing dynamic random access memory cells
US8605489B2 (en) * 2011-11-30 2013-12-10 International Business Machines Corporation Enhanced data retention mode for dynamic memories

Also Published As

Publication number Publication date
US20220076728A1 (en) 2022-03-10
US11631452B2 (en) 2023-04-18
TW202211227A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
US8009459B2 (en) Circuit for high speed dynamic memory
TWI543157B (zh) 靜態隨機存取記憶體及其操作方法
US10153038B2 (en) Memory read stability enhancement with short segmented bit line architecture
US10008261B2 (en) Sense amplifier in low power and high performance SRAM
TWI441193B (zh) 記憶體電路、包括該記憶體電路之系統與存取該記憶體電路之方法
US11875844B2 (en) Static random access memory device
US9001571B1 (en) 6T static random access memory cell, array and memory thereof
US6490216B1 (en) Selective memory refresh circuit and method
US9627040B1 (en) 6T static random access memory cell, array and memory thereof
TWI758845B (zh) 記憶體裝置、隨機數產生器及操作其的方法
US8619483B2 (en) Memory circuits, systems, and methods for accessing the memory circuits
US7295474B2 (en) Operating an information storage cell array
TWI743975B (zh) 記憶體裝置及其初始化方法
CN110867201B (zh) 存储单元及多端口静态随机存储器
US6570799B1 (en) Precharge and reference voltage technique for dynamic random access memories
JPH07192461A (ja) 半導体記憶装置
JP2748053B2 (ja) 半導体記憶装置
TWI699764B (zh) 記憶體寫入裝置及方法
TW202242869A (zh) 控制電路、讀取開關驅動電路及控制位元線預充電電路的方法
US20070019461A1 (en) Methods and apparatus for accessing memory
KR20080047157A (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
CN114464233A (zh) 内存装置及其初始化方法
TWI484499B (zh) 靜態隨機存取記憶體
CN111243638A (zh) 高性能状态存储单元的实现方法
US9299422B1 (en) 6T static random access memory cell, array and memory thereof