TWI743692B - 硬體木馬抑制裝置及其操作方法 - Google Patents

硬體木馬抑制裝置及其操作方法 Download PDF

Info

Publication number
TWI743692B
TWI743692B TW109106408A TW109106408A TWI743692B TW I743692 B TWI743692 B TW I743692B TW 109106408 A TW109106408 A TW 109106408A TW 109106408 A TW109106408 A TW 109106408A TW I743692 B TWI743692 B TW I743692B
Authority
TW
Taiwan
Prior art keywords
data
transmission path
circuit
data transmission
multiplexer
Prior art date
Application number
TW109106408A
Other languages
English (en)
Other versions
TW202133015A (zh
Inventor
何盈杰
楊金澔
唐登彥
Original Assignee
威鋒電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 威鋒電子股份有限公司 filed Critical 威鋒電子股份有限公司
Priority to TW109106408A priority Critical patent/TWI743692B/zh
Priority to CN202010221863.7A priority patent/CN111428283B/zh
Priority to US16/892,304 priority patent/US11574048B2/en
Publication of TW202133015A publication Critical patent/TW202133015A/zh
Application granted granted Critical
Publication of TWI743692B publication Critical patent/TWI743692B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一種硬體木馬抑制裝置及其操作方法。硬體木馬抑制裝置被配置於第一電路的輸出端與第二電路的輸入端之間的資料傳輸路徑中。硬體木馬抑制裝置包括多工器、任意資料產生器以及監控電路。多工器的第一輸入端耦接至第一電路的輸出端。多工器的輸出端耦接至第二電路的輸入端。任意資料產生器耦接至多工器的第二輸入端，以提供偽隨機資料。監控電路耦接至多工器的控制端。監控電路被配置為監視資料傳輸路徑的資料活動情況，以及依照資料活動情況來控制多工器的路由。

Description

硬體木馬抑制裝置及其操作方法
本發明是有關於一種電子電路，且特別是有關於一種硬體木馬抑制裝置及其操作方法。
隨著電子電路的發展，積體電路裡的電路複雜度愈來愈高。積體電路可能具有智慧財產權核(intellectual property core，中文又稱為「矽智財」)或是製程服務(design service)整合系統晶片。積體電路包括第三方(third party)電路已經是普遍性的現象。然而，任何使用(或經由)第三方矽智財的資料傳輸路徑都有可能具有電子資安的議題。
舉例來說，第三方矽智財可能被預先埋設了硬體木馬(具有間諜功能的電路)。在高度密集運算的操作情況(正常操作模式)下，被植入電路模組的硬體木馬較難明目開膽地在正常操作模式的加密環境下偷竊資料。在資料活動率較低的操作情況(例如待機模式)下，資料傳輸路徑並不會有太多的資料傳輸。一般來說，在待機模式中的資料活動情況較低(為了省電)，甚至系統可能在 待機模式中完全不重視(Don’t Care)資料傳輸路徑的邏輯狀態。因此，硬體木馬很有可能在待機模式偷取資料。
須注意的是，「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容(或全部內容)可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容，不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。
本發明提供一種硬體木馬抑制裝置及其操作方法，以維護資料的安全。
本發明的硬體木馬抑制裝置被配置於第一電路的輸出端與第二電路的輸入端之間的資料傳輸路徑中。硬體木馬抑制裝置包括多工器、任意資料產生器(Arbitrary Pattern Generator,APG)以及監控電路。多工器的第一輸入端被配置為耦接至第一電路的輸出端。多工器的輸出端被配置為耦接至第二電路的輸入端。任意資料產生器耦接至多工器的第二輸入端，以提供偽隨機(pseudo-random)資料。監控電路耦接至多工器的控制端。監控電路被配置為監視資料傳輸路徑的資料活動情況，以及依照資料活動情況來控制多工器的路由。
本發明的操作方法包括：由監控電路監視該資料傳輸路徑的資料活動情況；由任意資料產生器提供偽隨機資料；以及由 監控電路依照資料活動情況來控制多工器的路由。其中，多工器的第一輸入端被配置為耦接至第一電路的輸出端，多工器的第二輸入端耦接至任意資料產生器以接收偽隨機資料，以及多工器的輸出端被配置為耦接至第二電路的輸入端。
基於上述，本發明諸實施例利用監控電路監視資料傳輸路徑的資料活動情況。舉例來說，當資料傳輸路徑發生異常活動時，監控電路可以控制多工器去截斷所述資料傳輸路徑，並且提供偽隨機資料給第二電路的輸入端。因此，所述硬體木馬抑制裝置可以維護資料的安全。當該資料傳輸路徑沒有發生異常活動時，監控電路可以控制多工器去導通所述資料傳輸路徑。因此，所述硬體木馬抑制裝置不會影響第一電路與第二電路之間的所述資料傳輸路徑的資料傳輸。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:第一電路
20:第二電路
100、600、800:硬體木馬抑制裝置
110、610:監控電路
111:正反器
112:加法電路
120:任意資料產生器
121:正反器串
122:正反器
123:反互斥或閘
130:多工器
840:控制電路
CLK:時脈訊號
EN:致能訊號
S210~S223、S510~S525、S710~S790、S905~S950:步驟
圖1是依照本發明的一實施例的一種硬體木馬抑制裝置的電路方塊(circuit block)示意圖。
圖2是依照本發明的一實施例的一種硬體木馬抑制裝置的操作方法的流程示意圖。
圖3是依照本發明的一實施例說明圖1所示任意資料產生器 的電路方塊示意圖。
圖4是依照本發明的一實施例說明圖1所示監控電路的電路方塊示意圖。
圖5是依照本發明的另一實施例的一種硬體木馬抑制裝置的操作方法的流程示意圖。
圖6是依照本發明的另一實施例的一種硬體木馬抑制裝置的電路方塊示意圖。
圖7是依照本發明的又一實施例的一種硬體木馬抑制裝置的操作方法的流程示意圖。
圖8是依照本發明的又一實施例的一種硬體木馬抑制裝置的電路方塊示意圖。
圖9是依照本發明的再一實施例的一種硬體木馬抑制裝置的操作方法的流程示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文(包括申請專利範圍)中提及的「第一」、「第二」等用語是用以命名元件(element)的名稱，或區別不同實施例或範 圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的一實施例的一種硬體木馬抑制裝置100的電路方塊(circuit block)示意圖。圖1所示硬體木馬抑制裝置100被配置於第一電路10的輸出端與第二電路20的輸入端之間的資料傳輸路徑中。本實施例並不限制第一電路10與第二電路20的實施細節。依照設計需求，在一些應用例中，第一電路10可以是積體電路的輸入焊墊與/或輸入電路，而第二電路20可以是積體電路的功能電路。在另一些應用例中，第一電路10可以是積體電路的功能電路，而第二電路20可以是積體電路的輸出焊墊與/或輸出電路。在又一些應用例中，硬體木馬抑制裝置100可以被配置於智慧財產權核(intellectual property core，中文又稱為「矽智財」)中，其中第一電路10可以是矽智財的一個巨集(macro)電路，而第二電路20可以是矽智財的另一個巨集電路。
在更一些應用例中，硬體木馬抑制裝置100可以被配置於通用序列匯流排集線器(USB Hub)。當主機(Host)經由通用序列匯流排集線器而與設備(Devices)溝通時，若通用序列匯流排集線器沒有任何的防護或屏蔽機制，則在主機(或是設備)的硬體木馬將有可能進行偷取資料或其它攻擊。當硬體木馬抑制裝置100被配置於通用序列匯流排集線器時，硬體木馬抑制裝置100 可在待機時自動啟動並監控主機與設備之間的資料傳輸路徑的資料活動。一旦硬體木馬抑制裝置100判定可能有木馬被植入或有資安問題，硬體木馬抑制裝置100可以即時封鎖主機與設備之間的資料傳輸路徑並且送出干擾信號。
在圖1所示實施例中，硬體木馬抑制裝置100包括監控電路110、任意資料產生器(Arbitrary Pattern Generator,APG)120以及多工器130。第一電路10的輸出端耦接至多工器130的第一輸入端。多工器130的輸出端可以耦接至第二電路20的輸入端。在正常情況下，多工器130的第一輸入端可以選擇性地耦接至多工器130的輸出端。亦即，多工器130可以導通(維持)第一電路10與第二電路20之間的資料傳輸路徑。一旦異常發生，多工器130可以打斷原有資料傳輸路徑。
圖2是依照本發明的一實施例的一種硬體木馬抑制裝置的操作方法的流程示意圖。請參照圖1與圖2。任意資料產生器120的輸出端耦接至多工器130的第二輸入端。在步驟S210中，任意資料產生器120可以提供偽隨機資料(pseudo-random data)或偽亂數(pseudo-random numbers)給多工器130的第二輸入端。舉例來說，任意資料產生器120可以提供偽亂數二進位數列(Pseudo Randomness Binary Sequence,PRBS)給多工器130。任意資料產生器120可以根據系統需求而提供不同的資料型態給多工器130。當資料傳輸路徑的傳輸發生異常時，任意資料產生器120可以根據系統需求使用不同的資料型態產生無效資料(偽隨機 資料)來欺騙木馬，以爭取到更多時間保護系統。
本實施例並不限制任意資料產生器120的實施細節。舉例來說，圖3是依照本發明的一實施例說明圖1所示任意資料產生器120的電路方塊示意圖。圖3所示任意資料產生器120包括正反器串121、正反器122以及反互斥或閘(XNOR gate)123。正反器串121的時脈端與正反器122的時脈端接收時脈訊號CLK。正反器122的資料輸入端耦接至正反器串121的資料輸出端。正反器122的資料輸出端輸出偽隨機資料給多工器130的第二輸入端。反互斥或閘123的輸出端耦接至正反器串121的資料輸入端。反互斥或閘123的第一輸入端耦接至正反器122的資料輸出端。反互斥或閘123的第二輸入端耦接至正反器串121的資料輸出端。依照設計需求，在另一些應用例中，任意資料產生器120可以是習知的偽亂數產生器或是其他亂數產生裝置。
請參照圖1與圖2。在步驟S210中，監控電路110可以監視第一電路10與第二電路20之間的資料傳輸路徑的資料活動情況。監控電路110耦接至多工器130的控制端。在步驟S220中，監控電路110可以依照所述資料傳輸路徑的資料活動情況來控制多工器130的路由。舉例來說，監控電路110可以監視第一電路10的輸出端的資料活動率(activity rate)。
在圖2所示實施例中，步驟S220包括步驟S221、步驟S222與步驟S223。監控電路110在步驟S221中可以判斷所述資料傳輸路徑的資料活動率是否超過異常活動信心水準(confidence level)。所述異常活動信心水準可以依照設計需求來決定。當所述資料傳輸路徑的資料活動率超過異常活動信心水準時(步驟S221的判斷結果為「是」)，監控電路110可以進行步驟S222。在步驟S222中，監控電路110可以控制多工器130，以截斷第一電路10與第二電路20之間的所述資料傳輸路徑並且改由任意資料產生器120提供偽隨機資料給第二電路20的輸入端。此外，監控電路110可以在步驟S222中以旗標(Flag)對系統發出警示，以使系統切換至保護模式，並啟動系統級保護機制。當所述資料傳輸路徑的資料活動率低於異常活動信心水準時(步驟S221的判斷結果為「否」)，監控電路110可以進行步驟S223。在步驟S223中，監控電路110可以控制多工器130，以導通第一電路10與第二電路20之間的所述資料傳輸路徑。
換言之，當第一電路10與第二電路20之間的所述資料傳輸路徑的資料傳輸量是合法(正常)資料量時，多工器130可以選擇性地將第一電路10的輸出端耦接至第二電路20的輸入端。當硬體木馬偷取資料而導致所述資料傳輸路徑的資料傳輸量變大時(資料量異常)，多工器130可以選擇性地將任意資料產生器120的輸出端耦接至第二電路20的輸入端，以截斷第一電路10與第二電路20之間的所述資料傳輸路徑並且將偽隨機資料提供給第二電路20的輸入端。
本實施例並不限制監控電路110的實施細節。舉例來說，圖4是依照本發明的一實施例說明圖1所示監控電路110的電路 方塊示意圖。圖4所示監控電路110包括正反器111以及加法電路112。正反器111的觸發端可以耦接至第一電路10的輸出端。加法電路112的第一輸入端可以接收步進值。所述步進值可以依照設計需求來決定。舉例來說，所述步進值可以是任何固定實數。在圖4所示實施例中，所述步進值可以是整數「0001」。加法電路112的第二輸入端耦接至正反器111的資料輸出端Q。加法電路112的輸出端耦接至正反器111的資料輸入端D。加法電路112的溢位端耦接至多工器130的控制端。以四位元累加器(監控電路110)為例，在待機期間只要資料有異常活動即會累計次數。一旦累積至16次，第一電路10與第二電路20之間的資料傳輸路徑即可被判定有異常，因此監控電路110可以即時啟動資料屏蔽機制(切斷第一電路10與第二電路20之間的資料傳輸路徑)以保護系統。
圖5是依照本發明的另一實施例的一種硬體木馬抑制裝置的操作方法的流程示意圖。請參照圖1與圖5。在步驟S510中，監控電路110可以監視第一電路10與第二電路20之間的資料傳輸路徑的資料活動情況。在步驟S520中，監控電路110可以依照所述資料傳輸路徑的資料活動情況來控制多工器130的路由。舉例來說，監控電路110可以監視第一電路10的輸出端的資料活動率。
在圖5所示實施例中，步驟S520包括步驟S521、步驟S522、步驟S523、步驟S524與步驟S525。監控電路110在步驟S521中可以判斷第一電路10與第二電路20之間的所述資料傳輸 路徑的資料活動率是否超過門檻。所述門檻可以依照設計需求來決定。當第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動率超過門檻時(步驟S521的判斷結果為「是」)，監控電路110可以進行步驟S522。在步驟S522中，監控電路110可以控制多工器130，以導通第一電路10與第二電路20之間的所述資料傳輸路徑。
換言之，監控電路110可以藉由監視第一電路10與第二電路20之間的所述資料傳輸路徑的資料傳輸量來判斷系統的操作模式是正常操作模式或是待機模式。當第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動率超過門檻時，監控電路110可以判斷系統的操作模式是正常操作模式。一般而言，在大量傳輸資料的操作情況(正常操作模式)下，被植入電路模組的硬體木馬較難明目開膽地在正常操作模式的加密環境下偷竊資料。
當第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動率沒有超過門檻時(步驟S521的判斷結果為「否」)，監控電路110可以進行步驟S523。在步驟S523中，監控電路110可以判斷第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動率是否超過異常活動信心水準。當所述資料傳輸路徑的資料活動率低於異常活動信心水準時(步驟S523的判斷結果為「否」)，監控電路110可以進行步驟S522。圖5所示步驟S523與步驟S522可以參照圖2所示步驟S221與步驟S223的相關說明來類推，故不再贅述。
當第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動率低於門檻且超過異常活動信心水準時(步驟S523的判斷結果為「是」)，監控電路110可以進行步驟S524。在步驟S524中，任意資料產生器120可以提供偽隨機資料(或偽亂數)給多工器130的第二輸入端。在步驟S525中，監控電路110可以控制多工器130，以截斷第一電路10與第二電路20之間的所述資料傳輸路徑並且提供任意資料產生器120的偽隨機資料給第二電路20的輸入端。
圖6是依照本發明的另一實施例的一種硬體木馬抑制裝置600的電路方塊示意圖。圖6所示硬體木馬抑制裝置600包括監控電路610、任意資料產生器120以及多工器130。圖6所示硬體木馬抑制裝置600、監控電路610、任意資料產生器120以及多工器130可以參照圖1所示硬體木馬抑制裝置100、監控電路110、任意資料產生器120以及多工器130的相關說明來類推，故不再贅述。在圖6所示實施例中，監控電路610可以接收來自於系統的致能訊號EN。監控電路610與任意資料產生器120受控於致能訊號EN。
圖7是依照本發明的又一實施例的一種硬體木馬抑制裝置的操作方法的流程示意圖。請參照圖6與圖7。當第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動率超過門檻時(步驟S710的判斷結果為「是」)，監控電路110可以進行步驟S720。在步驟S720中(例如系統處於正常操作模式中)，監控電路610 與任意資料產生器120被致能訊號EN禁能(disable)。當監控電路610被禁能時，多工器130可以導通第一電路10與第二電路20之間的所述資料傳輸路徑(步驟S730)。
當第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動率低於門檻時(步驟S710的判斷結果為「否」)，監控電路110可以進行步驟S740。在步驟S740中，監控電路610與任意資料產生器120被致能訊號EN致能(enable)。在監控電路610被致能後，監控電路610可以進行步驟S750、步驟S760、步驟S770與步驟S790。在任意資料產生器120被致能後，任意資料產生器120可以進行步驟S780。圖7所示S750、步驟S760、步驟S770、步驟S780與步驟S790可以參照圖5所示S510、步驟S523、步驟S522、步驟S524與步驟S525的相關說明來類推，故不再贅述。
圖8是依照本發明的又一實施例的一種硬體木馬抑制裝置800的電路方塊示意圖。圖8所示硬體木馬抑制裝置800包括監控電路610、任意資料產生器120、多工器130以及控制電路840。圖8所示硬體木馬抑制裝置800、監控電路610、任意資料產生器120以及多工器130可以參照圖6所示硬體木馬抑制裝置600、監控電路610、任意資料產生器120以及多工器130的相關說明來類推，故不再贅述。在圖8所示實施例中，監控電路610可以接收來自於控制電路840的致能訊號EN。監控電路610與任意資料產生器120受控於致能訊號EN。在圖8所示實施例中，控制電路840 耦接至監控電路610的致能端。控制電路840可以監視第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動情況。
圖9是依照本發明的再一實施例的一種硬體木馬抑制裝置的操作方法的流程示意圖。請參照圖8與圖9。在步驟S905中，控制電路840可以監視第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動情況。控制電路840可以依照第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動情況來控制監控電路610。當第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動率超過門檻時(步驟S910的判斷結果為「是」)，控制電路840可以進行步驟S915。在步驟S915中(例如系統處於正常操作模式中)，控制電路840可以禁能監控電路610與任意資料產生器120。當監控電路610被禁能時，多工器130可以導通第一電路10與第二電路20之間的所述資料傳輸路徑(步驟S920)。
當第一電路10與第二電路20之間的所述資料傳輸路徑的資料活動率低於門檻時(步驟S910的判斷結果為「否」)，監控電路610可以進行步驟S925。在步驟S925中，控制電路840可以致能監控電路610與任意資料產生器120。在監控電路610被致能後，監控電路610可以進行步驟S930、步驟S935、步驟S940與步驟S950。在任意資料產生器120被致能後，任意資料產生器120可以進行步驟S945。圖9所示S930、步驟S935、步驟S940、步驟S945與步驟S950可以參照圖5所示S510、步驟S523、步驟S522、步驟S524與步驟S525的相關說明來類推，故不再贅述。
依照不同的設計需求，上述監控電路110、任意資料產生器120、多工器130、監控電路610以及(或是)控制電路840的方塊的實現方式可以是硬體(hardware)、韌體(firmware)或是前述二者中的多者的組合形式。
以硬體形式而言，上述監控電路110、任意資料產生器120、多工器130、監控電路610以及(或是)控制電路840的方塊可以實現於積體電路(integrated circuit)上的邏輯電路。上述監控電路110、任意資料產生器120、多工器130、監控電路610以及(或是)控制電路840的相關功能可以利用硬體描述語言(hardware description languages，例如Verilog HDL或VHDL)或其他合適的編程語言來實現為硬體。舉例來說，上述監控電路110、任意資料產生器120、多工器130、監控電路610以及(或是)控制電路840的相關功能可以被實現於一或多個控制器、微控制器、微處理器、特殊應用積體電路(Application-specific integrated circuit,ASIC)、數位訊號處理器(digital signal processor,DSP)、場可程式邏輯閘陣列(Field Programmable Gate Array,FPGA)及/或其他處理單元中的各種邏輯區塊、模組和電路。
以韌體形式而言，上述監控電路110、任意資料產生器120、多工器130、監控電路610以及(或是)控制電路840的相關功能可以被實現為編程碼(programming codes)。例如，利用一般的編程語言(programming languages，例如C、C++或組合語言)或其他合適的編程語言來實現上述監控電路110、任意資料產生器 120、多工器130、監控電路610以及(或是)控制電路840。所述編程碼可以被記錄/存放在記錄媒體中，所述記錄媒體中例如包括唯讀記憶體(Read Only Memory，ROM)、存儲裝置及/或隨機存取記憶體(Random Access Memory，RAM)。電腦、中央處理器(Central Processing Unit，CPU)、控制器、微控制器或微處理器可以從所述記錄媒體中讀取並執行所述編程碼，從而達成相關功能。作為所述記錄媒體，可使用「非臨時的電腦可讀取媒體(non-transitory computer readable medium)」，例如可使用帶(tape)、碟(disk)、卡(card)、半導體記憶體、可程式設計的邏輯電路等。而且，所述程式也可經由任意傳輸媒體(通信網路或廣播電波等)而提供給所述電腦(或CPU)。所述通信網路例如是互聯網(Internet)、有線通信(wired communication)、無線通信(wireless communication)或其它通信介質。
綜上所述，本發明諸實施例所述硬體木馬抑制裝置利用監控電路監視資料傳輸路徑的資料活動情況。舉例來說，當資料傳輸路徑發生異常活動時，監控電路可以控制多工器130去截斷所述資料傳輸路徑，並且提供偽隨機資料給第二電路20的輸入端。因此，所述硬體木馬抑制裝置可以維護資料的安全。當該資料傳輸路徑沒有發生異常活動時，監控電路可以控制多工器130去導通所述資料傳輸路徑。因此，所述硬體木馬抑制裝置不會影響第一電路10與第二電路20之間的所述資料傳輸路徑的資料傳輸。
所述硬體木馬抑制裝置的面積小，易於單元化。所述硬 體木馬抑制裝置也可以搭配輸入輸出(I/O)電路包裝成硬體矽智財(Hard IP)。或者，所述硬體木馬抑制裝置可以單獨發展成標準單元矽智財。所述硬體木馬抑制裝置可以被配置在積體電路晶片上的不同資料傳輸路徑中，以實現輸入端保護(Input Protection)、功能方塊對功能方塊保護(Macro-to-Macro Protection)以及(或是)輸出端保護(Output Protection)。亦即，所述硬體木馬抑制裝置可以依照應用需求而調整/配置，來達到防止硬體木馬竊取資料的效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10：第一電路 20：第二電路 100：硬體木馬抑制裝置 110：監控電路 120：任意資料產生器 130：多工器

Claims (20)

  1. 一種硬體木馬抑制裝置，被配置於一第一電路的一輸出端與一第二電路的一輸入端之間的一資料傳輸路徑中，該硬體木馬抑制裝置包括： 一多工器，其中該多工器的一第一輸入端被配置為耦接至該第一電路的該輸出端，以及該多工器的一輸出端被配置為耦接至該第二電路的該輸入端； 一任意資料產生器，耦接至該多工器的一第二輸入端以提供一偽隨機資料；以及 一監控電路，耦接至該多工器的一控制端，被配置為監視該資料傳輸路徑的一資料活動情況，以及依照該資料活動情況來控制該多工器的路由。
  2. 如請求項1所述的硬體木馬抑制裝置，其中 當該資料傳輸路徑的一資料活動率低於一異常活動信心水準時，該監控電路控制該多工器以導通該資料傳輸路徑；以及 當該資料傳輸路徑的該資料活動率超過該異常活動信心水準時，該監控電路控制該多工器以截斷該資料傳輸路徑並且提供該偽隨機資料給該第二電路的該輸入端。
  3. 如請求項1所述的硬體木馬抑制裝置，其中該監控電路接收來自於一系統的一致能訊號，當該資料傳輸路徑的一資料活動率超過一門檻時，該監控電路被該致能訊號禁能，以及當該資料傳輸路徑的該資料活動率低於該門檻時，該監控電路被該致能訊號致能。
  4. 如請求項3所述的硬體木馬抑制裝置，其中當該監控電路被禁能時，該多工器導通該資料傳輸路徑。
  5. 如請求項3所述的硬體木馬抑制裝置，其中該任意資料產生器受控於該致能訊號，當該資料傳輸路徑的該資料活動率超過該門檻時，該任意資料產生器被該致能訊號禁能，以及當該資料傳輸路徑的該資料活動率低於該門檻時，該任意資料產生器被該致能訊號致能。
  6. 如請求項1所述的硬體木馬抑制裝置，更包括： 一控制電路，耦接至該監控電路的一致能端，被配置為監視該資料傳輸路徑的該資料活動情況，以及依照該資料活動情況來控制該監控電路，其中當該資料傳輸路徑的一資料活動率超過一門檻時，該控制電路禁能該監控電路，以及當該資料傳輸路徑的該資料活動率低於該門檻時，該控制電路致能該監控電路。
  7. 如請求項6所述的硬體木馬抑制裝置，其中當該監控電路被禁能時，該多工器導通該資料傳輸路徑。
  8. 如請求項6所述的硬體木馬抑制裝置，其中該任意資料產生器受控於該控制電路，當該資料傳輸路徑的該資料活動率超過該門檻時，該控制電路禁能該任意資料產生器，以及當該資料傳輸路徑的該資料活動率低於該門檻時，該控制電路致能該任意資料產生器。
  9. 如請求項1所述的硬體木馬抑制裝置，其中 當該資料傳輸路徑的一資料活動率超過一門檻時，該監控電路控制該多工器以導通該資料傳輸路徑； 當該資料傳輸路徑的該資料活動率低於該門檻與一異常活動信心水準時，該監控電路控制該多工器以導通該資料傳輸路徑；以及 當該資料傳輸路徑的該資料活動率低於該門檻且超過該異常活動信心水準時，該監控電路控制該多工器以截斷該資料傳輸路徑並且提供該偽隨機資料給該第二電路的該輸入端。
  10. 如請求項1所述的硬體木馬抑制裝置，其中該任意資料產生器包括： 一正反器串； 一正反器，具有一資料輸入端耦接至該正反器串的一資料輸出端，其中該正反器的一資料輸出端輸出該偽隨機資料；以及 一反互斥或閘，具有一輸出端耦接至該正反器串的一資料輸入端，其中該反互斥或閘的一第一輸入端耦接至該正反器的該資料輸出端，以及該反互斥或閘的一第二輸入端耦接至該正反器串的該資料輸出端。
  11. 如請求項1所述的硬體木馬抑制裝置，其中該監控電路包括： 一正反器，具有一觸發端被配置為耦接至該第一電路的該輸出端；以及 一加法電路，具有一第一輸入端被配置為接收一步進值，其中該加法電路的一第二輸入端耦接至該正反器的一資料輸出端，該加法電路的一輸出端耦接至該正反器的一資料輸入端，以及該加法電路的一溢位端耦接至該多工器的該控制端。
  12. 一種硬體木馬抑制裝置的操作方法，該硬體木馬抑制裝置被配置於一第一電路的一輸出端與一第二電路的一輸入端之間的一資料傳輸路徑中，該操作方法包括： 由一監控電路監視該資料傳輸路徑的一資料活動情況； 由一任意資料產生器提供一偽隨機資料；以及 由該監控電路依照該資料活動情況來控制一多工器的路由，其中該多工器的一第一輸入端被配置為耦接至該第一電路的該輸出端，該多工器的一第二輸入端耦接至該任意資料產生器以接收該偽隨機資料，以及該多工器的一輸出端被配置為耦接至該第二電路的該輸入端。
  13. 如請求項12所述的操作方法，更包括： 當該資料傳輸路徑的一資料活動率低於一異常活動信心水準時，由該監控電路控制該多工器以導通該資料傳輸路徑；以及 當該資料傳輸路徑的該資料活動率超過該異常活動信心水準時，由該監控電路控制該多工器以截斷該資料傳輸路徑並且提供該偽隨機資料給該第二電路的該輸入端。
  14. 如請求項12所述的操作方法，更包括： 由該監控電路接收來自於一系統的一致能訊號； 當該資料傳輸路徑的一資料活動率超過一門檻時，由該致能訊號禁能該監控電路；以及 當該資料傳輸路徑的該資料活動率低於該門檻時，由該致能訊號致能該監控電路。
  15. 如請求項14所述的操作方法，更包括： 當該監控電路被禁能時，由該多工器導通該資料傳輸路徑。
  16. 如請求項14所述的操作方法，更包括： 由該致能訊號控制該任意資料產生器； 當該資料傳輸路徑的該資料活動率超過該門檻時，由該致能訊號禁能該任意資料產生器；以及 當該資料傳輸路徑的該資料活動率低於該門檻時，由該致能訊號致能該任意資料產生器。
  17. 如請求項12所述的操作方法，更包括： 由一控制電路監視該資料傳輸路徑的該資料活動情況； 由該控制電路依照該資料活動情況來控制該監控電路； 當該資料傳輸路徑的一資料活動率超過一門檻時，由該控制電路禁能該監控電路；以及 當該資料傳輸路徑的該資料活動率低於該門檻時，由該控制電路致能該監控電路。
  18. 如請求項17所述的操作方法，更包括： 當該監控電路被禁能時，由該多工器導通該資料傳輸路徑。
  19. 如請求項17所述的操作方法，更包括： 由該控制電路控制該任意資料產生器； 當該資料傳輸路徑的該資料活動率超過該門檻時，由該控制電路禁能該任意資料產生器；以及 當該資料傳輸路徑的該資料活動率低於該門檻時，由該控制電路致能該任意資料產生器。
  20. 如請求項12所述的操作方法，更包括： 當該資料傳輸路徑的一資料活動率超過一門檻時，由該監控電路控制該多工器以導通該資料傳輸路徑； 當該資料傳輸路徑的該資料活動率低於該門檻與一異常活動信心水準時，由該監控電路控制該多工器以導通該資料傳輸路徑；以及 當該資料傳輸路徑的該資料活動率低於該門檻且超過該異常活動信心水準時，由該監控電路控制該多工器以截斷該資料傳輸路徑並且提供該偽隨機資料給該第二電路的該輸入端。
TW109106408A 2020-02-27 2020-02-27 硬體木馬抑制裝置及其操作方法 TWI743692B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109106408A TWI743692B (zh) 2020-02-27 2020-02-27 硬體木馬抑制裝置及其操作方法
CN202010221863.7A CN111428283B (zh) 2020-02-27 2020-03-26 硬件木马抑制装置及其操作方法
US16/892,304 US11574048B2 (en) 2020-02-27 2020-06-04 Hardware trojan immunity device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109106408A TWI743692B (zh) 2020-02-27 2020-02-27 硬體木馬抑制裝置及其操作方法

Publications (2)

Publication Number Publication Date
TW202133015A TW202133015A (zh) 2021-09-01
TWI743692B true TWI743692B (zh) 2021-10-21

Family

ID=71551531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106408A TWI743692B (zh) 2020-02-27 2020-02-27 硬體木馬抑制裝置及其操作方法

Country Status (3)

Country Link
US (1) US11574048B2 (zh)
CN (1) CN111428283B (zh)
TW (1) TWI743692B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220292226A1 (en) * 2019-11-01 2022-09-15 Google Llc Peripheral Device Comportability with Security Circuitry
IL280027B1 (en) * 2021-01-07 2024-09-01 Sec Labs Ltd High A device for improved secure mediation between console peripherals and host computers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201203108A (en) * 2010-05-25 2012-01-16 Via Tech Inc Microprocessors and operating methods thereof and encryption/decryption methods
US20180137290A1 (en) * 2016-11-16 2018-05-17 Goverment Of The United States As Represented By Te Secretary Of The Air Force Apparatus, method and article of manufacture for partially resisting hardware trojan induced data leakage in sequential logics
CN108446555A (zh) * 2018-02-11 2018-08-24 复旦大学 对硬件木马进行实时监控和检测的方法
CN110830986A (zh) * 2019-11-13 2020-02-21 国家计算机网络与信息安全管理中心上海分中心 一种物联网卡异常行为检测方法、装置、设备及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213313B1 (en) * 2009-04-15 2012-07-03 Tellabs Operations, Inc. Methods and apparatus for shared layer 3 application card in multi-service router
CN103631689B (zh) * 2012-08-28 2016-12-21 瑞萨集成电路设计(北京)有限公司 数据采集装置、在线仿真调试系统及方法
CN103457931B (zh) * 2013-08-15 2016-08-10 华中科技大学 一种网络诱骗与反攻击的主动防御方法
CN104202161B (zh) * 2014-08-06 2018-05-04 广东电网公司电力科学研究院 一种SoC密码芯片
EP3208958B1 (en) * 2014-11-28 2019-08-21 Nippon Telegraph and Telephone Corporation Framer and framing method
US10135720B2 (en) * 2016-08-03 2018-11-20 Anchorfree Inc. System and method for virtual multipath data transport
US20180089426A1 (en) * 2016-09-29 2018-03-29 Government Of The United States As Represented By The Secretary Of The Air Force System, method, and apparatus for resisting hardware trojan induced leakage in combinational logics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201203108A (en) * 2010-05-25 2012-01-16 Via Tech Inc Microprocessors and operating methods thereof and encryption/decryption methods
US20180137290A1 (en) * 2016-11-16 2018-05-17 Goverment Of The United States As Represented By Te Secretary Of The Air Force Apparatus, method and article of manufacture for partially resisting hardware trojan induced data leakage in sequential logics
CN108446555A (zh) * 2018-02-11 2018-08-24 复旦大学 对硬件木马进行实时监控和检测的方法
CN110830986A (zh) * 2019-11-13 2020-02-21 国家计算机网络与信息安全管理中心上海分中心 一种物联网卡异常行为检测方法、装置、设备及存储介质

Also Published As

Publication number Publication date
TW202133015A (zh) 2021-09-01
US20210271754A1 (en) 2021-09-02
CN111428283A (zh) 2020-07-17
CN111428283B (zh) 2023-05-09
US11574048B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
TWI743692B (zh) 硬體木馬抑制裝置及其操作方法
US8549630B2 (en) Trojan-resistant bus architecture and methods
EP2589149B1 (en) Electrostatic discharge circuit
US10241536B2 (en) Method, apparatus and system for dynamic clock frequency control on a bus
KR20170095154A (ko) 보안 반도체 칩 및 그 동작 방법
CN104813253A (zh) 用于功率资源保护的方法和设备
Kim et al. A Trojan-resistant system-on-chip bus architecture
Provelengios et al. Mitigating voltage attacks in multi-tenant FPGAs
KR101697446B1 (ko) 임베딩된 코드에 대한 보호 스킴
JP2003296680A (ja) データ処理装置
WO2008030727A2 (en) Access control of memory space in microprocessor systems
US7870408B2 (en) Universal serial bus wakeup circuit
TWI638258B (zh) 散熱裝置控制方法及電子裝置
Kasmi et al. Event logs generated by an operating system running on a COTS computer during IEMI exposure
US20180306861A1 (en) Microprocessor interfaces
JP7118629B2 (ja) 電子機器、電子機器における制御方法、及びプログラム
CN210091171U (zh) 一种基于国产龙芯处理器的安全计算机
CN210109973U (zh) 一种基于bmc和传感模块的服务器报警电路
JP6394296B2 (ja) コンピュータ装置、および、その管理方法
CN108511433B (zh) 用于热保护的电路及其操作方法
CN211403428U (zh) 固态硬盘防失密系统和固态硬盘
CN105701054A (zh) 带有spi总线网关控制器的sio设备及写保护方法
CN104054063A (zh) 锁定芯片组的系统管理中断(smi)使能寄存器
JP6213446B2 (ja) 過電圧印加防止装置及び過電圧印加防止方法
JP6363926B2 (ja) 情報処理システム