TWI741367B - 用於3d互連件的同時金屬圖案化 - Google Patents

用於3d互連件的同時金屬圖案化 Download PDF

Info

Publication number
TWI741367B
TWI741367B TW108133000A TW108133000A TWI741367B TW I741367 B TWI741367 B TW I741367B TW 108133000 A TW108133000 A TW 108133000A TW 108133000 A TW108133000 A TW 108133000A TW I741367 B TWI741367 B TW I741367B
Authority
TW
Taiwan
Prior art keywords
metal interconnection
forming
layer
dielectric
dimensional
Prior art date
Application number
TW108133000A
Other languages
English (en)
Other versions
TW202025385A (zh
Inventor
蘇凱杜Ａ 派利克
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202025385A publication Critical patent/TW202025385A/zh
Application granted granted Critical
Publication of TWI741367B publication Critical patent/TWI741367B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

可執行多種處理方法以在基板上產生三維互連件。該等方法可包括：在半導體基板上面形成第一金屬互連件層。該等方法可包括：在該第一金屬互連件層上面形成第一介電層。該等方法可包括：在該第一介電層上面形成第二金屬互連件層。該等方法可包括：形成圖案化遮罩，該圖案化遮罩上覆該第二金屬互連件層。該等方法也可包括：同時蝕刻該第一金屬互連件層、該第一介電層、和該第二金屬互連件層之每一者，而暴露該基板，以在第一橫向方向上產生多層互連件結構。

Description

用於3D互連件的同時金屬圖案化
相關申請案的交互參照：本申請請求享有於2018年9月14日提交的美國臨時專利申請案第62/731,584號的優先權權益，該臨時專利申請案之全部內容以引用方式全文併入本文以用於所有目的。
本技術關於半導體系統、製程、及設備。更特定而言，本技術關於用於在半導體結構上形成和蝕刻材料層的系統和方法。
透過在基板表面上產生圖案錯綜複雜的材料層的製程，而實現積體電路。在基板上生產圖案化材料需要受控的方法以移除暴露的材料。藉由將圖案轉移到下面的層中，而將微影術用於多種目的，而能夠得以形成分段的層，或是薄化表面上已存在的特徵之橫向尺寸。隨著元件尺寸不斷縮小，微影術之技術能夠採取多個操作，以容許奈米範圍內的特徵間距。
隨著操作數量的增加，以及諸如極紫外線微影術的技術複雜度，精細微影術的成本可能變得高昂。由於可藉由這些昂貴的技術形成多層中的每層，且伴隨基板上電晶體或其他結構的密度增加，成本可能會急劇上升。另外，在利用金屬材料的某些處理中，因線寬持續縮小，所以電阻與電容都可能增加，因此不利地影響所生產的元件。從上覆結構到下方結構的精確置放能力也可能受到挑戰，當有相當量的接觸件並未對準時，可能會導致元件報廢。
因此，需要能夠用於生產高品質之元件和結構的改良系統和方法。這些和其他需求由本技術解決。
可執行多種處理方法以在基板上產生三維互連件。該等方法可包括：在半導體基板上面形成第一金屬互連件層。該等方法可包括：在該第一金屬互連件層上面形成第一介電層。該等方法可包括：在該第一介電層上面形成第二金屬互連件層。該等方法可包括：形成圖案化遮罩，該圖案化遮罩上覆該第二金屬互連件層。該等方法也可包括：同時蝕刻該第一金屬互連件層、該第一介電層、和該第二金屬互連件層之每一者，而暴露該基板，以在第一橫向方向上產生多層互連件結構。
一些實施例中，可透過極紫外線微影術、自對準雙圖案化、或自對準四重圖案化形成該圖案化遮罩。該第一介電層可以是（或包括）低k介電質。該第一金屬互連件層和第二金屬互連件層可以是（或包括）銅、鈷、或鎢。該等方法可進一步包括：在形成該第一介電層之前，形成一切割遮罩（cut mask），該切割遮罩上覆該第一金屬互連件層。該等方法也可包括：完全穿過該第一金屬互連件層蝕刻出一或多個孔隙（aperture）。形成該第一介電層可包括：以介電材料填充穿過該第一金屬互連件層的該一或多個孔隙。該切割遮罩可透過浸沒微影術形成。可在該基板和該第一金屬互連件層之間形成該第二介電層。該等方法亦可包括：在形成該圖案化遮罩之前，形成額外的交替金屬互連件層和介電層。
本技術的一些實施例也可涵蓋形成三維金屬互連件的多種方法。該等方法可包括：在半導體基板上面形成第一金屬互連件層。該等方法可包括：在該第一金屬互連件層上面形成第一介電層。該等方法可包括：在該第一介電層上面形成第二金屬互連件層。該等方法可包括：形成圖案化遮罩，該圖案化遮罩上覆該第二金屬互連件層。該等方法可包括：在第一橫向方向上同時蝕刻該第一金屬互連件層、該第一介電層、和該第二金屬互連件層的每一者，以暴露該基板的區域。該等方法可包括：以低k介電材料填充該暴露區域，而產生一結構。該等方法可包括：形成穿過該結構的一或多個通孔（via）。該等方法可包括：在該一或多個通孔之每一者內形成第一襯墊。該等方法也可包括：選擇性地使該第一襯墊凹陷，而暴露該第一金屬互連件層或第二金屬互連件層之其中一者。
在一些實施例中，可透過極紫外線微影術、自對準雙圖案化、或自對準四重圖案化形成該圖案化遮罩。該第一介電層可以是（或包括）低k介電材料。該第一金屬互連件層和該第二金屬互連件層可以是（或包括）銅、鈷、或鎢。在該一或多個通孔的每一者內形成第一襯墊可包括：在每一通孔內形成正形（conformal）的介電襯墊。該等方法也可包括：選擇性地打開該一或多個通孔的至少一者，以通達（access）在該基板處的接觸件。該等方法也可包括：在該一或多個通孔的每一者內形成第一襯墊之後，以底部抗反射塗層填充該一或多個通孔的每一通孔。該等方法也可包括：在該一或多個通孔中的至少一個通孔中使該底部抗反射塗層凹陷到低於該第一金屬互連件層的階層（level）。該等方法也可包括：在該至少一個通孔中，在該第一襯墊上面形成一第二襯墊達到高於該第一金屬互連件層的階層。該等方法也可包括：相對於該第二襯墊選擇性地蝕刻該第一襯墊，以穿過該至少一個通孔暴露該第一金屬互連件層。該等方法也可包括：以導電材料填充該至少一個通孔。
這樣的技術可提供許多勝於習知系統與技術的優點。例如，藉由在單一圖案化操作中產生用於多層的圖案化，而可急遽減少生產層的成本。另外，因為能夠執行圖案化以對多個個別的層進行尺寸調整，所以切割遮罩可以在每一層中寬鬆化（oversize），因為最終的圖案化能夠在之後的操作中使每一特徵自對準。這些及其他實施例，以及其許多的優點與特徵，都連同下文描述及所附圖式更詳盡地敘述。
本技術包括用於小節距特徵的半導體處理的系統和部件。隨著元件尺寸的不斷縮小，緻密的電晶體結構需要許多層的導電互連件以及每一階層的細線寬。複雜的結構可能導致線電阻增加，因為從接觸件到整體金屬層的細金屬線的長度可能會很長。隨著線的數量和長度增加而厚度減少，線電阻能從例如25nm的線至15nm線而增加三倍。此外，隨著細線的數量，寄生電容會增加，從而進一步挑戰有效的元件性能。寄生電容傾向會不利地影響元件性能，並且經常會在平行導線由介電質分開時發生。例如，在電晶體結構中，源極和汲極可連接到垂直導線，並且閘極也可以連接垂直導線。這些導線可以是兩條彼此平行延伸的金屬線，並且由諸如氧化物之類的介電材料分開。此結構可能會遍及介電質引發寄生電容，這可能是不受期望的。此電容可透過引發延遲而基本上減慢元件性能，而減少元件的頻率，並且也導致功率耗損。寄生電容取決於中間材料的介電常數，以及平行導線之間的間距。隨著元件特徵在尺寸上縮小，導線之間定位的越來越少的介電質，這可能會增加寄生電容。
習知互連件金屬化是藉由產生交替、正交的金屬層而在產線後段的處理中發生。例如，第一金屬層形成在基板上面，且經圖案化以產生一系列的線和接觸件。沉積介電質以填充隙縫並且形成居中層，之後形成第二金屬層。然後，從第一金屬層以正交方向圖案化該第二金屬層。這些可能是M1和M2層，以及互連件設計中的任何其他層，例如直到M6或更高的層。隨著因應下一代元件而減少線尺寸，線的節距能夠減少到低於30nm或20nm。當這種情況發生時，針對每一層利用更複雜的微影術，例如極紫外線微影術、自對準雙圖案化、或自對準四重圖案化。這些製程的每一者都可能是昂貴的，且需要嚴密的對準，以承擔與不斷縮小的接觸件及下方之層的接觸。此外，因節距尺寸減少，這些精細尺度的線可能引發線電阻大幅度地增加。例如，隨著元件特徵變得更加密集與複雜，可形成較小節距的較少層，而對電阻和電容造成不利影響，或者可以形成互連件金屬的額外層，這可能容許增加線的尺寸，但可能會招致昂貴的製造成本，且在每一階層執行額外的遮蔽與形成之操作。
本技術以對形成及圖案化的製程進行許多調整且藉由運用替代的互連件結構克服了這些問題。詳細而言，本技術可以在形成正交層之前形成多個平行的互連件層。例如，本技術的態樣可以在產生M2、M4和M6線之前先產生M1、M3和M5線。藉由同時形成多個平行的互連件層，可以在已產生多層之後執行昂貴的圖案化，而可容許增加線尺寸及降低成本。因此，對於一組六個金屬層而言，習知技術會是具有正交形成的每一交替層，並且每一層會要求精確的形成以及昂貴且關鍵的製程，例如極紫外、自對準雙圖案化、或自對準四重圖案化。藉由在單一方向上產生三條線然後在正交方向上產生三條線，本技術可針對每一組利用更寬鬆的公差，並且僅對每一組使用單一關鍵蝕刻。因此，諸如用EUV的關鍵蝕刻的次數可以從六次減少到兩次。換言之，本技術可針對更小的節距元件特徵提供較粗的線寬，這可使得線電阻和電容的不利影響很受限，且也可藉由提供其中可針對多層同時進行單一小節距或關鍵圖案化蝕刻，同時容許層之間執行較不劇烈的圖案化的製程，來降低製造成本。
儘管其餘揭露內容將例行描述特定的蝕刻和沉積製程，但會易於理解的是，在執行根據本技術之實施例的操作中可使用任何數目的沉積、蝕刻、研磨、和微影技術。因此，該技術不應被視為僅限於與任何特定腔室一起使用。
圖 1 說明製造方法100的所選操作。方法100可在該方法開始之前包括一或多個操作，該等操作包括前端處理、沉積、蝕刻、研磨、清潔或可在所述操作之前執行的任何其他操作。該方法可包括如圖所標記的多個視情況任選的操作，這些操作可（或可不）與根據本技術的方法的一些實施例特定地關聯。例如，描述許多操作以便提供更廣泛的結構資訊的範疇，但是對技術而言並非關鍵的，或者可以藉由替代方法而執行，如將在下文進一步討論。方法100描述了圖 2 中概略顯示的操作，該等操作之說明是結合方法100的操作進行描述。應了解，圖2僅說明有限細節的部分概略視圖，且基板可含有具有如圖中所說明的態樣（以及可仍受惠於本技術之態樣的替代性結構態樣）的任何數目的電晶體或半導體區段。
方法100可涉及視情況任選的操作，以將半導體結構開發為特定製造操作。如圖2A所說明，該半導體結構可代表在前段處理已完成之後的元件200。可以在基板上形成多個電晶體或其他半導體結構。形成之後，可形成接觸件205，並且該接觸件205向上延伸穿過介電材料210，該介電材料可以是層間介電質，或者是接觸件205可延伸穿過的其他材料或結構。接觸件205可以是半導體製造中使用的任何數量的導電材料，並且可以是例如銅、鎢、鈷、錳、鉬、釕、鎳、銥、銠、矽化鎳、鋁銅、氮化鈦或能夠在半導體製造中的互連件或其他連接性結構中使用的任何其他導電材料。
方法100可涉及在這樣的基板或其他半導體結構上面形成三維互連件結構。該製程可包括：形成導電材料和介電材料的交替層。取決於製造順序，上覆基板的首先形成的層可以是金屬材料或是介電材料。例如，在一些實施例中，在視情況任選的操作105期間，視情況任選的介電層215可以形成為上覆基板，如圖2A所說明。在多個實施例中，介電層215可以是任何數目的絕緣材料，且可包括氧、氮、及/或碳之的任何一者。併入所述結構中該等層之任一者中的介電質可以是（或包括）低k介電質。示範性的材料可以是（或包括）氧化矽、氮化矽、碳氧化矽、氮氧化矽、碳氮化矽、碳氮氧化矽，或者可以是包括氟摻雜材料的多孔或摻雜材料，諸如二氧化矽、碳摻雜材料、或聚合物介電質。可以多種方式中的任何一種來執行沉積或形成，以在暴露結構上執行毯覆沉積、可流動沉積、或正形塗佈達一厚度，這取決於互連件結構的特定層而定。
如所說明，形成之後，可在介電質上面沉積遮罩，之後是進行後續的蝕刻操作以形成通孔220，而可容許通達接觸件205。因為根據本技術的實施例的形成製程之故，通孔可不需要關鍵尺寸的微影術，且可利用浸沒微影術執行，諸如藉由在光微影術中利用液體介質增強解析度以勝過氣隙微影技術。也可以使用替代性的微影術，但在多個實施例中，該微影術可不利用原本是習知上可使用的極端紫外線或自對準圖案化技術。將解釋，本技術利用有增強解析度的最終圖案化操作同時自對準多層。因此，在一些實施例中，可過度蝕刻通孔220，因為可以利用後續的圖案化實現校正。
移除操作或通孔形成可以在任何數目的蝕刻或處理腔室中執行，此舉可允許執行介電質選擇性蝕刻或允許針對介電膜（在一非限制性範例中，例如氧化矽）的蝕刻選擇性，但可使用任何先前提到的介電材料。該製程可透過使用利用電漿或遠端電漿的乾蝕刻製程來執行，此舉可產生含鹵素前驅物（諸如，舉例而言，含氟前驅物或含氯前驅物）的電漿流出物。在多個實施例中，該製程也可利用含氫前驅物，該含氫前驅物也可納入遠端電漿中，或可繞過遠端電漿，以與處理區域中的含自由基鹵素的電漿流出物交互作用。在一些實施例中，伴隨溼蝕刻，可類似地執行許多非電漿製程，而可在結構中產生各向異性蝕刻的通孔。
根據執行的蝕刻技術，可在實際上任何腔室條件下執行這樣的蝕刻製程。在一個示範性且非限制性的電漿蝕刻製程中，在多個實施例中，蝕刻可以在低於約10托下執行，且在多個實施例中可以在低於5托或約5托執行。在多個實施例中，該製程也可在低於約100℃的溫度下執行，並且可在低於約50℃的溫度下執行。在能夠執行多個蝕刻操作的腔室中執行的該製程可對下方材料、金屬、或任何其他暴露的材料有選擇性，各向異性地移除介電材料的區域。在多個實施例中，該製程可具有第一介電材料相對於任何其他暴露的材料的選擇性，該選擇性為大於或約20：1、大於或約50：1、大於或約100：1，並且在多個實施例中，該蝕刻選擇性可為大於或約200：1、大於或約300：1、大於或約400：1、或大於或約500：1。由於這種選擇性，並且由於介電質或其他材料的量可能相對較薄，因此在本技術中的此移除操作和其他移除操作期間，可以實質上或基本上維持所有其他暴露的材料。
形成介電層以及通孔的開啟操作之後，如圖2B所說明，在操作110，可在基板及/或視情況任選的介電層上面形成第一金屬互連件層225。該金屬可以是先前提到的金屬之任一者，並且可沉積在通孔220內，達到M1層的指定高度(此為舉例)，然而可針對任何其他層執行類似的製程，其特徵可為，隨著製程移動朝向互連件的整體層而增加厚度。在一些實施例中，金屬層可以形成為適合50nm線或更小的厚度，並且可以形成為針對小於或約30nm線、小於或約25nm線、小於或約20nm、小於或約15nm線、或更小的線的厚度。為了限制地形的影響，可在暴露的金屬材料上執行選擇性的金屬填充，然後進行後續的毯覆塗佈，這可能會限制平坦化操作。此外，可使用回流以進一步平坦化所形成的金屬。可在視情況任選的操作115中在金屬層225上面視情況任選地形成切割遮罩。如前文所解釋，因為圖案化操作可一次自對準多個層，所以可使用更劇烈的切割遮罩技術，諸如浸沒微影術，其與習知的於次30nm節距所使用的圖案化相比，可為較不昂貴。在形成切割遮罩之後，可以在視情況任選的操作120執行金屬選擇性蝕刻，以將金屬凹陷至預定區域230中，如圖2C所說明。可在後續線之微影術期間在要隔離的區域中形成凹部。
在金屬蝕刻之後，在操作125，可形成或沉積後續的介電層。如圖2D所說明，可以形成介電層240以電隔離金屬層225。介電材料可以是如前所述的任何低k或其他介電材料，並且該介電質可以形成在凹陷區域230中，以在後續線切割之後隔離該結構的特定部分。一或多個介電層的形成以及金屬層的形成也可包括額外的處理，諸如平坦化（此為舉例），然而可運用上述之技術限制平坦化。關於介電質，例如，可使用或沉積可流動的介電質以限制額外的平坦化操作。然後，可重複形成該等層之製程以產生旨在在相似方向上具有線的額外金屬層。例如，該製程可形成M1、M3、和M5層，並且潛在地為一或多個層形成多層，諸如M1L、M1R、M3、M5、或其中可形成多層的任何其他組合。
例如，可以類似於先前形成的通孔，形成穿過介電層240的通孔，並且可以提供對特定區域中的金屬層225的通達。在操作130，可將第二金屬層形成為上覆開口通孔介電層240。例如，可以執行選擇性沉積，以在層225之暴露區域上通孔內選擇性地沉積金屬或其他導電材料。然後，可執行毯覆覆蓋，以使隨後的金屬層發展至任何厚度，諸如至M3層的厚度。再次，可類似於層225，在後續的金屬層上面形成切割遮罩，並且可提供第二金屬層的凹入區域。如視情況任選的操作135中所述，可以重複該製程以產生任何數目的介電材料與金屬材料的交替層，其可包括任何數目的M1、M3、及/或M5金屬層。例如，如圖2E所說明，已形成三個金屬層和三個介電層，然而應當了解，根據本技術的實施例，可以在示範性製程中形成更多或更少的層。如先前所解釋，與習知技術中使用的關鍵遮蔽不同，每一層可包括使用較不昂貴的浸沒微影術形成的切割遮罩。
如上文所述，習知交替層形成為與前一個或下一個金屬層正交，這對於小節距特徵(諸如可說是在30nm節距之下或在20nm間距之下)而言，而且對於包括切割遮罩與線遮罩兩者的每一獨立金屬層而言需要昂貴的遮蔽操作，因為下一層會在相反的方向上形成並且不會適應該圖案化。然而，本技術調整金屬堆疊內的多層，以使多層得以一次（或是在單一蝕刻操作或製程期間）圖案化。因此，內部切割遮罩基本上能夠以用於先前技術節點的技術執行，而提供了多個益處。例如，成本可以遠低於極紫外光或自對準雙或四重圖案化，諸如少了幾千萬美元，且此外通孔可形成得更大，以確保對下方接觸件的通達。這是可實現的，是由於稍後的線切割會將任何寬鬆化的通孔減小到適當的尺寸。
在金屬和介電層的形成之後，可以在多層結構上面形成圖案化遮罩，以在操作140產生線。如前所解釋，本技術可以在單一圖案化操作中產生關鍵線結構和分離。因此，可以利用高解析度微影製程執行操作140，該高解析度微影製程可包括極紫外線微影術、自對準雙圖案化、自對準四重圖案化、或是產生如圖2E所說明的遮罩245的某些其他製程。高解析度微影術可以圖案化更窄的節距的線，諸如小於30nm，並且可以圖案化25nm的線、15nm的線、或更窄的線。然後，可以在操作145執行蝕刻，以同時產生穿過所有形成的層的線250。「同時」是意味，可以使用單一遮罩245執行蝕刻製程，以蝕刻穿過每個金屬和介電層。儘管可以執行多個蝕刻製程（諸如金屬選擇性蝕刻製程、然後執行介電質選擇性蝕刻製程，可發生在相同或不同腔室中），在蝕刻期間可能不執行額外的遮蔽。因此，可利用單一高解析度遮罩執行該蝕刻而依序地穿過每一層而產生線250。該等線可以形成為下至基板階層，且可以暴露基板的區域，該區域可以是層間介電質210或任何其他材料的區域，如圖2F所示。在一些實施例中，可以在基板上面形成蝕刻停止層，該蝕刻停止層可以在初始通孔打開操作期間在某些區域中凹入。該技術可產生三維互連件結構，該結構具有在相似方向上形成的所有線，例如M1、M3和M5線，它們可全部在第一橫向方向上。
此外，蝕刻可以自對準所有先前形成的通孔及凹部。舉例而言，通孔221可能已經比所說明的最終尺寸更加在橫向上形成。較大的通孔221可以較低的精密度形成，而可減少成本，並且可以確保下面的接觸件206完全暴露。然後，可放心地執行利用金屬225的填充，以完全覆蓋接觸件206，而提供改善的連接，比較不會有部分的覆蓋(這可能會增加線電阻)。當在操作145針對線切割執行後續的精密圖案化時，可移除過剩的材料，將通孔自對準至正確的尺寸，同時維持接觸件的完全覆蓋。之後，如圖2G所說明，可用介電質255填充線，以產生示範性的線結構，該線結構可以是M1、M3、及M5結構。然後，可在正交方向上重複該製程，以產生M2、M4、及M6層，而產生垂直線。該等偶數互連件層也可在相似的方向上形成，且可全部都處於垂直第一橫向方向的第二橫向方向上。M2、M4、及M6層以及任意數量的額外的層可藉由相同的製程在所說明的結構上形成，以產生M1至M5或M6的互連件結構。
儘管習知技術可包括針對每個階層（可包括如前所述的多個階層）的關鍵遮蔽和圖案化操作，但是本技術可以利用僅只兩個關鍵遮蔽操作以形成盡可能多的階層。因此，本技術不使用五個、十個、或者甚至二十個關鍵遮蔽和蝕刻操作，而是可針對線的每個方向（例如，兩個）執行單一關鍵遮蔽。縱使元件節距減少，但是上述技術可容許節省成本的解決方案以提供較粗的線，因為可大幅度降低圖案化額外金屬層的成本。
轉至圖 3 ，該圖說明製造方法300的選定操作。方法300可包括先前描述的任何材料或製程，並且類似於方法100，可以包括同時圖案化的多層。方法300可在方法起始之前包括一或多個操作，包括前段處理、沉積、蝕刻、研磨、清潔或可在所描述之操作前執行的任何其他操作，如上文中以方法100所記載。該方法可包括如圖所記敘的多個視情況任選的操作，該等操作可（或可不）與根據本技術的方法的一些實施例特定相關。方法300描述圖 4 中概略顯示的操作，圖4之說明將會協同方法300之操作描述。應了解，圖4僅以有限細節說明部分的示意視圖，並且基板可含有任何數目的電晶體或半導體區段，該電晶體或半導體區段具圖式中所說明的態樣以及仍可受惠於本技術之多個態樣的任一態樣的替代性結構態樣。
方法300可涉及視情況任選的操作，以將半導體結構發展為特定製造操作，並且可包括方法100的許多操作。方法300可與方法100不同，差異在於，在某些實施例中，在層疊結構與線切割操作期間可不形成切割遮罩。如圖4A所說明，該半導體結構可以在已完成前段處理以及用於多個金屬層的金屬沉積之後的元件400，諸如可以至少部分地在先前提及的圖2F中所說明。例如，在視情況任選的操作305，可形成介電層415以上覆基板，該基板可以是包括電晶體、記憶體、或其他半導體結構的所形成的基板，然而應當理解，首先形成的層可以是金屬層。該基板可以包括層間介電材料410，該層間介電材料410包括許多接觸件405，該等接觸件405可以是導電材料的插塞或填充的通孔，並且能夠是先前描述的導電材料的任一者。介電層415也可包括先前描述的任何數量的材料，包括任何低k材料。
方法300可涉及在這樣的基板或其他半導體結構上面形成三維互連件結構，並且可包括上文針對方法100所描述的一些或任何製程。該製程可包括形成導電材料與介電材料的交替層。舉例而言，元件400可包括在操作310形成的第一金屬互連件層425、在操作315形成的上覆第一金屬互連件層425的介電層440，並且可包括在操作320形成的上覆介電層440的第二金屬互連件層442。如圖所說明，介電層440可位在第一金屬互連件層425和第二金屬互連件層442之各者之間並且與各者接觸。
如圖4A所示，元件400可以包括在視情況任選的操作325形成的介電材料和金屬或導電材料的額外交替層。可將這些額外的層形成為任何高度，且可包括任何數目的金屬層，而可以產生初始的互連件層M1、M3、及/或M5（或更高的層），並且每一指定的金屬層可包括任何數目的層。可將每一層形成為適應前述的任何線及特徵之寬度，並且基於下述各者形成每一層：30nm節距特徵或線、或更低節距的特徵或線，諸如小於或約25nm節距、小於或約15nm節距、小於或約10nm節距、或更小。儘管在一些實施例中，可類似於上述方法100形成通孔及凹部或插塞，但是在一些實施例中，如圖所說明，可以執行最少的內部遮蔽或移除或是不執行內部遮蔽或移除。
在操作330，可形成圖案化遮罩445而上覆該結構。該圖案化遮罩可以是高解析度遮罩，且可以透過極紫外光或自對準的雙重圖案化或四重圖案化以及任何其他高解析度遮蔽法形成，其可以產生根據上文記敘的尺寸的線寬或間隔。在操作335，可以執行蝕刻操作以如前所述地同時蝕刻每一層，並且可蝕刻至材料410，且以線切割450暴露基板上的特定區域。該蝕刻操作可產生全部以上文討論的第一橫向方向行進的互連件線。一旦形成之後，可將介電材料455（該介電材料455可以與交替層中的介電材料相同）沉積在所形成的線切割區域450內，以隔離在操作340所形成的互連件線，如圖4B所說明。在其中沒有形成通孔或凹部的實施例中，在這一點上，無一金屬層可連接，因此可能未有穿過元件的電路徑。
為了形成互連件，在操作345，可穿過該等層形成通孔460。可形成該等通孔以暴露接觸件405，並且可用各種圖案形成穿過該等層的該等通孔。在一些實施例中，通孔可以形成為穿過介電材料455，而暴露金屬材料的邊緣區域，然而通孔可部分地或完全地形成為穿過金屬層，但可以與介電材料相鄰，從而不將任何特定層中的金屬材料二分（bisect）。因此，在一些實施例中，可以將通孔形成為相鄰介電材料455及/或金屬和介電質的切割層。儘管可以將通孔形成為任何長度，但在一些實施例中，該等通孔可各自形成至基板的階層。一旦形成之後，可在操作350於通孔內形成襯墊465，以將金屬層隔離通孔。該襯墊可以使用多種沉積或形成技術在通孔內正形地形成，並且可以是或包括先前描述的任何絕緣材料，以及包括氧、氮及/或碳的任何絕緣材料，以及一或多種金屬，諸如鉭、鈦、或任何其他可在結構內產生阻障物或襯墊的金屬。可在底部處開啟該等通孔之一或多者以通達接觸件，因此在此時或是在隨後的操作進行金屬化之前，可以在某些通孔中穿過襯墊執行擊穿操作。
在操作355，如圖4C所示，可以一材料填充受襯的通孔，該材料容許額外形成，但是可易於從結構移除。儘管該材料可以是任何介電質或金屬材料，但是在一些實施例中，可在通孔內形成底部抗反射塗層470（「BARC」），該底部抗反射塗層470可以用於容許執行額外的操作。在操作360，可執行許多遮蔽及移除操作，以選擇性將BARC或其他材料移除達到特定的所形成的金屬層，並且可以使互連件得以在每一通孔內形成。 例如，可部分地移除BARC降至通過通孔，並且可以在某些通孔中選擇性移除襯墊，以暴露某些通孔中的金屬頂層，例如在475，其中已移除BARC和襯墊。
在此移除期間，可以在其他通孔上面執行額外的遮蔽以維持襯墊。然後可以移除該遮蔽並且反轉或重新形成該遮蔽以暴露其他通孔。BARC可再次凹陷降到最上層金屬層下方或更進一步地凹陷，並且在這些下一批通孔中，可在操作365形成第二襯墊480，該第二襯墊480可用於在後續處理中保護第一襯墊。在此階段，可僅只已移除BARC達剛好在頂部金屬層下方的階層，因此該襯墊可形成為部分地沿通孔側壁下降（諸如剛好在第一金屬層的下方）直到與下方的介電材料相當的階層。隨後，可以透過類似的遮蔽從這些通孔選擇性移除BARC達到下一個下方金屬層的階層下方。然後，可執行選擇性移除操作以移除第一襯墊材料，該第一襯墊材料可從頂部於第二金屬互連件層處暴露，同時第二襯墊可保護處於其他通孔中先前暴露的最上層金屬層之階層處的第一襯墊。因此，如圖4C的中間通孔中所說明，BARC 470可保護在下金屬層中的第一襯墊，該第二襯墊可保護在上金屬層中的第一襯墊，並且在操作370執行的選擇性移除操作可僅在尋求於該溝槽之中間區域中暴露的金屬層處移除第一襯墊。可對其他通孔重複此製程，以暴露任何個別的金屬層或單一通孔內的多個金屬層。
如圖4D所說明，藉由執行BARC或其他材料移除與形成第二襯墊，可透過通孔暴露個別金屬層以產生元件的互連件。在已處理所有通孔之後，可以執行選擇性蝕刻操作，以移除第二襯墊材料480，同時保持第一襯墊材料。因此，基於第一和第二襯墊的移除操作，在一些實施例中，兩種襯墊材料可以是不同的材料，以容許所描述的一層相對於另一層的選擇性移除。
在操作375，可在每個通孔內形成或沉積導電材料485，並且可以形成穿過該等層的互連件。基於襯墊的選擇性移除，該等層可以僅在個別的層處暴露，而不會完全透過通孔暴露。可以重複該製程，或是可執行方法300和方法100的一些組合，以產生下一組層，諸如偶數金屬層，並且可以產生與方法300中形成的第一組線走向垂直的另一組線。在一些實施例中，方法100或方法300可用於任意一組金屬層，或者是可執行一些操作的組合。如圖4F所示，介電材料490說明如何在與介電材料455周圍以第一橫向方向形成的第一組線正交的第二橫向方向上形成第二組線。藉由使用本技術，可以形成改善的互連件結構，而可增強小節距特徵之接觸件著陸的準確度，並且可以執行節省成本的圖案化，而以單一遮罩產生用於多個金屬層的線間距。
在上文的描述中，為了解釋而已提出許多細節，以提供對本技術之各種實施例的理解。然而，對於熟習此技術者顯而易見，可在沒有這些細節中的一些的情況、或是具有額外細節的情況中實行某些實施例。
已經揭露幾個實施例，熟習此項技術者會認識到，在不背離實施例的精神的情況下，可使用各種修改、替代構造、和等效物。另外，為了避免不必要地混淆本技術，而並未描述許多已知的製程及元件。因此，以上的敘述不應被視為限制本技術的範疇。
在提供值的範圍的情況下，應理解的是，除非上下文另外明確指出，否則也特定揭露了在該範圍的上限和下限之間的每個中間值，直到下限的單位的最小分數。涵蓋了在陳述的範圍內的任何陳述值或未陳述中間值與該陳述範圍內的任何其他陳述或中間值之間的任何較窄範圍。這些較小範圍的上限和下限可以獨立地被包含或排除在該範圍內，並且其中在該較小範圍內包括該等極限之任一者、無一者、或兩者的每一範圍也涵蓋於本技術內，但以陳述範圍中任何特定排除的極限為準。在該陳述的範圍包括該等極限之一或二者的情況下，也包括排除那些包括的極限之其中一或兩者的範圍。
如本文和所附申請專利範圍中所使用，單數形式的「一」及「該」包括複數參考對象，除非上下文另外明確規定。因此，例如，針對「一層」的參考對象包括複數個這樣的層，並且針對「該前驅物」的參考對象包括熟習此項技術者已知的一種或多種前驅物及其等效物，諸如此類。
同樣，當在本說明書和下文的申請專利範圍中使用時，希望詞語「包含」、「包括」、及「含有」指定所陳述的特徵、整體、部件或操作的存在，但是它們不排除存在或添加一或多個其他特徵、整體、部件、操作、動作或群組。
100:方法 105-145:操作 200:元件 205:接觸件 206:接觸件 210:介電材料 215:介電層 220:通孔 221:通孔 225:第一金屬互連件層 230:區域 240:介電層 245:遮罩 250:線 255:介電質 300:方法 305-375:操作 400:元件 405:接觸件 410:介電材料 415:介電層 425:第一金屬互連件層 440:介電層 442:第二金屬互連件層 445:遮罩 450:線切割區域 455:介電材料 460:通孔 465:襯墊 470:底部抗反射塗層 475:金屬頂層 480:第二襯墊 485:導電材料 490:介電材料
可以透過參考說明書的其餘部分和所附圖式進一步了解所揭露之技術的本質和優點。
圖1顯示根據本技術的一些實施例的在半導體結構上形成三維互連件結構的方法中的所選操作。
圖2A至圖2G說明根據本技術的一些實施例的在上面執行所選操作的基板材料的示意性透視圖。
圖3顯示根據本技術的一些實施例的在半導體結構上形成三維互連件結構的方法中的所選操作。
圖4A至圖4F說明根據本技術的一些實施例的在上面執行所選操作的基板材料的示意性透視圖。
包括了許多圖式作為示意圖。應當理解，該等圖式僅用於說明，除非特別陳述是按照比例，否則不應將該等圖式視為按照比例。此外，作為示意圖提供該等圖式以助於理解，並且該等圖式可能並不包括與真實表現方式相當的所有態樣或資訊，並且可能為了說明而包括誇示的材料。
在所附圖式中，相似的部件及/或特徵可具有相同的元件符號。進一步而言，相同類型的各種部件可透過下述方式區分：在元件符號後加上一個區分相似部件的字母。如果在說明書中僅使用第一元件符號，則該描述適用於具有相同第一元件符號的任何類似部件，無論該字母為何。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
255:介電質

Claims (20)

  1. 一種形成三維金屬互連件的方法，該方法包括： 在一半導體基板上面形成一第一金屬互連件層；在該第一金屬互連件層上面形成一第一介電層；在該第一介電層上面形成一第二金屬互連件層；形成一圖案化遮罩，該圖案化遮罩上覆該第二金屬互連件層；及同時蝕刻該第一金屬互連件層、該第一介電層、和該第二金屬互連件層之每一者，而暴露該基板，以在第一橫向方向上產生一多層互連件結構。
  2. 如請求項1所述之形成三維金屬互連件的方法， 其中該圖案化遮罩是藉由極紫外線微影術、自對準雙圖案化、或自對準四重圖案化所形成。
  3. 如請求項1所述之形成三維金屬互連件的方法，其中該第一介電層包括一低k介電質。
  4. 如請求項1所述之形成三維金屬互連件的方法，其中該第一金屬互連件層與該第二金屬互連件層包括銅、鈷、或鎢。
  5. 如請求項1所述之形成三維金屬互連件的方法，進一步包括，在形成該第一介電層之前： 形成一切割遮罩，該切割遮罩上覆該第一金屬互連件層；以及 蝕刻一或多個孔隙（aperture），該等一或多個孔隙完全穿過該第一金屬互連件層。
  6. 如請求項5所述之形成三維金屬互連件的方法，其中形成該第一介電層包括：以介電材料填充穿過該第一金屬互連件層的該一或多個孔隙。
  7. 如請求項5所述之形成三維金屬互連件的方法，其中該切割遮罩是藉由浸沒微影術形成。
  8. 如請求項1所述之形成三維金屬互連件的方法，其中一第二介電層形成於該基板與該第一金屬互連件層之間。
  9. 如請求項1所述之形成三維金屬互連件的方法，進一步包括：在形成該圖案化遮罩前，先形成額外的交替的多個金屬互連件層與介電層。
  10. 一種形成三維金屬互連件的方法，該方法包括： 在一半導體基板上面形成一第一金屬互連件層； 在該第一金屬互連件層上面形成一第一介電層； 在該第一介電層上面形成一第二金屬互連件層； 形成一圖案化遮罩，該圖案化遮罩上覆該第二金屬互連件層； 在一第一橫向方向上同時蝕刻該第一金屬互連件層、該第一介電層、和該第二金屬互連件層的每一者，以暴露該基板的一區域； 以低k介電材料填充該暴露區域，而產生一結構； 形成穿過該結構的一或多個通孔（via）； 在該一或多個通孔之每一者內形成一第一襯墊；及 選擇性地使該第一襯墊凹陷，而暴露該第一金屬互連件層或該第二金屬互連件層之其中一者。
  11. 如請求項10所述之形成三維金屬互連件的方法，其中該圖案化遮罩是藉由極紫外線微影術、自對準雙圖案化、或自對準四重圖案化所形成。
  12. 如請求項10所述之形成三維金屬互連件的方法，其中該第一介電層包括一低k介電質材料。
  13. 如請求項10所述之形成三維金屬互連件的方法，其中該第一金屬互連件層與該第二金屬互連件層包括銅、鈷、或鎢。
  14. 如請求項10所述之形成三維金屬互連件的方法，其中在該一或多個通孔之每一者內形成一第一襯墊包括:在每一通孔內形成一正形（conformal）介電襯墊。
  15. 如請求項10所述之形成三維金屬互連件的方法，進一步包括：選擇性開啟該一或多個通孔的至少一個通孔，以通達（access）該基板處的一接觸件。
  16. 如請求項10所述之形成三維金屬互連件的方法，進一步包括：在該一或多個通孔之每一者內形成一第一襯墊之後，以一底部抗反射塗層填充該一或多個通孔的每一通孔。
  17. 如請求項16所述之形成三維金屬互連件的方法，進一步包括：使該底部抗反射塗層凹陷至低於該一或多個通孔之至少一個通孔中的該第一金屬互連件層的一階層。
  18. 如請求項17所述之形成三維金屬互連件的方法，進一步包括：在該第一襯墊上面形成一第二襯墊達到高於該至少一個通孔中的該第一金屬互連件層的一階層。
  19. 如請求項18所述之形成三維金屬互連件的方法，進一步包括：相對於該第二襯墊選擇性蝕刻該第一襯墊，以穿過該至少一個通孔暴露該第一金屬互連件層。
  20. 如請求項19所述之形成三維金屬互連件的方法，進一步包括：以一導電材料填充該至少一個通孔。
TW108133000A 2018-09-14 2019-09-12 用於3d互連件的同時金屬圖案化 TWI741367B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862731584P 2018-09-14 2018-09-14
US62/731,584 2018-09-14

Publications (2)

Publication Number Publication Date
TW202025385A TW202025385A (zh) 2020-07-01
TWI741367B true TWI741367B (zh) 2021-10-01

Family

ID=69773050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133000A TWI741367B (zh) 2018-09-14 2019-09-12 用於3d互連件的同時金屬圖案化

Country Status (3)

Country Link
US (1) US10867858B2 (zh)
TW (1) TWI741367B (zh)
WO (1) WO2020056079A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996133A (en) * 1987-07-31 1991-02-26 Texas Instruments Incorporated Self-aligned tungsten-filled via process and via formed thereby
US20100015792A1 (en) * 2008-07-21 2010-01-21 Bo-I Lee Bonding Metallurgy for Three-Dimensional Interconnect
US20110121427A1 (en) * 2008-07-01 2011-05-26 Teledyne Scientific & Imaging, Llc Through-substrate vias with polymer fill and method of fabricating same
US20110298134A1 (en) * 2009-04-03 2011-12-08 Research Triangle Institute Three dimensional interconnect structure and method thereof
TW201236108A (en) * 2011-02-17 2012-09-01 Macronix Int Co Ltd Reduced number of masks for IC device with stacked contact levels
TW201320282A (zh) * 2011-10-28 2013-05-16 Intel Corp 使用雙鑲嵌式法所製造包含通矽孔與微距背面金屬重佈線結合之三維互連結構
CN105684140A (zh) * 2013-06-29 2016-06-15 英特尔公司 包括与过孔结合的精细间距背面金属再分布线的互连结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173051A (ja) * 1996-12-12 1998-06-26 Sony Corp 配線形成方法
US6133635A (en) * 1997-06-30 2000-10-17 Philips Electronics North America Corp. Process for making self-aligned conductive via structures
US6906370B1 (en) * 1998-04-09 2005-06-14 Infineon Technologies Ag Semiconductor component having a material reinforced contact area
US20130168867A1 (en) * 2011-12-29 2013-07-04 Dongbu Hitek Co., Ltd. Method for forming metal line in semiconductor device
US8975138B2 (en) * 2013-06-28 2015-03-10 Intel Corporation Method of creating a maskless air gap in back end interconnects with double self-aligned vias

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996133A (en) * 1987-07-31 1991-02-26 Texas Instruments Incorporated Self-aligned tungsten-filled via process and via formed thereby
US20110121427A1 (en) * 2008-07-01 2011-05-26 Teledyne Scientific & Imaging, Llc Through-substrate vias with polymer fill and method of fabricating same
US20100015792A1 (en) * 2008-07-21 2010-01-21 Bo-I Lee Bonding Metallurgy for Three-Dimensional Interconnect
US20110298134A1 (en) * 2009-04-03 2011-12-08 Research Triangle Institute Three dimensional interconnect structure and method thereof
TW201236108A (en) * 2011-02-17 2012-09-01 Macronix Int Co Ltd Reduced number of masks for IC device with stacked contact levels
TW201320282A (zh) * 2011-10-28 2013-05-16 Intel Corp 使用雙鑲嵌式法所製造包含通矽孔與微距背面金屬重佈線結合之三維互連結構
CN105684140A (zh) * 2013-06-29 2016-06-15 英特尔公司 包括与过孔结合的精细间距背面金属再分布线的互连结构

Also Published As

Publication number Publication date
TW202025385A (zh) 2020-07-01
WO2020056079A1 (en) 2020-03-19
US10867858B2 (en) 2020-12-15
US20200091002A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
TWI579998B (zh) 半導體裝置與其形成方法
KR102557400B1 (ko) 반도체 장치
US8247291B2 (en) Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same
US9799606B2 (en) Semiconductor device and method of fabricating the same
US10460067B2 (en) Method of patterning target layer
US9099465B2 (en) High aspect ratio vias for high performance devices
US9018092B2 (en) Encapsulated metal interconnect
WO2019100899A1 (en) Method and structure for cutting dense line patterns using self-aligned double patterning
TW202010108A (zh) 半導體結構暨其形成方法
JP7027432B2 (ja) 相互接続構造及びその形成方法
US10651076B2 (en) Method for defining patterns for conductive paths in dielectric layer
KR20100001700A (ko) 반도체 소자 및 그 제조 방법
CN106298980A (zh) 电容器结构及其制造方法
TWI741367B (zh) 用於3d互連件的同時金屬圖案化
US7361992B2 (en) Semiconductor device including interconnects formed by damascene process and manufacturing method thereof
KR20110111868A (ko) 배선 구조물의 형성 방법
CN112750773A (zh) 生产接触晶体管的栅极和源极/漏极通孔连接的方法
US9502249B2 (en) Masking process and structures formed thereby
US11264271B2 (en) Semiconductor fabrication method for producing nano-scaled electrically conductive lines
US20230061546A1 (en) Structure and method for multiple beol k-value dielectric
CN115602607A (zh) 半导体结构的制造方法和半导体结构
US8692379B2 (en) Integrated circuit connector access region
CN115332157A (zh) 集成芯片
JP2010135633A (ja) 半導体装置及び半導体装置の製造方法
JP2009117652A (ja) 半導体装置