TWI739818B - 對介電電路材料進行層壓之方法 - Google Patents

對介電電路材料進行層壓之方法 Download PDF

Info

Publication number
TWI739818B
TWI739818B TW106111151A TW106111151A TWI739818B TW I739818 B TWI739818 B TW I739818B TW 106111151 A TW106111151 A TW 106111151A TW 106111151 A TW106111151 A TW 106111151A TW I739818 B TWI739818 B TW I739818B
Authority
TW
Taiwan
Prior art keywords
circuit layer
circuit
dielectric
layer
ultrasonic welding
Prior art date
Application number
TW106111151A
Other languages
English (en)
Other versions
TW201803421A (zh
Inventor
派翠克Ｊ 寇庫瑞克
聖克林甘 瑞珍德倫
Original Assignee
美商瑞西恩公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑞西恩公司 filed Critical 美商瑞西恩公司
Publication of TW201803421A publication Critical patent/TW201803421A/zh
Application granted granted Critical
Publication of TWI739818B publication Critical patent/TWI739818B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本發明提供一種對複數個介電電路材料進行層壓之方法。該方法包含：由複數個介電材料製備一第一電路層及一第二電路層；對該第一電路層及該第二電路層進行堆疊，其中該第一電路層與該第二電路層之間夾置有複數個電路跡線元件；以及將該第二電路層在該等電路跡線元件周圍超音波焊接至該第一電路層上。

Description

對介電電路材料進行層壓之方法 【優先權聲明】
本申請案係為2016年4月4日提出申請之名稱為「對介電電路材料之超音波層壓(ULTRASONIC LAMINATION OF DIELECTRIC CIRCUIT MATERIALS)」之第62/317,888號美國專利申請案之非臨時案且主張該美國專利申請案之優先權，該美國專利申請案以引用方式全文併入本文中。
本發明係關於對介電電路材料之超音波層壓。
可藉由諸多不同製程來形成電路。在某些情形中，將多層介電電路材料(例如液晶聚合物(liquid crystal polymer；LCP))層壓至金屬散熱片及其他介電層，其中所得裝置被放置至一高壓釜中以進行固化。此等類型之製程常常係為緩慢、勞動密集、昂貴的，且往往會限制可能形成之裝置特徵之類型。在其他情形中，可使用大型熱壓機來對各電路材料進行層壓，但此種設備係為昂貴的且會呈現出操作風險。
超音波焊接(ultrasonic welding)係為一種用以將高頻超音波聲振動局部地施加至複數個在壓力下被固持於一起之工件以形成一固態 焊縫之工業技術。超音波焊接常用於塑膠且尤其用於結合不同材料。在超音波焊接中，並不需要連接螺栓、釘子、軟焊材料、或黏合劑來將各材料黏接於一起。
根據一個實施例，提供一種對複數個介電電路材料進行層壓之方法。該方法包含：由複數個介電材料製備一第一電路層及一第二電路層；對該第一電路層及該第二電路層進行堆疊，其中該第一電路層與該第二電路層之間夾置有複數個電路跡線元件(circuit trace element)；以及將該第二電路層在該等電路跡線元件周圍超音波焊接(ultrasonically welding)至該第一電路層上。
根據另一實施例，提供一種對複數個介電電路材料進行層壓之方法。該方法包含：由複數個介電材料製備一第一電路層及一第二電路層；在該第一電路層之一上表面及該第二電路層之一下表面至少其中之一上設置複數個電路跡線元件；對該第一電路層及該第二電路層進行堆疊，俾使該第二電路層之該下表面位於該第一電路層之該上表面上方；以及將該第二電路層之該下表面在該等電路跡線元件周圍超音波焊接至該第一電路層之該上表面上。
根據又一實施例，提供一種對複數個介電電路材料進行層壓之方法。該方法包含：由複數個第一介電材料製備一第一電路層並由複數個第二介電材料製備一第二電路層；對該第一電路層及該第二電路層進行堆疊，其中該第一電路層與該第二電路層之間夾置有複數個電路跡線元件；將該第二介電材料在該等電路跡線元件周圍超音波焊接至該第一介電材料上；將彼此鄰接之該等電路跡線元件接合；以及將該第一介電材料或 該第二介電材料接合至該第一介電材料或該第二介電材料所鄰接之該等電路跡線元件。
藉由本發明之技術會達成其他特徵及優點。本發明之其他實施例及態樣將在本文中予以詳細闡述且被視為所主張發明之一部分。為更好地理解具有該等優點及特徵之本發明，將參照說明及圖式。
10:第一電路層
11:第一電路層10之本體
12:第一電路層10之下表面
13:第一電路層10之上表面
14:砧
20:第二電路層
21:第二電路層20之本體
22:第二電路層20之下表面
23:第二電路層20之上表面
30:電路跡線元件
31:電路跡線元件30之上表面
32:電路跡線元件30之下表面
33:相交點
34:電路跡線元件30之側壁
40:中空空間
50:超音波焊接喇叭頭
51:抓持表面
52:超音波焊接裝置
53:控制器
54:伺服控制元件
55:施配特徵
60:腔
61:裝置
70:通路
D:距離
為更完整地理解本發明，現在結合附圖及詳細說明作為參照，進行以下簡要描述，其中相同參考編號表示相同部件：第1圖係為根據實施例之電路層構造之側視圖；第2圖係為根據實施例，設置於電路層上之電路跡線元件之側視圖；第3圖係為根據實施例之電路層及電路跡線元件之相對厚度之放大側視圖；第4圖係為例示對第一電路層及第二電路層之堆疊之側視圖；第5圖係為例示對第一電路層及第二電路層之堆疊之側視圖，其中各電路跡線元件相交且交疊；第6圖係為根據實施例之一超音波焊接喇叭頭(ultrasonic welding horn)及一超音波焊接裝置之側視圖；第7圖係為已流動至第一電路層與第二電路層間之空間中之介電材料之放大側視圖； 第8圖係為例示根據替代實施例，一第二電路層懸置於形成於一第一電路層中之一腔之上之側視圖；第9圖係為例示根據替代實施例，一第二電路層懸置於形成於一第一電路層中之一腔之上之側視圖；以及第10圖係為例示根據實施例，對一第二電路層之機械加工、再熔化或拋光之側視圖。
如下文將闡述，對包含複數個層疊材料之一堆疊體施加超音波能量，以藉此在該等層疊材料間之界面處產生摩擦力及熱量。此種摩擦力及熱量在層疊材料之間產生一強超音波焊縫。此外，由於超音波能量可被選擇性地施加，因而可在腔上方對各層疊材料(如電介質)進行層壓，而不會使介電材料鬆垂至該等腔中。以下說明亦係關於對介電膜及/或金屬層執行適當表面及/或塊體處理，以促進在二個介電膜之間、金屬層與介電膜之間及金屬層與金屬層之間進行超音波接合。舉例而言，該等表面及/或塊體處理可包含對介電膜及/或金屬層進行化學及熱處理，以在接合加工期間將各種材料接合並使各種材料穩定。
為便於理解本文所提供之說明，應理解，術語「超音波焊接(ultrasonic welding)」或UW與超音波固結(ultrasonic consolidation；UC)加工、超音波積層製造(ultrasonic additive manufacturing；UAM)、及/或其他類似加工方法同義。所使用之術語「超音波焊接」係為清晰及簡潔起見而提供，且並非旨在整體上另外限制本申請案之範圍。
參照第1圖至第7圖，提供一種對複數個介電電路材料進行層 壓之方法。
如第1圖中所示，該方法包含一初始階段，即由複數個介電材料製備一第一電路層10並由複數個介電材料製備一第二電路層20。第一電路層10及第二電路層20之介電材料可係為類似或不同的，且可包含例如液晶聚合物(LCP)或另一種類似材料。一旦製成，第一電路層10便具有一本體11、一下表面12及一上表面13。下表面12可安放於一砧(anvil)14上，以達成穩定性及支撐。上表面13可係為大體平坦化或平整的。同時，第二電路層20具有一本體21、一下表面22及一上表面23。下表面22及上表面23二者皆可係為大體平坦化及平整的。
如第2圖中所示，該方法亦包含在第一電路層10之上表面13及第二電路層20之下表面22至少其中之一上設置電路跡線元件30(第2圖中例示在第一電路層10之上表面13上設置電路跡線元件30這一情形，但並未按比例繪製)。在任一情形中，電路跡線元件30皆可由導電材料形成且可被成形為實質上平靠上表面13或下表面22。電路跡線元件30可沿著上表面13或下表面22連續地延伸，或者可被設置為複數個電路跡線元件30。如第3圖中所示，電路跡線元件30之一厚度可實質上小於第一電路層10或第二電路層20之一對應厚度。
應理解，電路跡線元件30可例如被設置為第一電路層10之上表面13上之複數個金屬跡線、第二電路層20之下表面22上之複數個金屬接地通路、第二電路層20之上表面23上之複數個金屬跡線、以及一其他電路層(依此類推，所設置之諸多層皆可)之一下表面上之複數個金屬接地通路。以下說明將大體係關於此等實施例，但亦適用於其他構造及配置。
如第4圖中所示，該方法包含一中間階段操作，即將第一電 路層10及第二電路層20進行堆疊。根據實施例，可將此堆疊步驟實施成使得第二電路層20之下表面22位於第一電路層10之上表面13上方。因此，在電路跡線元件30設置於第一電路層10之上表面13上之情況下，第二電路層20之下表面22與第一電路層10之上表面13靠近但不實際上接觸且與電路跡線元件30之上表面31實際上接觸。相反地，在電路跡線元件30設置於第二電路層20之下表面22上之情況下，第一電路層10之上表面13與第二電路層20之下表面22靠近但不實際上接觸且與電路跡線元件30之下表面32實際上接觸。
根據其中電路跡線元件30係設置於第一電路層10之上表面13及第二電路層20之下表面22上之實施例，可使電路跡線元件30彼此相交且因此交疊。在此等情形中，當第一電路層10及第二電路層20被堆疊時，相交且重疊之電路跡線元件30將在相交點33處彼此鄰接，如第5圖中所示。亦即，第一電路層10之電路跡線元件30之上表面31將在相交點33處鄰接第二電路層10之電路跡線元件30之下表面32，在相交點33處，實際上處於相交及交疊狀態。
在堆疊操作結束時，第二電路層20之下表面22係以一鄰接狀態或以一距離D位於第一電路層10之上表面13上方。在前一種情形(此符合第二電路層20係為依順性的或在重力負荷下可變形之情況)中，第二電路層20之下表面22與第一電路層10之上表面13鄰接，除了與電路跡線元件30之側壁34接近之小區域外。在後一種情形(此符合第二電路層20係實質上剛性之情況)中，距離D可實質上等於處於非相交且非交疊情形之電路跡線元件30之一厚度(參見第4圖)。另一選擇為，在其中電路跡線元件30係相交且交疊之情形中，距離D可實質上等於電路跡線元件30之組合厚度。在任 一情形中，第一電路層10之上表面13與第二電路層20之下表面22之間皆界定有中空空間40之一區域(具有實質上等於距離D之一厚度)且該區域由電路跡線元件30之側壁34定界。
如第6圖及第7圖中所示，在一稍後階段，該方法包含抵靠第二電路層20定位一超音波焊接喇叭頭(ultrasonic welding horn)50，俾使超音波焊接喇叭頭50之一抓持表面(grip surface)51與第二電路層20之上表面23鄰接，進而啟用超音波焊接喇叭頭50且因此將第二電路層20之下表面22在電路跡線元件30周圍超音波焊接至第一電路層10之上表面13上，超音波焊接喇叭頭50可包含一音極(sonotrode)及一選用增幅器(booster)，一轉換器或壓電換能器耦合至該音極。根據實施例，此超音波焊接步驟包含使抓持表面51抵靠上表面22以一高頻率(例如，約15kHz、20kHz、30kHz、35kHz、40kHz、及70kHz之一或多個超音波頻率)振動，俾使第二電路層20之一溫度升高至超出第二電路層20之一熔點。具體而言，該超音波焊接步驟被實施成使得第二電路層20之溫度升高至超出第二電路層20之一熔點，俾使第二電路層20之至少下表面22之介電材料熔化，而第一電路層10之上表面13之介電材料不會類似地熔化。
作為超音波焊接步驟之一結果，且如第7圖中所示，第二電路層20之下表面22之熔融介電材料流入並最終填滿第一電路層10與第二電路層20之間存在之任何中空空間。因此，在完成超音波焊接步驟後，第二電路層20之已流動介電材料即接觸第一電路層10之上表面13及電路跡線元件30之側壁34之實質上全部的暴露部分。
繼續參照第6圖，抓持表面51之一面積或輪廓可小於第二電路層20之上表面23之一對應面積或輪廓，且超音波焊接喇叭頭50可以支撐 方式設置於一超音波焊接裝置52中。此超音波焊接裝置52可包含砧14、一控制器53及複數個伺服控制元件54。伺服控制元件54對超音波焊接喇叭頭50進行操縱，以將抓持表面51定位於上表面23上之特定點處並藉由抓持表面51對上表面23上之特定點施加壓力。伺服控制元件54由控制器53控制。
控制器53可包含一處理電路及一記憶體，該記憶體上儲存有電路跡線元件30之一圖譜(map)、及複數個可執行指令、以及第一電路層10及第二電路層20及電路跡線元件30之材料性質。此等可執行指令在被執行時使該處理電路讀取該圖譜並相對於電路跡線元件30在特定位置處實施超音波焊接。舉例而言，該等可執行指令可使該處理電路讀取該圖譜並在二側上(但不在電路跡線元件30上方)實施超音波焊接。作為另一實例，該等可執行指令可使該處理電路讀取該圖譜並以一第一能級範圍在電路跡線元件30之二側上實施超音波焊接以藉此將介電材料接合至介電材料，並以不同之能量在電路跡線元件30上方實施超音波焊接以將介電材料接合至金屬/導電電路跡線元件材料。
根據實施例，超音波焊接喇叭頭50可被設置為一單個喇叭頭元件，以實施堆疊及超音波焊接二個步驟。在此等情形中，超音波焊接喇叭頭50可包含抓持表面51以及一施配特徵(dispensing feature)55。施配特徵55係靠近抓持表面51而設置且用以將第二電路層20施配於第一電路層10上。
根據其他實施例，且如第1圖中所示，並參照第8圖及第9圖，在將第一電路層10及第二電路層20進行堆疊之前，該方法可包含至少在第一電路層10之上表面13中於第一電路層10之一外圍處(參見第8圖)或第一電路層10之一中心部處(參見第9圖)機械加工出一腔60，並視需要將一裝 置61(例如，一電性元件、一感測器元件、或一散熱元件)設置至腔60中。隨後，該方法可更包含對第一電路層10及第二電路層20執行堆疊，俾使第二電路層20之一對應部分懸置於腔60之上，且避免在腔60之一位置處執行超音波焊接步驟，以限制第二電路層20向腔60中發生任何鬆垂。
電路跡線元件30可藉由複數個通路70(參見第2圖)電性連接至其他電路跡線元件、電性元件、感測器、散熱裝置等，通路70係在堆疊操作或接合步驟之前或之後之任何時間形成於第一電路層10或第二電路層20中。舉例而言，該等接合可係作為超音波焊接步驟之一繼發結果而形成於相交且交疊之電路跡線元件30之間。亦即，在堆疊操作之後電路跡線元件30彼此相交且交疊(即，電路跡線元件30彼此鄰接)之情況下，超音波焊接步驟可有助於將第二電路層20接合至第一電路層10並且接合相交且交疊之電路跡線元件30。
根據實施例，且如上所述，可改變超音波焊接製程之能量，俾使上述超音波焊接步驟可用於將介電材料接合至其他介電材料、將電路跡線元件30接合至其他電路跡線元件30且將介電材料接合至電路跡線元件30之金屬/導電材料。在每種情形中，超音波焊接步驟之能級範圍皆可由控制器53基於超音波焊接喇叭頭50相對於第一電路層10及第二電路層20以及電路跡線元件30之圖譜以及各種材料之熔化/接合溫度而決定。
參照第10圖，該方法可更包含將第二電路層20機械加工、再熔化、或拋光成具有一預定厚度或一預定表面粗糙度(例如，14微米RA或100粒度(grit))。實施此種後加工步驟可係為了校正上表面23的因上表面23與抓持表面51之磨蝕性接觸而引起之表面粗糙度及/或為了校正因第二電路層20之介電材料之流動而引起之不均勻厚度。
在電路元件係利用上述製程而形成之情況下，電路材料並不受高溫(~300C或以上)影響達數小時。此又使得能夠使用較低溫度材料及較熱敏組件，同時將循環時間自約8小時降低到少至幾分鐘、降低了成本並可採用自動化控制。此外，由於電介質可僅在需要附接之處被選擇性地焊接，因而可在一腔上方對電介質進行層壓而不會使電介質鬆垂至該腔中。作為又一優點，電路總成大小不必限於能夠配裝於一高壓釜中，進而使得能夠使用大型面板。
上述製程可適用於各種各樣之電路類型。此等電路類型包含傳統金屬上聚合物(Polymer On Metal；POM)電路、用於毫米波(mmW)應用之低成本多層金屬上聚合物電路、具有腔之高級電路、懸置或懸伸式聚合物層、選擇性接合與低溫材料、具有整合式射頻(radio frequency；RF)槽孔輻射器之功分器、低損耗傳輸線、及同軸傳輸線(例如，使印刷金屬跡線懸伸之介電條帶)。
以下申請專利範圍中所有構件或步驟加功能元件之對應結構、材料、動作及等效內容皆旨在包含結合所具體主張之其他所主張元件來執行功能之任何結構、材料或動作。對本發明之說明係為進行例示及闡述而呈現，而非旨在係為詳盡的或將本發明限於所揭露之形式。此項技術中具有通常知識者將明瞭諸多潤飾及變化形式，此並不背離本發明之範圍及精神。選擇及闡述該等實施例係為了最佳地解釋本發明之原理及實際應用，並使此項技術中其他具有通常知識者能夠針對各種實施例來理解本發明，該等實施例具有適合於所構想的特定用途之各種潤飾。
儘管已闡述了本發明之較佳實施例，但將理解，熟習此項技術者在現在及將來皆可作出屬於以下申請專利範圍之範疇內之各種改良及 增強形式。此申請專利範圍應被理解為維持對首先闡述之發明之恰當保護。
10‧‧‧第一電路層
13‧‧‧第一電路層10之上表面
20‧‧‧第二電路層
22‧‧‧第二電路層20之下表面
30‧‧‧電路跡線元件
31‧‧‧電路跡線元件30之上表面
32‧‧‧電路跡線元件30之下表面
34‧‧‧電路跡線元件30之側壁
40‧‧‧中空空間
D‧‧‧距離

Claims (17)

  1. 一種對複數個介電電路材料進行層壓之方法，該方法包含：由複數個介電材料製備一第一電路層及一第二電路層；對該第一電路層及該第二電路層進行堆疊，其中該第一電路層與該第二電路層之間夾置有複數個電路跡線元件(circuit trace element)；以及將該第二電路層超音波焊接(ultrasonically welding)至該第一電路層上，以使：第二電路層材料熔化並在該電路跡線元件周圍流動，而第一電路層材料不熔化，並且熔化並在該電路跡線元件周圍流動的該第二電路層材料與實質上整個該第一電路層的各個暴露部分和該電路跡線元件的側壁相接觸。
  2. 如請求項1所述之方法，其中該等介電材料包含液晶聚合物(liquid crystal polymer；LCP)、聚醯亞胺(Polyimide)、及聚四氟乙烯(Polytetrafluoroethylene；PTFE)。
  3. 如請求項1所述之方法，更包含：在該第一電路層中機械加工(machining)出一腔；將該第一電路層及該第二電路層堆疊成使得該第二電路層懸於該腔之上；以及避免在該腔之一位置處執行該超音波焊接步驟。
  4. 如請求項3所述之方法，更包含將一電元件或一熱元件設置至該腔中。
  5. 如請求項1所述之方法，更包含安裝複數個通路(via)，該等電路跡線 元件可藉由該等通路而連接。
  6. 如請求項1所述之方法，其中執行該超音波焊接步驟會將鄰接之該等電路跡線元件接合。
  7. 如請求項1所述之方法，更包含將該第二電路層機械加工、再熔化、或拋光成具有一預定厚度或一預定表面粗糙度。
  8. 一種對複數個介電電路材料進行層壓之方法，該方法包含：由複數個介電材料製備一第一電路層及一第二電路層；在該第一電路層之一上表面及該第二電路層之一下表面至少其中之一上設置複數個電路跡線元件；對該第一電路層及該第二電路層進行堆疊，俾使該第二電路層之該下表面位於該第一電路層之該上表面上方；以及將該第二電路層之該下表面在該等電路跡線元件周圍超音波焊接至該第一電路層之該上表面上以使：第二電路層材料熔化並在該電路跡線元件周圍流動，而第一電路層材料不熔化，並且熔化並在該電路跡線元件周圍流動的該第二電路層材料與實質上整個該第一電路層的各個暴露部分和該電路跡線元件的側壁相接觸。
  9. 如請求項8所述之方法，其中該等介電材料包含液晶聚合物(LCP)、聚醯亞胺、及聚四氟乙烯(PTFE)。
  10. 如請求項8所述之方法，其中，該超音波焊接為局部的。
  11. 如請求項8所述之方法，更包含控制一單個喇叭頭元件(horn element)進行該堆疊步驟及該超音波焊接步驟。
  12. 如請求項8所述之方法，更包含：在該第一電路層之該上表面中機械加工出一腔；將該第一電路層及該第二電路層堆疊成使得該第二電路層懸於該腔之上；以及避免在該腔之一位置處執行該超音波焊接步驟。
  13. 如請求項12所述之方法，更包含將一電元件或一熱元件設置至該腔中。
  14. 如請求項8所述之方法，更包含安裝複數個通路，該等電路跡線元件可藉由該等通路而連接。
  15. 如請求項8所述之方法，其中執行該超音波焊接步驟會將鄰接之該等電路跡線元件接合。
  16. 如請求項8所述之方法，更包含將該第二電路層機械加工、再熔化、或拋光成具有一預定厚度或一預定表面粗糙度。
  17. 一種對複數個介電電路材料進行層壓之方法，該方法包含：由複數個第一介電材料製備一第一電路層並由複數個第二介電材料製備一第二電路層；對該第一電路層及該第二電路層進行堆疊，其中該第一電路層與該第二電路層之間夾置有複數個電路跡線元件；將該第二介電材料在該等電路跡線元件周圍超音波焊接至該第一介電材料上；將彼此鄰接之該等電路跡線元件接合；以及將該第一介電材料或該第二介電材料接合至該第一介電材料或該第二介電材料所鄰接之該等電路跡線元件， 其中執行該超音波焊接，以使：該第二電路層材料熔化並在該電路跡線元件周圍流動，而該第一電路層材料不熔化，並且熔化並在該電路跡線元件周圍流動的該第二電路層材料與實質上整個該第一電路層的各個暴露部分和該電路跡線元件的側壁相接觸。
TW106111151A 2016-04-04 2017-03-31 對介電電路材料進行層壓之方法 TWI739818B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662317888P 2016-04-04 2016-04-04
US62/317,888 2016-04-04

Publications (2)

Publication Number Publication Date
TW201803421A TW201803421A (zh) 2018-01-16
TWI739818B true TWI739818B (zh) 2021-09-21

Family

ID=58670282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106111151A TWI739818B (zh) 2016-04-04 2017-03-31 對介電電路材料進行層壓之方法

Country Status (6)

Country Link
US (1) US10356914B2 (zh)
EP (1) EP3440903A1 (zh)
JP (1) JP6651649B2 (zh)
CA (1) CA3017976C (zh)
TW (1) TWI739818B (zh)
WO (1) WO2017176549A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350325A (zh) * 2019-06-12 2019-10-18 电子科技大学 一种紧凑型液晶相控阵天线
US11834987B2 (en) 2021-03-16 2023-12-05 Rolls-Royce Corporation Electrical current converter/rectifier with integrated features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454506A (en) * 1994-03-01 1995-10-03 International Business Machines Corporation Structure and process for electro/mechanical joint formation
JP2004039868A (ja) * 2002-07-03 2004-02-05 Sony Corp モジュール基板装置、高周波モジュール及びこれらの製造方法
TW200906887A (en) * 2007-04-10 2009-02-16 Sumitomo Bakelite Co Epoxy resin composition, prepreg, laminate, multilayered printed circuit board, and semiconductor device and insulating resin sheet and method for manufacturing multilayered printed circuit board

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4659614A (en) 1985-07-18 1987-04-21 Perfect Fit Industries Ultrasonically bonded non-woven fabric
US5190608A (en) 1990-12-27 1993-03-02 Xerox Corporation Laminated belt
US5719354A (en) 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
US6019271A (en) 1997-07-11 2000-02-01 Ford Motor Company Method for ultrasonic bonding flexible circuits
US6716778B1 (en) 1997-10-01 2004-04-06 Martin Hottner Seam joining a waterproof laminate with textile layer made of multi-component yarns
US6101705A (en) 1997-11-18 2000-08-15 Raytheon Company Methods of fabricating true-time-delay continuous transverse stub array antennas
IT1305116B1 (it) 1998-09-14 2001-04-10 Zincocelere Spa Componente per circuito stampato multistrato, metodo per la suafabbricazione e relativo circuito stampato multiuso.
US6663611B2 (en) 1999-09-28 2003-12-16 Kimberly-Clark Worldwide, Inc. Breathable diaper with low to moderately breathable inner laminate and more breathable outer cover
WO2001056340A1 (fr) 2000-01-28 2001-08-02 Sony Chemicals Corp. Piece de materiau substrat, plaquette de circuits imprimes flexible et son procede de fabrication
CN101815611A (zh) 2007-08-01 2010-08-25 陶氏环球技术公司 热粘结的聚氨酯泡沫体
US20100084748A1 (en) 2008-06-04 2010-04-08 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
WO2011047471A1 (en) 2009-10-22 2011-04-28 Datec Coating Corporation Method of melt bonding high-temperature thermoplastic based heating element to a substrate
US8491739B2 (en) 2010-09-09 2013-07-23 International Business Machines Corporation Implementing interleaved-dielectric joining of multi-layer laminates
WO2016039139A1 (ja) * 2014-09-09 2016-03-17 株式会社村田製作所 樹脂多層基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5454506A (en) * 1994-03-01 1995-10-03 International Business Machines Corporation Structure and process for electro/mechanical joint formation
JP2004039868A (ja) * 2002-07-03 2004-02-05 Sony Corp モジュール基板装置、高周波モジュール及びこれらの製造方法
US7470977B2 (en) * 2002-07-03 2008-12-30 Sony Corporation Modular board device, high frequency module, and method of manufacturing same
TW200906887A (en) * 2007-04-10 2009-02-16 Sumitomo Bakelite Co Epoxy resin composition, prepreg, laminate, multilayered printed circuit board, and semiconductor device and insulating resin sheet and method for manufacturing multilayered printed circuit board

Also Published As

Publication number Publication date
TW201803421A (zh) 2018-01-16
JP2019510378A (ja) 2019-04-11
CA3017976C (en) 2024-04-02
CA3017976A1 (en) 2017-10-12
EP3440903A1 (en) 2019-02-13
US10356914B2 (en) 2019-07-16
JP6651649B2 (ja) 2020-02-19
US20170290172A1 (en) 2017-10-05
WO2017176549A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
TWI479716B (zh) A secondary battery manufacturing method, a secondary battery, a welding apparatus
JP2001007511A (ja) 配線基板同士の接合方法、データキャリアの製造方法、及び電子部品モジュールの実装装置
TWI739818B (zh) 對介電電路材料進行層壓之方法
JP2017513241A (ja) 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
JP2008004316A (ja) シールフィルム付きリード線部材の製造方法
JPH02222597A (ja) 多層プリント配線板の外層材及び製造方法
WO2016158935A1 (ja) 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
JP2013544438A (ja) 回路基板の内部または上に部品を実装する方法、および回路基板
JP6491548B2 (ja) 二次電池の製造方法および製造装置
JP3456921B2 (ja) 金属箔の接合方法並びに超音波溶接具
US8800846B2 (en) Ultrasonic bonding
EP3488999B1 (en) Joining method for thermoplastic elements
JP2004243402A (ja) 金属箔の接合方法および金属箔繋ぎ装置
US10455701B2 (en) Resin board structure and method for fabricating the same
JP2020161529A (ja) 超音波接合装置、超音波接合構造、超音波接合方法および半導体装置の製造方法
JP2021150394A (ja) フレキシブル回路基板同士の接続構造及び接続方法
JPH01317687A (ja) 積層鋼板のスポット溶接方法
JP2006099970A (ja) 引出端子部の封口方法および封口装置
JP2002329432A (ja) フラットケーブル製造方法
JP2019029324A (ja) フィルム外装電池の製造方法
JP2005230845A (ja) 超音波接合装置および電子デバイスの製造方法
JP2000294332A (ja) フレキシブル配線体の接合体
JP4928722B2 (ja) 電気二重層キャパシタの製造方法および製造装置
JPH06120661A (ja) 多層印刷配線板の製造方法
KR101770340B1 (ko) 수평 조정이 용이한 반구형 결합 구조를 갖는 융착 장치용 지그