TWI739471B

TWI739471B - 電阻式記憶體裝置以及其可靠度提升方法

Info

Publication number: TWI739471B
Application number: TW109119596A
Authority: TW
Inventors: 王炳琨; 鄭嘉文; 趙鶴軒; 達陳; 白昌宗; 黃子芸; 林銘哲
Original assignee: 華邦電子股份有限公司
Priority date: 2020-06-11
Filing date: 2020-06-11
Publication date: 2021-09-11
Also published as: TW202147323A

Abstract

一種電阻式記憶體裝置以及其可靠度提升方法被提出。可靠度提升方法包括：針對多個記憶胞進行形成動作；針對形成後的記憶胞進行讀取以分別獲得多個形成後電流；依據形成後電流中的統計值設定參考電流；針對記憶胞進行設定動作；計算各記憶胞的設定後電流與參考電流的比值，並依據比值判斷各記憶胞的物理狀態；以及，依據各記憶胞的物理狀態以決定是否對各記憶胞執行修復動作。

Description

電阻式記憶體裝置以及其可靠度提升方法

本發明是有關於一種電阻式記憶體裝置以及其可靠度提升方法，且特別是有關於一種電阻式記憶體裝置的資料儲存(data retention)的可靠度提升方法。

隨著電子科技的進步，提供高可靠度的資料儲存能力，為近代電子裝置的必要功能。在電阻式記憶體中，當針對記憶胞進行資料讀取時，常透過一參考電流來與記憶胞的讀取電流進行比較，並藉此獲知記憶胞所儲存的資料。

基於參考電流通常被設定為固定的電流，因此，記憶胞在被設定或重置後，所可以提供的讀取電流需具有一定的均勻度，否則，針對記憶胞所進行的讀取動作，很容易讀取到錯誤的資料。在圖1中的電阻式記憶胞的設定條件與設定後電流分佈關係圖中，在烘烤前狀態110下，對應三種不同的設定狀態S1~S3，記憶胞的讀取電流分佈具有相對高的均勻度，並可均分佈在約20~32微(micro)安培的區間。然而，在烘烤後狀態120下，對應三種不同的設定狀態S1~S3的記憶胞的讀取電流分佈則產生了變異，其中對應設定狀態S1、S2的記憶胞的讀取電流分佈嚴重發散。如此造成讀取動作產生錯誤的可能性大幅增加。

本發明提供一種電阻式記憶體裝置以及其可靠度提升方法，可有效提升其記憶胞的資料可靠度。

本發明的可靠度提升方法，包括：針對多個記憶胞進行形成動作；針對形成後的記憶胞進行讀取以分別獲得多個形成後電流；依據多個形成後電流的統計值設定參考電流；針對記憶胞進行設定動作；計算各記憶胞的設定後電流與參考電流的比值，並依據比值判斷各記憶胞的物理狀態；以及，依據各記憶胞的該物理狀態以決定是否對各記憶胞執行修復動作。

本發明的電阻式記憶體裝置包括記憶胞陣列、感測放大器以及控制器。記憶胞陣列具有多個記憶胞。感測放大器耦接記憶胞陣列。控制器耦接感測放大器，用以執行上述的可靠度提升方法。

基於上述，依據記憶胞的設定後電流與形成後電流的最大值的比值，來判斷出電阻式記憶體裝置中，各記憶胞的物理狀態，並針對各記憶胞的物理狀態來進行後續的修復動作，可有效提升記憶胞可靠度。

110、210:烘烤前狀態

120、220:烘烤後狀態

600:記憶體裝置

610:記憶胞陣列

620:控制器

630:感測放大器

641:位址閂鎖器

642:X解碼器

643:Y解碼器

651:輸入資料閂鎖器

652:輸出資料閂鎖器

660:輸入輸出緩衝器

670、680:邏輯電路

690:電壓產生器

6100:偏壓查找表

S681、S682:步驟

ADDS:位址信號

CMDS:命令信號

If:形成後電流

IOS:輸入輸出信號

Is:設定後電流

S1~S3:設定狀態

S310~S360、S410~S494、S510~S594:可靠度提升步驟

圖1為電阻式記憶胞的設定條件與設定後電流分佈關係圖。

圖2為電阻式記憶胞，對應不同條件的記憶胞的讀取電流的分佈圖。

圖3繪示本發明實施例的可靠度提升方法的流程圖。

圖4繪示本發明實施例的可靠度提升方法一實施方式的示意圖。

圖5繪示本發明實施例的可靠度提升方法的另一實施方式的示意圖。

圖6繪示本發明一實施例的記憶體裝置的示意圖。

請先參照圖2，圖2為電阻式記憶胞，對應不同條件的記憶胞的讀取電流的分佈圖。其中，在圖2中，橫軸表示對記憶胞進行設定動作後的設定後電流Is以及對記憶胞進行形成動作後的形成後電流If的比值Is/If。縱軸則為記憶胞的讀取電流的分佈(單位為微安培)。其中，在圖2中，在烘烤前狀態210，對應各種條件(不同的比值Is/If)，記憶胞的讀取電流的分佈皆可具有相對高的均勻度。然在烘烤後狀態220，對應相對高的比值(Is/If>=1.4)，記憶胞的讀取電流的分佈可具有相對高的均勻度。由此可以得知，記憶胞物理特性可以依據設定後電流Is以及形成後電流If的比值來進行判定，並可作為記憶胞的修復依據。

以下請參照圖3，圖3繪示本發明實施例的可靠度提升方法的流程圖。可靠度提升方法適用於電阻式記憶體。在圖3中，步驟S310中，針對記憶體中的多個記憶胞進行形成(forming)動作。在此，針對電阻式記憶胞進行的初始化動作，稱為形成動作。在形成動作中，須對記憶胞施加偏壓，並在當電場超過臨界值時，電阻式記憶胞的介電層會發生類崩潰的現象，使介電層從高阻值得絕緣態轉為電阻值可轉換的狀態。在完成形成動作後的記憶胞，其介電層的電阻值，在後續可以透過設定動作或重置動作來有效的被調低或調高，並產生資料儲存的效應。

在步驟S320中，針對形成後的記憶胞進行讀取，並分別獲得多個形成後電流。接著在步驟S330中，基於多個形成後電流來產生參考電流。在一實施例中，可依據多個形成後電流的統計值(例如最大值、平均值、中位數等)來產生參考電流。其他實施例中，也可依據多個形成後電流中的平均值、中位數、通常來說，參考電流可以等於形成後電流中的最大者。

在步驟S340中，則針對記憶胞執行設定動作，並在步驟S350中，針對各個完成設定動作後的記憶胞進行讀取動作，以獲得記憶胞的多個設定後電流，並計算設定後電流與步驟S330中所產生的參考電流的比值，進而依據各個比值來判斷出對應的各個記憶胞的物理狀態。接著在步驟S360中，依據各個記憶胞的物理狀態，執行對應的修復動作。

在此請注意，基本上，針對形成後的記憶胞執行設定動作，可將記憶胞的電阻值進一步降低。也就是說，在正常狀態下，設定後電流與參考電流的比值是大於1的。此外，依據圖2的繪示可以得知，依據設定後電流與參考電流的比值的大小，可以得知記憶胞的物理狀態。例如，當比值Is/If<1.4時(即，設定後電流小於1.4*參考電流)，記憶胞烘烤後的讀取電流分佈容易發散；而當比值Is/If>=1.4時，記憶胞烘烤後的讀取電流分佈均勻度較為集中。基於圖2，本發明實施例中，可設定多個參考值來做為判斷記憶胞的物理狀態的依據。

例如，本發明實施例中，可設定第一參考值、第二參考值以及第三參考值，其中1<第一參考值<該第二參考值<該第三參考值。在步驟S350中，當記憶胞對應的設定後電流與參考電流的比值介於1與第一參考值間時，記憶胞屬於不良的記憶胞，因此可在步驟S360中使用備援記憶胞來修復此記憶胞，或記錄此記憶胞所儲存的資料，並執行錯誤糾正碼動作來修復此記憶胞，或設定此記憶胞為失敗。

當記憶胞對應的設定後電流與參考電流的比值介於第一參考值與第二參考值間時，記憶胞屬於危險記憶胞，因此可在步驟S360中針對此記憶胞執行額外的微小重置脈波插入(small insert reset pulse,SIRP)動作以修復此記憶胞，提高設定後電流與參考電流的比值。在此特別一提，所謂的SIRP動作，是在當針對此記憶胞施加設定脈波(或形成脈波)後，適度插入電壓值相對小(相對於設定脈波/形成脈波的電壓值)的重置脈波，接著再重新施加設定脈波(或形成脈波)。如此可有效推低此類記憶胞的電阻值，提高其設定後電流(或形成後電流)。

當記憶胞對應的設定後電流與參考電流的比值介於第二參考值與第三參考值間時，可直接判定此記憶胞為安全記憶胞，並無須執行修復動作。

而當記憶胞對應的設定後電流與參考電流的比值大於第三參考值時，記憶胞亦為安全記憶胞，無須執行修復動作。然而，由於其比值大於第三參考值，代表此記憶胞在執行設定動作時，電阻被推至較低的範圍，因此在後續步驟中針對此記憶胞執行重置動作時，可能需要加強重置動作(例如用更高的能量執行重置)，故可記錄此記憶胞為需加強重置記憶胞。

附帶一提的，各記憶胞的物理狀態可以透過設置多個對應的標示值來完成。例如，對應四種可能的物理狀態，各記憶胞可具有對應的兩個位元的標示值。而在針對各記憶胞執行設定、重置或讀取動作時，可以依據各記憶胞對應的標示值來執行對應的修復動作，以提升資料可靠度。

以下請參照圖4，圖4繪示本發明實施例的可靠度提升方法一實施方式的示意圖。步驟S410中，針對記憶體陣列中的所有記憶胞執行形成操作。接著，在步驟S420中，判斷完成形成操作的記憶胞的形成後電流是否大於目標值，若判斷結果為是，則執行步驟S440，相對的若判斷結果為否，則執行步驟S430。

上述的目標值用以判斷記憶胞是否已順利完成形成動作。在當記憶胞的形成動作未完成時，可透過步驟S430以執行額外的SIRP動作，以進一步推低記憶胞的電阻值。

步驟S440中則取得所有記憶胞對應的形成後電流的統計值(例如最大值、平均值、中位數等)，並根據該統計值設定參考電流IR(步驟S450)。接著，可透過步驟S460來調整一電阻電容電路，並使電阻電容電路為可以提供參考電流IR的狀態。細節上來說明，電阻電容電路可以接收一個固定的偏壓電壓，並依據所提供的電阻值來產生一電流。其中，在當參考電流IR被設定時，本發明實施例可以透過修整(trim)的手段，來調整電阻電容電路所提供的電阻值，並使電阻電容電路所提供的電流，恰等於參考電流IR。

當然，上述的電阻電容電路的電阻值的調整機制也可以透過數位的方式來完成，如此一來，電阻電容電路所產生的電流，可能與參考電流IR具有一個必然的誤差。在實作上。電阻電容電路所產生的電流，僅需實質上與參考電流IR相等即可，不需要完全相同。在本發明實施例中，電阻電容電路所產生的電流可以略大於參考電流IR。

此外，上述的電阻電容電路可以額外設置於記憶胞陣列外，也可選擇記憶胞陣列中的一記憶胞來實施。

接著，步驟S470中則針對記憶胞進行設定操作，並讀取記憶胞的設定後電流I。當設定後電流I<1.2*參考電流IR時(步驟S481)，執行步驟S491以標註記憶胞為不良的記憶胞，須執行以備援記憶胞取代或錯誤糾正等修復動作，或設定記憶胞為失敗；當1.2*參考電流IR

設定後電流I<1.4*參考電流IR時(步驟S482)，執行步驟S492以標註記憶胞為危險記憶胞，需執行額外SIRP動作的修復動作；在當1.4*參考電流IR

設定後電流I<2*參考電流IR時(步驟S483)，執行步驟S493以標註記憶胞為安全記憶胞；以及，在當設定後電流I>2*參考電流IR時(步驟S484)，則執行步驟S494以記錄記憶胞為過度設定的記憶胞。

請參照圖5，圖5繪示本發明實施例的可靠度提升方法的另一實施方式的示意圖。在本實施例中，步驟S510~S530以及步驟S550~S570的動作細節與前述實施方式相同，在此不多贅述。值得注意的，在步驟S540中，本實施方式僅針對記憶胞陣列中的部分記憶胞的形成後電流進行判斷，並藉以獲得形成後電流的統計值。在本實施方式中，可在記憶胞陣列的多個記憶胞行中，選擇各記憶胞行中的一個選中記憶胞計算形成後電流的統計值。並且，每個選中記憶胞分別對應到記憶胞陣列中不同的多個記憶列。

簡單來說，可依據佈局位置的對角線的方式，來選擇記憶胞陣列中的多個記憶胞來做為選中記憶胞。當然，本發明實施例並不限於此。

在本實施中，由於並未選擇所有的記憶胞來進行參考電流的設定動作，因此，步驟S581~S584中，對於設定後電流I與參考電流IR間的比值關係設定較為嚴格。其中，步驟S581判斷設定後電流I是否小於1.4*參考電流IR；步驟S582判斷設定後電流I是否大於等於1.4*參考電流IR且小於1.6*參考電流IR；步驟S583判斷設定後電流I是否大於等於1.6*參考電流IR且小於2.3*參考電流IR；步驟S584判斷設定後電流I是否大於等於2.3*參考電流IR。步驟S591~S594中則分別對應步驟S581~S584的判斷結果以執行記憶胞物理狀態的記錄動作，步驟S581~S584的細節與步驟S491~S494相類似，在此不重複說明。

當然，上述圖4、圖5中，設定後電流I與參考電流IR間的比值關係可依據電阻式記憶體實際的電氣特性來進行調整。

附帶一提的，關於圖4、圖5的實施方式中參考值的設定，可以透過多個電阻電容電路來進行。以圖4為例，可以利用一第一電阻電容電路來產生1.2*參考電流IR的電流；利用一第二電阻電容電路來產生1.4*參考電流IR的電流；並利用一第三電阻電容電路來產生2*參考電流IR的電流。這些電阻電容電路可在參考電流IR被設定後，透過修整(trim)的手段來調整所產生的電流大小。當然，第一電阻電容電路至第三電阻電容電路可為設置在記憶胞陣列外的電路，也可為記憶胞陣列中的多個記憶胞。

請參照圖6，圖6繪示本發明一實施例的記憶體裝置的示意圖。記憶體裝置600包括記憶胞陣列610、控制器620、感測放大器630、位址閂鎖器641、X解碼器642、Y解碼器643、輸入資料閂鎖器651、輸出資料閂鎖器652、輸入輸出緩衝器660、邏輯電路670、680、電壓產生器690以及偏壓查找表6100。記憶胞陣列610具有多個記憶胞，在本實施例中，記憶胞為電阻式記憶胞。記憶胞陣列610具有Y閘控器611以控制Y方向的位址信號的輸入。記憶胞陣列610並耦接至X解碼器642、Y解碼器643以分別接收解碼後的X、Y方向的位址資訊。X解碼器642、Y解碼器643耦接至位址閂鎖器641，其中位址閂鎖器641用以儲存位址資訊ADDS。此外，邏輯電路670用以控制位址閂鎖器641、X解碼器642、Y解碼器643是否啟動，並決定記憶胞陣列610是否可以被存取。

記憶胞陣列610另耦接至感測放大器630。感測放大器630用以感測記憶胞的讀取電流，並獲得輸出資料。輸入資料閂鎖器651以及輸出資料閂鎖器652則分別閂所記憶胞的寫入資料以及輸出資料。輸入輸出緩衝器660則暫存上述的寫入資料以及輸出資料，並用以接收或提供輸入輸出信號IOS。

值得注意的，控制器620可透過邏輯電路680以接收感測放大器630所感測到的記憶胞的形成後電流，並計算出形成後電流的統計值(例如最大值、平均值、中位數等)以設定參考電流。本實施例中，例如是以形成後電流中的最大值來設定參考電流。控制器620中具有調整信號產生器621。調整信號產生器621可依據形成後電流的統計值以產生調整信號。邏輯電路680用以執行步驟S681以及S682。邏輯電路680接收上述的調整信號，並在步驟S681中依據調整信號執行形成電壓以及設定電壓的調整值的產生動作。邏輯電路680可依據上述的調整值來針對電阻電容電路(未繪示)進行調整以產生參考電流。邏輯電路680並在步驟S682中，判斷電阻電容電路所產生的參考電流是否不小於該形成後電流的統計值，並據此完成參考電流的設定動作。

在進行設定後電流的比較動作時，以依據形成後電流統計值(例如最大值)所設定的參考電流IR1為基礎，控制器620可依據多個參考值來使多個電阻電容電路分別產生多個參考電流IRAx。參考電流IRAx可同時提供至感測放大器630以與記憶胞的設定後電流進行比較，並判斷出記憶胞的設定後電流位於所設定的多個參考電流IRAx所形成的多個區間的其中之一，並藉以判斷出記憶胞的物理狀態。

另外，控制器620並耦接至偏壓查找表6100，並使偏壓查找表6100提供偏壓設定值，來使電壓產生器690產生對應的重置電壓或設定電壓。

控制器620另接收命令信號CMDS，以執行相關於記憶胞陣列610的各種存取動作。

本發明實施例的控制器620可以為具運算能力的處理器。或者，控制器620可以是透過硬體描述語言(Hardware Description Language,HDL)或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計，並透過現場可程式邏輯門陣列(Field Programmable Gate Array,FPGA)、複雜可程式邏輯裝置(Complex Programmable Logic Device,CPLD)或是特殊應用積體電路(Application-specific Integrated Circuit,ASIC)的方式來實現的硬體電路。

綜上所述，本發明計算記憶胞的設定後電流與形成後電流的最大值的比值。並依據比值來判斷出各記憶胞的物理狀態。如此可針對各記憶胞的物理狀態來進行後續的修復動作，可有效提升記憶胞可靠度。

S310~S360:可靠度提升步驟

Claims

一種可靠度提升方法，適用於一電阻式記憶體裝置，包括：針對多個記憶胞進行形成動作；針對形成後的該些記憶胞進行讀取以分別獲得多個形成後電流；依據該些形成後電流的統計值設定一參考電流；針對該些記憶胞進行設定動作；計算各該記憶胞的一設定後電流與該參考電流的比值，並依據該比值判斷各該記憶胞的一物理狀態；以及依據各該記憶胞的該物理狀態以決定是否對各該記憶胞執行一修復動作。
如請求項1所述的可靠度提升方法，其中計算各該記憶胞的該設定後電流與該參考電流的比值，並依據該比值判斷各該記憶胞的該物理狀態的步驟包括：設定不相同的多個參考值，比較該比值與該些參考值以獲得各該記憶胞的該物理狀態。
如請求項2所述的可靠度提升方法，其中依據各該記憶胞的該物理狀態以決定是否對各該記憶胞執行該修復動作的步驟包括：當該比值小於一第一參考值時，設定對應的各該記憶胞為第一狀態，並針對各該記憶胞執行取代動作或針對各該記憶胞所儲存的資料執行錯誤糾正碼動作以修復各該記憶胞，或設定各個該記憶胞為失敗；當該比值大於等於該第一參考值及小於一第二參考值間時，設定對應的各該記憶胞為第二狀態，並針對對應的各該記憶胞執行微小重置脈波插入的動作以修復各該記憶胞；當該比值大於等於該第二參考值及小於一第三參考值間時，設定對應的各該記憶胞為第三狀態，無須對個該記憶胞執行修復動作；以及當該比值大於該第三參考值時，設定對應的各該記憶胞為第四狀態，無須對個該記憶胞執行修復動作，並於對各該記憶胞重置動作時，使用加強的重置動作，其中該第一參考值<該第二參考值<該第三參考值。
如請求項2所述的可靠度提升方法，更包括選擇一記憶胞陣列的所有記憶胞為該些記憶胞。
如請求項4所述的可靠度提升方法，其中該些參考值分別為1、1.2、1.4以及2。
如請求項2所述的可靠度提升方法，更包括：在一記憶胞陣列的多個記憶胞行中，選擇各該記憶胞行中的一選中記憶胞以獲得各該記憶胞，其中該些記憶胞分別對應該記憶胞陣列中不同的多個記憶列。
如請求項6所述的可靠度提升方法，其中該些參考值分別為1、1.4、1.6以及2.3。
如請求項1所述的可靠度提升方法，其中更包括：提供一電阻電容電路，並調整該電阻電容電路提供的阻抗值以記錄該參考電流。
如請求項1所述的可靠度提升方法，其中更包括：提供一第一參考記憶胞以記錄該參考電流。
如請求項7所述的可靠度提升方法，其中更包括：提供多個第二參考記憶胞以分別記錄該參考電流與該些參考值所產生的多個乘積。
一種電阻式記憶體裝置，包括：一記憶胞陣列，具有多個記憶胞；一感測放大器，耦接該記憶胞陣列；以及一控制器，耦接該感測放大器，用以：針對該些記憶胞進行形成動作；使該感測放大器針對形成後的該些記憶胞進行讀取以分別獲得多個形成後電流；依據該些形成後電流中的統計值設定一第一參考電流；針對該些記憶胞進行設定動作；使該感測放大器計算各該記憶胞的一設定後電流與該第一參考電流的比值，該控制器並依據該比值判斷各該記憶胞的一物理狀態；以及依據各該記憶胞的該物理狀態以決定是否對各該記憶胞執行一修復動作。
如請求項11所述的電阻式記憶體裝置，更包括：一參考電流產生器，耦接至該控制器以及該感測放大器，其中該控制器依據該些形成後電流的該統計值以提供一調整信號，使該參考電流產生器依據該調整信號以提供該第一參考電流。
如請求項12所述的電阻式記憶體裝置，其中該參考電流產生器更依據該第一參考電流以及多個參考值以產生多個第二參考電流，該感測放大器使該各該記憶胞的一設定後電流與該些第二參考電流比較以判定各該記憶胞的該物理狀態。
如請求項12所述的電阻式記憶體裝置，其中該參考電流產生器為一電阻電容電路。