TWI737561B

TWI737561B - 測試鍵結構及其製造方法

Info

Publication number: TWI737561B
Application number: TW110100031A
Authority: TW
Inventors: 謝思瑜
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2021-01-04
Filing date: 2021-01-04
Publication date: 2021-08-21
Also published as: CN114724969A; TW202228263A

Abstract

一種測試鍵結構，位在晶圓的切割道中，且包括基底、介電層、金屬層、第一介層窗、第二介層窗、遮蔽層、第一接墊與第二接墊。介電層設置在基底上。金屬層設置在介電層中。第一介層窗與第二介層窗設置在介電層中，且分別電性連接至金屬層。遮蔽層設置在介電層上，且位在部分金屬層的正上方。第一接墊與第二接墊設置在介電層上，且分別電性連接至第一介層窗與第二介層窗。

Description

測試鍵結構及其製造方法

本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種測試鍵結構及其製造方法。

在半導體元件的後段製程中，會藉由保護層來保護晶片區，以防止大氣對晶片區中的金屬層造成腐蝕。然而，一些種類的保護層(如，聚醯亞胺(polyimide)保護層)雖具有良好的阻擋大氣的能力，但是此種保護層在進行晶片切割時會沾黏在切割刀上，而在後續的切割製程中造成汙染。目前的解決方法是將切割道中的保護層移除，以防止保護層在進行晶片切割時沾黏在切割刀上。

然而，在藉由對晶片區(如，以雷射燒斷之金屬熔絲區(laser fuse region))所進行的蝕刻製程來同時移除切割道中的保護層時，除了移除保護層之外，更會移除切割道中的金屬間介電層(inter-metal dielectric，IMD)，而暴露出位在切割道中的測試鍵(testkey)。如此一來，會使得測試鍵受到大氣腐蝕而導致測試異常。

本發明提供一種測試鍵結構及其製造方法，其可有效地防止測試鍵結構中的金屬層被大氣腐蝕，進而改善測試鍵結構的測試能力。

本發明提出一種測試鍵結構，位在晶圓的切割道中，且包括基底、介電層、金屬層、第一介層窗、第二介層窗、遮蔽層、第一接墊與第二接墊。介電層設置在基底上。金屬層設置在介電層中。第一介層窗與第二介層窗設置在介電層中，且分別電性連接至金屬層。遮蔽層設置在介電層上，且位在部分金屬層的正上方。第一接墊與第二接墊設置在介電層上，且分別電性連接至第一介層窗與第二介層窗。

依照本發明的一實施例所述，在上述測試鍵結構中，第一介層窗(via)、第二介層窗與遮蔽層可源自於同一層導體材料層。

依照本發明的一實施例所述，在上述測試鍵結構中，介電層可包括第一上表面、第二上表面與第三上表面。第一上表面與第二上表面可高於第三上表面。第一接墊與第二接墊可分別位在第一上表面與第二上表面上。遮蔽層可位在第三上表面上。

依照本發明的一實施例所述，在上述測試鍵結構中，第一介層窗的頂面、第二介層窗的頂面與遮蔽層的頂面可等高。第一介層窗的底面與第二介層窗的底面可低於遮蔽層的底面。

依照本發明的一實施例所述，在上述測試鍵結構中，在遮蔽層與第一接墊之間的介電層中以及遮蔽層與第二接墊之間的介電層中可具有狹縫。

依照本發明的一實施例所述，在上述測試鍵結構中，位在狹縫正下方的金屬層的線寬可大於位在遮蔽層正下方的金屬層的線寬。

本發明提出一種測試鍵結構的製造方法，其中測試鍵結構位在晶圓的切割道中。測試鍵結構的製造方法可包括以下步驟。提供基底。在基底上形成介電層。在介電層中形成金屬層。在介電層中形成第一介層窗與第二介層窗。第一介層窗與第二介層窗分別電性連接至金屬層。在介電層上形成遮蔽層。遮蔽層位在部分金屬層的正上方。在介電層上形成第一接墊與第二接墊。第一接墊與第二接墊分別電性連接至第一介層窗與第二介層窗。

依照本發明的一實施例所述，在上述測試鍵結構的製造方法中，第一介層窗、第二介層窗與遮蔽層的形成方法可包括以下步驟。在介電層中形成第一開口、第二開口與第三開口。第三開口的深度可小於第一開口的深度與第二開口的深度。形成填入第一開口、第二開口與第三開口的導體材料層。移除位在第一開口外部、第二開口外部與第三開口外部的導體材料層。

依照本發明的一實施例所述，在上述測試鍵結構的製造方法中，位在第一開口外部、第二開口外部與第三開口外部的導體材料層的移除方法例如是化學機械研磨法。

依照本發明的一實施例所述，在上述測試鍵結構的製造方法中，更可包括以下步驟。在介電層上形成覆蓋第一接墊與第二接墊的保護層。移除位在切割道中的保護層與未被遮蔽層、第一接墊與第二接墊所覆蓋的部分介電層，而在遮蔽層與第一接墊之間的介電層中以及遮蔽層與第二接墊之間的介電層中形成狹縫。

基於上述，在本發明所提出的測試鍵結構及其製造方法中，由於遮蔽層位在部分金屬層的正上方，因此可防止位在遮蔽層正下方的金屬層暴露於大氣中，進而大幅降低金屬層暴露於大氣中的面積。如此一來，可有效地防止測試鍵結構中的金屬層被大氣腐蝕，進而改善測試鍵結構的測試能力。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為根據本發明一實施例的測試鍵結構的上視圖。圖2A至圖2F為沿著圖1中的I-I’剖面線的測試鍵結構的製造流程剖面圖。此外，在圖1中，省略圖2F中的部分構件，以清楚地描述圖1中的構件之間的配置關係。

請參照圖2A，提供基底100。基底100可為半導體基底，如矽基底。在一些實施例中，依據產品需求，在切割道SL中的基底100上更可包括金屬內連線結構及/或主動元件(如，金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET))等結構(未繪示)。

接著，在基底100上形成介電層102。在一些實施例中，介電層102可為多層結構。介電層102的材料可為氧化矽、氮化矽、氮化碳化矽或其組合。然後，在介電層102中形成金屬層104。在本實施例中，如圖1所示，金屬層104的上視形狀可包括直線形的部分與S形的部分，但本發明並不以此為限。在另一些實施例中，金屬層104的上視形狀可為直線形、曲線形或其組合。金屬層104的材料例如是銅等金屬。此外，介電層102與金屬層104的形成方法包括進行沉積製程、微影製程、蝕刻製程及/或金屬鑲嵌製程等製程。此外，依據產品需求，在金屬層104下方的介電層102中更可包括所需的金屬內連線結構(未繪示)。

接下來，可在介電層102上形成圖案化光阻層106。圖案化光阻層106可暴露出部分介電層102。圖案化光阻層106可藉由微影製程來形成。

請參照圖2B，可利用圖案化光阻層106作為罩幕，移除部分介電層102，而在介電層102中形成開口OP1、開口OP2與開口OP3。開口OP3可位在開口OP1與開口OP2之間。開口OP1、開口OP2與開口OP3可位在金屬層104上方。此外，開口OP1與開口OP2可分別暴露出部分金屬層104。OP3的寬度W3可大於開口OP1的寬度W1與開口OP2的寬度W2。由於蝕刻附載效應的影響，在藉由蝕刻製程移除部分介電層102時，蝕刻大塊面積的速度較慢，因此開口OP3的深度D3可小於開口OP1的深度D1與開口OP2的深度D2。部分介電層102的移除方法例如是乾式蝕刻法。

另外，在形成開口OP1、開口OP2與開口OP3之後，介電層102可包括上表面S1、上表面S2與上表面S3。上表面S1與上表面S2可高於上表面S3。

請參照圖2C，可移除圖案化光阻層106。圖案化光阻層170的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。

接著，可形成填入開口OP1、開口OP2與開口OP3的導體材料層108。導體材料層108的材料例如是鎢等金屬。導體材料層108的形成方法例如是化學氣相沉積法。

請參照圖2D，可移除位在開口OP1外部、開口OP2外部與開口OP3外部的導體材料層108，而在開口OP1、開口OP2與開口OP3中分別形成介層窗108a、介層窗108b與遮蔽層108c。藉此，可在介電層102中形成介層窗108a與介層窗108b，且可在介電層102上形成遮蔽層108c。介層窗108a與介層窗108b分別電性連接至金屬層104。遮蔽層108c位在部分金屬層104的正上方。遮蔽層108c可位在介層窗108a與介層窗108b之間。遮蔽層108c可位在上表面S3上。位在開口OP1外部、開口OP2外部與開口OP3外部的導體材料層108的移除方法例如是化學機械研磨法。

介層窗108a、介層窗108b與遮蔽層108c可源自於同一層導體材料層108，亦即介層窗108a、介層窗108b與遮蔽層108c可由同一層導體材料層108所形成。此外，介層窗108a的頂面TS1、介層窗108b的頂面TS2與遮蔽層108c的頂面TS3可等高。介層窗108a的底面BS1與介層窗108b的底面BS2可低於遮蔽層108c的底面BS3。另外，遮蔽層108c的寬度W6可大於介層窗108a的寬度W4與於介層窗108b的寬度W5。

請參照圖2E，在介電層102上形成接墊110與接墊112。接墊110與接墊112分別電性連接至介層窗108a與介層窗108b。接墊110與接墊112可分別位在上表面S1與上表面S2上。接墊110與接墊112的材料例如是鋁等金屬。接墊110與接墊112的形成方法例如是先藉由沉積製程在介電層102上形成接墊材料層，再藉由微影製程與蝕刻製程對接墊材料層進行圖案化，但本發明並不以此為限。

接著，可在介電層102上形成覆蓋接墊110與接墊112的介電層114。介電層114的材料例如是氧化矽。介電層114的形成方法例如是化學氣相沉積法。

然後，可在介電層102上形成覆蓋接墊110與接墊112的保護層116。在本實施例中，保護層116可形成在介電層114上。保護層116的材料例如是聚醯亞胺。保護層116的形成方法例如是旋轉塗佈法。

請參照圖2F，可移除位在切割道SL中的保護層116、介電層114與未被遮蔽層108c、接墊110與接墊112所覆蓋的部分介電層102，而在遮蔽層108c與接墊110之間的介電層102中以及遮蔽層108c與接墊112之間的介電層102中形成狹縫SS。

在一些實施例中，可藉由對晶片區(如，以雷射燒斷之金屬熔絲區(laser fuse region))(未示出)所進行的蝕刻製程(如，乾式蝕刻製程)來同時移除位在切割道SL中的保護層116、介電層114與未被遮蔽層108c、接墊110與接墊112所覆蓋的部分介電層102。在上述蝕刻製程中，由於遮蔽層108c可作為蝕刻終止層，因此位在遮蔽層108c正下方的金屬層104可被遮蔽層108c與位在遮蔽層108c正下方的介電層102所覆蓋，以大幅降低金屬層104暴露於大氣中的面積。另一方面，在上述蝕刻製程中，接墊110與接墊112也可作為蝕刻終止層，藉此接墊110、接墊112與位在接墊110與接墊112正下方的介電層102可覆蓋部分金屬層104，以降低金屬層104暴露於大氣中的面積。

在一些實施例中，狹縫SS可暴露出部分金屬層104。此外，如圖1所示，位在狹縫SS正下方的金屬層104的線寬W7可大於位在遮蔽層108c正下方的金屬層104的線寬W8。藉此，即使狹縫SS暴露出部分金屬層104，由於狹縫SS所暴露出的金屬層104具有較大的線寬W7，因此可降低因位在狹縫SS正下方的金屬層104暴露於大氣中所帶來的不良影響。

以下，藉由圖1與圖2F來說明上述實施例的測試鍵結構10。此外，雖然測試鍵結構10的形成方法是以上述方法為例進行說明，但本發明並不以此為限。

請參照圖1與圖2F，測試鍵結構10可位在晶圓的切割道SL中。測試鍵結構10可用於晶圓允收測試(wafer acceptance test，WAT)、應力遷移(stress migration，SM)測試或電遷移(electromigration，EM)測試。測試鍵結構10包括基底100、介電層102、金屬層104、介層窗108a、介層窗108b、遮蔽層108c、接墊110與接墊112。介電層102設置在基底100上。金屬層104設置在介電層102中。介層窗108a與介層窗108b設置在介電層102中，且分別電性連接至金屬層104。遮蔽層108c設置在介電層102上，且位在部分金屬層104的正上方。遮蔽層108c可位在介層窗108a與介層窗108b之間。介層窗108a、介層窗108b與遮蔽層108c可源自於同一層導體材料層108。介層窗108a的頂面TS1、介層窗108b的頂面TS2與遮蔽層108c的頂面TS3可等高。介層窗108a的底面BS1與介層窗108b的底面BS2可低於遮蔽層108c的底面BS3。遮蔽層108c的寬度W6可大於介層窗108a的寬度W4與於介層窗108b的寬度W5。接墊110與接墊112設置在介電層102上，且分別電性連接至介層窗108a與介層窗108b。在一些實施例中，在遮蔽層108c與接墊110之間的介電層102中以及遮蔽層108c與接墊112之間的介電層102中可具有狹縫SS。位在狹縫SS正下方的金屬層104的線寬W7可大於位在遮蔽層108c正下方的金屬層104的線寬W8(圖1)。

此外，介電層102可包括上表面S1、上表面S2與上表面S3。上表面S1與上表面S2可高於上表面S3。第一接墊與第二接墊可分別位在第一上表面與第二上表面上。接墊110與接墊112可分別位在上表面S1與上表面S2上。遮蔽層108c可位在上表面S3上。

另外，測試鍵結構10中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。

基於上述實施例可知，在測試鍵結構10及其製造方法中，由於遮蔽層108c位在部分金屬層104的正上方，因此可防止位在遮蔽層108c正下方的金屬層104暴露於大氣中，進而大幅降低金屬層104暴露於大氣中的面積。如此一來，可有效地防止測試鍵結構10中的金屬層104被大氣腐蝕，進而改善測試鍵結構10的測試能力。

綜上所述，在上述實施例的測試鍵結構及其製造方法中，由於遮蔽層可防止測試鍵結構中的暴露於大氣中，因此可防止測試鍵結構中的金屬層被大氣腐蝕，進而改善測試鍵結構的測試能力。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:測試鍵結構 100:基底 102:介電層 104:金屬層 106:圖案化光阻層 108:導體材料層 108a, 108b:介層窗 108c:遮蔽層 110, 112:接墊 114:介電層 116:保護層 BS1~BS3:底面 D1~D3:深度 OP1~OP3:開口 S1~S3:上表面 SL:切割道 SS:狹縫 TS1~TS3:頂面 W1~W6:寬度 W7, W8:線寬

圖1為根據本發明一實施例的測試鍵結構的上視圖。圖2A至圖2F為沿著圖1中的I-I’剖面線的測試鍵結構的製造流程剖面圖。

10:測試鍵結構

100:基底

102:介電層

104:金屬層

108a,108b:介層窗

108c:遮蔽層

110,112:接墊

BS1~BS3:底面

S1~S3:上表面

SL:切割道

SS:狹縫

TS1~TS3:頂面

W4~W6:寬度

Claims

一種測試鍵結構，位在晶圓的切割道中，且包括：基底；介電層，設置在所述基底上；金屬層，設置在所述介電層中；第一介層窗與第二介層窗，設置在所述介電層中，且分別電性連接至所述金屬層；遮蔽層，設置在所述介電層上，且位在部分所述金屬層的正上方，其中所述第一介層窗、所述第二介層窗與所述遮蔽層源自於同一層導體材料層；以及第一接墊與第二接墊，設置在所述介電層上，且分別電性連接至所述第一介層窗與所述第二介層窗。
如請求項1所述的測試鍵結構，其中所述介電層包括第一上表面、第二上表面與第三上表面，其中所述第一上表面與所述第二上表面高於所述第三上表面，所述第一接墊與所述第二接墊分別位在所述第一上表面與所述第二上表面上，且所述遮蔽層位在所述第三上表面上。
如請求項1所述的測試鍵結構，其中所述第一介層窗的頂面、所述第二介層窗的頂面與所述遮蔽層的頂面等高，且所述第一介層窗的底面與所述第二介層窗的底面低於所述遮蔽層的底面。
如請求項1所述的測試鍵結構，其中在所述遮蔽層與所述第一接墊之間的所述介電層中以及所述遮蔽層與所述第二接墊之間的所述介電層中具有狹縫。
如請求項4所述的測試鍵結構，其中位在所述狹縫正下方的所述金屬層的線寬大於位在所述遮蔽層正下方的所述金屬層的線寬。
一種測試鍵結構的製造方法，其中所述測試鍵結構位在晶圓的切割道中，且所述測試鍵結構的製造方法包括：提供基底；在所述基底上形成介電層；在所述介電層中形成金屬層；在所述介電層中形成第一介層窗與第二介層窗，其中所述第一介層窗與所述第二介層窗分別電性連接至所述金屬層；在所述介電層上形成遮蔽層，其中所述遮蔽層位在部分所述金屬層的正上方；以及在所述介電層上形成第一接墊與第二接墊，其中所述第一接墊與所述第二接墊分別電性連接至所述第一介層窗與所述第二介層窗。
如請求項6所述的測試鍵結構的製造方法，其中所述第一介層窗、所述第二介層窗與所述遮蔽層的形成方法包括：在所述介電層中形成第一開口、第二開口與第三開口，其中所述第三開口的深度小於所述第一開口的深度與所述第二開口的深度；形成填入所述第一開口、所述第二開口與所述第三開口的導體材料層；以及移除位在所述第一開口外部、所述第二開口外部與所述第三開口外部的所述導體材料層。
如請求項7所述的測試鍵結構的製造方法，其中位在所述第一開口外部、所述第二開口外部與所述第三開口外部的所述導體材料層的移除方法包括化學機械研磨法。
如請求項6所述的測試鍵結構的製造方法，更包括：在所述介電層上形成覆蓋所述第一接墊與所述第二接墊的保護層；以及移除位在所述切割道中的所述保護層與未被所述遮蔽層、所述第一接墊與所述第二接墊所覆蓋的部分所述介電層，而在所述遮蔽層與所述第一接墊之間的所述介電層中以及所述遮蔽層與所述第二接墊之間的所述介電層中形成狹縫。